SoC FPGA を使用した車載レーダーのデジタル処理の実装

SoC FPGA を使用した車載レーダーの
デジタル処理の実装
WP-01183-1.2
ホワイトペーパー
このホワイトペーパーでは、代表的なレーダー・システムのデジタル処理部分をアル
テラの低コスト Cyclone® V SoC で実装することの実現可能性について解説します。こ
のアプローチには、カスタム ASIC と比べて、市場投入期間の短縮、フィールド・アッ
プグレードが可能、浮動小数点実装が迅速かつ容易に可能、デュアル ARM® Cortex™A9 マイクロプロセッサ・システム内蔵、オートモーティブ・グレード・デバイスが
利用可能といった利点があります。
はじめに
レーダーは、古くから防衛機器および民生機器アプリケーションに使用されてきまし
たが、最近では高級車の駐車支援やレーン離脱警告に使用され始めています。次世代
の車載レーダーは、アクティブ衝突回避やアダプティブ・クルーズ・コントロールに
おいて重要な役割を果たすため、さらなる高度化が要求されます。車両をアクティブ
制御するシステムにレーダーを統合すれば、衝突事故に対する責任を問われる可能性
が伴うため、単に警告信号を提供する場合と比べて、システムの信頼性要件がはるか
に厳しくなります。
このホワイトペーパーでは、DSP Builder アドバンスト・ブロックセットと呼ばれる、
アルテラのデジタル信号処理 (DSP) デザイン向けラピッド・プロトタイピングおよび
開発ツール・フローのデジタル処理部分を使用して、車載レーダー・システムを構築
する方法について解説します。その結果から、レーダー処理のデジタル部分について、
実際の回路規模と性能基準が得られます。このデジタル処理には、強力なデュアル
925 MHz ARM Cortex-A9 プロセッサを低コストの FPGA ファブリックに内蔵した、
SoC FPGA と呼ばれる新しいタイプのプログラマブル・ロジックが組み込まれていま
す。SoC FPGA デバイスには、700 MHz の CPU クロック・レートに対応したオート
モーティブ・グレード製品も用意されています。SoC FPGA は、レーダーから LIDAR
(LIght Detection And Ranging)、赤外線カメラ、可視光カメラまでのアプリケーション
のための柔軟性と拡張性に優れたプラットフォームを提供します。さらに、
FPGA ハー
ドウェア実装と ARM ソフトウェア実装のいずれも浮動小数点処理を使用しており、
従来の固定小数点 FPGA または ASIC 実装と比べて、レーダー・アプリケーションに
おける性能に優れています。この低コスト SoC FPGA デバイスは、量産アプリケー
ションに対応する上、ASIC ソリューションと比べて大幅な早期市場投入が可能です。
SoC FPGA アプローチでは、ソフトウェアとハードウェアのいずれも製造ライン、さ
らにはフィールドでのファームウェア・アップデートが可能です。これは、複雑さが
増し続ける車載レーダー・システムにおいて重要な利点となるはずです。また、SoC
FPGA はカメラを使用するビデオ処理の統合にも最適です。複数の検出システムを組
み合わせて決定の基礎となる最も信頼性の高いデータを生成する、センサ・フュー
ジョンと呼ばれるプロセスでは、レーダー検出情報と共にビデオ解析処理を使用する
ことができます。
101 Innovation Drive
San Jose, CA 95134
www.altera.com
2013 年 1 月
© 2013 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and
STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries.
All other words and logos identified as trademarks or service marks are the property of their respective holders as described at
www.altera.com/common/legal.html. Altera warrants performance of its semiconductor products to current specifications in accordance with
Altera's standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no
responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed
to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published
information and before placing orders for products or services.
ISO
9001:2008
Registered
Altera Corporation
Feedback Subscribe
ページ 2
車載レーダーにおけるパルス・ドップラー法
車載レーダーにおけるパルス・ドップラー法
多くのレーダー・システムは、パルス・ドップラー法を採用しています。パルス・
ドップラー法では、送信機が短い間、動作した後、システムは次の送信パルスまで受
信モードに切り替わります。パルス・ドップラー・レーダーは、連続パルスを一定間
隔で送信します。この間隔をパルス繰り返し間隔 (PRI) といいます。そして、レーダー
反射波をコヒーレント処理して、検出された物体の距離および相対運動を抽出しま
す。STAP ( 時空間信号処理 ) レーダーなどのより高度な処理方法では、さらに対象物
体周囲の地面クラッタや背景反射によって弱くなったレーダー反射波を処理して、
ターゲット・データを抽出します。
f レーダーの基礎知識、パルス・ドップラー・レーダー、STAP レーダー、および SAR
レーダーの詳細については、EETimes のチュートリアル「Radar Basics」を参照して
ください。
車載レーダーのレンジは、数メートルという短距離から数百メートルもの長距離に及
ぶことがあります。レンジが 2 m の場合、レーダー・パルスの往復伝播時間は 13 ns
です。こうした短距離では、送信機と受信機が同時に動作する必要があるため、別個
のアンテナが必要です。パルス・ドップラー・レーダーはパルスを定期的に送信しま
す。この送信機の作動時間と総経過時間の比率をデューティ・サイクルといいます。
デューティ・サイクルは通常、小さいため、この比率によって総送信電力が制限され、
ひいては電力によって検出距離が制限されます。また、1 ~ 2 m のレンジ分解能を実
現するには、100 MSPS 以上のサンプル・レートに加え、距離とドップラー次元と両
方をデジタル処理できることも必要です。こうした高いサンプル・レートは、レー
ダー・システムのコスト上昇につながる可能性があります。
あるいは、連続波周波数変調 (FMCW) と呼ばれるレーダー法を使用することもできま
す。FMCW では、パルスの送信と反射波すなわちレーダー・エコーのモニターを行
う代わりに、キャリア周波数を連続送信します。そして、連続的なレーダー・エコー
から有用な情報を抽出するために、図 1 に示すように、キャリア周波数の増減を定期
的に繰り返します。送信機と受信機のいずれも連続動作します。受信機への送信信号
のリークを防止するために、送信と受信には別個のアンテナを使用します。
図 1. FMCW の送信波形と受信波形
周波数
受信信号の
往復遅延
送信
パルス
受信
パルス
時間
2013 年 1 月
Altera Corporation
SoC FPGA を使用した車載レーダーのデジタル処理の実装
ページ 3
車載レーダーにおけるパルス・ドップラー法
レーダーは、検出した物体の距離を測定できなければなりません。FMCW の場合、送
信周波数からの瞬間的な受信周波数差、すなわちデルタを測定することによって測距
します。送信サイクルにおける正周波数ランプ部分では、送信周波数に対し、時間遅
延に応じて受信周波数の方が若干低くなります。逆に、負周波数ランプ部分では、送
信周波数に対し、同様に時間遅延に応じて受信周波数の方が高くなります。これらの
周波数差、すなわちオフセットは往復遅延時間に比例するため、これによって測距す
ることが可能です。送信機から受信機までの時間遅延は、距離が長くなるにつれて大
きくなります。送信周波数は絶えず変化しているため、送信周波数と受信周波数の差
は、どの瞬間においても、送信信号がレーダーからターゲットに伝播し、戻ってくる
までの経過時間に比例することになります。
図 2 は、FMCW レーダーのブロック図の例です。車載レーダーはミリメートル・レ
ンジで動作します。つまり、送信信号の波長が数ミリメートルということです。一般
に使用される周波数は 24 GHz ( =12.5 mm) と 77 GHz ( = 3.9 mm) です。小型アンテ
ナの必要性、スペクトラムの相対的な利用可能性、および無線信号の急速な減衰 ( 車
載レーダーのレンジは数百メートルに制限されます ) の理由から、基本的にこれらの
周波数が使用されます。FMCW を使用する場合、振幅変調がなく、送信機は周波数
のみを変化させます。周波数変調 (FM) は、送信回路を飽和状態で動作させることが
可能であり、あらゆる RF アンプにおいて最も効率的です。
図 2. 車載レーダーのブロック図
77 GHz
FMCW
送信機
制御および
周波数検出
浮動小数点
FFT
パワー・
アンプ
デジタル
LP
フィルタ
ADC
77 GHz BP
フィルタ
77 GHz BP
フィルタ
送信
アンテナ
LNA
受信
アンテナ
ミキサ
アナログ・ミキサ回路により、受信ローパス・フィルタが通過させる必要があるのは
受信信号と送信信号の差のみとなり、送信サイクルにおける 500 MHz に及ぶ受信信
号の帯域幅を通過させる必要はありません。この信号差の通過について、最も簡単な
例で説明します。仮にシステムのレンジを 1 m ~ 300 m として、両極値における受信
反射波について考えてみましょう。
周波数ランプが 0.5 ms で 500 MHz、すなわち 1 kHz /ナノ秒 (ns) の場合、光の速度を
3  108 m/s とすると、受信信号の周波数は次式のとおりとなります。
1 m の距離 = 2 m の往復遅延 = 2 m (3  108 m/s) = 7 ns
300 m の距離 = 600 m の往復遅延 = 600 m (3  108 m/s) = 2 s
1 m の距離にある物体からの反射波のオフセットは、正周波数ランプでは -7 kHz、負
周波数ランプでは +7 kHz となります。
300 m の距離にある物体からの反射波のオフセットは、正周波数ランプでは -2 MHz、
負周波数ランプでは +2 MHz となります。
SoC FPGA を使用した車載レーダーのデジタル処理の実装
2013 年 1 月
Altera Corporation
ページ 4
車載レーダーにおけるパルス・ドップラー法
これらのオフセットから、受信機は、反射波を発生させるターゲットとの距離に応じ
て、±2 MHz の範囲の周波数を受信することが分かります。この周波数は、図 3 に示
す時間間隔で高速フーリエ変換 (FFT) を実行することで検出できます。受信機のサン
プル・レートが 5 MSPS の場合、受信機の FFT サンプリング間隔は約 0.4 ms であり、
1 kHz の周波数分解能が得られる 2,048 ポイント FFT を使用すれば、数分の 1 メート
ルのレンジ分解能を得るのに十分です。FFT 出力の補間を実行すれば、さらに高い分
解能を得ることも可能です。
図 3. 受信機の FFT サンプリング間隔
周波数
受信信号の
往復遅延
77.5 GHz
受信
パルス
送信
パルス
77.0 GHz
時間
FFT サンプル時間
0.5 ms
1.0 ms
この観測された周波数オフセットから、反射波の距離は分かりますが、これだけでは
ほぼ同じ距離にある対向車、併走車、静止物体を区別することはできません。この区
別を行うには、反射波のドップラー周波数シフトを利用する必要があります。
先と同様に、例を使用してドップラー周波数シフトの検出方法を説明しましょう。
77 GHz レーダーを装備した車両が 80 km/h (22.2 m/s) で走行中で、30 m の距離に
50 km/h で走行する対向車、100 km/h で走行する併走車、および静止物体という 3 つ
のターゲットがあるとします。物体が接近している場合、ドップラー周波数シフトは
正となります。つまり、反射波信号の周波数は送信信号より高くなります。この挙動
は、距離の接近によって近づく信号の波の山によるものであることは、直観的にお分
かりいただけると思います。逆に、レーダーとターゲットの距離が開きつつある ( つ
まり、離れつつある ) 場合は、負のドップラー周波数シフトとなります。ドップラー・
シフトの量は、式 1 によって計算できます。
式 1. ドップラー・シフト
ドップラー周波数シフト = (2  速度差) ÷ 波長
50 km/h の対向車と 80 km/h のレーダー搭載車の接近速度 = 130 km/h (36.1 m/s)
ドップラー周波数シフト = 2 (36.1 m/s) ÷ (.0039 m) = 18.5 kHz
静止物体と 80 km/h のレーダー搭載車の接近速度 = 80 km/h (22.2 m/s)
ドップラー周波数シフト = 2 (22.2 m/s) ÷ (.0039 m) = 11.4 kHz
100 km/h の前方走行車と 80 km/h のレーダー搭載車の接近速度 = 20 km/h (5.56 m/s)
ドップラー周波数シフト = -2 (5.56 m/s) ÷ (.0039 m) = -2.8 kHz
2013 年 1 月
Altera Corporation
SoC FPGA を使用した車載レーダーのデジタル処理の実装
ページ 5
車載レーダーにおけるパルス・ドップラー法
これらのドップラー・シフトにより、正負両方の周波数ランプでの検出周波数差をオ
フセットします。相対運動がなく、ドップラー・シフトが生じない場合、受信周波数
の差は正および負周波数ランプ共に等しくなります ( ただし、符号は逆です )。した
がって、送信信号の周波数ランプの正部分と負部分の受信周波数オフセットを比較す
ることで、ドップラー・シフトを検出できます。この関係は 式 2 に示すとおりであ
り、送信機の正周波数ランプと負周波数ランプの両方における結果を使用した FFT の
出力によって、距離および相対速度を求めることができます。
式 2. 相対速度
(ターゲットとレーダーの) 相対速度 = (波長 ÷ 2)  (正ランプでの検出周波数 – 負ラン
プでの検出周波数) ÷ 2
図 4 は、受信機によって受信され、FFT によって処理される周波数を示しています。
送信信号を局部発振器 (LO) として使用して受信機を復調すなわちダウンコンバート
すると、FFT によって送信波形と受信波形の周波数差が処理されます。図 4 には 1 つ
のターゲットからのパルス反射波のみが示されていますが、複数 ( この例では 3 つ )
の異なるターゲットによって複数の周波数が発生し、FFT によって検出される可能性
があります。
図 4. ドップラー周波数検出
周波数
パス遅延による
周波数シフト
77.5 GHz
ドップラーによる
周波数オフセット
受信
パルス
送信
パルス
77.0 GHz
時間
0.5 ms
1.0 ms
例に戻ると、50 km/h で走行する対向車、100 km/h で走行する併走車、および静止物
体という 3 つのターゲットが 30 m の距離にあります。レーダー搭載車は 80 km/h (22.2
m/s) で走行しています。30 m の距離にある 3 つのターゲットの受信周波数オフセッ
トは、いずれも次式のとおりとなります。
30 m の距離 = 60 m の往復遅延 = 60 m ÷ (3  108 m/s) = 200 ns
周波数オフセット:正周波数ランプ、負周波数ランプ共に ±200 kHz
SoC FPGA を使用した車載レーダーのデジタル処理の実装
2013 年 1 月
Altera Corporation
ページ 6
車載レーダーにおけるパルス・ドップラー法
さらに、距離遅延によって生じる周波数オフセットにドップラー・オフセットを加え
る必要があります。この値を表 1 に要約します。
表 1. 距離およびドップラーによるターゲット周波数オフセット
距離 30 m、
レーダー搭載車
速度 80 km/h
30 m の距離による
負ランプ周波数
オフセット
30 m の距離による
正ランプ周波数
オフセット
ドップラーによる
周波数オフセット
( 正および負ランプ )
観測される正/負
周波数オフセット
合計
50 km/h の対向車
200 kHz
-200 kHz
18.5 KH
218.5 kHz/
-181.5 kHz
静止物体
200 kHz
-200 kHz
11.4 kHz
211.4 kHz /
-188.6 kHz
100 km/h の併走車
200 kHz
-200 kHz
-2.8 kHz
197.2 kHz/
-202.8 kHz
式 3、式 4、および式 5 から、観測された正負周波数オフセットのみを使用して、ター
ゲットの距離と相対ドップラー・シフトを求めることができます。レーダー搭載車の
前進速度は既知であるため、ターゲットの速度は容易に計算できます。同様に、レー
ダーの周波数ランプ速度も既知です。
式 3. 距離
距離 = (光の速度 ÷ (4  周波数ランプ速度))  (負周波数オフセット – 正周波数オフ
セット)
式 4. 相対速度
相対速度 = (光の速度 ÷ (4  キャリア周波数))  (負周波数オフセット + 正周波数オフ
セット)
式 5. 絶対ターゲット速度
絶対ターゲット速度 = 相対速度 – レーダー搭載車速度
この例での周波数ランプ速度は 0.5 ms で 500 MHz、すなわち 1 秒あたり 1,000 GHz で
す。この値を式に当てはめると、次の結果が得られます。
50 km/h の対向車:
距離 = (3·108  (4  1000 109)) · (218.5 103 – -181.5 103) = 30 m
相対速度 = (3·108  (4  77  109))  (218.5  103 + -181.5  103) = 36m/s
= 130 km/hr
絶対ターゲット速度 = 130 – 80 = 50 km/h の接近速度
他のターゲットに関する計算も同様です。
複数のターゲットが存在する場合に考慮すべき重要な側面は、正/負ランプ期間にお
ける周波数のペアリングが容易でない可能性があることです。この問題はレーダー用
語でアンビギュイティと呼ばれ、FMCW レーダーではパルス・ドップラー・レーダー
の場合よりも複雑なため、特殊な手法によって対処する必要があります。
2013 年 1 月
Altera Corporation
SoC FPGA を使用した車載レーダーのデジタル処理の実装
ページ 7
レーダーのリンク・バジェット
この問題に対するアプローチの 1 つは、ランプの期間および周波数を変化させ、周波
数ランプの勾配変化に応じて検出周波数がスペクトラム内でどう移動するかを評価
することです。この変化により、各ターゲットの正/負周波数の正確なペアリングが
可能になります。ランプの変化は 1 ミリ秒に 1 回程度であるため、数分の 1 秒で数百
回の変化を分析できます。通常、周波数ランプおよび期間の設定、ならびに正/負周
波数ランプで検出された FFT 出力周波数からのターゲット距離およびドップラーの
算定は、SoC FPGA のいずれかの ARM Cortex-A9 プロセッサに実装された制御プロ
セッサの役割です。
別の検出手法を使用すると助けになることもあります。カメラは、車両からの強い反
射波と人からの弱い反射波の区別や、予想されるドップラー・オフセットの区別に役
立ちます。さらに、ステレオ・カメラを使用すれば、画像解析手法によって距離を推
定することも可能です。
もう 1 つの方法として、マルチモード・レーダーがあります。これは、見通しのよい
道路では FMCW を使用して長距離のターゲットを検出し、近い距離にあるターゲッ
トからの反射波が多い市街地では、短距離パルス・ドップラー・レーダーを使用する
ものです。これは、ターゲットが多い環境では、パルス・ドップラー・レーダーの方
がアンビギュイティの問題が生じにくいためです。
レーダーのリンク・バジェット
レーダー性能は、検出可能な受信信号レベルを決定するリンク・バジェット方程式に
よって左右されます。レーダーのリンク・バジェットを簡単に表すと、式 6 のとおり
です。
式 6. レーダーのリンク・バジェット
Prcv = Ptrx  G2    2    ((4)3  R4)
ここで、
Ptrx は最大送信電力
G は送信/受信アンテナ利得
 はターゲットのレーダー断面 ( レーダー面積 )
 はレーダー波長
 は送信機のデューティ・サイクル
R はターゲットの距離
多くの場合、パラメータはデシベル (dB) または dBm (1 mW を基準にした dB) を使用
して対数スケールで規定されます。この場合もこのスケールを使用しますが、ワット
値も得られます。ここで、いくつかの仮定が必要です。達成可能な受信機ノイズ値が
5 dB の場合、受信機の感度は約 -120 dBm (10-15 W) でなければなりません。適切な周
波数検出を達成するための信号対ノイズ比 (SNR) を約 20 dB と仮定すると、Prcv は最
悪条件下でも最低 100 dBm (10-13 W) であることが要件となります。
アンテナ利得は 30 dB (1000 倍) とします。パラボラ・アンテナの場合、アンテナ照準
方向の利得の計算式は式7 のとおりです。
式 7. アンテナ照準利得
G = 4Aeff  
SoC FPGA を使用した車載レーダーのデジタル処理の実装
2013 年 1 月
Altera Corporation
ページ 8
実装上の留意点
77 GHz の場合、アンテナに必要な面積は 0.0012 m2 です。つまり、直径 0.04 m (4 cm)
であり、車両の前方に搭載するのに非常に適したサイズです ( ただし、送信アンテナ
と受信アンテナが最低 1 つずつ必要です )。
FMCW の場合、デューティ・サイクル  は 100% すなわち 1 です。送信電力を 0.1 W
(20 dBm)、最大距離を 300 m、ターゲット車の反射面積を 1 m2 と仮定した場合、合理
的な環境における最悪条件下での受信電力は次のように計算できます。
Prcv = (0.1  1,0002  1  .00392  1)  ((4)3  3004) = 9.4  10-14 W または -100 dBm
一方、2 m 程度の非常に近い距離で、断面積を 10 m2 ( トレーラー・トラックの背面 )
と仮定した場合、合理的な環境において予想される最大 Prcv は次のように計算できま
す。
Prcv = (0.1  1,0002  1  .00392  10)  ((4)3  24) = 4.8  10-4 W または -3.2 dBm
上記の計算から、このシステムには約 120 dB もの非常に広いダイナミック・レンジ
の受信機が必要であることが分かります。広いダイナミック・レンジを得るには、受
信機およびアナログ - デジタル・コンバータ (ADC) に優れた線形性が要求されます。
しかし、わずか 2 m の距離に大きなターゲットがあると、他のターゲットのレーダー
見通し線が隠されることになります。したがって、極めて強い反射波が存在する場合
は、アナログ自動利得制御 (AGC) ループによって減衰させて受信機の感度を下げるこ
とより、受信機および ADC のダイナミック・レンジを縮小することができます。
例えば、4 m の距離に 1 m2 のターゲットがある場合といった、やや良好な状況では、
完全な感度が望ましい可能性もあり、それによってかなり長い距離にある他のター
ゲットが検出される可能性があります。この場合、強い反射波によって生じる受信電
力は次のように計算されます。
Prcv = (0.1  1,0002  1  .00392  1)  ((4)3  44) = 3.0  10-6 W または -25 dBm
AGC を使用することにより、ダイナミック・レンジ要件は、16 ビット ADC によって
達成可能な約 95 dBm に低下します。ある程度の余裕を持たせるには、ADC を 32 倍
オーバーサンプリング ( ナイキスト条件を超える ) で動作させることで事実上、追加
の 3 ビットが得られ、量子化ノイズ・フロアをさらに 18 dB 下げることが可能です。
あるいは、18 ビット ADC を使用することも可能ですが、大幅なコスト増につながる
可能性があります。
実装上の留意点
FMCW レーダー・アーキテクチャの利点は、アナログ実装とデジタル実装の両方の
簡潔性にあります。アナログ側では、標準の基準水晶発振器によるダイレクト・デジ
タル・シンセサイザ (DDS) を使用して送信機を実装できます。DDS により、PLL
(Phase-Locked Loop) で目的の送信周波数変調を生成するためのアナログ周波数ラン
プ基準を生成します。例えば、PLL が 1000 のディバイダを備えている場合、この例
では基準は 77 MHz を中心とし、周波数ランプは 5 MHz となります。このアナログ・
ランプ信号によって PLL の基準をドライブすることで、77 GHz 発振器を制御します。
そして、回路の発振器出力を増幅することにより、中心周波数を 77 GHz として 500
MHz の範囲で上下にランプする連続波 (CW) 信号を生成します。77 GHz のフィルタ
リングおよびマッチング回路には、高誘電率誘電体回路カードに埋め込まれた受動部
品を使用できるため、必要な部品点数を最小限に抑えられます。図 5 に、アナログ回
路のブロック図を示します。
2013 年 1 月
Altera Corporation
SoC FPGA を使用した車載レーダーのデジタル処理の実装
ページ 9
実装上の留意点
図 5. アナログ回路のブロック図
周波数
基準
パワー・
アンプ
77 GHz
VCO
PLL
ランプ
基準
ループ・
フィルタ
送信
アンテナ
77 GHz BP
フィルタ
DDS
送信
制御
ベースバンド・データ
ADC
LP
フィルタ
77 GHz BP
フィルタ
LNA
受信
アンテナ
ミキサ
受信機のフロントエンドには、フィルタリングおよび低ノイズ・アンプ (LNA) に続い
てアナログ・ミキサが必要です。ミキサにより、77 GHz 受信信号をランピング送信
信号でダウンコンバートし、任意の瞬間での送信波形と受信波形の差を含むベースバ
ンド信号を出力します。ランピングは相殺されるため、ターゲットからの反射波の距
離およびドップラー・シフトに応じて一定の周波数が出力されます。77 GHz の高周
波フィルタリングも埋め込み受動部品を使用して実装できます。ミキサの出力は、最
大距離において最大 ±2 MHz という低い周波数となります。したがって、従来型の受
動部品とオペアンプを使用して、ADC の前にアンチエイリアシング・ローパス・フィ
ルタを実装できます。あるいは、中間周波数 (IF) アーキテクチャを使用することも可
能ですが、オフセット受信 LO 生成回路が必要になります。
ただし、複素ダウン・コンバージョンは不要です。ベースバンド信号は、すべて正
( 負周波数ランプ部分 ) またはすべて負 ( 正周波数ランプ部分 ) の周波数で構成される
ため、ミキサの後に 1 個のローパス・フィルタと ADC を使用すれば十分です。
ベースバンド入力用 ADC は、ナイキスト条件を満たすには最低 5 MSPS で動作させ
る必要があります。その代わりに、40 MSPS の 8 倍サンプリング周波数を使用し、そ
の後に 8:1 デジタル・デシメーション・フィルタを使用すれば、さらに約 3 ビットの
分解能増加が得られます。このデシメーションにより、16 ビット ADC を事実上 18 ~
19 ビットの範囲で動作させることが可能になり、100 dB を優に超えるダイナミック・
レンジが得られます。
デジタル・フィルタは、16 ビット入力サンプルを使用して 160 MHz のレートで動作
させることができます。その場合、サンプルは 5 MHz で出力されますが、24 ビット
に丸められます。次の信号処理ステップは、FFT と補間回路を使用して周波数弁別を
実行することです。FFT には、処理ステージが進むにつれてデータ精度が高くなる特
性があります。この例では、2,048 ポイント FFT を前提としているため、データの損
失を防止するには最大 10 ビットの精度が追加で必要になる可能性があります。しか
し、単精度浮動小数点処理で FFT を実装することにより、このビット増加を回避でき
ます。FFT の間、24 ビットの仮数精度 (23 ビット + 符号 ) を完全に維持できるため、
100+ dB を超えるダイナミック・レンジのターゲット反射波に容易に対応することが
可能です。遠く離れたターゲットからの弱い反射波が、近くにあるターゲットからの
強い反射波によって隠されることがないため、近くからの強い反射波によってレー
ダー・システムの検出能力が低下することはありません。浮動小数点処理を使用すれ
ば、弱い反射波が FFT のデジタル・ノイズ・フロアに埋もれるということもありませ
ん。図 6 に、デジタル回路のブロック図を示します。
SoC FPGA を使用した車載レーダーのデジタル処理の実装
2013 年 1 月
Altera Corporation
ページ 10
干渉に関する留意点
図 6. デジタル回路のブロック図
FS = 40 MSPS
FS = 5 Complex MSPS
ソフトウェア・
ベースの
ドップラー/
距離検出
FFT 補間
LPF および
デシメー
ション
2,048 ポイント
単精度
浮動小数点
FFT
LPF および
デシメー
ション
I
Q
ADC
処理を行う複素データは 10 MSPS のデータレートですが、浮動小数点 FFT 回路は 160
MHz でクロックされます。この場合、アルテラの DSP Builder アドバンスト・ブロッ
クセット・ツール・フローを使用すれば、大幅に少ないロジックで浮動小数点回路を
生成できます。完全な浮動小数点回路の生成に加え、クロック・レートがデータレー
トより高い場合、データパスの「フォールディング」が可能です。これは、ロジック
や DSP ブロック・リソースの削減のほか、消費電力の削減にもつながります。これ
らの最適化はいずれも、タイミング収束プロセスを自動化する DSP Builder ツールに
より、Cyclone V SoC で達成可能です。また、低コスト Cyclone V SoC は、18  19 と
27  27 の両方の乗算器サイズをサポートした DSP ブロックセットも搭載していま
す。27  27 乗算器は、浮動小数点デザインに最適です。
FFT 出力の補間は、正確な周波数弁別に役立ちます。補間を使用すれば、図 7 に示す
ように、FFT のエネルギーが周波数ビンの間にある場合、他の周波数ビンへの FFT エ
ネルギーのエイリアシングによって反射波が弱いターゲットが見逃されることが防
止されます。
図 7. FFT 補間
推定ピーク
X
X
- 16 ポイント FFT
X
k-1 k
k=
他の周波数ビンへの
エネルギーの拡散
k+1
- (|Yk+1| - |Yk-1|)
|Yk-1| - 2 |Yk| + Y|k+1|
|Yk+ k| =
( ( k-1) k |Yk-1|
- 2 ( k -1) ( k +1) |Yk|
+ ( k+1) k |Yk+1| )
検出処理は、たいていの場合、いずれかのオンチップ ARM Cortex-A9 マイクロプロ
セッサで実行できます。この処理には、単なるスレッショルドから、より複雑な定誤
検出率 (CFAR) までのアルゴリズムが使用可能です。FFT 結果の補間をロジックで実
装するか、ソフトウェアで実装するかは、システム設計者が自由に選択できます。
干渉に関する留意点
いずれは、77 GHz で動作するレーダーが多くの車両に搭載されることを想定してお
かなければなりません。対向車のレーダー送信機は、ほとんどのターゲットからの反
射波よりもはるかに強い信号を発生させる可能性があります。それに対し、送信機は
数百 MHz ( この例では 500 MHz) の範囲で動作しています。受信機の入力帯域幅は約
5 MHz であり、これは送信機帯域幅の 1% 程度です。干渉は、対向車の送信機がこの
2013 年 1 月
Altera Corporation
SoC FPGA を使用した車載レーダーのデジタル処理の実装
ページ 11
ビームフォーミング
1% の帯域幅をスイープしているときに、他の受信機が偶然その帯域幅を同時にス
イープしていた場合にのみ発生する可能性があります。この重複は、統計的に見て
めったに起こらず、たとえ起こったとしても、送信ランプ・タイミングをランダムに
調整することで解消できます。これは、多くのデバイスが共有チャネル上でランダ
ム・アクセス手法を使用してまれに通信するシステムに共通する問題です。
ビームフォーミング
上記のレーダー・システムでは、ターゲットの距離および速度は検出できますが、ア
ンテナのビーム幅の範囲内にある車両前方のターゲットを除き、ターゲットの方向に
関する情報は得られません。システムがレーダーの送信または受信アンテナ指向性を
スイープまたはステアリングし、スイープ全体にわたってターゲットからのレー
ダー・エコーの変化をモニターする機能を備えている場合、指向性を特定することが
可能です。
上記のシステムは、パラボラ・アンテナの使用を前提としています。パラボラ・アン
テナは、送信または受信電磁波を特定の方向に集束します。集束度は、主にアンテナ
面積と波長によって決まります。ミリ波レーダーを使用することで、アンテナの小型
化が可能です。
パラボラ・アンテナは、望ましい方向に機械的に向けることで「狙う」ことができま
すが、機械的動作の速度の制約に加え、信頼性やコストの問題もあります。代替手段
としては、電子ビーム・ステアリングの使用が一般的です。この場合、アンテナは別
個の受信または送信アンテナの直線配列または正方配列となります。別個のアンテナ
信号をコヒーレント結合すると、波面同士の強め合う効果と弱め合う効果により、利
得は特定方向において最大となり、逆方向において最小となります。
車載レーダーの場合、レーダーの仰角操作 ( 上下 ) は通常不要なため、2 次元アンテ
ナ配列は必要ありません。直線配列、すなわちライン・アンテナでは、アンテナ方位
角 ( 左右 ) 操作が可能ですが、トレードオフとして、コストや複雑さが増大します。
この場合、受信信号がデジタル処理されることから、受信方向の操作の方が容易です。
ただし、受信機ごとに受信信号の位相を変化させる必要があります。
この位相調整により、アンテナ・ビームの指向性の操作が可能です。すべてのアンテ
ナ素子が受信信号を同相で受信した場合にのみ、最大の信号強度が得られます。アレ
イ・アンテナは、アンテナのメイン・ローブを望ましい方向に向けることができます。
各アンテナ素子には遅延があるため、すべての素子の受信信号が同相になるように位
相調整を行う必要があります。角度  = 0 の場合、すべての素子が同時に信号を受信
するため、位相調整は不要です。図 8 に示すように、0 以外の角度では各素子に遅延
が生じるため、それによってアンテナ・アレイ全体の波面を整列させることができま
す。
SoC FPGA を使用した車載レーダーのデジタル処理の実装
2013 年 1 月
Altera Corporation
ページ 12
マルチモード・レーダー・オプション
図 8. 可動アンテナ
電動式アンテナ
「ビームフォーミング」
(
)
パラボラ・アンテナ
複素
ベース
バンド・
データ
Σ
W0
W1
W2
W3
W4
W5
W6
Rx
Rx
Rx
Rx
Rx
Rx
Rx
W7
W8
Rx
Rx
W9
Rx
d
Θ
λ
可動アンテナの場合、N 個のアンテナ受信ノードごとにアナログ受信機回路が必要で
す。幸い、ミリ波レーダーの場合は、アンテナ、パッチ、フィルタ、マッチング回路
を含めた回路の大部分を PCB に直接実装できます。また、LNA、ミキサ、および ADC
も N 個のノードごとに必要であり、特に ADC はコストに影響する可能性があります。
デジタル処理では、各アンテナ・ノードの ADC からの入力ごとに、遅延が同相でな
ければなりません。この遅延は、N 個の受信ノードごとに N 個の複素係数 Wi を備え
た複素数乗算器によって達成されます。Cyclone V SoC の DSP ブロックは、この機能
に特に適しており、高速動作する完全な複素数乗算器を 1 個の DSP ブロックで実装
できます。そして、制御プロセッサによって N 個の複素係数を定期的に更新し、ター
ゲットからの反射波の振幅変化をモニターすることで、受信アンテナを「スイープ」
します。N が 4 ~ 16 程度であれば、ごく少量の追加 FPGA DSP ブロックおよびロジッ
ク・リソースでビームフォーミングをサポートできます。各受信ノードから得られた
複素サンプルを加算した後、複素和にローパス・フィルタと FFT を適用します。
車載前方監視レーダーの場合、望ましい方位角操作の角度は、車両中心線から 5 ~ 10 °
程度であることが考えられます。コスト効果の観点からすれば、アンテナ・ローブ・
ビーム幅が十分な送信パラボラ・アンテナと、ローブ・ビーム操作が狭い受信アンテ
ナを使用して、方位角が異なるターゲットを識別することも可能です。あるいは、さ
らに複雑な送信機と送信ビームフォーミング・アンテナを使用して、望ましい送信方
位角方向における利得を高めることも可能ですが、コストと複雑さが増大することに
なります。
マルチモード・レーダー・オプション
短距離では、パルス・ドップラー・レーダーも代替手段となり得ます。パルス・ドッ
プラー・レーダーは、使用する送信チャープのデューティ・サイクルが短く、送信電
力が FMCW の数分の 1 であるため、検出レンジを短くする必要があります。パルス・
ドップラー・レーダーは、検出のアンビギュイティが最小限という利点がありますが、
トレードオフとして、高いサンプル・レートと処理速度に加え、外部メモリ・スト
レージも必要になります。例えば、64 レンジ・ビンに対し、100 MHz (10 ns) のサン
プル・レートを使用した場合、約 100 m の往復距離と約 1.5 m のレンジ分解能が得ら
れます。64 個の送信パルスにわたって応答を収集することにより、各レンジで 64 個
のサンプルによるドップラー検出が可能です。また、6464 = 4,096 個の複素サンプル
を処理のために格納する必要があるため、外部 DDR メモリ・チップが必要になりま
す。幸い、アルテラ SoC はハード DDR メモリ・コントローラを内蔵しています。メ
モリ帯域幅は、この DDR を ARM 処理サブシステムと共有可能な範囲で、DDR コン
トローラによるアービトレーションによって決まります。
2013 年 1 月
Altera Corporation
SoC FPGA を使用した車載レーダーのデジタル処理の実装
ページ 13
マルチモード・レーダー・オプション
図 9 に示すように、レンジとドップラーの両方における弁別を使用することにより、
ターゲットを両次元で分解できます。250 kHz のパルス繰り返し数を使用する場合、
パルス間隔は 4 μs であり、レンジの問題は解消されます。あるパルスに対するター
ゲットからの反射波が次の PRI に現れるには、1,200 m 以上の往復距離、つまり 600 m
の距離が必要であり、その結果として生じる減衰のため、そうした反射波は検出不能
になります。また、250 kHz もの幅がある PRI では、ドップラー・アンビギュイティ
も問題になりません ( レーダーは、各受信間隔のサンプリング後から次の送信パルス
まで停止します )。浮動小数点処理を使用すれば、レンジ (「高速」時間 ) とドップ
ラー (「低速」時間 ) の両方のプロット例が得られ、ソフトウェアで検出処理を実行
できます。
図 9. 浮動小数点パルス・ドップラーによるターゲット検出
x10-4
1.8
1.6
1.4
1.2
振幅
1
0.8
0.6
0.4
0.2
0
70
60
50
40
30
20
高速
10
0
0
10
20
30
40
50
60
70
低速
SoC FPGA の使用することの利点として、パーシャル・リコンフィギュレーションに
よってデバイスのモードを数ミリ秒で FMCW からパルス・ドップラー・レーダーに
変更できることが挙げられます。したがって、FPGA は両方のモードを同時にはサ
ポートせず、ハードウェア・リソースの節約になります。しかも、パーシャル・リコ
ンフィギュレーション・プロセスは、ARM 処理サブシステムやインタフェース回路
といった他の FPGA 部分を動作させたまま、影響を与えずに実行可能です。
SoC FPGA を使用した車載レーダーのデジタル処理の実装
2013 年 1 月
Altera Corporation
ページ 14
FPGA リソースの見積もり
FPGA リソースの見積もり
表 2 および表 3 は、アルテラの Quartus II 開発ソフトウェアによって報告された FPGA
リソースの見積もりです。FMCW デザインは、パルス・ドップラー・デザインと比
べて必要なリソースがはるかに少なく、アルテラの最も低コストの SoC FPGA にも難
なく実装できます。
表 2. アルテラ Cyclone V SoC に実装された FMCW レーダー
サンプリング・レート 40 MHz、
デジタル・フィルタリング/
ダウン・コンバージョン、および FFT
ロジック・
エレメント
可変精度 DS
P ブロック
M10K メモリ・
ブロック
固定小数点デシメーション・フィルタ
1K
4
0
浮動小数点 2,048 ポイント FFT
5K
4
29
総リソース使用量
6K
8
29
5CEA2 SoC のリソース
25K
36
140
5CEA2 SoC における占有率
24%
22%
21%
FMAX
190 MHz,
(1.1 V, 85°C)
表 3. アルテラ Cyclone V SoC に実装されたパルス・ドップラー・レーダー ( レンジ・ビン 64 個、ドップ
ラー・ビン 64 個、サンプル・レート 100 MHz、PRI  250 KHz)
レンジ・ビン 64 個、ドップラー・
ビン 64 個、サンプル・レート
100 MHz、PRI  250 KHz
浮動小数点パルス圧縮、FFT、および
FFT 補間処理
LE 数
可変精度 DSP
ブロック
M10K メモリ・
ブロック
36K
66
153
利用可能なリソース
85K
87
397
5CSEA5 SoC における占有率
42%
76%
39%
FMAX
197 MHz
(1.1 V, 85°C)
結論
レーダー、LIDAR、赤外線カメラ、可視光カメラ、その他の手法を含め、車載セン
サ・システムは複雑化と高機能化が進んでいます。このホワイトペーパーでは、代表
的なレーダー・システムのデジタル処理部分をアルテラの低コスト Cyclone V SoC で
実装することの実現可能性について解説しました。このアプローチには、カスタム
ASIC と比べて、市場投入期間の短縮、フィールド・アップグレードが可能、浮動小
数点実装が迅速かつ容易に可能、デュアル ARM Cortex-A9 マイクロプロセッサ・シ
ステム内蔵、オートモーティブ・グレード・デバイスが利用可能といった利点があり
ます。また、代替テクノロジとレーダーを統合することにより、複数の検出システム
を使用して最も信頼性の高い情報に基づいて車両の制御に関する決定を行う「セン
サ・フュージョン」を実行することも可能です。センサ・フュージョンの概念は、こ
こでは説明を割愛しますが、将来のドライバー・アシスタンス・システムにおいてま
すます重要な役割を担うことが予想されます。
2013 年 1 月
Altera Corporation
SoC FPGA を使用した車載レーダーのデジタル処理の実装
ページ 15
詳細情報について
詳細情報について

Radar Basics Tutorial Part 1:
www.eetimes.com/design/programmable-logic/4216104/Radar-basics---Part-1

Part 2: Pulse-Doppler Radar:
www.eetimes.com/design/programmable-logic/4216419/Radar-Basics---Part-2--PulseDoppler-Radar

Part 3: Beamforming and Radar Digital Processing:
www.eetimes.com/design/programmable-logic/4216880/Radar-Basics---Part-3-Beamforming-and-radar-digital-processing

Part 4: Space-Time Adaptive Processing:
www.eetimes.com/design/programmable-logic/4217308/Radar-Basics---Part-4--Spacetime-adaptive-processing

Part 5: Synthetice Apature Radar:
www.eetimes.com/design/programmable-logic/4217944/Radar-Basics---Part-5--SyntheticAperture-Radar

Cyclone V FPGA ファミリの概要 :
www.altera.co.jp/devices/fpga/cyclone-v-fpgas/overview/cyv-overview.html

Cyclone V SoC ハード・プロセッサ・システム :
www.altera.co.jp/devices/fpga/cyclone-v-fpgas/hard-processor-system/cyv-soc-hps.html

Michael Parker, DSP Planning Architect, Altera Corporation
謝辞
文書改訂履歴
表 4 に、本資料の改訂履歴を示します。
表 4. 文書改訂履歴
日付
バージョン
変更内容
2013 年 1 月
1.2
図 2、“ 実装上の留意点 ”、図 5、図 6、“ ビームフォーミング ”、および図 8 を
更新
2012 年 9 月
1.1
若干の文章編集
2012 年 9 月
1.0
2012 年 9 月
SoC FPGA を使用した車載レーダーのデジタル処理の実装
2013 年 1 月
Altera Corporation
ページ 16
2013 年 1 月
文書改訂履歴
Altera Corporation
SoC FPGA を使用した車載レーダーのデジタル処理の実装