Bank (2) VREF Pin Name/Function

Bank (2) VREF Pin Name/Function

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2L

2L

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

1C

1C

1C

1C

2L

2L

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

Bank

Number

1C

1C

1C

1C

1C

1C

Index within I/O Bank (2)

1

0

47

4

3

2

7

6

5

10

9

8

13

12

11

16

15

14

19

18

17

22

21

20

25

24

23

28

27

26

31

30

29

34

33

32

37

36

35

42

41

40

39

38

47

46

45

44

43

23

22

21

26

25

24

29

28

27

32

31

30

17

16

15

20

19

18

35

34

33

40

39

38

37

36

43

42

41

46

45

44

VREF Pin Name/Function

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

REFCLK_GXBL1C_CHTp

REFCLK_GXBL1C_CHTn

GXBL1C_TX_CH5n

GXBL1C_TX_CH5p

GXBL1C_RX_CH5n,GXBL1C_REFCLK5n

GXBL1C_RX_CH5p,GXBL1C_REFCLK5p

GXBL1C_TX_CH4n

GXBL1C_TX_CH4p

GXBL1C_RX_CH4n,GXBL1C_REFCLK4n

GXBL1C_RX_CH4p,GXBL1C_REFCLK4p

GXBL1C_TX_CH3n

GXBL1C_TX_CH3p

GXBL1C_RX_CH3n,GXBL1C_REFCLK3n

GXBL1C_RX_CH3p,GXBL1C_REFCLK3p

GXBL1C_TX_CH2n

GXBL1C_TX_CH2p

GXBL1C_RX_CH2n,GXBL1C_REFCLK2n

GXBL1C_RX_CH2p,GXBL1C_REFCLK2p

GXBL1C_TX_CH1n

GXBL1C_TX_CH1p

GXBL1C_RX_CH1n,GXBL1C_REFCLK1n

GXBL1C_RX_CH1p,GXBL1C_REFCLK1p

GXBL1C_TX_CH0n

GXBL1C_TX_CH0p

GXBL1C_RX_CH0n,GXBL1C_REFCLK0n

GXBL1C_RX_CH0p,GXBL1C_REFCLK0p

REFCLK_GXBL1C_CHBp

REFCLK_GXBL1C_CHBn

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

VREFB2LN0 IO

Optional Function(s)

GPIO1_IO23,NAND_ADQ15,Trace_D3,EMAC2_RXD3,SPIM0_SS0_N,SPIS1_MISO,EMAC0_MDC,I2C_EMAC0_SCL

GPIO1_IO22,NAND_ADQ14,Trace_D2,EMAC2_RXD2,SPIM0_MISO,SPIS1_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA

GPIO1_IO21,NAND_ADQ13,Trace_D1,EMAC2_TXD3,SDMMC_DATA7,SPIM0_MOSI,SPIS1_MOSI,I2C_EMAC2_SCL

GPIO1_IO20,NAND_ADQ12,Trace_D0,EMAC2_TXD2,SDMMC_DATA6,SPIM0_CLK,SPIS1_CLK,I2C_EMAC2_SDA

GPIO1_IO19,NAND_ADQ11,Trace_CLK,EMAC2_RXD1,SDMMC_DATA5,SPIM0_SS0_N,EMAC1_MDC,I2C_EMAC1_SCL

GPIO1_IO18,NAND_ADQ10,EMAC2_RXD0,SDMMC_DATA4,SPIM0_MISO,EMAC1_MDIO,I2C_EMAC1_SDA

GPIO1_IO17,NAND_ADQ9,UART1_RTS_N,QSPI_SS3,EMAC2_TXD1,SDMMC_DATA3,SPIM0_SS1_N

GPIO1_IO16,NAND_ADQ8,UART1_CTS_N,QSPI_SS2,EMAC2_TXD0,SDMMC_DATA2

GPIO1_IO15,UART1_RX,Trace_CLK,EMAC2_RX_CTL,SDMMC_DATA1

GPIO1_IO14,NAND_CE_N,UART1_TX,EMAC2_RX_CLK,SDMMC_CCLK

GPIO1_IO13,NAND_RB,EMAC2_TX_CTL,SDMMC_CMD,I2C1_SCL

GPIO1_IO12,NAND_ALE,EMAC2_TX_CLK,SDMMC_DATA0,I2C1_SDA

GPIO1_IO11,NAND_ADQ7,EMAC1_RXD3,SPIS0_MISO,EMAC0_MDC,I2C_EMAC0_SCL

GPIO1_IO10,NAND_ADQ6,EMAC1_RXD2,SPIS0_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA

GPIO1_IO9,NAND_ADQ5,EMAC1_TXD3,SPIS0_MOSI,EMAC2_MDC,I2C_EMAC2_SCL

GPIO1_IO8,NAND_ADQ4,EMAC1_TXD2,SPIS0_CLK,EMAC2_MDIO,I2C_EMAC2_SDA

GPIO1_IO7,NAND_CLE,UART1_RX,EMAC1_RXD1,SPIS1_MISO,I2C1_SCL

GPIO1_IO6,NAND_ADQ3,UART1_TX,EMAC1_RXD0,SPIS1_SS0_N,I2C1_SDA

PLL_2L_CLKOUT1n,GPIO1_IO5,NAND_ADQ2,UART1_RTS_N,EMAC1_TXD1,SPIS1_MOSI

PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1,GPIO1_IO4,NAND_W P_N,UART1_CTS_N,EMAC1_TXD0,SPIM1_SS1_N,SPIS1_CLK

GPIO1_IO3,NAND_RE_N,UART0_RX,EMAC1_RX_CTL,SPIM1_SS0_N,I2C0_SCL

RZQ_2L,GPIO1_IO2,NAND_W E_N,UART0_TX,EMAC1_RX_CLK,SPIM1_MISO,I2C0_SDA

CLK_2L_1n,GPIO1_IO1,NAND_ADQ1,UART0_RTS_N,EMAC1_TX_CTL,SPIM1_MOSI

CLK_2L_1p,GPIO1_IO0,NAND_ADQ0,UART0_CTS_N,EMAC1_TX_CLK,SPIM1_CLK

CLK_2L_0n,GPIO0_IO23,NAND_ADQ15,UART0_RX,USB1_DATA7,EMAC0_RXD3,SPIM1_SS0_N,SPIS0_MISO,I2C0_SCL

CLK_2L_0p,GPIO0_IO22,NAND_ADQ14,UART0_TX,USB1_DATA6,EMAC0_RXD2,SPIM1_MISO,SPIS0_SS0_N,I2C0_SDA

GPIO0_IO21,NAND_ADQ13,UART0_RTS_N,USB1_DATA5,EMAC0_TXD3,SPIM1_MOSI,SPIS0_MOSI,I2C1_SCL

GPIO0_IO20,NAND_ADQ12,UART0_CTS_N,USB1_DATA4,EMAC0_TXD2,SPIM1_CLK,SPIS0_CLK,I2C1_SDA

PLL_2L_CLKOUT0n,GPIO0_IO19,NAND_ADQ11,USB1_DATA3,EMAC0_RXD1,SPIM1_SS1_N

PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0,GPIO0_IO18,NAND_ADQ10,USB1_DATA2,EMAC0_RXD0

GPIO0_IO17,NAND_ADQ9,USB1_NXT,EMAC0_TXD1

GPIO0_IO16,NAND_ADQ8,USB1_DATA1,EMAC0_TXD0

GPIO0_IO15,USB1_DATA0,EMAC0_RX_CTL

GPIO0_IO14,NAND_CE_N,USB1_DIR,EMAC0_RX_CLK

GPIO0_IO13,NAND_RB,USB1_STP,EMAC0_TX_CTL

GPIO0_IO12,NAND_ALE,USB1_CLK,EMAC0_TX_CLK

GPIO0_IO11,NAND_ADQ7,USB0_DATA7,SPIM1_SS0_N,SPIS1_MISO,EMAC0_MDC,I2C_EMAC0_SCL

GPIO0_IO10,NAND_ADQ6,USB0_DATA6,SPIM1_MISO,SPIS1_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA

GPIO0_IO9,NAND_ADQ5,USB0_DATA5,SDMMC_DATA7,SPIM1_MOSI,SPIS1_MOSI,EMAC1_MDC,I2C_EMAC1_SCL

GPIO0_IO8,NAND_ADQ4,USB0_DATA4,SDMMC_DATA6,SPIM1_CLK,SPIS1_CLK,EMAC1_MDIO,I2C_EMAC1_SDA

GPIO0_IO7,NAND_CLE,UART1_RX,USB0_DATA3,SDMMC_DATA5,SPIM0_SS0_N,EMAC2_MDC,I2C_EMAC2_SCL

GPIO0_IO6,NAND_ADQ3,UART1_TX,USB0_DATA2,SDMMC_DATA4,SPIM0_MISO,EMAC2_MDIO,I2C_EMAC2_SDA

GPIO0_IO5,NAND_ADQ2,UART1_RTS_N,QSPI_SS3,USB0_NXT,SDMMC_DATA3,SPIM0_MOSI,I2C0_SCL

GPIO0_IO4,NAND_W P_N,UART1_CTS_N,QSPI_SS2,USB0_DATA1,SDMMC_DATA2,SPIM0_CLK,I2C0_SDA

GPIO0_IO3,NAND_RE_N,UART0_RX,USB0_DATA0,SDMMC_DATA1,SPIS0_MISO,I2C1_SCL

GPIO0_IO2,NAND_W E_N,UART0_TX,USB0_DIR,SDMMC_CCLK,SPIS0_SS0_N,I2C1_SDA

GPIO0_IO1,NAND_ADQ1,UART0_RTS_N,USB0_STP,SDMMC_CMD,SPIM1_SS1_N,SPIS0_MOSI

GPIO0_IO0,NAND_ADQ0,UART0_CTS_N,USB0_CLK,SDMMC_DATA0,SPIM0_SS1_N,SPIS0_CLK

PLL_2K_CLKOUT1n

PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1

RZQ_2K

CLK_2K_1n

CLK_2K_1p

CLK_2K_0n

CLK_2K_0p

PLL_2K_CLKOUT0n

PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0

PT-10AS016-1.1

Copyright © 2015 Altera Corp

Pin List U19

Configuration

Function

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS DIRECT SHARDIFFIO2L_1n

HPS DIRECT SHARDIFFIO2L_1p

HPS DIRECT SHARDIFFIO2L_2n

HPS DIRECT SHARDIFFIO2L_2p

HPS DIRECT SHARDIFFIO2L_3n

HPS DIRECT SHARDIFFIO2L_3p

HPS DIRECT SHARDIFFIO2L_4n

HPS DIRECT SHARDIFFIO2L_4p

HPS DIRECT SHARDIFFIO2L_5n

HPS DIRECT SHARDIFFIO2L_5p

HPS DIRECT SHARDIFFIO2L_6n

HPS DIRECT SHARDIFFIO2L_6p

HPS DIRECT SHARDIFFIO2L_7n

HPS DIRECT SHARDIFFIO2L_7p

HPS DIRECT SHARDIFFIO2L_8n

HPS DIRECT SHARDIFFIO2L_8p

HPS DIRECT SHARDIFFIO2L_9n

HPS DIRECT SHARDIFFIO2L_9p

HPS DIRECT SHARDIFFIO2L_10n

HPS DIRECT SHARDIFFIO2L_10p

HPS DIRECT SHARDIFFIO2L_11n

HPS DIRECT SHARDIFFIO2L_11p

HPS DIRECT SHARDIFFIO2L_12n

HPS DIRECT SHARDIFFIO2L_12p

HPS DIRECT SHARDIFFIO2L_13n

HPS DIRECT SHARDIFFIO2L_13p

HPS DIRECT SHARDIFFIO2L_14n

HPS DIRECT SHARDIFFIO2L_14p

HPS DIRECT SHARDIFFIO2L_15n

HPS DIRECT SHARDIFFIO2L_15p

HPS DIRECT SHARDIFFIO2L_16n

HPS DIRECT SHARDIFFIO2L_16p

HPS DIRECT SHARDIFFIO2L_17n

HPS DIRECT SHARDIFFIO2L_17p

HPS DIRECT SHARDIFFIO2L_18n

HPS DIRECT SHARDIFFIO2L_18p

HPS DIRECT SHARDIFFIO2L_19n

HPS DIRECT SHARDIFFIO2L_19p

HPS DIRECT SHARDIFFIO2L_20n

HPS DIRECT SHARDIFFIO2L_20p

HPS DIRECT SHARDIFFIO2L_21n

HPS DIRECT SHARDIFFIO2L_21p

HPS DIRECT SHARDIFFIO2L_22n

HPS DIRECT SHARDIFFIO2L_22p

HPS DIRECT SHARDIFFIO2L_23n

HPS DIRECT SHARDIFFIO2L_23p

HPS DIRECT SHARDIFFIO2L_24n

HPS DIRECT SHARDIFFIO2L_24p

HPS_DDR

HPS Function (3) Non-Dedicated

Tx/Rx Channel

LVDS2K_1n

LVDS2K_1p

LVDS2K_2n

LVDS2K_2p

LVDS2K_3n

LVDS2K_3p

LVDS2K_4n

LVDS2K_4p

LVDS2K_5n

LVDS2K_5p

LVDS2K_6n

LVDS2K_6p

LVDS2K_7n

LVDS2K_7p

LVDS2K_8n

LVDS2K_8p

LVDS2K_9n

LVDS2K_9p

LVDS2K_10n

LVDS2K_10p

LVDS2K_11n

LVDS2K_11p

LVDS2K_12n

LVDS2K_12p

LVDS2K_13n

LVDS2K_13p

LVDS2K_14n

LVDS2K_14p

LVDS2K_15n

LVDS2K_15p

LVDS2K_16n

LVDS2K_16p

LVDS2K_17n

Dedicated Tx/Rx

Channel

Soft CDR Support U19

C18

C19

D19

E19

C15

B15

A16

A17

C17

D17

B16

C16

E16

F16

H16

H15

F14

G14

H13

H12

B5

C5

G15

G16

E15

D15

K17

J17

E17

E18

H17

G18

F19

G19

F18

C7

D7

B6

C6

E7

F8

A2

A1

B3

A3

B4

A5

D2

C2

C1

B1

F2

E2

B11

B10

C3

D3

E1

F1

C10

C11

B8

A8

A7

A6

H11

G11

C8

B9

A10

A11

D10

E10

F11

E11

F9

E9

E12

D12

Y19

Y20

M20

M19

D9

D8

J21

J22

R21

R22

N21

N22

W 21

W 22

U21

U22

AA21

AA22

G21

G22

E21

E22

L21

L22

K20

K19

C21

C22

A19

A20

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

Yes

No

No

Yes

Yes

No

Yes

No

No

Yes

Yes

No

No

Yes

No

Yes

Yes

No

No

Yes

DQS for X4

DQ6

DQSn6

DQS6

DQ6

DQ6

DQSn7

DQS7

DQ7

DQ7

DQ7

DQ7

DQ8

DQ4

DQSn4

DQS4

DQ4

DQ4

DQSn5

DQS5

DQ5

DQ5

DQ5

DQ5

DQ6

DQ2

DQSn2

DQS2

DQ2

DQ2

DQSn3

DQS3

DQ3

DQ3

DQ3

DQ3

DQ4

DQ0

DQ0

DQSn0

DQS0

DQ0

DQ0

DQSn1

DQS1

DQ1

DQ1

DQ1

DQ1

DQ2

DQS10

DQ10

DQ10

DQSn11

DQS11

DQ11

DQ11

DQ11

DQ11

DQ12

DQ12

DQSn12

DQ8

DQSn8

DQS8

DQ8

DQ8

DQSn9

DQS9

DQ9

DQ9

DQ9

DQ9

DQ10

DQ10

DQSn10

DQS12

DQ12

DQ12

DQSn13

DQS13

DQ13

DQ0

DQ0

DQ0

DQ0

DQ0

DQ1

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQSn0/CQn0

DQS0/CQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQSn1/CQn1

DQS1/CQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ2

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQSn1/CQn1

DQS1/CQ1

DQ1

DQ0

DQ0

DQ0

DQ0

DQ0

DQ1

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQSn0/CQn0

DQS0/CQ0

DQ0

DQ2

DQ2

DQ2

DQ3

DQ3

DQ3

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQSn2/CQn2

DQS2/CQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQSn2/CQn2

DQS2/CQ2

DQ2

DQ2

DQ2

DQ2

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQSn3/CQn3

DQS3/CQ3

DQ3

DQ3

DQ3

DQ3

DQ4

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQSn0/CQn0

DQS0/CQ0

DQ0

DQ0

DQ0

DQ0

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQSn1/CQn1

DQS1/CQ1

DQ1

DQ1

DQ1

DQ1

DQ2

DQ4

DQ4

DQ4

DQ4

DQ4

DQSn4/CQn4

DQS4/CQ4

DQ4

DQ4

DQ4

DQ4

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ6

DQ6

DQ6

DQ5

DQ5

DQ5

DQSn5/CQn5

DQS5/CQ5

DQ5

DQ6

DQ6

DQ6

DQSn6/CQn6

DQS6/CQ6

DQ6

Page 1 of 15

Index within I/O Bank (2)

13

12

11

16

15

14

19

18

17

22

21

20

27

26

25

24

23

30

29

28

33

32

31

36

35

34

7

6

5

10

9

8

4

3

2

39

38

37

42

41

40

45

44

43

0

47

46

3

2

1

6

5

4

9

8

7

12

11

10

15

14

13

18

17

16

21

20

19

24

23

22

29

28

27

26

25

32

31

30

35

34

33

38

37

36

41

40

39

44

43

42

47

46

45

2

1

0

5

4

3

8

7

6

11

10

9

14

13

12

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2J

2A

2A

2A

2A

2A

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2K

2K

2K

2K

2K

2K

2K

2K

2K

Bank

Number

2K

2K

2K

2K

2K

2K

VREF Pin Name/Function

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2AN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2KN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

VREFB2JN0 IO

PT-10AS016-1.1

Copyright © 2015 Altera Corp

Optional Function(s)

PLL_2J_CLKOUT1n

PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1

RZQ_2J

CLK_2J_1n

CLK_2J_1p

CLK_2J_0n

CLK_2J_0p

PLL_2J_CLKOUT0n

PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0

PLL_2A_CLKOUT1n

PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1

RZQ_2A

CLK_2A_1n

CLK_2A_1p

CLK_2A_0n

CLK_2A_0p

PLL_2A_CLKOUT0n

PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0

Pin List U19

DATA11

DATA12

DATA13

DATA14

DATA15

DATA16

DATA17

DATA18

DATA19 nCEO

DATA0

DATA1

DATA2

DATA3

DATA4

DATA5

DATA6

DATA7

DATA8

DATA9

DATA10

DATA20

DATA21

DATA22

DATA23

DATA24

DATA25

DATA26

DATA27

DATA28

DATA29

DATA30

DATA31

CLKUSR

PR_REQUEST

PR_READY nPERSTL0

PR_DONE

Configuration

Function

PR_ERROR

CvP_CONFDONE

INIT_DONE

DEV_OE

HPS Function (3) Non-Dedicated

Tx/Rx Channel

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

LVDS2A_6p

LVDS2A_7n

LVDS2A_7p

LVDS2A_8n

LVDS2A_8p

LVDS2A_9n

LVDS2A_9p

LVDS2A_10n

LVDS2A_10p

LVDS2A_11n

LVDS2A_11p

LVDS2A_12n

LVDS2A_12p

LVDS2A_13n

LVDS2A_13p

LVDS2A_14n

LVDS2A_14p

LVDS2A_15n

LVDS2A_15p

LVDS2A_16n

LVDS2A_16p

LVDS2A_17n

LVDS2A_17p

LVDS2A_18n

LVDS2A_18p

LVDS2A_19n

LVDS2J_18p

LVDS2J_19n

LVDS2J_19p

LVDS2J_20n

LVDS2J_20p

LVDS2J_21n

LVDS2J_21p

LVDS2J_22n

LVDS2J_22p

LVDS2J_23n

LVDS2J_23p

LVDS2J_24n

LVDS2J_24p

LVDS2A_1n

LVDS2A_1p

LVDS2A_2n

LVDS2A_2p

LVDS2A_3n

LVDS2A_3p

LVDS2A_4n

LVDS2A_4p

LVDS2A_5n

LVDS2A_5p

LVDS2A_6n

LVDS2A_19p

LVDS2A_20n

LVDS2A_20p

LVDS2A_21n

LVDS2A_21p

LVDS2A_22n

LVDS2A_22p

LVDS2A_23n

LVDS2A_23p

LVDS2J_5p

LVDS2J_6n

LVDS2J_6p

LVDS2J_7n

LVDS2J_7p

LVDS2J_8n

LVDS2J_8p

LVDS2J_9n

LVDS2J_9p

LVDS2J_10n

LVDS2J_10p

LVDS2J_11n

LVDS2J_11p

LVDS2J_12n

LVDS2J_12p

LVDS2J_13n

LVDS2J_13p

LVDS2J_14n

LVDS2J_14p

LVDS2J_15n

LVDS2J_15p

LVDS2J_16n

LVDS2J_16p

LVDS2J_17n

LVDS2J_17p

LVDS2J_18n

Dedicated Tx/Rx

Channel

LVDS2K_17p

LVDS2K_18n

LVDS2K_18p

LVDS2K_19n

LVDS2K_19p

LVDS2K_20n

LVDS2K_20p

LVDS2K_21n

LVDS2K_21p

LVDS2K_22n

LVDS2K_22p

LVDS2K_23n

LVDS2K_23p

LVDS2K_24n

LVDS2K_24p

LVDS2J_1n

LVDS2J_1p

LVDS2J_2n

LVDS2J_2p

LVDS2J_3n

LVDS2J_3p

LVDS2J_4n

LVDS2J_4p

LVDS2J_5n

Soft CDR Support U19

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

No

Yes

Yes

No

No

Yes

Yes

No

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

Yes

No

No

Yes

Yes

No

No

Yes

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Y4

AB4

AB5

AA6

AB6

AB9

U3

AA4

AB3

W 3

W 4

Y5

R1

Y1

Y2

AA2

AA3

V1

U1

V3

U6

AB1

AA1

V2

W 2

T1

AB8

Y9

AA9

V11

U10

T12

U11

R10

T11

AA8

W 8

W 7

V8

U8

T6

R17

V7

V6

Y6

Y7

AA7

T19

N17

P17

V19

V18

T17

AB14

T18

U18

R19

R18

U19

Y15

AB11

AB10

AB13

AA13

W 14

Y14

AA11

AA12

W 10

Y10

AA14

U15

U13

U14

Y17

AA17

V17

W 17

V16

V15

Y16

AA16

AB16

AB15

W 15

U16

W 12

W 13

V12

V13

T14

C12

F13

G13

Y11

Y12

T16

C13

A13

A12

A15

B14

D13

F17

M17

L17

D14

E14

B13

DQS for X4

DQ28

DQSn28

DQS28

DQ28

DQ28

DQSn29

DQS29

DQ29

DQ29

DQ29

DQ29

DQ30

DQ25

DQ26

DQ26

DQSn26

DQS26

DQ26

DQ26

DQSn27

DQS27

DQ27

DQ27

DQ27

DQ27

DQ28

DQ23

DQ24

DQ24

DQSn24

DQS24

DQ24

DQ24

DQSn25

DQS25

DQ25

DQ25

DQ25

DQ21

DQ22

DQ22

DQSn22

DQS22

DQ22

DQ22

DQSn23

DQS23

DQ23

DQ23

DQ23

DQ30

DQSn30

DQS30

DQ30

DQ30

DQSn31

DQS31

DQ31

DQ31

DQ19

DQ20

DQ20

DQSn20

DQS20

DQ20

DQ20

DQSn21

DQS21

DQ21

DQ21

DQ21

DQ17

DQ17

DQ17

DQ18

DQ18

DQSn18

DQS18

DQ18

DQ18

DQSn19

DQS19

DQ19

DQ19

DQ19

DQ15

DQ15

DQ15

DQ16

DQ16

DQSn16

DQS16

DQ16

DQ16

DQSn17

DQS17

DQ17

DQ13

DQ13

DQ13

DQ14

DQ14

DQSn14

DQS14

DQ14

DQ14

DQSn15

DQS15

DQ15

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

DQ12

DQ13

DQ13

DQ13

DQ13

DQ13

DQ13

DQSn13/CQn13

DQS13/CQ13

DQ13

DQ13

DQ13

DQ13

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQSn14/CQn14

DQS14/CQ14

DQ14

DQ14

DQ14

DQ14

DQ15

DQ10

DQ11

DQ11

DQ11

DQ11

DQ11

DQ11

DQSn11/CQn11

DQS11/CQ11

DQ11

DQ11

DQ11

DQ11

DQ12

DQ12

DQ12

DQ12

DQ12

DQ12

DQSn12/CQn12

DQS12/CQ12

DQ12

DQ12

DQ12

DQ15

DQ15

DQ15

DQ15

DQ15

DQSn15/CQn15

DQS15/CQ15

DQ15

DQ15

DQ8

DQ8

DQ8

DQ9

DQ9

DQ9

DQ9

DQ9

DQ9

DQSn9/CQn9

DQS9/CQ9

DQ9

DQ9

DQ9

DQ9

DQ10

DQ10

DQ10

DQ10

DQ10

DQ10

DQSn10/CQn10

DQS10/CQ10

DQ10

DQ10

DQ10

DQ6

DQ6

DQ6

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQSn7/CQn7

DQS7/CQ7

DQ7

DQ7

DQ7

DQ7

DQ8

DQ8

DQ8

DQ8

DQ8

DQ8

DQSn8/CQn8

DQS8/CQ8

DQ8

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ7

DQS6/CQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQSn7/CQn7

DQS7/CQ7

DQ7

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQS5/CQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQSn6/CQn6

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQSn4/CQn4

DQS4/CQ4

DQ4

DQ4

DQ4

DQ4

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQSn5/CQn5

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ3

DQ3

DQ3

DQ4

DQ4

DQ4

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQSn3/CQn3

DQS3/CQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQSn3/CQn3

DQS3/CQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ2

DQ3

DQ3

DQ3

DQ3

DQ3

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQSn2/CQn2

DQS2/CQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ1

DQ1

DQ1

DQ2

DQ2

DQ2

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

Page 2 of 15

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

Bank

Number

2A

2A

3B

3B

3B

3B

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

HPS

Index within I/O Bank (2)

22

19

18

1

0

23

VREF Pin Name/Function Optional Function(s)

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

VREFB2AN0 IO

VREFB2AN0 IO

VREFB3BN0 IO

VREFB3BN0 IO

VREFB3BN0 IO

VREFB3BN0 IO

GND

TDO

TMS

TRST

TCK

TDI

MSEL0

MSEL1

MSEL2 nIO_PULLUP nSTATUS

CONF_DONE

GND nCONFIG nCE nCSO0 nCSO1 nCSO2

CLK_3B_0n

CLK_3B_0p

PLL_3B_CLKOUT0n

PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0

AS_DATA0,ASDO

AS_DATA1

AS_DATA2

AS_DATA3

DCLK

HPS_CLK1

HPS_nPOR

HPS_nRST

GPIO2_IO0,NAND_ADQ0,SDMMC_DATA0,QSPI_CLK

GPIO2_IO1,NAND_ADQ1,SDMMC_CMD,QSPI_IO0

GPIO2_IO2,NAND_W E_N,SDMMC_CCLK,QSPI_SS0,BOOTSEL2

GPIO2_IO3,NAND_RE_N,SDMMC_DATA1,QSPI_IO1

GPIO2_IO4,NAND_ADQ2,SDMMC_DATA2,QSPI_IO2_W PN

GPIO2_IO5,NAND_ADQ3,SDMMC_DATA3,QSPI_IO3_HOLD

GPIO2_IO6,NAND_CLE,SDMMC_PW R_ENA,SPIM0_SS1_N,SPIS0_MISO,BOOTSEL1

GPIO2_IO7,NAND_ALE,QSPI_SS1,SPIM0_CLK,BOOTSEL0

GPIO2_IO8,NAND_RB,UART1_TX,SDMMC_DATA4,SPIM0_MOSI,EMAC1_MDIO,I2C_EMAC1_SDA

GPIO2_IO9,NAND_CE_N,UART1_RTS_N,SDMMC_DATA5,SPIM0_MISO,EMAC1_MDC,I2C_EMAC1_SCL

GPIO2_IO10,NAND_ADQ4,UART1_CTS_N,SDMMC_DATA6,SPIM0_SS0_N,EMAC2_MDIO,I2C_EMAC2_SDA

GPIO2_IO11,NAND_ADQ5,UART1_RX,SDMMC_DATA7,SPIS0_CLK,EMAC2_MDC,I2C_EMAC2_SCL

GPIO2_IO12,NAND_ADQ6,UART1_TX,QSPI_SS2,SPIS0_MOSI,EMAC0_MDIO,I2C_EMAC0_SDA

GPIO2_IO13,NAND_ADQ7,UART1_RX,QSPI_SS3,SPIS0_SS0_N,EMAC0_MDC,I2C_EMAC0_SCL

ADCGND

GND

GND

GND

PT-10AS016-1.1

Copyright © 2015 Altera Corp

Pin List U19

Configuration

Function

CRC_ERROR

DEV_CLRn

TDO

TMS

TRST

TCK

TDI

MSEL0

MSEL1

MSEL2 nIO_PULLUP nSTATUS

CONF_DONE nCONFIG nCE nCSO0 nCSO1 nCSO2

AS_DATA0,ASDO

AS_DATA1

AS_DATA2

AS_DATA3

DCLK

HPS_CLK1

HPS_nPOR

HPS_nRST

HPS_DEDICATED_4

HPS_DEDICATED_5

BOOTSEL2/HPS_DEDICATED_6

HPS_DEDICATED_7

HPS_DEDICATED_8

HPS_DEDICATED_9

BOOTSEL1/HPS_DEDICATED_10

BOOTSEL0/HPS_DEDICATED_11

HPS_DEDICATED_12

HPS_DEDICATED_13

HPS_DEDICATED_14

HPS_DEDICATED_15

HPS_DEDICATED_16

HPS_DEDICATED_17

HPS Function (3) Non-Dedicated

Tx/Rx Channel

HPS_DDR

HPS_DDR

Dedicated Tx/Rx

Channel

LVDS2A_24n

LVDS2A_24p

LVDS3B_13n

LVDS3B_13p

LVDS3B_15n

LVDS3B_15p

Soft CDR Support U19

Yes

Yes

No

No

No

No

G7

H18

H19

H20

H21

H22

F22

F5

G12

G17

G2

G20

E13

E20

E3

E8

F20

F21

C20

C4

D1

D18

D20

D21

D22

D6

H4

H9

J11

J16

J18

J6

K13

K18

K21

B2

B20

B21

B22

B7

C14

AB22

AB7

B12

B17

B18

B19

A4

A9

AA10

AA15

AA18

AA19

AA20

AA5

AB12

AB2

AB20

AB21

H8

G6

F4

A14

A18

A21

H5

G8

H7

H3

G5

H6

J7

K7

G4

J5

F6

J4

K4

J3

R2

N2

P2

V5

T2

K5

M3

U5

R5

W 5

N1

L2

P3

N3

N5

T3

L1

M1

U4

M5

L3

L4

P5

M4

V10

W 9

J2

K1

G1

H1

DQS for X4

DQ31

DQ31

DQ52

DQ52

DQ52

DQ52

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

DQ15

DQ15

DQ26

DQ26

DQ26

DQ26

DQ7

DQ7

DQ13

DQ13

DQ13

DQ13

DQ3

DQ3

DQ6

DQ6

DQ6

DQ6

Page 3 of 15

Bank

Number

Index within I/O Bank (2) VREF Pin Name/Function

VCC

VCC

VCC

VCC

VCC

VCCPT

VCCPT

VCCPT

VCCPT

DNU

DNU

DNU

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

GND

GND

GND

GND

GNDSENSE

VCC

DNU

DNU

VCCPGM

VCCPGM

TEMPDIODEn

TEMPDIODEp

VCCBAT

VCCA_PLL

VCCA_PLL

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

PT-10AS016-1.1

Copyright © 2015 Altera Corp

Optional Function(s)

Pin List U19

Configuration

Function

HPS Function (3) Non-Dedicated

Tx/Rx Channel

Dedicated Tx/Rx

Channel

Soft CDR Support U19

R12

R15

R16

R6

R7

J14

J8

R14

R9

AB17

AB18

R4

N7

P10

P13

P15

P7

P8

P9

R11

N10

N11

N12

N13

N16

N6

T4

P4

T9

U9

E4

E5

T8

M11

M13

L9

M10

M14

M15

M16

M6

L6

L7

L8

L13

L14

L16

J13

K15

K16

K6

L11

L12

Y18

Y21

Y22

Y3

M9

J12

W 11

W 16

W 18

W 19

W 20

Y13

U7

V20

V21

V22

V4

W 1

T21

T22

T5

U17

U2

U20

P22

P6

R13

R20

R3

R8

T10

T20

P11

P16

P18

P19

P20

P21

M7

N14

N18

N4

N9

P1

L5

M12

M18

M2

M21

M22

K22

K8

L10

L15

L18

L20

DQS for X4

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

Page 4 of 15

Bank

Number

Index within I/O Bank (2) VREF Pin Name/Function

2A

2J

2K

2L

3B

VCCIO2A

VCCIO2A

VCCIO2A

VCCIO2J

VCCIO2J

VCCIO2J

VCCIO2K

VCCIO2K

VCCIO2K

VCCIO2L

VCCIO2L

VCCIO2L

VCCIO3B

VCCIO3B

VCCIO3B

VCCIOREF_HPS

VCCIO_HPS

VREFB2AN0 VREFB2AN0

VREFB2JN0 VREFB2JN0

VREFB2KN0 VREFB2KN0

VREFB2LN0 VREFB2LN0

VREFB3BN0 VREFB3BN0

VREFN_ADC

VREFP_ADC

VCCH_GXBL

VCCR_GXBL1C

VCCR_GXBL1C

VCCT_GXBL1C

VCCT_GXBL1C

RREF_BL

RREF_TL

VCCERAM

VCCERAM

VCCLSENSE

VCCL_HPS

VCCL_HPS

VCCL_HPS

VCCL_HPS

VCCL_HPS

VCCP

VCCP

VCCP

VCCP

VCCPLL_HPS

VSIGN_0

VSIGN_1

VSIGP_0

VSIGP_1

Notes:

(1) For more information about pin definition and pin connection guidelines, refer to the

Arria 10 GT, GX, and SX Device Family Pin Connection Guidelines.

(2) For more information about the external memory interface schemes of the pins with indices, refer to the

Arria10EMIF.xls

(3) For more information about the Hard Processor System functions of the corresponding pins, refer to the

Arria10HPS.xls

Optional Function(s) Configuration

Function

HPS Function (3) Non-Dedicated

Tx/Rx Channel

Dedicated Tx/Rx

Channel

Soft CDR Support U19

D5

F7

D4

E6

K9

K12

K14

P12

P14

H10

A22

N15

N8

M8

J10

J9

K10

K11

L19

J19

J20

N19

N20

AB19

T13

J15

F12

H2

F3

G3

J1

K2

K3

G10

G9

T7

D16

F15

H14

C9

D11

F10

V9

W 6

Y8

T15

U12

V14

DQS for X4

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

PT-10AS016-1.1

Copyright © 2015 Altera Corp

Pin List U19 Page 5 of 15

PT-10AS016-1.1

Copyright © 2015 Altera Corp

2K

2K

2K

2K

2K

2K

2K

2L

2L

2L

2L

2L

2K

2K

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1D

1C

1C

1C

1C

1C

1C

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

Bank

Number

1D

1D

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2K

2K

2K

2J

2K

2K

2K

2K

2K

2K

2K

2J

2J

2J

2J

2J

2J

2J

2J

2J

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

Index within I/O Bank (2)

32

31

30

36

35

34

33

39

38

37

43

42

41

40

46

45

44

2

1

0

47

5

4

3

7

6

9

8

25

24

23

29

28

27

26

22

21

13

12

11

10

17

16

15

14

20

19

18

24

23

22

21

27

26

25

31

30

29

28

34

33

32

38

37

36

35

41

40

39

45

44

43

42

0

47

46

2

1

4

3

7

6

5

9

8

11

10

15

14

13

12

19

18

17

16

22

21

20

26

25

24

23

29

28

27

33

32

31

30

36

35

34

40

39

38

37

43

42

41

47

46

45

44

VREF Pin Name/Function

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

REFCLK_GXBL1D_CHTp

REFCLK_GXBL1D_CHTn

GXBL1D_TX_CH5n

GXBL1D_TX_CH5p

GXBL1D_RX_CH5n,GXBL1D_REFCLK5n

GXBL1D_RX_CH5p,GXBL1D_REFCLK5p

GXBL1D_TX_CH4n

GXBL1D_TX_CH4p

GXBL1D_RX_CH4n,GXBL1D_REFCLK4n

GXBL1D_RX_CH4p,GXBL1D_REFCLK4p

GXBL1D_TX_CH3n

GXBL1D_TX_CH3p

GXBL1D_RX_CH3n,GXBL1D_REFCLK3n

GXBL1D_RX_CH3p,GXBL1D_REFCLK3p

GXBL1D_TX_CH2n

GXBL1D_TX_CH2p

GXBL1D_RX_CH2n,GXBL1D_REFCLK2n

GXBL1D_RX_CH2p,GXBL1D_REFCLK2p

GXBL1D_TX_CH1n

GXBL1D_TX_CH1p

GXBL1D_RX_CH1n,GXBL1D_REFCLK1n

GXBL1D_RX_CH1p,GXBL1D_REFCLK1p

GXBL1D_TX_CH0n

GXBL1D_TX_CH0p

GXBL1D_RX_CH0n,GXBL1D_REFCLK0n

GXBL1D_RX_CH0p,GXBL1D_REFCLK0p

REFCLK_GXBL1D_CHBp

REFCLK_GXBL1D_CHBn

REFCLK_GXBL1C_CHTp

REFCLK_GXBL1C_CHTn

GXBL1C_TX_CH5n

GXBL1C_TX_CH5p

GXBL1C_RX_CH5n,GXBL1C_REFCLK5n

GXBL1C_RX_CH5p,GXBL1C_REFCLK5p

GXBL1C_TX_CH4n

GXBL1C_TX_CH4p

GXBL1C_RX_CH4n,GXBL1C_REFCLK4n

GXBL1C_RX_CH4p,GXBL1C_REFCLK4p

GXBL1C_TX_CH3n

GXBL1C_TX_CH3p

GXBL1C_RX_CH3n,GXBL1C_REFCLK3n

GXBL1C_RX_CH3p,GXBL1C_REFCLK3p

GXBL1C_TX_CH2n

GXBL1C_TX_CH2p

GXBL1C_RX_CH2n,GXBL1C_REFCLK2n

GXBL1C_RX_CH2p,GXBL1C_REFCLK2p

GXBL1C_TX_CH1n

GXBL1C_TX_CH1p

GXBL1C_RX_CH1n,GXBL1C_REFCLK1n

GXBL1C_RX_CH1p,GXBL1C_REFCLK1p

GXBL1C_TX_CH0n

GXBL1C_TX_CH0p

GXBL1C_RX_CH0n,GXBL1C_REFCLK0n

GXBL1C_RX_CH0p,GXBL1C_REFCLK0p

REFCLK_GXBL1C_CHBp

REFCLK_GXBL1C_CHBn

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

Optional Function(s)

GPIO1_IO23,NAND_ADQ15,Trace_D3,EMAC2_RXD3,SPIM0_SS0_N,SPIS1_MISO,EMAC0_MDC,I2C_EMAC0_SCL

GPIO1_IO22,NAND_ADQ14,Trace_D2,EMAC2_RXD2,SPIM0_MISO,SPIS1_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA

GPIO1_IO21,NAND_ADQ13,Trace_D1,EMAC2_TXD3,SDMMC_DATA7,SPIM0_MOSI,SPIS1_MOSI,I2C_EMAC2_SCL

GPIO1_IO20,NAND_ADQ12,Trace_D0,EMAC2_TXD2,SDMMC_DATA6,SPIM0_CLK,SPIS1_CLK,I2C_EMAC2_SDA

GPIO1_IO19,NAND_ADQ11,Trace_CLK,EMAC2_RXD1,SDMMC_DATA5,SPIM0_SS0_N,EMAC1_MDC,I2C_EMAC1_SCL

GPIO1_IO18,NAND_ADQ10,EMAC2_RXD0,SDMMC_DATA4,SPIM0_MISO,EMAC1_MDIO,I2C_EMAC1_SDA

GPIO1_IO17,NAND_ADQ9,UART1_RTS_N,QSPI_SS3,EMAC2_TXD1,SDMMC_DATA3,SPIM0_SS1_N

GPIO1_IO16,NAND_ADQ8,UART1_CTS_N,QSPI_SS2,EMAC2_TXD0,SDMMC_DATA2

GPIO1_IO15,UART1_RX,Trace_CLK,EMAC2_RX_CTL,SDMMC_DATA1

GPIO1_IO14,NAND_CE_N,UART1_TX,EMAC2_RX_CLK,SDMMC_CCLK

GPIO1_IO13,NAND_RB,EMAC2_TX_CTL,SDMMC_CMD,I2C1_SCL

GPIO1_IO12,NAND_ALE,EMAC2_TX_CLK,SDMMC_DATA0,I2C1_SDA

GPIO1_IO11,NAND_ADQ7,EMAC1_RXD3,SPIS0_MISO,EMAC0_MDC,I2C_EMAC0_SCL

GPIO1_IO10,NAND_ADQ6,EMAC1_RXD2,SPIS0_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA

GPIO1_IO9,NAND_ADQ5,EMAC1_TXD3,SPIS0_MOSI,EMAC2_MDC,I2C_EMAC2_SCL

GPIO1_IO8,NAND_ADQ4,EMAC1_TXD2,SPIS0_CLK,EMAC2_MDIO,I2C_EMAC2_SDA

GPIO1_IO7,NAND_CLE,UART1_RX,EMAC1_RXD1,SPIS1_MISO,I2C1_SCL

GPIO1_IO6,NAND_ADQ3,UART1_TX,EMAC1_RXD0,SPIS1_SS0_N,I2C1_SDA

PLL_2L_CLKOUT1n,GPIO1_IO5,NAND_ADQ2,UART1_RTS_N,EMAC1_TXD1,SPIS1_MOSI

PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1,GPIO1_IO4,NAND_WP_N,UART1_CTS_N,EMAC1_TXD0,SPIM1_SS1_N,SPIS1_CLK

GPIO1_IO3,NAND_RE_N,UART0_RX,EMAC1_RX_CTL,SPIM1_SS0_N,I2C0_SCL

RZQ_2L,GPIO1_IO2,NAND_WE_N,UART0_TX,EMAC1_RX_CLK,SPIM1_MISO,I2C0_SDA

CLK_2L_1n,GPIO1_IO1,NAND_ADQ1,UART0_RTS_N,EMAC1_TX_CTL,SPIM1_MOSI

CLK_2L_1p,GPIO1_IO0,NAND_ADQ0,UART0_CTS_N,EMAC1_TX_CLK,SPIM1_CLK

CLK_2L_0n,GPIO0_IO23,NAND_ADQ15,UART0_RX,USB1_DATA7,EMAC0_RXD3,SPIM1_SS0_N,SPIS0_MISO,I2C0_SCL

CLK_2L_0p,GPIO0_IO22,NAND_ADQ14,UART0_TX,USB1_DATA6,EMAC0_RXD2,SPIM1_MISO,SPIS0_SS0_N,I2C0_SDA

GPIO0_IO21,NAND_ADQ13,UART0_RTS_N,USB1_DATA5,EMAC0_TXD3,SPIM1_MOSI,SPIS0_MOSI,I2C1_SCL

GPIO0_IO20,NAND_ADQ12,UART0_CTS_N,USB1_DATA4,EMAC0_TXD2,SPIM1_CLK,SPIS0_CLK,I2C1_SDA

PLL_2L_CLKOUT0n,GPIO0_IO19,NAND_ADQ11,USB1_DATA3,EMAC0_RXD1,SPIM1_SS1_N

PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0,GPIO0_IO18,NAND_ADQ10,USB1_DATA2,EMAC0_RXD0

GPIO0_IO17,NAND_ADQ9,USB1_NXT,EMAC0_TXD1

GPIO0_IO16,NAND_ADQ8,USB1_DATA1,EMAC0_TXD0

GPIO0_IO15,USB1_DATA0,EMAC0_RX_CTL

GPIO0_IO14,NAND_CE_N,USB1_DIR,EMAC0_RX_CLK

GPIO0_IO13,NAND_RB,USB1_STP,EMAC0_TX_CTL

GPIO0_IO12,NAND_ALE,USB1_CLK,EMAC0_TX_CLK

GPIO0_IO11,NAND_ADQ7,USB0_DATA7,SPIM1_SS0_N,SPIS1_MISO,EMAC0_MDC,I2C_EMAC0_SCL

GPIO0_IO10,NAND_ADQ6,USB0_DATA6,SPIM1_MISO,SPIS1_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA

GPIO0_IO9,NAND_ADQ5,USB0_DATA5,SDMMC_DATA7,SPIM1_MOSI,SPIS1_MOSI,EMAC1_MDC,I2C_EMAC1_SCL

GPIO0_IO8,NAND_ADQ4,USB0_DATA4,SDMMC_DATA6,SPIM1_CLK,SPIS1_CLK,EMAC1_MDIO,I2C_EMAC1_SDA

GPIO0_IO7,NAND_CLE,UART1_RX,USB0_DATA3,SDMMC_DATA5,SPIM0_SS0_N,EMAC2_MDC,I2C_EMAC2_SCL

GPIO0_IO6,NAND_ADQ3,UART1_TX,USB0_DATA2,SDMMC_DATA4,SPIM0_MISO,EMAC2_MDIO,I2C_EMAC2_SDA

GPIO0_IO5,NAND_ADQ2,UART1_RTS_N,QSPI_SS3,USB0_NXT,SDMMC_DATA3,SPIM0_MOSI,I2C0_SCL

GPIO0_IO4,NAND_WP_N,UART1_CTS_N,QSPI_SS2,USB0_DATA1,SDMMC_DATA2,SPIM0_CLK,I2C0_SDA

GPIO0_IO3,NAND_RE_N,UART0_RX,USB0_DATA0,SDMMC_DATA1,SPIS0_MISO,I2C1_SCL

GPIO0_IO2,NAND_WE_N,UART0_TX,USB0_DIR,SDMMC_CCLK,SPIS0_SS0_N,I2C1_SDA

GPIO0_IO1,NAND_ADQ1,UART0_RTS_N,USB0_STP,SDMMC_CMD,SPIM1_SS1_N,SPIS0_MOSI

GPIO0_IO0,NAND_ADQ0,UART0_CTS_N,USB0_CLK,SDMMC_DATA0,SPIM0_SS1_N,SPIS0_CLK

PLL_2K_CLKOUT1n

PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1

RZQ_2K

CLK_2K_1n

CLK_2K_1p

CLK_2K_0n

CLK_2K_0p

PLL_2K_CLKOUT0n

PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0

PLL_2J_CLKOUT1n

PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1

RZQ_2J

CLK_2J_1n

CLK_2J_1p

CLK_2J_0n

CLK_2J_0p

Configuration Function HPS Function (3)

LVDS2K_12p

LVDS2K_13n

LVDS2K_13p

LVDS2K_14n

LVDS2K_14p

LVDS2K_15n

LVDS2K_15p

LVDS2K_16n

LVDS2K_16p

LVDS2K_17n

LVDS2K_17p

LVDS2K_18n

LVDS2K_18p

LVDS2K_19n

LVDS2K_19p

LVDS2K_20n

LVDS2K_20p

LVDS2K_21n

LVDS2K_21p

LVDS2K_22n

LVDS2K_22p

LVDS2K_23n

LVDS2K_23p

LVDS2K_24n

LVDS2K_24p

LVDS2J_1n

LVDS2J_1p

LVDS2J_2n

LVDS2J_2p

LVDS2K_1n

LVDS2K_1p

LVDS2K_2n

LVDS2K_2p

LVDS2K_3n

LVDS2K_3p

LVDS2K_4n

LVDS2K_4p

LVDS2K_5n

LVDS2K_5p

LVDS2K_6n

LVDS2K_6p

LVDS2K_7n

LVDS2K_7p

LVDS2K_8n

LVDS2K_8p

LVDS2K_9n

LVDS2K_9p

LVDS2K_10n

LVDS2K_10p

LVDS2K_11n

LVDS2K_11p

LVDS2K_12n

LVDS2J_3n

LVDS2J_3p

LVDS2J_4n

LVDS2J_4p

LVDS2J_5n

LVDS2J_5p

LVDS2J_6n

LVDS2J_6p

LVDS2J_7n

LVDS2J_7p

LVDS2J_8n

LVDS2J_8p

LVDS2J_9n

LVDS2J_9p

LVDS2J_10n

LVDS2J_10p

LVDS2J_11n

LVDS2J_11p

LVDS2J_12n

LVDS2J_12p

LVDS2J_13n

LVDS2J_13p

LVDS2J_14n

Non-Dedicated Tx/Rx Channel Dedicated Tx/Rx Channel Soft CDR Support F27

F16

E16

F17

E17

G19

G20

F18

A2

E2

E1

F2

F1

H18

G18

D3

D2

C3

C2

C1

B1

A3

B4

B3

A9

A8

B8

A7

B10

B9

C10

C6

C5

B6

A6

B5

A4

E11

E10

C8

C7

D8

D7

D10

F3

G5

G4

F8

F7

E9

D9

E5

E4

D5

D4

E7

E6

F4

AB24

AE25

AE26

AD23

AD24

U22

U21

AA25

AA26

Y23

Y24

AC25

AC26

AB23

U25

U26

T23

T24

W25

W26

V23

V24

N21

R22

R21

R25

R26

P23

P24

K23

K24

N25

N26

M23

M24

N22

F24

J25

J26

H23

H24

L25

L26

E25

E26

D23

D24

G25

G26

F23

L22

L21

C25

C26

B23

B24

AA16

AB20

AB21

AC20

AC21

AA18

AB18

Y19

Y20

W17

Y17

AA17

AB16

Y16

C11

B11

A11

W18

W19

Y21

AA21

C13

B13

B14

A14

A13

A12

C12

AA19

AB19

AD19

AD20

AC18

AD18

AE19

AF19

AB15

A17

A18

C15

B15

B19

A19

D13

D12

B18

C16

C17

D14

D15

B16

A16

D17

D18

E20

D20

F21

E21

C18

F19

E14

E15

C20

C21

E19

D19

DQS for X4

DQ16

DQ16

DQSn17

DQS17

DQ17

DQ17

DQ17

DQ17

DQ18

DQ18

DQSn18

DQS18

DQ18

DQ18

DQSn14

DQS14

DQ14

DQ14

DQSn15

DQS15

DQ15

DQ15

DQ15

DQ15

DQ16

DQ16

DQSn16

DQS16

DQ11

DQ12

DQ12

DQSn12

DQS12

DQ12

DQ12

DQSn13

DQS13

DQ13

DQ13

DQ13

DQ13

DQ14

DQ14

DQ9

DQ9

DQ9

DQ10

DQ10

DQSn10

DQS10

DQ10

DQ10

DQSn11

DQS11

DQ11

DQ11

DQ11

DQSn19

DQS19

DQ19

DQ19

DQ19

DQ19

DQ20

DQ20

DQSn20

DQS7

DQ7

DQ7

DQ7

DQ7

DQ8

DQ8

DQSn8

DQS8

DQ8

DQ8

DQSn9

DQS9

DQ9

DQ4

DQ4

DQSn5

DQS5

DQ5

DQ5

DQ5

DQ5

DQ6

DQ6

DQSn6

DQS6

DQ6

DQ6

DQSn7

DQSn2

DQS2

DQ2

DQ2

DQSn3

DQS3

DQ3

DQ3

DQ3

DQ3

DQ4

DQ4

DQSn4

DQS4

DQS1

DQ1

DQ1

DQ1

DQ1

DQ2

DQ2

DQ0

DQ0

DQSn0

DQS0

DQ0

DQ0

DQSn1

Yes

No

No

Yes

Yes

No

No

No

No

Yes

Yes

No

No

Yes

No

Yes

Yes

No

No

Yes

Yes

Yes

Yes

No

No

Yes

Yes

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

Yes

No

No

Yes

Yes

No

No

Yes

No

No

Yes

Yes

No

No

No

No

Yes

Yes

No

No

Yes

No

Yes

Yes

No

No

Yes

Yes

Yes

Yes

No

No

Yes

Yes

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DIRECT_SHARED_Q4_12

HPS_DIRECT_SHARED_Q4_11

HPS_DIRECT_SHARED_Q4_10

HPS_DIRECT_SHARED_Q4_9

HPS_DIRECT_SHARED_Q4_8

HPS_DIRECT_SHARED_Q4_7

HPS_DIRECT_SHARED_Q4_6

HPS_DIRECT_SHARED_Q4_5

HPS_DIRECT_SHARED_Q4_4

HPS_DIRECT_SHARED_Q4_3

HPS_DIRECT_SHARED_Q4_2

HPS_DIRECT_SHARED_Q4_1

HPS_DIRECT_SHARED_Q3_12

HPS_DIRECT_SHARED_Q3_11

HPS_DIRECT_SHARED_Q3_10

HPS_DIRECT_SHARED_Q3_9

HPS_DIRECT_SHARED_Q3_8

HPS_DIRECT_SHARED_Q3_7

HPS_DIRECT_SHARED_Q3_6

HPS_DIRECT_SHARED_Q3_5

HPS_DIRECT_SHARED_Q3_4

HPS_DIRECT_SHARED_Q3_3

HPS_DIRECT_SHARED_Q3_2

HPS_DIRECT_SHARED_Q3_1

HPS_DIRECT_SHARED_Q2_12

HPS_DIRECT_SHARED_Q2_11

HPS_DIRECT_SHARED_Q2_10

HPS_DIRECT_SHARED_Q2_9

HPS_DIRECT_SHARED_Q2_8

HPS_DIRECT_SHARED_Q2_7

HPS_DIRECT_SHARED_Q2_6

HPS_DIRECT_SHARED_Q2_5

HPS_DIRECT_SHARED_Q2_4

HPS_DIRECT_SHARED_Q2_3

HPS_DIRECT_SHARED_Q2_2

HPS_DIRECT_SHARED_Q2_1

HPS_DIRECT_SHARED_Q1_12

HPS_DIRECT_SHARED_Q1_11

HPS_DIRECT_SHARED_Q1_10

HPS_DIRECT_SHARED_Q1_9

HPS_DIRECT_SHARED_Q1_8

HPS_DIRECT_SHARED_Q1_7

HPS_DIRECT_SHARED_Q1_6

HPS_DIRECT_SHARED_Q1_5

HPS_DIRECT_SHARED_Q1_4

HPS_DIRECT_SHARED_Q1_3

HPS_DIRECT_SHARED_Q1_2

HPS_DIRECT_SHARED_Q1_1

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

DIFFIO2L_1n

DIFFIO2L_1p

DIFFIO2L_2n

DIFFIO2L_2p

DIFFIO2L_3n

DIFFIO2L_3p

DIFFIO2L_4n

DIFFIO2L_4p

DIFFIO2L_5n

DIFFIO2L_5p

DIFFIO2L_6n

DIFFIO2L_6p

DIFFIO2L_7n

DIFFIO2L_7p

DIFFIO2L_8n

DIFFIO2L_8p

DIFFIO2L_9n

DIFFIO2L_9p

DIFFIO2L_10n

DIFFIO2L_10p

DIFFIO2L_11n

DIFFIO2L_11p

DIFFIO2L_12n

DIFFIO2L_12p

DIFFIO2L_13n

DIFFIO2L_13p

DIFFIO2L_14n

DIFFIO2L_14p

DIFFIO2L_15n

DIFFIO2L_15p

DIFFIO2L_16n

DIFFIO2L_16p

DIFFIO2L_17n

DIFFIO2L_17p

DIFFIO2L_18n

DIFFIO2L_18p

DIFFIO2L_19n

DIFFIO2L_19p

DIFFIO2L_20n

DIFFIO2L_20p

DIFFIO2L_21n

DIFFIO2L_21p

DIFFIO2L_22n

DIFFIO2L_22p

DIFFIO2L_23n

DIFFIO2L_23p

DIFFIO2L_24n

DIFFIO2L_24p

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ5

DQ5

DQ5

DQ3

DQ3

DQ3

DQ4

DQ4

DQ4

DQ4

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQSn4/CQn4

DQS4/CQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQSn2/CQn2

DQS2/CQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQSn3/CQn3

DQS3/CQ3

DQ3

DQ3

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ1

DQ1

DQ1

DQ1

DQ1

DQ2

DQ2

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQSn1/CQn1

DQS1/CQ1

DQ0

DQ0

DQ0

DQ1

DQ1

DQ1

DQ1

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQSn0/CQn0

DQS0/CQ0

DQ0

DQ0

DQ7

DQ7

DQ7

DQ8

DQ8

DQ8

DQ8

DQ7

DQ7

DQ7

DQ7

DQSn7/CQn7

DQS7/CQ7

DQ7

DQ8

DQ9

DQ9

DQ9

DQ9

DQ9

DQ9

DQ8

DQ8

DQSn8/CQn8

DQS8/CQ8

DQ8

DQ8

DQ8

DQ4

DQ4

DQ4

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQSn5/CQn5

DQS5/CQ5

DQ5

DQ5

DQ5

DQ5

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQSn6/CQn6

DQS6/CQ6

DQ6

DQ6

DQ6

DQ6

DQ7

DQ7

DQSn9/CQn9

DQS9/CQ9

DQ9

DQ9

DQ9

DQ9

DQ10

DQ10

DQ10

DQ2

DQ2

DQSn2/CQn2

DQS2/CQ2

DQ2

DQ2

DQ2

DQ2

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQSn3/CQn3

DQS3/CQ3

DQ3

DQ3

DQ3

DQ3

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQSn4/CQn4

DQS4/CQ4

DQ4

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQSn0/CQn0

DQS0/CQ0

DQ0

DQ0

DQ0

DQ0

DQ1

DQ1

DQ1

DQ1

DQ1

DQ2

DQ2

DQ2

DQ2

DQ1

DQ1

DQ1

DQ1

DQSn1/CQn1

DQS1/CQ1

DQ1

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ1

DQ1

DQ1

DQ2

DQ2

DQ2

DQ2

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQSn1/CQn1

DQS1/CQ1

DQ1

DQ1

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQSn2/CQn2

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ0

DQ0

DQ0

DQ0

DQ0

DQ1

DQ1

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQSn0/CQn0

DQS0/CQ0

Pin List F27 Page 6 of 15

PT-10AS016-1.1

Copyright © 2015 Altera Corp

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

HPS

HPS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

2A

2A

2A

2A

2A

2A

3A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2J

2A

2A

2A

2A

2A

2A

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

Bank

Number

2J

2J

Index within I/O Bank (2)

6

5

4

8

7

10

9

1

0

3

2

13

12

11

17

16

15

14

20

19

18

24

23

22

21

28

27

26

25

32

31

30

29

35

34

33

39

38

37

36

42

41

40

46

45

44

43

1

0

47

3

2

5

4

8

7

6

12

11

10

9

15

14

13

19

18

17

16

22

21

20

26

25

24

23

30

29

28

27

34

33

32

31

37

36

35

41

40

39

38

44

43

42

0

47

46

45

3

2

1

5

4

7

6

10

9

8

14

13

12

11

20

19

18

17

16

15

VREF Pin Name/Function

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

GND

GND

GND

GND

GND

GND

GND

GND

GND

IO

IO

IO

IO

GND

TDO

TMS

TRST

TCK

TDI

MSEL0

MSEL1

MSEL2 nIO_PULLUP nSTATUS

CONF_DONE

GND nCONFIG nCE nCSO0 nCSO1 nCSO2

AS_DATA0,ASDO

AS_DATA1

AS_DATA2

AS_DATA3

DCLK

HPS_CLK1

HPS_nPOR

HPS_nRST

GPIO2_IO0,NAND_ADQ0,SDMMC_DATA0,QSPI_CLK

GPIO2_IO1,NAND_ADQ1,SDMMC_CMD,QSPI_IO0

GPIO2_IO2,NAND_WE_N,SDMMC_CCLK,QSPI_SS0,BOOTSEL2

GPIO2_IO3,NAND_RE_N,SDMMC_DATA1,QSPI_IO1

GPIO2_IO4,NAND_ADQ2,SDMMC_DATA2,QSPI_IO2_WPN

GPIO2_IO5,NAND_ADQ3,SDMMC_DATA3,QSPI_IO3_HOLD

GPIO2_IO6,NAND_CLE,SDMMC_PWR_ENA,SPIM0_SS1_N,SPIS0_MISO,BOOTSEL1

GPIO2_IO7,NAND_ALE,QSPI_SS1,SPIM0_CLK,BOOTSEL0

GPIO2_IO8,NAND_RB,UART1_TX,SDMMC_DATA4,SPIM0_MOSI,EMAC1_MDIO,I2C_EMAC1_SDA

GPIO2_IO9,NAND_CE_N,UART1_RTS_N,SDMMC_DATA5,SPIM0_MISO,EMAC1_MDC,I2C_EMAC1_SCL

GPIO2_IO10,NAND_ADQ4,UART1_CTS_N,SDMMC_DATA6,SPIM0_SS0_N,EMAC2_MDIO,I2C_EMAC2_SDA

GPIO2_IO11,NAND_ADQ5,UART1_RX,SDMMC_DATA7,SPIS0_CLK,EMAC2_MDC,I2C_EMAC2_SCL

GPIO2_IO12,NAND_ADQ6,UART1_TX,QSPI_SS2,SPIS0_MOSI,EMAC0_MDIO,I2C_EMAC0_SDA

GND

GND

GND

GND

GND

GND

GND

GPIO2_IO13,NAND_ADQ7,UART1_RX,QSPI_SS3,SPIS0_SS0_N,EMAC0_MDC,I2C_EMAC0_SCL

ADCGND

GND

GND

GND

GND

GND

Optional Function(s)

PLL_2J_CLKOUT0n

PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0

PLL_2A_CLKOUT1n

PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1

RZQ_2A

CLK_2A_1n

CLK_2A_1p

CLK_2A_0n

CLK_2A_0p

PLL_2A_CLKOUT0n

PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0

PLL_3A_CLKOUT1n

PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1

RZQ_3A

CLK_3A_1n

CLK_3A_1p

CLK_3A_0n

CLK_3A_0p

PLL_3A_CLKOUT0n

PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0

Pin List F27

TDO

TMS

TRST

TCK

TDI

MSEL0

MSEL1

MSEL2 nIO_PULLUP nSTATUS

CONF_DONE nCONFIG nCE nCSO0 nCSO1 nCSO2

AS_DATA0,ASDO

AS_DATA1

AS_DATA2

AS_DATA3

DCLK

DATA20

DATA21

DATA22

DATA23

DATA24

DATA25

DATA26

DATA27

DATA28

DATA29

DATA30

DATA31

CLKUSR

PR_REQUEST

PR_READY nPERSTL0

PR_DONE

PR_ERROR

DATA0

DATA1

DATA2

DATA3

DATA4

DATA5

DATA6

DATA7

DATA8

DATA9

DATA10

DATA11

DATA12

DATA13

DATA14

DATA15

DATA16

DATA17

DATA18

DATA19 nCEO

CvP_CONFDONE

INIT_DONE

DEV_OE

CRC_ERROR

DEV_CLRn

Configuration Function HPS Function (3)

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_CLK1

HPS_nPOR

HPS_nRST

HPS_DEDICATED_4

HPS_DEDICATED_5

BOOTSEL2/HPS_DEDICATED_6

HPS_DEDICATED_7

HPS_DEDICATED_8

HPS_DEDICATED_9

BOOTSEL1/HPS_DEDICATED_10

BOOTSEL0/HPS_DEDICATED_11

HPS_DEDICATED_12

HPS_DEDICATED_13

HPS_DEDICATED_14

HPS_DEDICATED_15

HPS_DEDICATED_16

HPS_DEDICATED_17

Non-Dedicated Tx/Rx Channel Dedicated Tx/Rx Channel Soft CDR Support

LVDS3A_16n

LVDS3A_16p

LVDS3A_17n

LVDS3A_17p

LVDS3A_18n

LVDS3A_18p

LVDS3A_19n

LVDS3A_19p

LVDS3A_20n

LVDS3A_20p

LVDS3A_21n

LVDS3A_21p

LVDS3A_22n

LVDS3A_22p

LVDS3A_23n

LVDS3A_23p

LVDS3A_24n

LVDS3A_24p

LVDS3A_8p

LVDS3A_9n

LVDS3A_9p

LVDS3A_10n

LVDS3A_10p

LVDS3A_11n

LVDS3A_11p

LVDS3A_12n

LVDS3A_12p

LVDS3A_13n

LVDS3A_13p

LVDS3A_14n

LVDS3A_14p

LVDS3A_15n

LVDS3A_15p

LVDS3A_1p

LVDS3A_2n

LVDS3A_2p

LVDS3A_3n

LVDS3A_3p

LVDS3A_4n

LVDS3A_4p

LVDS3A_5n

LVDS3A_5p

LVDS3A_6n

LVDS3A_6p

LVDS3A_7n

LVDS3A_7p

LVDS3A_8n

LVDS2A_18p

LVDS2A_19n

LVDS2A_19p

LVDS2A_20n

LVDS2A_20p

LVDS2A_21n

LVDS2A_21p

LVDS2A_22n

LVDS2A_22p

LVDS2A_23n

LVDS2A_23p

LVDS2A_24n

LVDS2A_24p

LVDS3A_1n

LVDS2A_4n

LVDS2A_4p

LVDS2A_5n

LVDS2A_5p

LVDS2A_6n

LVDS2A_6p

LVDS2A_7n

LVDS2A_7p

LVDS2A_8n

LVDS2A_8p

LVDS2A_9n

LVDS2A_9p

LVDS2A_10n

LVDS2A_10p

LVDS2A_11n

LVDS2A_11p

LVDS2A_12n

LVDS2A_12p

LVDS2A_13n

LVDS2A_13p

LVDS2A_14n

LVDS2A_14p

LVDS2A_15n

LVDS2A_15p

LVDS2A_16n

LVDS2A_16p

LVDS2A_17n

LVDS2A_17p

LVDS2A_18n

LVDS2J_14p

LVDS2J_15n

LVDS2J_15p

LVDS2J_16n

LVDS2J_16p

LVDS2J_17n

LVDS2J_17p

LVDS2J_18n

LVDS2J_18p

LVDS2J_19n

LVDS2J_19p

LVDS2J_20n

LVDS2J_20p

LVDS2J_21n

LVDS2J_21p

LVDS2J_22n

LVDS2J_22p

LVDS2J_23n

LVDS2J_23p

LVDS2J_24n

LVDS2J_24p

LVDS2A_1n

LVDS2A_1p

LVDS2A_2n

LVDS2A_2p

LVDS2A_3n

LVDS2A_3p

No

Yes

Yes

No

No

Yes

Yes

Yes

Yes

No

No

Yes

Yes

No

No

No

Yes

Yes

Yes

No

No

Yes

Yes

No

No

Yes

No

No

Yes

Yes

No

No

Yes

No

No

Yes

Yes

No

No

Yes

No

Yes

Yes

No

No

Yes

Yes

Yes

Yes

No

No

Yes

Yes

No

Yes

No

No

Yes

Yes

No

No

No

No

Yes

Yes

No

No

Yes

No

Yes

Yes

No

No

Yes

Yes

No

Yes

Yes

No

No

Yes

Yes

No

Yes

Yes

No

No

Yes

Yes

No

Yes

No

No

Yes

Yes

No

No

No

No

Yes

Yes

No

No

Yes

No

Yes

Yes

No

No

Yes

Yes

Yes

No

No

Yes

Yes

No

F27

T1

U1

V1

P2

N1

R2

R1

N3

N2

U5

U4

R4

T4

T2

L3

P5

R5

T3

U3

P4

P3

K1

M1

L1

M3

J2

H1

G1

L2

H3

G3

N5

M5

J3

H2

K2

J4

H6

H5

K5

J5

M4

L4

AA8

AA7

W10

Y9

AA11

Y10

K4

AC12

AA9

AB8

W9

W8

AA13

AA12

W15

Y15

AB14

AB13

AB11

AC11

AC13

AB9

AC5

AD5

Y14

AA14

AD13

AD12

AD8

AC10

AD10

AB6

AB5

AC7

AC6

AB10

AF4

AF3

AE6

AF6

AF8

AF7

AC8

AF14

AE5

AE4

AD9

AE9

AD7

AE7

AE15

AE14

AD15

AD14

AE12

AE11

AF13

AC15

AF17

AF18

AD17

AE17

AC16

AC17

AE16

AF16

AE10

AF9

AF12

AF11

A24

A25

A5

AA10

AA20

AA22

AA23

H16

J7

A10

A15

A20

A22

A23

H13

J15

J13

F13

F11

J14

H15

H10

F12

G16

F14

G15

G14

G10

AA24

AA5

AB2

AB22

AB25

AB26

AB7

AC14

AC19

AB4

Y4

AD2

AC2

AB3

AF2

G13

G11

AD3

AB1

W4

Y5

AA4

AE2

AC3

AA6

Y1

AE1

Y2

AA3

AA2

W5

V3

V2

W3

W2

AD4

AA1

AC1

DQS for X4

DQSn61

DQS61

DQ61

DQ61

DQ61

DQ61

DQ62

DQ62

DQSn62

DQS62

DQ62

DQ62

DQSn63

DQS63

DQ63

DQ63

DQ63

DQ63

DQS58

DQ58

DQ58

DQSn59

DQS59

DQ59

DQ59

DQ59

DQ59

DQ60

DQ60

DQSn60

DQS60

DQ60

DQ60

DQ56

DQSn56

DQS56

DQ56

DQ56

DQSn57

DQS57

DQ57

DQ57

DQ57

DQ57

DQ58

DQ58

DQSn58

DQ29

DQ30

DQ30

DQSn30

DQS30

DQ30

DQ30

DQSn31

DQS31

DQ31

DQ31

DQ31

DQ31

DQ56

DQ27

DQ27

DQ27

DQ28

DQ28

DQSn28

DQS28

DQ28

DQ28

DQSn29

DQS29

DQ29

DQ29

DQ29

DQSn25

DQS25

DQ25

DQ25

DQ25

DQ25

DQ26

DQ26

DQSn26

DQS26

DQ26

DQ26

DQSn27

DQS27

DQ27

DQ22

DQ22

DQSn23

DQS23

DQ23

DQ23

DQ23

DQ23

DQ24

DQ24

DQSn24

DQS24

DQ24

DQ24

DQS20

DQ20

DQ20

DQSn21

DQS21

DQ21

DQ21

DQ21

DQ21

DQ22

DQ22

DQSn22

DQS22

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

DQ29

DQ30

DQ30

DQ30

DQ30

DQ30

DQ30

DQ29

DQ29

DQ29

DQSn29/CQn29

DQS29/CQ29

DQ29

DQ29

DQ29

DQSn30/CQn30

DQS30/CQ30

DQ30

DQ30

DQ30

DQ30

DQ31

DQ31

DQ31

DQ31

DQ31

DQ31

DQSn31/CQn31

DQS31/CQ31

DQ31

DQ31

DQ31

DQ31

DQ14

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQSn15/CQn15

DQS15/CQ15

DQ15

DQ15

DQ15

DQ15

DQ28

DQ28

DQ28

DQ28

DQ28

DQ29

DQ29

DQ29

DQ28

DQ28

DQ28

DQ28

DQ28

DQSn28/CQn28

DQS28/CQ28

DQSn12/CQn12

DQS12/CQ12

DQ12

DQ12

DQ12

DQ12

DQ13

DQ13

DQ13

DQ13

DQ13

DQ13

DQSn13/CQn13

DQS13/CQ13

DQ13

DQ13

DQ13

DQ13

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQSn14/CQn14

DQS14/CQ14

DQ14

DQ14

DQ14

DQ10

DQ10

DQ10

DQSn10/CQn10

DQS10/CQ10

DQ10

DQ10

DQ10

DQ10

DQ11

DQ11

DQ11

DQ11

DQ11

DQ12

DQ12

DQ12

DQ12

DQ12

DQ12

DQ11

DQ11

DQSn11/CQn11

DQS11/CQ11

DQ11

DQ11

DQ11

DQ14

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQSn15/CQn15

DQS15/CQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ14

DQS7/CQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQSn14/CQn14

DQS14/CQ14

DQ14

DQ14

DQ14

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQSn6/CQn6

DQS6/CQ6

DQ6

DQ6

DQ6

DQ6

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQSn7/CQn7

DQ5

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQSn5/CQn5

DQS5/CQ5

DQ5

DQ5

DQ5

DQ5

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQSn7/CQn7

DQS7/CQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ7

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQSn3/CQn3

DQS3/CQ3

DQ2

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQS2/CQ2

DQ2

DQ2

DQ2

DQ2

DQ2

Page 7 of 15

PT-10AS016-1.1

Copyright © 2015 Altera Corp

Bank

Number

Index within I/O Bank (2) VREF Pin Name/Function

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GNDSENSE

VCC

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

Optional Function(s)

Pin List F27

Configuration Function HPS Function (3) Non-Dedicated Tx/Rx Channel Dedicated Tx/Rx Channel Soft CDR Support F27

N23

N24

N4

N9

P1

P11

P16

M20

M25

M26

M7

N14

N19

N20

L15

L20

L23

L24

L5

M12

M17

M2

K13

K18

K25

K26

K3

K8

L10

J16

J20

J21

J22

J23

J24

J6

H22

H25

H26

H4

H9

J1

J11

G21

G22

G23

G24

G7

H14

H19

F22

F25

F26

F5

G12

G17

G2

E13

E22

E23

E24

E3

F10

F20

C24

C4

D1

D21

D22

D25

D26

D6

B25

B26

B7

C14

C19

C22

C23

AF5

B12

B17

B2

B20

B21

B22

AE3

AE8

AF10

AF15

AF20

AF24

AF25

AE13

AE18

AE20

AE21

AE22

AE23

AE24

AC22

AC23

AC24

AC4

AC9

AD1

AD11

AD16

AD21

AD22

AD25

AD26

AD6

L18

L8

L9

M10

M13

M14

M16

K15

K16

K17

K9

L13

L14

L17

Y22

Y25

Y26

Y3

Y8

R10

K10

W1

W11

W21

W22

W23

W24

W6

M8

N10

N12

N15

N16

N17

N18

N8

P12

V19

V20

V21

V22

V25

V26

V4

V9

U12

U17

U20

U23

U24

U7

V14

R24

R8

T10

T15

T20

T25

T26

P25

P26

P6

R13

R18

R20

R23

DQS for X4

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

Page 8 of 15

PT-10AS016-1.1

Copyright © 2015 Altera Corp

Bank

Number

Index within I/O Bank (2) VREF Pin Name/Function

2A

2J

2K

2L

3A

VREFB2AN0

VREFB2JN0

VREFB2KN0

VREFB2LN0

VREFB3AN0

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

VCCH_GXBL

VCCH_GXBL

VCCR_GXBL1C

VCCR_GXBL1C

VCCR_GXBL1D

VCCR_GXBL1D

VCCT_GXBL1C

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

VCCIOREF_HPS

VCCIO_HPS

VREFB2AN0

VREFB2JN0

VREFB2KN0

VREFB2LN0

VREFB3AN0

VREFN_ADC

VREFP_ADC

NC

NC

NC

NC

NC

VCCIO2A

VCCIO2A

VCCIO2A

VCCIO2J

VCCIO2J

VCCIO2J

VCCIO2K

VCCIO2K

VCCIO2K

VCCIO2L

VCCIO2L

VCCIO2L

VCCIO3A

VCCIO3A

VCCIO3A

VCCPT

VCCPT

DNU

DNU

DNU

DNU

DNU

VCCPGM

VCCPGM

TEMPDIODEn

TEMPDIODEp

VCCBAT

VCCA_PLL

VCCA_PLL

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCCPT

VCCPT

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCCT_GXBL1C

VCCT_GXBL1D

VCCT_GXBL1D

RREF_BL

RREF_TL

VCCERAM

VCCERAM

VCCLSENSE

VCCL_HPS

VCCL_HPS

VCCL_HPS

VCCL_HPS

VCCP

VCCP

VCCP

VCCP

VCCP

VCCPLL_HPS

VSIGN_0

VSIGN_1

VSIGP_0

VSIGP_1

Notes:

(1) For more information about pin definition and pin connection guidelines, refer to the

Arria 10 GT, GX, and SX Device Family Pin Connection Guidelines.

(2) For more information about the external memory interface schemes of the pins with indices, refer to the

Arria10EMIF.xls

(3) For more information about the Hard Processor System functions of the corresponding pins, refer to the

Arria10HPS.xls

Optional Function(s)

Pin List F27

Configuration Function HPS Function (3) Non-Dedicated Tx/Rx Channel Dedicated Tx/Rx Channel Soft CDR Support F27

K20

P20

T21

T22

M21

M22

P21

V8

W12

W13

W14

W20

Y11

Y12

U19

U6

V13

V16

V18

V5

V6

V7

P19

P7

R19

R7

T19

T6

T7

L6

L7

M18

M19

M6

N6

N7

J18

J19

K14

K19

K6

K7

L19

G6

F6

H12

H20

H21

H7

J17

H11

J10

V15

V17

H17

E12

R6

R12

R16

R9

J12

H8

G9

G8

F9

R11

K11

K12

L12

M11

M15

M9

P22

K21

K22

AF23

A21

P10

P15

F15

C9

D11

E8

R3

T5

U2

AA15

AB12

Y13

AB17

W16

Y18

D16

E18

V11

V12

J8

J9

V10

N11

N13

T11

T16

AF21

AF22

W7

Y7

Y6

U15

U16

U18

U8

U9

L11

L16

T18

T8

T9

U10

U11

U13

U14

R14

R15

R17

T12

T13

T14

T17

P13

P14

P17

P18

P8

P9

DQS for X4

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

Page 9 of 15

PT-10AS016-1.1

Copyright © 2015 Altera Corp

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2L

2L

2L

2K

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2L

2J

2J

2J

2J

2K

2K

2K

2J

2K

2K

2K

2K

2K

2K

2K

2K

2J

2J

2J

2J

2J

2J

2J

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2K

2L

2L

2L

2L

1C

1C

1C

2L

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1C

1D

1D

1D

1C

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

1D

Bank

Number

1D

1D

1D

1D

1D

Index within I/O Bank (2)

2

1

4

3

6

5

8

7

12

11

10

9

16

15

14

13

20

19

18

17

24

23

22

21

28

27

26

25

32

31

30

29

44

43

42

41

0

47

46

45

40

39

38

37

36

36

35

34

33

40

39

38

37

44

43

42

41

0

47

46

45

2

1

4

3

6

5

8

7

12

11

10

9

16

15

14

13

20

19

18

17

24

23

22

21

28

27

26

25

32

31

30

29

36

35

34

33

40

39

38

37

47

46

45

44

43

42

41

VREF Pin Name/Function

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2LN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2KN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

VREFB2LN0

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

REFCLK_GXBL1D_CHTp

REFCLK_GXBL1D_CHTn

GXBL1D_TX_CH5n

GXBL1D_TX_CH5p

GXBL1D_RX_CH5n,GXBL1D_REFCLK5n

GXBL1D_RX_CH5p,GXBL1D_REFCLK5p

GXBL1D_TX_CH4n

GXBL1D_TX_CH4p

GXBL1D_RX_CH4n,GXBL1D_REFCLK4n

GXBL1D_RX_CH4p,GXBL1D_REFCLK4p

GXBL1D_TX_CH3n

GXBL1D_TX_CH3p

GXBL1D_RX_CH3n,GXBL1D_REFCLK3n

GXBL1D_RX_CH3p,GXBL1D_REFCLK3p

GXBL1D_TX_CH2n

GXBL1D_TX_CH2p

GXBL1D_RX_CH2n,GXBL1D_REFCLK2n

GXBL1D_RX_CH2p,GXBL1D_REFCLK2p

GXBL1D_TX_CH1n

GXBL1D_TX_CH1p

GXBL1D_RX_CH1n,GXBL1D_REFCLK1n

GXBL1D_RX_CH1p,GXBL1D_REFCLK1p

GXBL1D_TX_CH0n

GXBL1D_TX_CH0p

GXBL1D_RX_CH0n,GXBL1D_REFCLK0n

GXBL1D_RX_CH0p,GXBL1D_REFCLK0p

REFCLK_GXBL1D_CHBp

REFCLK_GXBL1D_CHBn

REFCLK_GXBL1C_CHTp

REFCLK_GXBL1C_CHTn

GXBL1C_TX_CH5n

GXBL1C_TX_CH5p

GXBL1C_RX_CH5n,GXBL1C_REFCLK5n

GXBL1C_RX_CH5p,GXBL1C_REFCLK5p

GXBL1C_TX_CH4n

GXBL1C_TX_CH4p

GXBL1C_RX_CH4n,GXBL1C_REFCLK4n

GXBL1C_RX_CH4p,GXBL1C_REFCLK4p

GXBL1C_TX_CH3n

GXBL1C_TX_CH3p

GXBL1C_RX_CH3n,GXBL1C_REFCLK3n

GXBL1C_RX_CH3p,GXBL1C_REFCLK3p

GXBL1C_TX_CH2n

GXBL1C_TX_CH2p

GXBL1C_RX_CH2n,GXBL1C_REFCLK2n

GXBL1C_RX_CH2p,GXBL1C_REFCLK2p

GXBL1C_TX_CH1n

GXBL1C_TX_CH1p

GXBL1C_RX_CH1n,GXBL1C_REFCLK1n

GXBL1C_RX_CH1p,GXBL1C_REFCLK1p

GXBL1C_TX_CH0n

GXBL1C_TX_CH0p

GXBL1C_RX_CH0n,GXBL1C_REFCLK0n

GXBL1C_RX_CH0p,GXBL1C_REFCLK0p

REFCLK_GXBL1C_CHBp

IO

IO

IO

IO

REFCLK_GXBL1C_CHBn

IO

IO

IO

Optional Function(s)

GPIO1_IO23,NAND_ADQ15,Trace_D3,EMAC2_RXD3,SPIM0_SS0_N,SPIS1_MISO,EMAC0_MDC,I2C_EMAC0_SCL

GPIO1_IO22,NAND_ADQ14,Trace_D2,EMAC2_RXD2,SPIM0_MISO,SPIS1_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA

GPIO1_IO21,NAND_ADQ13,Trace_D1,EMAC2_TXD3,SDMMC_DATA7,SPIM0_MOSI,SPIS1_MOSI,I2C_EMAC2_SCL

GPIO1_IO20,NAND_ADQ12,Trace_D0,EMAC2_TXD2,SDMMC_DATA6,SPIM0_CLK,SPIS1_CLK,I2C_EMAC2_SDA

GPIO1_IO19,NAND_ADQ11,Trace_CLK,EMAC2_RXD1,SDMMC_DATA5,SPIM0_SS0_N,EMAC1_MDC,I2C_EMAC1_SCL

GPIO1_IO18,NAND_ADQ10,EMAC2_RXD0,SDMMC_DATA4,SPIM0_MISO,EMAC1_MDIO,I2C_EMAC1_SDA

GPIO1_IO17,NAND_ADQ9,UART1_RTS_N,QSPI_SS3,EMAC2_TXD1,SDMMC_DATA3,SPIM0_SS1_N

GPIO1_IO16,NAND_ADQ8,UART1_CTS_N,QSPI_SS2,EMAC2_TXD0,SDMMC_DATA2

GPIO1_IO15,UART1_RX,Trace_CLK,EMAC2_RX_CTL,SDMMC_DATA1

GPIO1_IO14,NAND_CE_N,UART1_TX,EMAC2_RX_CLK,SDMMC_CCLK

GPIO1_IO13,NAND_RB,EMAC2_TX_CTL,SDMMC_CMD,I2C1_SCL

GPIO1_IO12,NAND_ALE,EMAC2_TX_CLK,SDMMC_DATA0,I2C1_SDA

GPIO1_IO11,NAND_ADQ7,EMAC1_RXD3,SPIS0_MISO,EMAC0_MDC,I2C_EMAC0_SCL

GPIO1_IO10,NAND_ADQ6,EMAC1_RXD2,SPIS0_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA

GPIO1_IO9,NAND_ADQ5,EMAC1_TXD3,SPIS0_MOSI,EMAC2_MDC,I2C_EMAC2_SCL

GPIO1_IO8,NAND_ADQ4,EMAC1_TXD2,SPIS0_CLK,EMAC2_MDIO,I2C_EMAC2_SDA

GPIO1_IO7,NAND_CLE,UART1_RX,EMAC1_RXD1,SPIS1_MISO,I2C1_SCL

GPIO1_IO6,NAND_ADQ3,UART1_TX,EMAC1_RXD0,SPIS1_SS0_N,I2C1_SDA

PLL_2L_CLKOUT1n,GPIO1_IO5,NAND_ADQ2,UART1_RTS_N,EMAC1_TXD1,SPIS1_MOSI

PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1,GPIO1_IO4,NAND_WP_N,UART1_CTS_N,EMAC1_TXD0,SPIM1_SS1_N,SPIS1_CLK

GPIO1_IO3,NAND_RE_N,UART0_RX,EMAC1_RX_CTL,SPIM1_SS0_N,I2C0_SCL

RZQ_2L,GPIO1_IO2,NAND_WE_N,UART0_TX,EMAC1_RX_CLK,SPIM1_MISO,I2C0_SDA

CLK_2L_1n,GPIO1_IO1,NAND_ADQ1,UART0_RTS_N,EMAC1_TX_CTL,SPIM1_MOSI

CLK_2L_1p,GPIO1_IO0,NAND_ADQ0,UART0_CTS_N,EMAC1_TX_CLK,SPIM1_CLK

CLK_2L_0n,GPIO0_IO23,NAND_ADQ15,UART0_RX,USB1_DATA7,EMAC0_RXD3,SPIM1_SS0_N,SPIS0_MISO,I2C0_SCL

CLK_2L_0p,GPIO0_IO22,NAND_ADQ14,UART0_TX,USB1_DATA6,EMAC0_RXD2,SPIM1_MISO,SPIS0_SS0_N,I2C0_SDA

GPIO0_IO21,NAND_ADQ13,UART0_RTS_N,USB1_DATA5,EMAC0_TXD3,SPIM1_MOSI,SPIS0_MOSI,I2C1_SCL

GPIO0_IO20,NAND_ADQ12,UART0_CTS_N,USB1_DATA4,EMAC0_TXD2,SPIM1_CLK,SPIS0_CLK,I2C1_SDA

PLL_2L_CLKOUT0n,GPIO0_IO19,NAND_ADQ11,USB1_DATA3,EMAC0_RXD1,SPIM1_SS1_N

PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0,GPIO0_IO18,NAND_ADQ10,USB1_DATA2,EMAC0_RXD0

GPIO0_IO17,NAND_ADQ9,USB1_NXT,EMAC0_TXD1

GPIO0_IO16,NAND_ADQ8,USB1_DATA1,EMAC0_TXD0

GPIO0_IO15,USB1_DATA0,EMAC0_RX_CTL

GPIO0_IO14,NAND_CE_N,USB1_DIR,EMAC0_RX_CLK

GPIO0_IO13,NAND_RB,USB1_STP,EMAC0_TX_CTL

GPIO0_IO12,NAND_ALE,USB1_CLK,EMAC0_TX_CLK

GPIO0_IO11,NAND_ADQ7,USB0_DATA7,SPIM1_SS0_N,SPIS1_MISO,EMAC0_MDC,I2C_EMAC0_SCL

GPIO0_IO10,NAND_ADQ6,USB0_DATA6,SPIM1_MISO,SPIS1_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA

GPIO0_IO9,NAND_ADQ5,USB0_DATA5,SDMMC_DATA7,SPIM1_MOSI,SPIS1_MOSI,EMAC1_MDC,I2C_EMAC1_SCL

GPIO0_IO8,NAND_ADQ4,USB0_DATA4,SDMMC_DATA6,SPIM1_CLK,SPIS1_CLK,EMAC1_MDIO,I2C_EMAC1_SDA

GPIO0_IO7,NAND_CLE,UART1_RX,USB0_DATA3,SDMMC_DATA5,SPIM0_SS0_N,EMAC2_MDC,I2C_EMAC2_SCL

GPIO0_IO6,NAND_ADQ3,UART1_TX,USB0_DATA2,SDMMC_DATA4,SPIM0_MISO,EMAC2_MDIO,I2C_EMAC2_SDA

GPIO0_IO5,NAND_ADQ2,UART1_RTS_N,QSPI_SS3,USB0_NXT,SDMMC_DATA3,SPIM0_MOSI,I2C0_SCL

GPIO0_IO4,NAND_WP_N,UART1_CTS_N,QSPI_SS2,USB0_DATA1,SDMMC_DATA2,SPIM0_CLK,I2C0_SDA

GPIO0_IO3,NAND_RE_N,UART0_RX,USB0_DATA0,SDMMC_DATA1,SPIS0_MISO,I2C1_SCL

GPIO0_IO2,NAND_WE_N,UART0_TX,USB0_DIR,SDMMC_CCLK,SPIS0_SS0_N,I2C1_SDA

GPIO0_IO1,NAND_ADQ1,UART0_RTS_N,USB0_STP,SDMMC_CMD,SPIM1_SS1_N,SPIS0_MOSI

GPIO0_IO0,NAND_ADQ0,UART0_CTS_N,USB0_CLK,SDMMC_DATA0,SPIM0_SS1_N,SPIS0_CLK

PLL_2K_CLKOUT1n

PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1

RZQ_2K

CLK_2K_1n

CLK_2K_1p

CLK_2K_0n

CLK_2K_0p

PLL_2K_CLKOUT0n

PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0

Configuration Function HPS Function (3)

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DIRECT_SHARED_Q4_12

HPS_DIRECT_SHARED_Q4_11

HPS_DIRECT_SHARED_Q4_10

HPS_DIRECT_SHARED_Q4_9

HPS_DIRECT_SHARED_Q4_8

HPS_DIRECT_SHARED_Q4_7

HPS_DIRECT_SHARED_Q4_6

HPS_DIRECT_SHARED_Q4_5

HPS_DIRECT_SHARED_Q4_4

HPS_DIRECT_SHARED_Q4_3

HPS_DIRECT_SHARED_Q4_2

HPS_DIRECT_SHARED_Q4_1

HPS_DIRECT_SHARED_Q3_12

HPS_DIRECT_SHARED_Q3_11

HPS_DIRECT_SHARED_Q3_10

HPS_DIRECT_SHARED_Q3_9

HPS_DIRECT_SHARED_Q3_8

HPS_DIRECT_SHARED_Q3_7

HPS_DIRECT_SHARED_Q3_6

HPS_DIRECT_SHARED_Q3_5

HPS_DIRECT_SHARED_Q3_4

HPS_DIRECT_SHARED_Q3_3

HPS_DIRECT_SHARED_Q3_2

HPS_DIRECT_SHARED_Q3_1

HPS_DIRECT_SHARED_Q2_12

HPS_DIRECT_SHARED_Q2_11

HPS_DIRECT_SHARED_Q2_10

HPS_DIRECT_SHARED_Q2_9

HPS_DIRECT_SHARED_Q2_8

HPS_DIRECT_SHARED_Q2_7

HPS_DIRECT_SHARED_Q2_6

HPS_DIRECT_SHARED_Q2_5

HPS_DIRECT_SHARED_Q2_4

HPS_DIRECT_SHARED_Q2_3

HPS_DIRECT_SHARED_Q2_2

HPS_DIRECT_SHARED_Q2_1

HPS_DIRECT_SHARED_Q1_12

HPS_DIRECT_SHARED_Q1_11

HPS_DIRECT_SHARED_Q1_10

HPS_DIRECT_SHARED_Q1_9

HPS_DIRECT_SHARED_Q1_8

HPS_DIRECT_SHARED_Q1_7

HPS_DIRECT_SHARED_Q1_6

HPS_DIRECT_SHARED_Q1_5

HPS_DIRECT_SHARED_Q1_4

HPS_DIRECT_SHARED_Q1_3

HPS_DIRECT_SHARED_Q1_2

HPS_DIRECT_SHARED_Q1_1

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

DIFFIO2L_1n

DIFFIO2L_1p

DIFFIO2L_2n

DIFFIO2L_2p

DIFFIO2L_3n

DIFFIO2L_3p

DIFFIO2L_4n

DIFFIO2L_4p

DIFFIO2L_5n

DIFFIO2L_5p

DIFFIO2L_6n

DIFFIO2L_6p

DIFFIO2L_7n

DIFFIO2L_7p

DIFFIO2L_8n

DIFFIO2L_8p

DIFFIO2L_9n

DIFFIO2L_9p

DIFFIO2L_10n

DIFFIO2L_10p

DIFFIO2L_11n

DIFFIO2L_11p

DIFFIO2L_12n

DIFFIO2L_12p

DIFFIO2L_13n

DIFFIO2L_13p

DIFFIO2L_14n

DIFFIO2L_14p

DIFFIO2L_15n

DIFFIO2L_15p

DIFFIO2L_16n

DIFFIO2L_16p

DIFFIO2L_17n

DIFFIO2L_17p

DIFFIO2L_18n

DIFFIO2L_18p

DIFFIO2L_19n

DIFFIO2L_19p

DIFFIO2L_20n

DIFFIO2L_20p

DIFFIO2L_21n

DIFFIO2L_21p

DIFFIO2L_22n

DIFFIO2L_22p

DIFFIO2L_23n

DIFFIO2L_23p

DIFFIO2L_24n

DIFFIO2L_24p

LVDS2K_16p

LVDS2K_17n

LVDS2K_17p

LVDS2K_18n

LVDS2K_18p

LVDS2K_19n

LVDS2K_19p

LVDS2K_20n

LVDS2K_20p

LVDS2K_21n

LVDS2K_21p

LVDS2K_22n

LVDS2K_22p

LVDS2K_23n

LVDS2K_23p

LVDS2K_24n

LVDS2K_24p

LVDS2J_1n

LVDS2J_1p

LVDS2J_2n

LVDS2J_2p

LVDS2J_3n

LVDS2J_3p

LVDS2J_4n

LVDS2J_4p

LVDS2J_5n

LVDS2J_5p

LVDS2J_6n

LVDS2J_6p

LVDS2K_8p

LVDS2K_9n

LVDS2K_9p

LVDS2K_10n

LVDS2K_10p

LVDS2K_11n

LVDS2K_11p

LVDS2K_12n

LVDS2K_12p

LVDS2K_13n

LVDS2K_13p

LVDS2K_14n

LVDS2K_14p

LVDS2K_15n

LVDS2K_15p

LVDS2K_16n

LVDS2K_1n

LVDS2K_1p

LVDS2K_2n

LVDS2K_2p

LVDS2K_3n

LVDS2K_3p

LVDS2K_4n

LVDS2K_4p

LVDS2K_5n

LVDS2K_5p

LVDS2K_6n

LVDS2K_6p

LVDS2K_7n

LVDS2K_7p

LVDS2K_8n

Non-Dedicated Tx/Rx Channel Dedicated Tx/Rx

Channel

Soft CDR Support F29

A19

C15

B16

B18

B19

C20

B20

E15

A9

D8

C8

D10

D9

A16

A17

A18

C18

B8

B9

C10

B10

C11

C12

A8

E16

F19

E19

E20

D20

C16

C17

D17

H20

K20

K19

K22

K23

D18

D19

E17

F23

H23

J23

K21

J20

H22

J22

H21

D23

F22

E22

C22

C23

G21

F21

G23

F17

H18

G18

G19

G20

E21

D22

E23

A11

AG9

AG10

AH17

AH18

AH15

AH16

AH10

C13

B15

B14

B13

A14

A13

A12

B11

AH11

AG11

AH12

AG13

AH13

A27

A22

A21

B25

B26

E14

D14

D13

D15

A23

A24

C21

B21

B23

B24

A26

W23

H16

H17

J19

J18

K17

J17

F18

AE28

AD25

AD26

AG27

AG28

AF25

AF26

W24

AA28

Y25

Y26

AC27

AC28

AB25

AB26

AE27

U28

T25

T26

W27

W28

V25

V26

AA27

R28

P25

P26

R24

R23

U24

U23

U27

L28

K25

K26

N27

N28

M25

M26

R27

G28

F25

F26

J27

J28

H25

H26

L27

N24

N23

E27

E28

D25

D26

G27

DQS for X4

DQS13

DQ13

DQ13

DQ13

DQ13

DQ14

DQ14

DQSn14

DQS14

DQ14

DQ14

DQSn15

DQS15

DQ15

DQ15

DQ15

DQS10

DQ10

DQ10

DQSn11

DQS11

DQ11

DQ11

DQ11

DQ11

DQ12

DQ12

DQSn12

DQS12

DQ12

DQ12

DQSn13

DQ15

DQ16

DQ16

DQSn16

DQS16

DQ16

DQ16

DQSn17

DQS17

DQ17

DQ17

DQ17

DQ17

DQ7

DQ8

DQ8

DQSn8

DQS8

DQ8

DQ8

DQSn9

DQS9

DQ9

DQ9

DQ9

DQ9

DQ10

DQ10

DQSn10

DQS5

DQ5

DQ5

DQ5

DQ5

DQ6

DQ6

DQSn6

DQS6

DQ6

DQ6

DQSn7

DQS7

DQ7

DQ7

DQ7

DQS2

DQ2

DQ2

DQSn3

DQS3

DQ3

DQ3

DQ3

DQ3

DQ4

DQ4

DQSn4

DQS4

DQ4

DQ4

DQSn5

DQ0

DQ0

DQSn0

DQS0

DQ0

DQ0

DQSn1

DQS1

DQ1

DQ1

DQ1

DQ1

DQ2

DQ2

DQSn2

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

Yes

No

No

Yes

Yes

No

No

Yes

No

No

No

Yes

Yes

No

No

Yes

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

No

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQSn3/CQn3

DQS3/CQ3

DQ3

DQ3

DQ3

DQ2

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ3

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQSn4/CQn4

DQS4/CQ4

DQ1

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQSn2/CQn2

DQS2/CQ2

DQ2

DQ2

DQ2

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQSn1/CQn1

DQS1/CQ1

DQ1

DQ1

DQ1

DQ0

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQSn0/CQn0

DQS0/CQ0

DQ0

DQ0

DQ0

DQS6/CQ6

DQ6

DQ6

DQ6

DQ6

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQSn7/CQn7

DQS7/CQ7

DQ7

DQ7

DQ7

DQ5

DQ5

DQ5

DQSn5/CQn5

DQS5/CQ5

DQ5

DQ5

DQ5

DQ5

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQSn6/CQn6

DQ7

DQ8

DQ8

DQ8

DQ8

DQ8

DQ8

DQSn8/CQn8

DQS8/CQ8

DQ8

DQ8

DQ8

DQ8

DQ3

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQSn4/CQn4

DQS4/CQ4

DQ4

DQ4

DQ4

DQ4

DQ5

DQ5

DQ5

DQS2/CQ2

DQ2

DQ2

DQ2

DQ2

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQSn3/CQn3

DQS3/CQ3

DQ3

DQ3

DQ3

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQSn0/CQn0

DQS0/CQ0

DQ0

DQ0

DQ0

DQ0

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQSn1/CQn1

DQS1/CQ1

DQ1

DQ1

DQ1

DQ1

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQSn2/CQn2

DQ1

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQSn1/CQn1

DQS1/CQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ0

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ1

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQ0

DQSn0/CQn0

DQS0/CQ0

DQ0

DQ0

DQ0

Pin List F29 Page 10 of 15

PT-10AS016-1.1

Copyright © 2015 Altera Corp

Index within I/O Bank (2)

6

5

8

7

12

11

10

9

16

15

14

13

20

19

18

17

24

23

22

21

28

27

26

25

32

31

30

29

36

35

34

33

40

39

38

37

44

43

42

41

0

47

46

45

2

1

4

3

6

5

8

7

12

11

10

9

16

15

14

13

20

19

18

17

24

23

22

21

28

27

26

25

20

19

18

17

16

32

31

30

29

36

35

34

33

40

39

38

37

44

43

42

41

0

47

46

45

2

1

4

3

24

23

22

21

28

27

26

25

32

31

30

29

36

35

34

33

40

39

38

37

44

43

42

41

0

47

46

45

2

1

4

3

6

5

8

7

12

11

10

9

16

15

14

13

20

19

18

17

24

23

22

21

28

27

26

25

35

34

33

32

31

30

29

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

3B

2A

2A

2A

3B

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3A

3B

3B

3B

3A

3B

3B

3B

3B

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2A

2J

2J

2J

2A

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

2J

Bank

Number

2J

VREF Pin Name/Function

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3BN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2AN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

VREFB2JN0

Optional Function(s)

PLL_2J_CLKOUT1n

PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1

RZQ_2J

CLK_2J_1n

CLK_2J_1p

CLK_2J_0n

CLK_2J_0p

PLL_2J_CLKOUT0n

PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0

PLL_2A_CLKOUT1n

PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1

RZQ_2A

CLK_2A_1n

CLK_2A_1p

CLK_2A_0n

CLK_2A_0p

PLL_2A_CLKOUT0n

PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0

PLL_3B_CLKOUT1n

PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1

RZQ_3B

CLK_3B_1n

CLK_3B_1p

CLK_3B_0n

CLK_3B_0p

PLL_3B_CLKOUT0n

PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0

PLL_3A_CLKOUT1n

PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1

RZQ_3A

CLK_3A_1n

CLK_3A_1p

CLK_3A_0n

CLK_3A_0p

PLL_3A_CLKOUT0n

PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0

Pin List F29

DATA0

DATA1

DATA2

DATA3

DATA4

DATA5

DATA6

DATA7

DATA8

DATA9

DATA10

DATA11

DATA12

DATA13

DATA14

DATA15

DATA16

DATA17

DATA18

DATA19 nCEO

DATA20

DATA21

DATA22

DATA23

DATA24

DATA25

DATA26

DATA27

DATA28

DATA29

DATA30

DATA31

CLKUSR

PR_REQUEST

PR_READY nPERSTL0

PR_DONE

PR_ERROR

CvP_CONFDONE

INIT_DONE

DEV_OE

CRC_ERROR

DEV_CLRn

Configuration Function HPS Function (3)

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

HPS_DDR

DQS for X4

DQS52

DQ52

DQ52

DQSn53

DQS53

DQ53

DQ53

DQ53

DQ53

DQ54

DQ54

DQSn54

DQS54

DQ54

DQ54

DQSn55

DQ49

DQ50

DQ50

DQSn50

DQS50

DQ50

DQ50

DQSn51

DQS51

DQ51

DQ51

DQ51

DQ51

DQ52

DQ52

DQSn52

DQS31

DQ31

DQ31

DQ31

DQ31

DQ48

DQ48

DQSn48

DQS48

DQ48

DQ48

DQSn49

DQS49

DQ49

DQ49

DQ49

DQS28

DQ28

DQ28

DQSn29

DQS29

DQ29

DQ29

DQ29

DQ29

DQ30

DQ30

DQSn30

DQS30

DQ30

DQ30

DQSn31

DQ57

DQ58

DQ58

DQSn58

DQS58

DQ58

DQ58

DQSn59

DQS59

DQ59

DQ59

DQ59

DQ59

DQ60

DQ60

DQSn60

DQS60

DQ60

DQ60

DQSn61

DQS61

DQS55

DQ55

DQ55

DQ55

DQ55

DQ56

DQ56

DQSn56

DQS56

DQ56

DQ56

DQSn57

DQS57

DQ57

DQ57

DQ57

DQ25

DQ26

DQ26

DQSn26

DQS26

DQ26

DQ26

DQSn27

DQS27

DQ27

DQ27

DQ27

DQ27

DQ28

DQ28

DQSn28

DQS23

DQ23

DQ23

DQ23

DQ23

DQ24

DQ24

DQSn24

DQS24

DQ24

DQ24

DQSn25

DQS25

DQ25

DQ25

DQ25

DQS20

DQ20

DQ20

DQSn21

DQS21

DQ21

DQ21

DQ21

DQ21

DQ22

DQ22

DQSn22

DQS22

DQ22

DQ22

DQSn23

DQ18

DQ18

DQSn18

DQS18

DQ18

DQ18

DQSn19

DQS19

DQ19

DQ19

DQ19

DQ19

DQ20

DQ20

DQSn20

F29

V1

V7

U6

V6

T1

U4

U3

U1

T2

K1

L1

R1

H1

P2

R2

T3

H2

J2

K2

L3

L2

M1

N1

G1

K4

N3

N2

J3

U8

M4

M3

L4

R4

U5

T4

V8

T8

T7

T6

R5

AC13

AA13

AA12

AC11

AC12

P4

P3

T9

Y16

AA11

AB11

AA14

AB14

AB15

AC15

AB13

AD20

AC17

AC16

AC18

AD18

AD17

AE17

Y15

AA2

AA4

AA3

AA7

AA6

AC3

AD3

AF2

AE1

AC2

AC1

AD2

AE2

AA9

AB4

AC5

AA1

AB1

AB5

AB6

AB3

W8

Y6

Y7

Y5

W5

Y2

Y1

AA8

V5

V2

W2

V3

W3

Y4

W4

W7

AE19

AF16

AG16

AG15

AG14

AA16

AB16

AD19

AD13

AF19

AG18

AF18

AF17

AF14

AF13

AE20

AE15

AD15

AE16

AD12

AE12

AF11

AF12

AD14

AC23

AE22

AF22

AC22

AD22

AE10

AE11

AE14

AG19

AF23

AG23

AD23

AE23

AA22

AA23

AB23

AH21

AB21

AC21

AE21

AF21

AG21

AH22

AG20

AA17

Y19

Y20

AA19

AA18

AB20

AC20

AH20

Y21

AA21

W21

W20

AB19

AB18

Y17

Soft CDR Support

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

No

No

Yes

Yes

No

No

Yes

Non-Dedicated Tx/Rx Channel

LVDS3B_13p

LVDS3B_14n

LVDS3B_14p

LVDS3B_15n

LVDS3B_15p

LVDS3B_16n

LVDS3B_16p

LVDS3B_17n

LVDS3B_17p

LVDS3B_18n

LVDS3B_18p

LVDS3B_19n

LVDS3B_19p

LVDS3B_20n

LVDS3B_20p

LVDS3B_21n

LVDS3B_5p

LVDS3B_6n

LVDS3B_6p

LVDS3B_7n

LVDS3B_7p

LVDS3B_8n

LVDS3B_8p

LVDS3B_9n

LVDS3B_9p

LVDS3B_10n

LVDS3B_10p

LVDS3B_11n

LVDS3B_11p

LVDS3B_12n

LVDS3B_12p

LVDS3B_13n

LVDS2A_21p

LVDS2A_22n

LVDS2A_22p

LVDS2A_23n

LVDS2A_23p

LVDS2A_24n

LVDS2A_24p

LVDS3B_1n

LVDS3B_1p

LVDS3B_2n

LVDS3B_2p

LVDS3B_3n

LVDS3B_3p

LVDS3B_4n

LVDS3B_4p

LVDS3B_5n

LVDS2A_13p

LVDS2A_14n

LVDS2A_14p

LVDS2A_15n

LVDS2A_15p

LVDS2A_16n

LVDS2A_16p

LVDS2A_17n

LVDS2A_17p

LVDS2A_18n

LVDS2A_18p

LVDS2A_19n

LVDS2A_19p

LVDS2A_20n

LVDS2A_20p

LVDS2A_21n

LVDS3A_5p

LVDS3A_6n

LVDS3A_6p

LVDS3A_7n

LVDS3A_7p

LVDS3A_8n

LVDS3A_8p

LVDS3A_9n

LVDS3A_9p

LVDS3A_10n

LVDS3A_10p

LVDS3A_11n

LVDS3A_11p

LVDS3A_12n

LVDS3A_12p

LVDS3A_13n

LVDS3B_21p

LVDS3B_22n

LVDS3B_22p

LVDS3B_23n

LVDS3B_23p

LVDS3B_24n

LVDS3B_24p

LVDS3A_1n

LVDS3A_1p

LVDS3A_2n

LVDS3A_2p

LVDS3A_3n

LVDS3A_3p

LVDS3A_4n

LVDS3A_4p

LVDS3A_5n

LVDS3A_13p

LVDS3A_14n

LVDS3A_14p

LVDS3A_15n

LVDS3A_15p

LVDS3A_16n

LVDS3A_16p

LVDS2A_5p

LVDS2A_6n

LVDS2A_6p

LVDS2A_7n

LVDS2A_7p

LVDS2A_8n

LVDS2A_8p

LVDS2A_9n

LVDS2A_9p

LVDS2A_10n

LVDS2A_10p

LVDS2A_11n

LVDS2A_11p

LVDS2A_12n

LVDS2A_12p

LVDS2A_13n

LVDS2J_21p

LVDS2J_22n

LVDS2J_22p

LVDS2J_23n

LVDS2J_23p

LVDS2J_24n

LVDS2J_24p

LVDS2A_1n

LVDS2A_1p

LVDS2A_2n

LVDS2A_2p

LVDS2A_3n

LVDS2A_3p

LVDS2A_4n

LVDS2A_4p

LVDS2A_5n

LVDS2J_13p

LVDS2J_14n

LVDS2J_14p

LVDS2J_15n

LVDS2J_15p

LVDS2J_16n

LVDS2J_16p

LVDS2J_17n

LVDS2J_17p

LVDS2J_18n

LVDS2J_18p

LVDS2J_19n

LVDS2J_19p

LVDS2J_20n

LVDS2J_20p

LVDS2J_21n

Dedicated Tx/Rx

Channel

LVDS2J_7n

LVDS2J_7p

LVDS2J_8n

LVDS2J_8p

LVDS2J_9n

LVDS2J_9p

LVDS2J_10n

LVDS2J_10p

LVDS2J_11n

LVDS2J_11p

LVDS2J_12n

LVDS2J_12p

LVDS2J_13n

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

DQ24

DQ25

DQ25

DQ25

DQ25

DQ25

DQ25

DQSn25/CQn25

DQS25/CQ25

DQ25

DQ25

DQ25

DQ25

DQ26

DQ26

DQ26

DQ26

DQ26

DQ26

DQSn26/CQn26

DQS26/CQ26

DQ26

DQ26

DQ26

DQ26

DQ27

DQ27

DQ27

DQ27

DQ27

DQ27

DQSn27/CQn27

DQ14

DQ14

DQ14

DQSn14/CQn14

DQS14/CQ14

DQ14

DQ14

DQ14

DQ14

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQSn15/CQn15

DQS15/CQ15

DQ15

DQ15

DQ15

DQ15

DQ24

DQ24

DQ24

DQ24

DQ24

DQ24

DQSn24/CQn24

DQS24/CQ24

DQ24

DQ24

DQ24

DQS27/CQ27

DQ27

DQ27

DQ27

DQ27

DQ28

DQ28

DQ28

DQ28

DQ28

DQ28

DQSn28/CQn28

DQS28/CQ28

DQ28

DQ28

DQ28

DQ28

DQ29

DQ29

DQ29

DQ29

DQ29

DQ29

DQSn29/CQn29

DQS29/CQ29

DQ29

DQ29

DQ29

DQ29

DQ30

DQ30

DQ30

DQ30

DQ30

DQ30

DQSn30/CQn30

DQS30/CQ30

DQS11/CQ11

DQ11

DQ11

DQ11

DQ11

DQ12

DQ12

DQ12

DQ12

DQ12

DQ12

DQSn12/CQn12

DQS12/CQ12

DQ12

DQ12

DQ12

DQ12

DQ13

DQ13

DQ13

DQ13

DQ13

DQ13

DQSn13/CQn13

DQS13/CQ13

DQ13

DQ13

DQ13

DQ13

DQ14

DQ14

DQ14

DQ9

DQ9

DQ9

DQ9

DQ9

DQ9

DQSn9/CQn9

DQS9/CQ9

DQ9

DQ9

DQ9

DQ9

DQ10

DQ10

DQ10

DQ10

DQ10

DQ10

DQSn10/CQn10

DQS10/CQ10

DQ10

DQ10

DQ10

DQ10

DQ11

DQ11

DQ11

DQ11

DQ11

DQ11

DQSn11/CQn11

DQ12

DQ12

DQ12

DQ12

DQ12

DQ13

DQ13

DQ13

DQS12/CQ12

DQ12

DQ12

DQ12

DQ12

DQ12

DQ12

DQ12

DQ13

DQ13

DQ13

DQ13

DQ13

DQ13

DQ13

DQSn13/CQn13

DQS13/CQ13

DQ13

DQ13

DQ13

DQ13

DQ13

DQ13

DQ13

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQSn7/CQn7

DQS7/CQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ12

DQ12

DQ12

DQ12

DQ12

DQ12

DQ12

DQ12

DQ12

DQ12

DQSn12/CQn12

DQ14

DQ14

DQ14

DQ14

DQ14

DQ15

DQ15

DQ15

DQS14/CQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ15

DQ15

DQ15

DQ15

DQ15

DQ13

DQ13

DQ13

DQ13

DQ13

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQ14

DQSn14/CQn14

DQ6

DQ6

DQ6

DQ6

DQ6

DQ7

DQ7

DQ7

DQS6/CQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ5

DQ5

DQ5

DQ5

DQ5

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQSn6/CQn6

DQ4

DQ4

DQ4

DQ4

DQ4

DQ5

DQ5

DQ5

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ4

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQSn5/CQn5

DQS5/CQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ5

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQS6/CQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQSn6/CQn6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ6

DQ3

DQ3

DQ3

DQ3

DQ3

DQ6

DQ6

DQ6

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQS3/CQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQSn7/CQn7

DQS7/CQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ6

DQ6

DQ6

DQ6

DQ6

DQ7

DQ7

DQ7

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQSn3/CQn3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ3

DQ2

DQ2

DQ2

DQ2

DQ2

DQ3

DQ3

DQ3

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQS2/CQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQ2

DQSn2/CQn2

Page 11 of 15

PT-10AS016-1.1

Copyright © 2015 Altera Corp

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

3A

3A

3A

3A

3A

3A

3A

3A

Bank

Number

3A

3A

3A

3A

3A

3A

3A

3A

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

HPS

CSS

CSS

HPS

HPS

HPS

HPS

HPS

HPS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

CSS

Index within I/O Bank (2)

2

1

4

3

0

6

5

8

7

15

14

13

12

11

10

9

VREF Pin Name/Function

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

VREFB3AN0

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

IO

GND

TDO

TMS

TRST

TCK

TDI

MSEL0

MSEL1

MSEL2 nIO_PULLUP nSTATUS

CONF_DONE

GND nCONFIG nCE nCSO0 nCSO1 nCSO2

AS_DATA0,ASDO

AS_DATA1

AS_DATA2

AS_DATA3

DCLK

HPS_CLK1

HPS_nPOR

HPS_nRST

GPIO2_IO0,NAND_ADQ0,SDMMC_DATA0,QSPI_CLK

GPIO2_IO1,NAND_ADQ1,SDMMC_CMD,QSPI_IO0

GPIO2_IO2,NAND_WE_N,SDMMC_CCLK,QSPI_SS0,BOOTSEL2

GPIO2_IO3,NAND_RE_N,SDMMC_DATA1,QSPI_IO1

GPIO2_IO4,NAND_ADQ2,SDMMC_DATA2,QSPI_IO2_WPN

GPIO2_IO5,NAND_ADQ3,SDMMC_DATA3,QSPI_IO3_HOLD

GPIO2_IO6,NAND_CLE,SDMMC_PWR_ENA,SPIM0_SS1_N,SPIS0_MISO,BOOTSEL1

GPIO2_IO7,NAND_ALE,QSPI_SS1,SPIM0_CLK,BOOTSEL0

GPIO2_IO8,NAND_RB,UART1_TX,SDMMC_DATA4,SPIM0_MOSI,EMAC1_MDIO,I2C_EMAC1_SDA

GPIO2_IO9,NAND_CE_N,UART1_RTS_N,SDMMC_DATA5,SPIM0_MISO,EMAC1_MDC,I2C_EMAC1_SCL

GPIO2_IO10,NAND_ADQ4,UART1_CTS_N,SDMMC_DATA6,SPIM0_SS0_N,EMAC2_MDIO,I2C_EMAC2_SDA

GPIO2_IO11,NAND_ADQ5,UART1_RX,SDMMC_DATA7,SPIS0_CLK,EMAC2_MDC,I2C_EMAC2_SCL

GPIO2_IO12,NAND_ADQ6,UART1_TX,QSPI_SS2,SPIS0_MOSI,EMAC0_MDIO,I2C_EMAC0_SDA

GPIO2_IO13,NAND_ADQ7,UART1_RX,QSPI_SS3,SPIS0_SS0_N,EMAC0_MDC,I2C_EMAC0_SCL

ADCGND

GND

GND

GND

GND

GND

GND

Optional Function(s)

Pin List F29

TDO

TMS

TRST

TCK

TDI

MSEL0

MSEL1

MSEL2 nIO_PULLUP nSTATUS

CONF_DONE nCONFIG nCE nCSO0 nCSO1 nCSO2

AS_DATA0,ASDO

AS_DATA1

AS_DATA2

AS_DATA3

DCLK

Configuration Function HPS Function (3)

HPS_CLK1

HPS_nPOR

HPS_nRST

HPS_DEDICATED_4

HPS_DEDICATED_5

BOOTSEL2/HPS_DEDICATED_6

HPS_DEDICATED_7

HPS_DEDICATED_8

HPS_DEDICATED_9

BOOTSEL1/HPS_DEDICATED_10

BOOTSEL0/HPS_DEDICATED_11

HPS_DEDICATED_12

HPS_DEDICATED_13

HPS_DEDICATED_14

HPS_DEDICATED_15

HPS_DEDICATED_16

HPS_DEDICATED_17

Non-Dedicated Tx/Rx Channel Dedicated Tx/Rx

Channel

LVDS3A_17n

LVDS3A_17p

LVDS3A_18n

LVDS3A_18p

LVDS3A_19n

LVDS3A_19p

LVDS3A_20n

LVDS3A_20p

LVDS3A_21n

LVDS3A_21p

LVDS3A_22n

LVDS3A_22p

LVDS3A_23n

LVDS3A_23p

LVDS3A_24n

LVDS3A_24p

Soft CDR Support

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

Yes

No

No

Yes

F29

B7

C19

C24

C25

C26

C27

C4

C9

AH27

AH4

AH9

B17

B2

B22

B27

B28

AG22

AG24

AG25

AG26

AG7

AH14

AH19

AH26

AF20

AF24

AF27

AF28

AF5

AG12

AG17

AG2

AE18

AE24

AE25

AE26

AE3

AE8

AF10

AF15

AD11

AD16

AD21

AD24

AD27

AD28

AD6

AE13

AB28

AB7

AC24

AC25

AC26

AC4

AC9

AD1

AA24

AA25

AA26

AB17

AB2

AB22

AB24

AB27

G24

G25

G26

H14

H24

H27

H28

H4

J1

J11

J16

J21

J24

F24

F27

F28

F5

G12

G17

G2

G22

E13

E24

E25

E26

E3

E8

F10

F20

D1

D11

D16

D21

D24

D27

D28

D6

F13

G10

A10

A15

A20

A25

A5

AA10

F14

G13

J15

H15

F16

E12

G15

K15

G14

K11

K12

F12

G16

D12

J12

H12

AH8

AH7

AF9

AE9

AG6

AG5

AH5

AD9

AD7

AB8

AD8

AF7

AG8

AD10

AC8

AB9

AE5

AB10

W10

AH6

AF8

Y9

AC10

AE7

AE4

AC7

AC6

AE6

AF6

AF4

AG4

AD5

AF1

AG1

AF3

AG3

AH3

AH2

AD4

DQS for X4

DQ61

DQ61

DQ61

DQ61

DQ62

DQ62

DQSn62

DQS62

DQ62

DQ62

DQSn63

DQS63

DQ63

DQ63

DQ63

DQ63

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

DQ30

DQ30

DQ30

DQ30

DQ31

DQ31

DQ31

DQ31

DQ31

DQ31

DQSn31/CQn31

DQS31/CQ31

DQ31

DQ31

DQ31

DQ31

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQ15

DQSn15/CQn15

DQS15/CQ15

DQ15

DQ15

DQ15

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

DQ7

Page 12 of 15

PT-10AS016-1.1

Copyright © 2015 Altera Corp

Bank

Number

Index within I/O Bank (2) VREF Pin Name/Function

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

GNDSENSE

VCC

VCC

VCC

VCC

VCC

VCC

VCC

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

DNU

VCCPGM

VCCPGM

TEMPDIODEn

TEMPDIODEp

VCCBAT

VCCA_PLL

VCCA_PLL

VCCIO2A

VCCIO2A

VCCIO2A

VCCIO2J

VCCIO2J

VCCIO2J

VCCIO2K

VCCIO2K

VCCIO2K

VCCIO2L

VCCIO2L

VCCIO2L

VCCIO3A

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCC

VCCPT

VCCPT

VCCPT

VCCPT

DNU

DNU

DNU

DNU

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

GND

Optional Function(s)

Pin List F29

Configuration Function HPS Function (3) Non-Dedicated Tx/Rx Channel Dedicated Tx/Rx

Channel

Soft CDR Support F29

U10

U14

U15

U18

U19

U20

V10

V11

R19

R20

T11

T14

T16

T17

T18

T19

P18

P19

P20

R10

R11

R14

R15

R16

N15

N16

N18

N20

P10

P12

P14

P17

M11

M15

M16

M19

M20

N10

N12

N13

T12

L11

L12

L16

L17

L18

L19

M10

W26

Y13

Y22

Y23

Y24

Y27

Y28

Y3

V27

V28

V9

W1

W11

W16

W22

W25

F15

E18

H19

K18

AA5

AA15

AB12

AC14

AA20

AC19

Y18

B12

C14

Y10

W14

Y14

H10

H11

W13

P13

P15

M14

M18

V12

V18

AH23

AH24

Y11

Y12

V13

V15

V16

V17

V20

W12

W18

W19

U21

U22

U25

U26

V14

V19

V21

V22

T15

T20

T21

T27

T28

U12

U17

U2

R18

R21

R22

R25

R26

R3

R8

T10

P1

P11

P16

P21

P22

P27

P28

R13

N14

N19

N21

N22

N25

N26

N4

N9

L25

L26

M12

M17

M2

M21

M27

M28

K3

L10

L15

L20

L21

L22

L23

L24

J25

J26

J6

K13

K24

K27

K28

DQS for X4

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

Page 13 of 15

PT-10AS016-1.1

Copyright © 2015 Altera Corp

Bank

Number

Index within I/O Bank (2) VREF Pin Name/Function

2A

2J

2K

2L

3A

3B

VREFB2AN0

VREFB2JN0

VREFB2KN0

VREFB2LN0

VREFB3AN0

VREFB3BN0

VCCH_GXBL

VCCH_GXBL

VCCR_GXBL1C

VCCR_GXBL1C

VCCR_GXBL1D

VCCR_GXBL1D

VCCT_GXBL1C

VCCT_GXBL1C

VCCT_GXBL1D

VCCT_GXBL1D

RREF_BL

RREF_TL

VCCERAM

VCCERAM

VCCLSENSE

VCCL_HPS

VCCL_HPS

VCCL_HPS

VCCL_HPS

VCCP

VCCP

VCCP

VCCP

VCCP

VCCPLL_HPS

VSIGN_0

VSIGN_1

VSIGP_0

VSIGP_1

Notes:

(1) For more information about pin definition and pin connection guidelines, refer to the

Arria 10 GT, GX, and SX Device Family Pin Connection Guidelines.

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

NC

VCCIO3A

VCCIO3A

VCCIO3B

VCCIO3B

VCCIO3B

VCCIOREF_HPS

VCCIO_HPS

VREFB2AN0

VREFB2JN0

VREFB2KN0

VREFB2LN0

VREFB3AN0

VREFB3BN0

VREFN_ADC

VREFP_ADC

(2) For more information about the external memory interface schemes of the pins with indices, refer to the

Arria10EMIF.xls

(3) For more information about the Hard Processor System functions of the corresponding pins, refer to the

Arria10HPS.xls

Optional Function(s) Configuration Function HPS Function (3) Non-Dedicated Tx/Rx Channel Dedicated Tx/Rx

Channel

Soft CDR Support F29

L13

L14

M13

N11

N17

U11

U13

U16

J14

E11

G11

E10

F11

M23

M24

AH25

C28

R12

R17

T13

K14

M22

T22

V23

V24

P23

P24

T23

T24

N7

N8

H6

H7

G4

H5

L6

K6

N6

P7

P9

P8

L7

M8

K7

J7

K5

J5

R6

R7

N5

P5

M5

M6

B3

C3

G5

G6

F4

E4

A4

B4

D3

D4

A2

A3

L5

E2

D2

C2

H9

J4

G7

G3

P6

F3

M7

F2

R9

B1

K8

H3

D5

E1

M9

C1

B6

B5

E5

F1

E7

E6

C6

C5

D7

C7

A7

A6

F7

F6

F8

G8

L8

L9

J8

H8

J9

K9

G9

F9

W15

W17

E9

K16

W9

U9

J10

K10

W6

Y8

T5

U7

V4

J13

H13

DQS for X4

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Note (1)

DQS for X8/X9 DQS for X16/X18 DQS for X32/X36

Pin List F29 Page 14 of 15

Version Number

1.0

1.1

Date

8/19/2015

12/30/2015

Initial release.

Removed the CM_PLL_CLK pins.

Pin Information for the Arria

®

10 10AS016 Device

Version 1.1

Changes Made

PT-10AS016-1.1

Copyright © 2015 Altera Corp.

Revision History Page 15 of 15

Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement