A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
1
Rekapitulace – mikrořadiče
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
2
Široké spektrum procesorů pro vestavné aplikace od 4 – bitových po 32 – bitové
Historický typ – jádro 8051, stále využívané desítkami výrobců
Atmel AT89C 51,…,
51´ jádro - jako samostatný procesor , nebo součást „ system on a chip“ jiná řada Atmel AVR, AT Mega www.atmel.com
Motorola – Freeescale rodina 68HC08, ( 68HCS908,…) rodina 68HCS12 a vyšší typy ColdFire http://www.freescale.com/
ST Microelectronics STM8 8- bitový proc. www.st.com/stm8 firma Microchip , procesory PIC, www.microchip.com
, 12, 16, 32 bitové
Texas Instruments MSP430 16 bitový procesor, nízká spotřeba, www.ti.com/MSP430
Japonské firmy Fujitsu, Renesas, 8, 16 bitové proc., 32 bitové
Signálové procesory Analog Devices, Texas Instruments, Freescale
Aplikace – jako jednočipové, externí SDRAM, nebo i s externími sběrnicemi - možnost připojení možnost operač. systému ( uCLinux., Linux)
Texas Instruments – kombinace DSP a procesoru ARM v jednom pouzdře
Vyšší typy ARM ARM Cortex A (A9,..) viz. mob. telefon . ext. paměti (o.s. Android)
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
3
Nyní trend – používat jádro ARM firma ARM www. ARM. COM
Jako microcontroller používáno nejdříve jádro ARM 7, firma Philips ( nyní NXP )
LPC2105 – stále vyráběné pro vestavné aplikace – jednočipová varianta – všechny paměti, řadiče a periferie jsou na čipu).
Následně firma ARM vyvinula jádro ARM Cortex M3, specializované pro microcontroler a embedded aplikace.
ARM Cortex M0 – pouze instrukce THUMB -16 bitové
Další typy jádro ARM Cortex M4 (funkce DSP), ARM 9, ARM 11 ( např. v
Raspberry – PI ), ARM Cortex A9
Vyšší typy již spolupráce s externími sběrnicemi externí SDRAM, 32, 64 a více MByte, portování Linux, nebo omezená verze uCLinux (procesory bez MMU – memory Management Unit), Android,..
Potřeba větší paměti RAM 32 Mbyte uCLinux,
Pro vyšší varianty, 256MByte, 512 Mbyte – 1 GByte,…– připojení externí dynamické SDRAM (synchronous dynamic RAM)
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
4
RWM read write memory ( RAM – SRAM, DRAM, SDRAM)
RWM- DRAM paměťový kondenzátor s výběrovým MOS tranzistorem, nutné periodická obnova informace ( analogie – přečtení a obnova blednoucího nápisu)
ROM Read only memory- obsah dán pevně – metalizace- propojení) maskami při výrobě ( závěrečná
PROM – programovatelné paměti ( jedenkrát ),
OTP (one time programmable) OP PROM, - vyskytuje se i u mikroprocesorů) pozor není možno vymazat !!!
EPROM Erasable PROM . programovatelené, mazatelné UV zářením, okénko z křemenného skla, EPROM - již velmi málo používané
EEPROM - Elektricky mazatelné programovatelné paměti, programování tunelováním, mazání tunelováním
FLASH memory NOR, NAND
NOR FLASH struktura- uspořádání podobně jako ROM, EPROM, EEPROM, podobný způsob čtení, přístup – adresace v paměťové matici
NOR FLASH – použitelné pro uložení programu, který uP čte a vykonává
NOR – FLASH na čipu mikrokontrolérů jako paměť programu ( STM32Fxxx)
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
5
Uspořádání paměťových buněk do matice (čtvercové, příp. obdél. matice) adresace buňky v řádku a sloupci výběr (aktivace ) řádku adresovým vodičem ( word line) přivedení informace na bitové vodiče výběr sloupce paměťová matice dekodér řádku adresa řádku adresový vodič
(word line) adresa sloupce bitový vodič ( bit line) spínače sloupců dekodér sloupce
Data
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
6
Současné čtení informace z jednoho řádku, ulož. do vyrovnávací pam. řádku - stránky inf. na jednom řádku stránka, page adresa řádku stránky jeden proces přípravy čtení načtení stránky do vyrovnávací paměti paměťová matice
Page mode read , Page mode write postupný výběr podle adresy sloupce u FLASH, DRAM, SDRAM
( analogie – promoce – Betlémská kaple celá řada) využití registru stránky při čtení i zápisu adresa sloupce
DRAM, SDRAM - fast page mode read, přivedení adresy řádku ( ROW) jednou, dále jen postupné přivádění sloupcových adres - Column vyr. pam. stránky spínače sloupců dekodér sloupce
Data rychlé ukládání po jednotlivých Byte do reg. stránky, paralelní přesun po sloupcích do buněk jedné stránky „Page mode“
Page mode (sector) - jediný režim u NAND FLASH ( flash disků, karet) pomalé - současné - paralelní čtení, (zápis) velkého množství inf. z ( do) buněk
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
7
Požadavek na čtení může přijít v libovolném okamžiku a s jistým zpožděním se objeví data
Požadavek na zápis může přijít v libovolném okamžiku a s jistým zpožděním se data zapíší do paměti
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
8
Paměť je řízena synchronním hodinovým signálem, který v čase diskretizuje a určuje okamžiky čtení, příp. zápisu
Proces čtení, příp. zápisu je synchronizován vnějším signálem se pouze určí, zda se bude, či nebude zapisovat nebo číst
(analogie:
– cesta pěšky – je možno započít cestu kdykoliv, ale pomalu cesta vlakem – uskutečnění cesty možné pouze v diskrétních okamžicích
10:00, 10:30, ….) rozhodnutí typu – realizuje se cesta daným spojem – ANO, NE)
Asynchronní dynamické paměti DRAM, EDO(DRAM)
Synchronní systémy- optimalizace na rychlost
SDRAM, DDR, DDR2 - synchronní paměťové systémy
FIFO paměti synchronní i asynchronní typy
Rychlé paměti – synchronní paměti
Flash – jako programové paměti – asynchronní, ale existují i
Intel) sync. Flash synchronní (viz
Využití rychlosti sync. flash – předpoklad postupného čtení, ne skoky
(„proudové zpracování“)
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
9
Informace uložena ve formě na GATE napětí schopnosti MOS tranzistoru vést proud
(MOS tranzistor s indukovaným kanálem) pokud je
Programování – uložení náboje, (příp. mazání) náboje v oblasti GATE podle naprogramování – různý proud Drain – Source, při stejném nap. na Gate
(„ vede – nevede“) tranzistory – v paměťové matici, adresace řádek – sloupec
I
DS bez prog.
a naprog.
b
C
T
C
+U
R
W
0
C
0
T
C0
+ výst. obvod
C
1
T
C1 výst.
obvod
T
F00
T
F01
W
W
1
+
U
C
U
GS
T
B
T
F10
T
F11
B
0
B
1
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
10
Electrically Erasable programmable read –only memory
Navazuje na EPROM programování – tunelováním, mazání tunelováním
Paměťový tranzistor + 1až 2 tranzistory pro výběr buňky
Možnost programování a mazání po jednotlivých Byte v obvodu při normálním napájení ( + 5 V, příp. 3.3 V).
Paralelní EEPROM 28C64, 28C256 obdobné rozložení pinů na pozdře jako
EPROM, možnost programování v obvodu
Sériové paměti EEPROM s rozhraním IIC bus, microwire, SPI, typy 24C02, 24C256,…
93C46, 93C56 microwire – známé konfigurační paměti, síťové karty, zvukové karty
25C256, 25C512 SPI 256, 512 kbitů,
(podobné M25P64 SPI FLASH, 64Mbitů)
Heslo EEPROM emulation – míní se použití paměti pro záznam konstant a jejich modifikaci po Byte uživatelským programem
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
11
Electrically Erasable programmable read –only memory
Navazuje na EPROM programování – tunelováním, mazání tunelováním
Paměťový tranzistor + 1až 2 tranzistory pro výběr buňky
Možnost programování a mazání po jednotlivých Byte v obvodu při normálním napájení ( + 5 V, příp. 3.3 V).
Paralelní paměti EEPROM 28C64, 28C256 obdobné rozložení pinů na pouzdře jako EPROM, možnost programování v obvodu
Sériové paměti EEPROM typy 24C02, 24C256,… s rozhraním IIC bus, microwire, SPI,
93C46, 93C56 microwire – známé konfigurační paměti, síťové karty, zvukové karty
25C256, 25C512 SPI 256, 512 kbitů,
(podobné M25P64 SPI FLASH, 64Mbitů)
Heslo EEPROM emulation – míní se použití paměti pro záznam konstant a jejich modifikaci po Byte uživatelským programem
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
12
Sériové paměti EEPROM s rozhraním IIC bus, microwire, SPI, využitelné pouze jako datové paměti typy 24C02, 24C256,…
93C46, 93C56 microwire – známé konfigurační paměti, síťové karty, zvukové karty
25C256, 25C512 SPI 256, 512 kbitů,
(podobné M25P64 SPI FLASH, 64Mbitů)
Heslo EEPROM emulation – míní se použití paměti pro záznam konstant a jejich modifikaci po Byte uživatelským programem
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
13
Programování EEPROM po Byte – trvání jednotky ms programování v režimu stránky – PAGE u EEPROM se obvykle nemusí programovat všechny Byte na stránce
( u pamětí FLASH – ANO)
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
14
Paměťová buňka , floating gate, programování – „hot electrons“ upravená struktura paměťového tranzistoru struktura paměti obdobná paměti EPROM,
„ Byte write “ programování Byte,
„ Page Write “ -programování stránky, - buňky ležící v jednom řádku ( i menší stránky)
Programování - v programátoru ( Beeprog - Elnec, a pod.) mazání,
Uživatelské programování - v aplikaci, přivedení dat a řídicích slov do paměti
Možnost elektrického mazání - napětí Gate záporné oproti Source mazání - tunelováním, nelze mazat jednotlivé tranzistory (není koincidenční adresování
První FLASH - mazání celé paměti, BULK erase nebo mazání sektorů , příp. sector Erase mazání, programování, – pomalejší než čtení zapisovat je možno pouze do vymazané paměťové buňky
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
15
FLASH NOR – jako interní paměť programu mikrořadičů AT89C51RC2,
ADuC843, ale i STM32F103 ( ARM Cortex – M3) někdy jejich využití jako náhrady EEPROM- pro záznam dat ( viz - kalibrační konstanty přístroje – cvičení)
V mikropčítačích a mikrořadičích - potřeba rychlé paměti, (reálná doba přístupu FLASH 30- 40 ns ?? omezení rychlosti, načítání více Byte současně ( 64 bitů,..)
Někdy řešení – BURST mode ( ADSP – BF504F)- stránkový přístup
Paměť Flash – pomalejší než interní paměť SRAM, kritické části programu – přesun z FLAS do RAM
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
16
Paměti EEPROM se sériovým rozhraním SPI, IIC BUS, Microwire příklady:
Atmel 25C256 - SPI EEPROM , AT45DB041B – SPI Flash
Spansion Am29LV160B paralelní FLASH
Atmel 24C512 sériová EEPROM s rozhraním IIC Bus princip zápisu „ Page mode“ , výhody, vysvětlení postaty zrychlení zápisu,
Použití sériových EEPROM v přístroji a zařízení, příklady,
Pojem - NOR Flash – paměť
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
17
Paměti FLASH NOR – paměť buňka – 3 přívody, bitový vodič, slovní vodič,
GND, problém hustoty zvýšení hustoty integrace- paměťový tranzistor ve skupině 16 (8) tranzistorů– napojení pouze 2 vodiči
W
0
W
1
B
0
B
1
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
18
Paměti FLASH – NAND – pouze jako datové paměti, není možno je využít jako paměti programu ( tedy, že by se přímo četl instrukční kód paměti, není možný náhodný přístup ke čtení BYTE, význam- čtení po sektorech, hromadné čtení mnoha tisíc bitů naráz
( „v množství je síla“) jeden cyklus čtení NAND FLASH je pomalý ?? us, ale současné čtení více sektorů, rychlost.
NAND není 100 procent dobrých buňek, postupné poškozování
(viz FLASH disk) správa vadných sektorů,..
pam, karta, Flash disk – správa zajištěna paměť NAND FLASH jako součástka - nutno správu zajistit programem kontrola po zápisu dat,
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
19
Paměťová buňka SRAM bistabilní klopný obvod
A0, A1 dekodér řádku
R1R2 R3 R4
Ucc
R5 R6 R7 R8
/B
W
T3
T5
T1
Ucc
T4
B
T2
T6
A2, A3 dekodér sloupce
Din
/CS
/WE
/OE
Dout
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
20
•
•
•
(x1 bit, x4 bit - staré) x bitů, x16 bitů klasické CMOS SRAM, nízkopříkonové, označení často začíná 62xxx
6264, 62256 , doby přístupu desítky až přes 100 ns
KM 62 256
, adresové vstupy, datové vstupy/ výstupy, řídicí signály SRAM:
/CS výběr čipu, ( chip select) ( někdy více /CS
/OE řízení výst. budiče -( output enable)
/WE povolení zápisu ( write enable)
A14 - A0
D7 - D0
OE
CS
WE paměťové pole
RAM
Rozložení vývodů- JEDEC standard , 62256 vždy stejně.
27256 ( EPROM) a 62256 (SRAM) shodné rozložení signálů na pouzdře adresy, data, /OE, /CS ( resp. /CE), GND, Ucc, SRAM navíc /WE
Rychlé SRAM, ( použití jako vyrovnávací paměti) doby přístupu přibl. 10 ns.
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
21
Přivedení adresy a platných dat významný okamžikukončení aktivity /WE nebo /CS
(který dříve) ukončení podmínky
WE x CS = 1
ADR
CS t
AS data stabilní: t
DW před aktiv. hranou předstih dat (set up time) t
DH po náběžné hraně zapisovacího přesah dat (hold time) impulsu /WE ( příp. /CS)
WE vstupní data
( OE = H ) t
WC t
CW t
WP
Z t
DW t
DH platná data
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
22
Cyklus čtení, obdobný jako u EPROM, FLASH,.
ADR
/CS výběr čipu - ( Chip Select)
/OE - povolení výstupu
(Output Enable)
- aktivace výstpních budičů, jinak ve stavu vysoké impedance t
RC
CS
OE t
AA výstupní data
( WE = H) t
CO t
OE
C platná data
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
23
CC
AA
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
24
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
25
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
26
Synchronní SRAM 256k x 32
ISSI typu IS61LPS25632A
Použita jako záznamová paměť v osciloskopu Rigol DS 1052E
(obdoba Agilent,
2 bit čítač Burst vzorkování celkem – až 500 Ms/s paralelní řazení pamětí pro zvýšení rychlosti
A/D převodník, hradlové pole, paměť
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
27
IS61LPS25632A
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
28
IS61LPS25632A použita v osciloskopu
Rigol DS 1052Eobdoba Agilent , cvičení SM)
CLK synchr. hod.sig
/GW synchr. global write
/CE, /CE2, CE2 synchr. chip enable
/OE output enable
MODE – výběr druhu burst.
A – synchr. adr. vstupy
/ADSP nebo /ADSC aktivace burs
BURST – rychlé čtení dat ze 4 sousedních lokací
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
29
IS61LPS25632A synchronní cyklus čtení
CLK synchr. hod.sig
/GW synchr. global write
/CE, /CE2, CE2 synchr. chip enable
/OE output enable
MODE – výběr druhu burst.
A – synchr. adr. vstupy
/ADSP nebo /ADSC aktivace burs
BURST – rychlé čtení dat ze 4 sousedních lokací
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
1 adr. lokace - čtení
BURST čtení
30
DRAM - dynamická pamět RAM
Informace uložena ve formě náboje na paměťovém kapacitoru
1 kapacitor C
P
C
P
, pam. buňka
+ 1 tranzistor MOS – T
1
Kapacita C
P malá, hluboko pod 1 pF
W
B
C
P řízení
T
1 snímací zes.
řízení zap.
C čtecí a zapis.
zesil.
D
I/O
Vybíjení kapacitoru potřebné periodické obnovování informace s intervalem řádu zlomek sekundy
( refresh )
SDRAM – synchronní paměť DRAM
Čtení, zápis se děje pouze synchronně s vnějším hodinovým signálem
SDRAM – synchronous dynamic RAM s každou náběžnou hranou CLK,
DDR Double Data Rate – s každou (tedy náběžnou i spádovou hranou)
( synchronní systém - analogie- cesta metrem, mohu nastoupit a odjet jen v okamžiku daném rytmem dopravy např. Dejvická- 21:00, 21:10, 21:20, ale nemohu odjet ve
21:15 )
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
31
SDRAM – v současných systémech – výhradně synchronní dynamické používány paměti
SDRAM, DDR2, DDR3
Spolupráce mikrořadiče s SDRAM – potřeba specializovaný řadič SDRAM
STM32F407 – možno připojit pouze externí SRAM
STM32F429 – integrován řadič SDRAM, možné připojení SDRAM viz STM32F429 Disco kit ( LCD +8 MByte SDRAM)
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
32
Paměť SDRAM, firma MICRON MT48LC4M16A2 – 1 Meg x 16 x 4 banks
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
33
Skupina vodičů pro - signály mikroprocesoru pro spolupráci a předávání dat přenos typu CPU – Paměť, CPU – vstup/výstup
Vodiče – signály : Adresa, Data, řídicí signály – čtení, zápis, ready,.
A0 nejnižší váha LSB, A31 ( viz ARM) MSB data D0 nejnižší váha LSB, D31 (viz ARM) MSB
Externí sběrnice původní procesory, kdysi Intel 8080, 8085, 8086, 80286,..
Komunikace s pamětmi, programovatelnými řadiči ( řadič přerušení, UART, čítače,..) a všemi zařízením prostřednictvím exerní sběrnice
Nyní – mnoho pamětí a periferií na čipu procesoru viz ARM několik sběrnic, paměťová sběrnice, periferní sběrnice,.. ( AHB,
APB,..) možní současný přenos různých dat po různých sběrnicích - data ( inst. kód) z paměti programu – z Flash do CPU, data ze vstupu do RAM,..s využitím
DMA,.
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
34
Nyní – mnoho pamětí a periferií na čipu procesoru viz ARM několik sběrnic, paměťová sběrnice, sběrnice AHB, periferní sběrnice APB možní současný přenos různých dat po různých sběrnicích - data ( inst. kód) z paměti programu – z Flash do CPU, data ze vstupu do RAM,..s využitím
DMA,.
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
35
-
adr. sběr.
A
15
- A
0 , a více dat. sběr.
D
7
- D
0, a více
WR
RD říd. sig.
A
15
A
0
MPR
D
7
D
0
WR
RD
A
15
- A
0
D
7
- D
0
A
15
A
0 pam.
blok
D
7
D
0
WR
RD čtení
ADR
/RD data z pam.
t platná adresa
DV
C platná data platná data
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL zápis
ADR data z MPR
WR platná adresa platná data
Z t
WP t
DWH
A
15
- A
0
D
8
- D
0
36
Čtení na sběrnici STM32F2xx
A Address bus
D Data bus
NEx Chip select
NOE Output Enable
NWE Write Enable
NBL1 Upper Byte Enable
NBL0 Lower Byte Enable
N – symbolizuje aktivitu signálu v ve stavu „L“
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
37
Zápis na sběrnici STM32F2xx
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
38
DMA (Direct Memory Access) přímý přístup do paměti
Pro zrychlení přenosů dat typu Paměť- paměť, Paměť – vstup, paměť výstup
Řadič DMA , naprogramován pro daný způsob přenosu daného rozsahu paměti, přenos celého bloku naráz, přenos dat, která postupně přicházejí (přenos dat z periferie do Paměti¨)
Postupný (synchronní) přenos dat z paměti do periferie, generování analogového signálu pomocí převodníku D/A (DAC digital to analog converter), vstup dat z Input capture , nastavování Output compare, odlehčení procesoru, (forma „domácí“ automatizace v procesoru, „běží to automaticky“).
Image interface - DMA přenos obrazu z CMOS senzoru pomocí DMA do RAM (
STM32F207, SDTM32F407), ADSP BF533,
DMA naprogramován – např. jakmile se objeví data, ulož je do paměti postupně od adresy, naprogramováno na přenos dat z UART ( SPI,.. do paměti) i opačně, přenosu dat z paměti do výstupu, rychlé vysílání na UART,…SPI,..
( analogie – pomocník, stavba – přesun materiál, sklad, výdej materiálu proudový, nebo na požadavek- rychlý pomocný dělník, který pracuje podle přesně daného předpisu a podle časového plánu),
DMA i použití při organizaci vyrovnávacích bufferů, jedno DMA. data ze senzoru do paměti, další DMA z paměti na interface ( příklad obrazový senzor a komunikační řadič)
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
39
Ovládací prvky přístroje - tlačítka, klávesnice tlačítko proti GND, „pull up“ rezistor využití interního „pull up“ rezistoru v AT89S8252 připojení ovládacích prvků přístroje tlačítka, odskoky tlačítka při sepnutí a rozepnutí tlačítko s přerušením, tlač.
R
P
+ 5 V vst.
brána
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL stisk tlač.
odskoky kontaktu při sepnutí stabilní stav kontaktu uvolnění tlač.
odskoky kontaktu při rozepnutí
40
Snížení nároku na čas CPU při periodickém snímání stavu tlačítka čtení stavu tlačítka v přerušení stisk - generace přerušení společné přerušení
Implementace AT89C51RC2,....
4 x R
P
„keyboard interface“ na P1
Keyboard Line X (7 až 0) Flag - zachycení stavu
Keyboard Level Selector reg. volba úrovně
4 x tl.
Keyboard interrupt request
& INT
+ 5 V
Možnost „probuzení „ procesoru“ ze „sleep“ módu stiskem tlačítka na keyboard interface
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
41
Implementace AT89C51RC2,.... „keyboard interface“ na P1
KLS.x Keyboard Leve l Selector reg. volba aktivní úrovně tlačítka
KBF.x Keyboard Line X (7 až 0) Flag - zachycení aktivního stavu tlačítka
KBE.x Keyboard enable , pro daný bit.interrupt request
KBDIEN1 povolení přerušení celého interface na P1
Možnost „probuzení „ procesoru“ ze „sleep“ módu stiskem tlačítka na keyboard interface,
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
42
Tlačítka v matici M x N klidový stav výstupu „open“ „H“ vysoká úroveň výstup typu otevřený kolektor, vstup Pull UP dynamické - postupné buzení jediného sloupce do „L“, čtení všech řádků, stisknuté tlačítko - souřadnice X,Y matice 4 x 4, 3 x 8,.....Matice 4 x 4 možno přímo na 8- pinů procesoru STM32, konfigurace bran, vstup, open drain, nutné ošetření odskoků tlačítka
Dyn. čtení matice tlačítek použito také v PC klávesnici alternat. řešení náhrady otevř. kol.
výstup, po bitech úroveň L nebo třetí stav možnost využití „Keyboard interface“, využití přerušení na vstupech pro detekci stisku kterékoliv klávesy, aktivace všech sloupců, přerušení při stisku tlačítka
4 x 4 tlačítka výst. brána
+ 5 V
4 x R
P
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
43
Vstup dat do mikropoč. s posuvným registrem snížení počtu potřebných pinů vstup tlačítek, přepínačů, stavu obvodů varianty - vstup z převodníku A/D převodníku typicky v mobilních tel, zvuk,...
kaskádní řazení posuvných registrů tlačítka, vst. obvody přepis s. data
LD
SER posun s. data
A B
SR1
CLK
H
CLK_INH
Q
H
74LS165
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
44
Optron, kombinace infračerveně zářící diody („infra LED“) a fototranzistoru
Parametr CTR poměr přenosu proudu fototranzistoru vůči proudu IRED
CTR = I
FT
/I
IRED
, v procentech, bývá přes 40 % a více – 100 %, příklad optron CNY17)
R = 1k2
IRED
FT
IRED
FT výst.
D ochr
Ucc
R k
10k vstupní pin uP
Vstup log. signálu do mikropočítače s galvanickým oddělením
Vnější obvod budí IRED, odezvy optronů s fototranzistory - řádově 10 us.
použitelné pro frekvence řádu 10 kHz, pozor – saturace – změna střídy signálu, různá doba náběžné a spádové hrany ochr. dioda D ochr proti přepólování ( LED, IRED malé průrazné napětí i pod 10 V), opticky oddělené vstupy - standardní vybavení PLC (
Programmable logic controller ), rychlé optrony. – IRED + fotodioda + zesilovač, logický výstup použitelné pro frekvence řádu MHz
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
45
Výpočet parametrů R, R
1
, R
2
,
Výpočet R k
= kolektorového odporu fototranzistoru viz přednáška 9 - výpočet parametrů spínače s tranzistorem.
U
CC
/ R k musí být menší , než I red x CTR/100 (CTR v procentech) ksat – zvolený činitel saturace ( např. 2 až 3)
(větší saturace zpomaluje rozepnutí fototranzistoru) rezerva na ksat – tolerance CTR, rezerva pro stárnutí optronu a pokles jeho CTR
R
K
ksat
U
CC
I
RED
CTR
100
Příklad
CTR = 100 %, I
RED
= 3 mA, ksat = 3 U
CC
= 5 V návrh R k
= 5 kOhmů
R = 1k2
IRED
FT
D ochr
Ucc
R k
10k vstupní pin uP
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
46
Buzení IRED v optronu – podobně jako buzení LED, napětí na IRED 1,5 až 2 V
INFRA Buzení LED proti napájení - obvykle buzení s pomocným tranzistorem T
1 výstupní FT, doplnit ochrannou diodou proti přepolování, zkrat dioodou, ochrana proti průrazu přechodu báze – emitor FT, přepólování, přechod CB – propustný,
IRED
FT přechod BE zavřený, průraz diody – přechod BE i při napětí menším než 10 V
Ucc
D1
R3
R2
R1
Ucc
D1 R3
R2
R1
Ucc
T1
Ucc
R
C
D1
T1
R
D1
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
47
Posuvný registr ser. par. 74HCT595 - na výstupu záchytný registr překopíruje se naráz podle sig. RCLK seriová data SER, hod.signál SRCLK
Struktura pos. registru ´595, modifikace výstupní části v různých variantách: výkonové tranzistory možno navázat na rozhraní SPI často využíváno, snížení počtu pinů uP výstupní obvody přepis s. data posun nul.
RCLK
SER
SRCLK
Q
A
Q
B
SRCLR výst. reg.
pos. reg.
SRR1
Q
H
Q
H
´
74HC595
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
48
7- segmentový zobrazovač, SA společná anoda, SK - spol. katoda
V zobrazovači s SA, jednotlivé SA pro aktivaci pozice katody propojeny, společné řízení dynamické řízení, rozvícení na 1/n času, n- počet pozic, střední hodnota = I stř. střední hodnota proudu aktivovaným segmentem za periodu obnovení celého n- místného zobrazovače
Impulsní proud Iimp= n x Istř. !!!, např. Istř. = 5 mA, impulsní proud = 6 x 5= 30 mA
Uvažovat pro výpočet rezistorů !!!
6
SA
SA1
SA2 SA3 SA6 f e d g a b c dp a b dp a
8 dp
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
49
Výpočet R2, podle impulsního proudu,
R1 - pře s T1 může protékat 7x ( příp. 8x) větší proud- rozsvícena hodnota
„8“,...tedy např.
7 x6 x Istř. = 7 x 6 X 5 = 210 mA Pro 6-ti místný , 7-mi segmentový zobrazovač tranzistor - parametr h21E, zvolený činitel saturace, viz. přednášky elektronika
R4
R1
R3
T1
SA n
R2
T2 a
U
CC
R2
T2
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
50
Indikce ve velkých přístrojích, panely, „LED“ obrazové panely dynamicky řízený zobrazovač matice např. 80 x 7 LED
R1 posuvný registr budí sloupce obnovení informace po řádcích přivedení informace v 7 krocích po jednotlivých řádcích tranzistorové budiče, výpočet analogicky předchozímu případu
R2
R3
R4
R5
R6
Viz. indikace LED panel v tramvaji
Možnost řešení – rozhraní SPI, časovač,
R7
DMA, „obraz“ stavu panelu – v RAM
S1
S2
STM32- možnost řešení s využitím obvodových prostředků procesoru, s minimalizací spotřeby času procesoru
S3 S4 S5
A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL
51
* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project
advertisement
© 2021