Sběrnice, přenos

Sběrnice, přenos
Sběrnice mikroprocesorů a přenos dat
Přednáška
A3B38MMP 2015
kat. měření, ČVUT - FEL, Praha
J. Fischer
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
1
Mikropočítač - funkční bloky
mikroprocesor
CPU
Mikroprocesore CPU
(central processor unit)
paměť
programu
sběrnice:
• Adresová
• Datová − obousměrná
paměť dat
vst.- výst.
V/V
Vstup. / výstup. zařízenípředávání dat s okolím vstupně - výstupní brány
čítače, časovače
Prog. řadiče:
datová
sběrnice
řídicí
sběrnice
adresová sběrnice
vnější zařízení
• Řídící
progr.
řadiče
požadavky
činností
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
řadič přerušení, řadič DMA
komunikační řadiče rozhraní
- UART, SPI, IIC, CAN,
Ethernet
2
Sběrnice procesoru- signály
Signály sběrnic:
adresové signály - výstup, A15 - A0 (A0 - LSB)
datové sig. obousměrné D7 - D0 (D0 - LSB)
řídicí signály (obvykle akt. v L - negativní.
logika - spádová hrana „rychlejší“ :
výstup. řídicích signálů
zápis / WR aktivní. v L („nule“)
čtení / RD aktivní. v L („nule“)
(„ /“ - lomítko - zde v textu - symbol negace)
A15 - A0 , a více
adr. sběr.
D7 - D0, a více
dat. sběr.
říd. sig.
WR
RD
vstup. říd. sig.
přerušení, /INT,..
nemaskovatelné přerušení /NMI
požadavek čekání na procesoru / WAIT
/ BREQ - bus request - požadavek na uvolnění
sběrnic (pro DMA)
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
3
Signály procesoru AT89S8252
Signály procesoru AT89S8252 ( procesory řady ´51)
A15 - A0 adresové signály (A7 - A0 multiplexovány s D7 - D0 )
D7 - D0 datové signály
ALE - „Address Latch Enable“ - signál v H určuje možnost zachycení A7 - A0 )
signály čtení
/PSEN „Program Store Enable“ - čtení dat - instrukčního kódu z vnější paměti
programu - prostor Code
/ RD „Read“ , čtení - vnější paměť typu XDATA
/ WR „Write“ zápis vnější paměť typu XDATA
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
4
Signály procesoru AT89S8252
8051- architek. (log.) Harward - oddělený prostor - paměť programu a dat
Vývojová deska - obvodově změnit na von Neumann architekturu společná sběrnice pro program a data, nové signály /MR ( / WR) a / MR
sloučení signálů / RD a / PSEN
/EA – External Address , pokud po reset
/EA= L, čte program od 0000 externě
/EA= H, Pro další odvození a přednášky čte program od 0000 z interní Flash
(0000 -1FFF), od adr 2000 Ext.
– mikroprocesor se signály spolupráce s pamětí /MR memory read,
/MW memory write ,
nebo obecně / RD, / Read /WR Write
Připojení na /PSEN, /RD, /WR analogicky
Jiná forma signálů ( /MREQ, / IORQ, /RD, /WR ) a jejich překódování
PSEN
RD
MR
&
PSEN
MR
&
&
RD
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
5
Cyklus čtení
Čtení dat procesorem
A15
A0
MPR
přivedení platné adresy na sběrnice
(informace, z které adresy se bude číst)
aktivace signálu / RD
A15
A0
pam.
blok
D7
D0
WR RD
A15 - A0
D7
D0
D7 - D0
WR
RD
ADR
platná adresa
C
/RD
data z pam.
platná data
tDV
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
platná data
6
Cyklus čtení a zápisu
ADR
platná adresa
C
/RD
Cyklus zápisu
přivedení platné adresy a dat na
sběrnici
zápis signálem / WR
data z pam.
platná data
tDV
platná data
ADR
data z MPR
D8 - D0
platná data
Z
WR
t
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
A15 - A0
platná adresa
WP
tDWH
7
Čtení a zápis na multiplexované sběrnici
A15
A15 - A8
A8
AD7-AD0
MPR
´573
AD7
adr. A7 - A0
AD0
reg.
C OC
ALE
A15
A8
pam.
blok
A7
D7
A0
D0
WR RD
Oproti normální
(nemultiplexované) sběrnici
navíc - cyklus přivedení adresy
na multiplexovanou sběrnici a
její zachyceni v registru
pomocí sig. ALE
další stejně jako u nemux. sb.
WR
RD
A 15 - A 8
AD 7 - AD 0
ALE
A 15 - A 8
A7 - A 0
A 15 - A 8
D7 - D 0
adr.
AD 7 - AD 0
zap.
WR
A7 - A 0
D7 - D 0
adr
ALE
RD
D7 - D 0
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
A 15 - A 8
data z pam.
D7 - D 0
8
Srovnání multiplex. a nemultiplex. sběrnice při zápisu
ADR
data z MPR
Druhá část cyklu zápisu
na mux. sb. shodná s
nemux. sběrnicí
Z
t
A15 - A8
ALE
D7 - D0
platná data
WR
AD7 - AD0
A15 - A0
platná adresa
tDWH
WP
Mux. sběrnice horní
adresové signály-
A15 - A8
A7 - A0
do dekodéru adresyúspora času odezvy
D7 - D0
zap.
WR
současné dekódování
horní části v dekodéru
a ukládání dolní části
adresy do registru adr.
- viz. dekodér adresy
Pro další využití – podobné mikroproc. s mux i nemux sběrnicí
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
9
Využití sběrnic mikroprocesorů a mikrořadičů
Jednočipové mikropočítače a mikrořadiče – varianty:
- Kompaktní provedení - bez vyvedené sběrnice
AT89C2051,…ATmega8, 16,32 , STM32F103,..
- Datová sběrnice ATmega 162, 64 (program – pouze interně)
-
Sběrnice pouze pro přenos dat z a do vnějšího zařízení
připojení vnějších komunikačních řadičů…
Mikrořadiče STR911, STR912 www.st.com ( ARM9), STM32F207
varianty podle pouzdra s EMI (external memory interface) nebo bez EMI
Konfigurovatelné rozhraní šíře (8,16, 32 bitů, mux, nemux)
-
Sběrnice pro připojení vnějších pamětí programu a dat
(ARM9, -- PXA255, PXA 270 – PDA,.. SDRAM, Flash, oper. system)
PDA, mobilní telefony s OS
Win CE, Symbian - potřeba velké paměti
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
10
Multiplexovaná sběrnice AT89C51RC2
. AT89C51RC2 zápis dat do externí paměti typu XDATA
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
11
Multiplexovaná sběrnice AT89C51RC2
. .AT89C51RC2 čtení dat z externí paměti typu XDATA
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
12
Multiplexovaná sběrnice AT89C51RC2
.AT89C51RC2 čtení programu z externí paměti typu Code
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
13
Blok spolupráce s externí sběrnicí u STM32F10x
.Blok spolupráce procesoru
STM32(ARM Cortex – M3):
A 25: 0 adresové signály
D 15: 0 datové signály
NWE / write enable
(akt. ve stavu L)
zápis (do ext. paměti)
NOE / output enable
(povolení výstupu)
(akt. ve stavu L)
způsob komunikace
se sběrnicí –
analogický jako u 8051
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
14
Čtení na sběrnici STM32F207
A
Address bus
D
Data bus
NEx Chip select
NOE Output Enable
NWE Write Enable
NBL1 Upper Byte Enable
NBL0 Lower Byte Enable
omezená šířka datové
sběrnice
NOE – nahrazuje signál čtení
N – symbolizuje aktivitu signálu v ve stavu „L“
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
15
Zápis na ext. sběrnici STM32F207
A
Address bus
D
Data bus
NEx Chip select
NOE Output Enable
NWE Write Enable
NBL1 Upper Byte Enable
NBL0 Lower Byte Enable
(omezená šířka datové
sběrnice)
ADDSET –
nastavení Set – UP time
předstih adres před
vlastním zápisem
N – symbolizuje aktivitu signálu v ve stavu „L“
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
16
STM32F10x cyklus čtení dat z externí paměti FLASH
.
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
17
STM32F10x cyklus čtení dat z externí paměti SRAM
.
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
18
STM32F10x cyklus zápisu dat do externí paměti SRAM
.
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
19
Příklad připojení ext. SRAM IS61WW51216 kSTM32F10x
.
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
20
Test funkce mikroprocesoru podle signálů sběrnic
Test adr. sběrnice mikropočítače
A D R
33pF
MPR
74HCT573
33pF
Q7 D7 "NOP"
Q0 D0
/MR OC C +5V
+5V 10k
8051 - mux. bus
I8031 ALE
XTAL1
PSEN
XTAL2 A15
EA
A8
AD7
RST
AD0
generace 00- NOP
rezistory
8k
test funkčnosti
procesoru bez
programu
10pF
A n-1
An
A
n+1
„Jedno bajtová paměť“ , obsah 00h, mikroproc. čte kód NOP,
inkrementace adresy, adresové signály - jako signály čítače
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
21
Připojení paměti programu k mikroprocesoru
propojení adr, dat
A
Min. varianta pokud /CE
na GND, paměť vybraná
stále
výběr paměti podle
adresy A11 - neúplné
dekódování adresy
„zrcadlení“
D
0000
R adr.
data
2716
MPR
říd.
07FFh
0800h
volno
0FFFh
1000h
A10 - A0
D7 - D0
MR
2716
A
D
OE
CE
zrcadlení
17FFh
1800h
volno
1FFFh
2000h
A11
FFFFh
Pravidlo: Standardní situace: Adresový vodič -do paměti nebo
dekodéru, případně nikam,
Do obojího (dekodéru i paměti) NE!!! ( pro stan. řešení 99 %)
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
22
Pravidla připojení pamětí k mikroprocesoru
Pravidlo: Standardní situace: Adresový vodič – buď do paměti nebo
dekodéru, případně nikam,
Do obojího (dekodéru i paměti) NE!!! ( pro stan. řešení 99 %)
signál čtení - /OE ( output enable) paměti
signál zápisu na /WE ( write enable) paměti
Výběr od adresy / AS na /CS chip select, / CE chip enable paměti
Paměti, součástky s jediným signálem ( např. FIFO pam. na čtení)
Sloučit /AS a /RD pro čtení
Sloučit / AS a /WR pro zápis
Některé procesory – interní dekodér adresy – (chip select unit), pro
vyšší rychlost- snížení vlivu zpoždění vnějšího dekodéru adresy
Několik výstupů /AS, jejichž adresa bývá možno nastavit
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
23
Mikroprocesor + dvě paměti
Připojení
A
D
R adr.
MPR
říd.
rozlišení výběru paměti
podle stavu A11
neúplné dekódování
adresy
2716 - A
data
pam A a pam. B.
zrcadlení
0000
07FFh
0800h
2716 - B
A10 - A0 2716
D7 - D0 A A
D
MR
OE
CE
A11
0FFFh
1000h
17FFh
1800h
1FFFh
2000h
zrcadlení
2716 - A
zrcadlení
2716 - B
zrcadlení
2716 - A
A10 - A0 2716
D7 - D0 A
B
D
MR
OE
CE
FFFFh
A11
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
1
A11
24
Připojení EPROM a SRAM
EPROM 2764 8 kx 8 interně 0000 – 1FFFh
SRAM 6264 8 k x 8 interně 0000 – 1FFFh ( /CS1, CS2 ) uP vidí na 8000 -9FFF
A15 rozlišení EPROM nebo RAM A15 =0 0000 – 7FFF
A15 = 1 8000 – FFFF
A D R A -A
15
0
D7 - D0
říd. sig.
A12 - A0
D7 - D0
MR
MPR
27C64
A
D
OE
E1
CE
A12 - A0
D7 - D0
MR
MW
A14
A15
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
6264
A
D
OE
R1
WE CS2
CS1
0000
1FFF H
2000 H
zrcadlení
EPROM
7FFF H
8000 H
9FFF H
zrcadlení
RAM
C000 H
FFFF H
EPROM
(EPROM)
(EPROM)
(EPROM)
RAM
(RAM)
volný
prostor
25
Obvod typu „latch“ typu ´573
Obvod 74HCT573 (LVC573,… a další)
Latch- záchytný registr, LE – latch enable
LE = H sleduje, LE = L „drží stav“
/OE Output Enable- ovládání výstupního
třístavového budiče
/OE = L výstup aktivní ( „aktivní v nule“)
/OE =H výstup neaktivní, vysoká impedance
Pro kombinaci LE´= H, /OE = L je průchozí
D- datový vstup, Q - výstup
´573- Funkční diagram
´573- Logický diagram
´573- Logický
symbol
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
26
Obvod typu D ´574
Obvod 74HCT574 (LVC573,… a další)
D klopný obvod ( positive edge trigger, tri state)
CP = náběžná hrana- zaznamenání
/OE Output Enable- ovládání výstupního
třístavového budiče
/OE = L výstup aktivní ( „aktivní v nule“)
/OE =H výstup neaktivní, vysoká impedance
D- datový vstup, Q - výstup
´574- Funkční diagram
´574- Logický diagram
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
27
Dekódování adresy
Dekódování adres- dekodér adres 1 z 8, komparátor, programovatelná logika
/ AS address select výběr adresy o obvodu
dekodér 1 z 8, typu 74 HC138, 74HCT 138 , vybraný výstup Ox má úroveň L
/AS0 výběr pro A15 =0, A14 = 0, A13 = 0 adr. 0000 h - 1FFF h
/AS1 výběr pro A15 =0, A14 = 0, A13 = 1 adr. 2000 h - 3FFF h
vstupy . C - MSB, A - LSB,
74LS 688
74LS138
A13
A14
A15
A O0
B
C
G1 O7
G2
D
G3
A15
AS0
A8
+ 5V
P7
P0
K
AS
P=Q
Q7
AS7
20 kΩ
S7
+ 5V
Q0
G
/G1, /G2, G3 povolovací vstupy- nutná podmínka aktivace Ox do L
Možnost využití vstupů /G1, /G2, G3 pro dekódování adresy - 6 bitů
Komparátor- jediný výstup, možnost měnit adresu podle vstupu
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
28
Výstupní brána
Základní atribut výstupní brány - paměť (registr)
zápis úrovní nebo hranou
paměťově mapovaná výstupní brána - zápis do prostoru paměti
obvykle není úplně dekódovaná adresa, zrcadlení výst. brány
Výst. brány jiné - čítač - přednastavovací vstupy čítače,
paralelní vstup do posuvného registru ( typu paralelně - sériový)
D7 - D0
MW
1
Z
74HCT573
D Q
R1 výst.
C OC
AS
výběr adresy z dek. adr.
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
29
Vstupní brána
Základní atribut vstupní brány - třístavový budič sběrnice
vstupní brána nemusí mít paměť
čtení úrovní
paměťově mapovaná vstupní brána - čtení z prostoru paměti
obvykle není úplně dekódovaná adresa, zrcadlení vstupní brány
D7 - D0
D7 - D 0
74HCT573
Q
Q
AS
MR
1
V
D
R2
vstup
OC C
+ 5V
74HCT574
AS
1
V
D
R2
OC C
vstup
strobe
MR
Strobovaná vstupní brána, vyrovnávací paměť - registr, zápis náběž. hranou
do 74 HCT 574 strobe
okamžiky zápisu dat do registru a čtení dat na sběrnici mohou být jiné
Ekvidistatntní vzorkování log. signálů - řízení čítačem- časovačem
čtení do procesoru - ve volném čase
využití také u převodníků A/D
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
30
Kombinovaná vstupní a výstupní brána
Vstupní a výstupní brána na stejné adrese
rozlišení zápis / MW ,nebo čtení / MR
Kombinovaná vstupně výstupní brána- vstupy a výstupy spolu spojeny
Pro vstup musí výstup být ve třetím stavu (obvykle u jednočip. mikrop)
Nebo výstupní brána typu otevřený kolektor spojená se vstupní branoujako u AT89S8252, otevřený kolektor
STM32 konfigurace pinů - výst, brána, vstupní brána , otevřený kolektor
MW
MW
74HCT573
D Q
R1 výst.
C OC
Z
1
D7 - D0
Z
1
D7 - D0
74HCT573
74HCT573
AS
MR
74HCT573
D Q
R1 výst.
C OC
Q
1
V
D
R2
vstup
OC C
+ 5V
AS
MR
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
Q
1
V
D
R2
vstup
OC C
+ 5V
31
Připojení brány do prostoru C000h - DFFFh
A
D
R
adr.
A15,14, 13 poč. adr.
000
001
010
011
100
101
110
111
O0
O1
O2
O3
O4
O5
O6
O7
data
MPR
říd.
0000h
2000h
4000h
6000h
8000 h
A000h
C000h
E000h
A 13
A 14
A 15
A
74HCT573
C
G1
G2
G3
MW
O0
B
VÝSTUP
O7
D
O6
D
1
C
Q
OC
+ 5V
74HCT573
MR
VSTUP
Q
1
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
OC
D
C
+5 V
32
Připojení programovatelné brány do I / O prostoru
Programovatelný řadič, vstupně výstupní brána
datové vstupy na dat. sběrnici
A D R A -A
15
0
D7 - D0
MPR
říd. sig.
Např. mikroprocesory (X86), některé
DSP, další prostor pro I/O, jiné řídicí
signály
A7 - A2
bázová
V/V adr.
/ IOR input read
/ IOW output write
Pro I/O operace – aktivace adresy pouze
na dolních 8 ( 12, 16 bitech) adresy
A1 - A0
D7 - D0
IOR
IOW
RESET
74LS688
P
K
Q
P=Q
8255
A PPI
D
RD PA
WR
PB
RST
CS
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
AS
PC
33
Příklad zapojení mikropočítače s CPU řady 51
U1
8031
2x 33p
U4
EA/VP
XI1
Y1
C2
XO2
C1
RESET
VCC
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
22u/16V
R1
1k
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
D1
D2
D3
D4
D5
D6
D7
D8
A8
A9
A10
A11
A12
A13
A14
A15
P2.0
P2.1
P2.2
P2.3
P2.4
P2.5
P2.6
P2.7
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
T L1
C3
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
C
OC
74HCT 573
P3.7/RD
P3.6/WR
PSEN
ALE/P
P3.1/TXD
P3.0/RXD
U5
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A14
A15
A15
U8A
U7A
A0
A1
A2
A3
A4
A5
A6
A7
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
U7B
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
D0
D1
D2
D3
D4
D5
D6
D7
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
CE
OE
WE
62C256
U6
VCC
4x 22u/16V
C6
C4
U9
U+
UP1
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
C1+
C1C2+
C7
C2C5
T 1OUT
T 2OUT
R1IN
R2IN
MAX232
T 1IN
T 2IN
A15
R1OUT
R2OUT
VCC
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
O0
O1
O2
O3
O4
O5
O6
O7
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
CE
OE
PGM
VPP
2764
A3B38MMP 2015, J. Fischer, kat. měření, ČVUT - FEL, Praha
34
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement