F4: Schaltungen mit MOS-Transistoren und Operationsverst rkern

F4: Schaltungen mit MOS-Transistoren und Operationsverst rkern
Elektronik I, Foliensatz 4
1.5 Schaltungen mit
MOS-Transistoren und 1.6
Schaltungen mit
Operationsverstärkern
G. Kemnitz
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
1/94
1. MOS-Transistoren
1.1
1.2
1.3
1.4
1.5
MOS-Transistoren
Verstärker
Schaltbetrieb
CMOS-Gatter
Speicherzellen
Aufgaben
2.1
2.2
2.3
2.4
2.5
Operationsverstärker
Verstärker
Rechenelemente
Komparator
Digital-Analog-Umsetzer
Analog-Digital-Umsetzer
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
2/94
1. MOS-Transistoren
G. Kemnitz
MOS-Transistoren
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
2/94
1. MOS-Transistoren
Funktionsprinzip
Über der Halbleiteroberäche bendet sich, isoliert durch
eine dünne Oxidschicht, die Steuerelektrode, das Gate.
Die Gate-Kanal-Spannung steuert die Dichte der
beweglichen Ladungsträger (Elektronen oder Löcher) und
damit den Leitwert im Kanal.
n ∼ GK
Gate
Leiter, Polysilizium
Isolator, Siliziumoxid
Kanal mit einer steuerbaren
Dichte beweglicher Elektronen
gesperrter pn-Übergang
Halbleiter mit beweglichen
Löchern
G. Kemnitz
·
UGK
p
Bulk
n ∼ UGK
Uth
UGK
UGK
n
Institut für Informatik, Technische Universität Clausthal
Uth
UGK
Einschaltspannung
Gate-Kanal-Spannung
Kanalleitwert
Dichte der beweglichen
Elektronen
8. Dezember 2014
3/94
1. MOS-Transistoren
Aufbau und Anschlüsse
NMOS-Transistor
S
G
D
B
PMOS-Transistor
S
G
D
B
n
p
n
n-Kanal
p
p
p-Kanal
D
D
ID ≥ 0
UGD
G. Kemnitz
USB > −UF
UGS
UDB < UF
B
IG = 0
G
UDS
USB < UF
UGS
S
·
ID ≤ 0
UGD
UDB > −UF
B
IG = 0
G
n
Institut für Informatik, Technische Universität Clausthal
UDS
S
8. Dezember 2014
4/94
1. MOS-Transistoren
Bezeichnung der Anschlüsse, Spannungen etc.
G
S
D
B
n
Gate (Steueranschluss)
Source (Zufluss des Kanals)
Drain (Abfluss des Kanals)
Bulk / Substrat
n-leitfähiges Gebiet
(bewegliche Elektronen)
p p-leitfähiges Gebiet
(bewegliche Löcher)
G. Kemnitz
·
UGS
UGD
UDS
USB
UDB
UF
ID
IG
Gate-Source-Spannung
Gate-Drain-Spannung
Drain-Source-Spannung
Source-Bulk-Spannung
Drain-Bulk-Spannung
Flussspannung des pn-Übergangs
Drainstrom
Gatestrom (praktisch null)
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
5/94
1. MOS-Transistoren
Arbeitsbereiche: Sperrbereich
UGS < Uth
B
G
S
n
UGD < Uth
D
n
p
kein Kanal
gesperrte pn-Übergänge
Der gesamte Kanal ist ausgeschaltet:
NMOS: UGS < Uth und UGD < Uth
PMOS: UGS > Uth und UGD > Uth
(Uth Einschaltspannung). Der Drainstrom ist Null.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
6/94
1. MOS-Transistoren
aktiver Bereich
UGS > Uth
NMOS: UGS > Uth und
UGD > Uth
PMOS: UGS < Uth und
UGD < Uth
B
n
ID
UDS
D
n
p
leitender Kanal vom
Source bis zum Drain
Wenn das Potenzial entlang des
Kanals konstant ist (UDS → 0):
GKanal =
G
S
UGD > Uth
= K · (UGS − Uth )
Sonst, wenn im Kanal Strom ieÿt (für NMOS-Transistoren
UDS > 0 und für PMOS-Transistoren UDS < 0:
ID = K · (UGS − Uth ) · UDS −
2
UDS
2
(K Steilheit, Uth Einschaltspannung, beide für selbstsperrende NMOS-Transistoren positiv und für selbstsperrende
PMOS-Transistoren negativ).
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
7/94
1. MOS-Transistoren
Einschnürbereich
UDS > UGS − Uth
NMOS: UGS > Uth und
UGD < Uth
PMOS: UGS < Uth und
UGD > Uth
UGS > Uth
B
G
S
n
p
D
n
UGD − Uth
Für UDS > UGS − Uth nehmen
Einschnürpunkt, über dem
Ladungsdichte, Feldstärke und
der Rest von UDS abfällt
Strom im leitfähigen Teil des
Kanal gegenüber UDS = UGS − Uth nicht weiter zu. Die
hinzukommende Spannung fällt über dem Einschnürpunkt ab.
Verhalten einer gesteuerten Stromquelle:
ID = K ·
(UGS − Uth )2
2
(K Steilheit, Uth Einschaltspannung).
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
8/94
1. MOS-Transistoren
G. Kemnitz
1. Verstärker
Verstärker
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
9/94
1. MOS-Transistoren
1. Verstärker
Einfacher Verstärker
UV
RD
Ua
Tafel
Einschnürbereich
Sperrbereich
Ua
ID
Ue
UV
aktiver Bereich
0
0
Uth
Ue
UV
RD
0
ID =
Ue
G. Kemnitz
·
Ue < Uth
K
2
· (Ue − Uth )2
K · (Ue − Uth ) · Ua −
Ua2
2
Ua > (Ue − Uth )
Institut für Informatik, Technische Universität Clausthal
Ua
sonst
8. Dezember 2014
10/94
1. MOS-Transistoren
1. Verstärker
Übertragungsfunktion und Verstärkung
Verstärker nutzen hauptsächlich den Einschnürbereich.
Voraussetzungen für den Einschnürbereich:
Eingangsspannung:
Ue > Uth
Ausgangsspannung:
Übertragungsfunktion:
Verstärkung:
G. Kemnitz
Ua = UV −
vU =
·
Ua > Ue − Uth
K · RDS
· (Ue − Uth )2
2
dUa
= −K · RDS · (Ue − Uth )
dUe
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
11/94
1. MOS-Transistoren
1. Verstärker
Linearisierung
UV
UV
RD
Ua
Ue
Sperrbereich URS
Ua
ID
Einschnürbereich
UGS − Uth
0
RS
0
aktiver B.
Uth
Ue
UV
RD
0
Ue
G. Kemnitz
UGS
URS
·
ID =
RS
UGS < Uth
UDS >
·
(UGS − Uth )2
(UGS − Uth )
U2
K · (UGS − Uth ) · UDS − 2DS
sonst
K
2
Institut für Informatik, Technische Universität Clausthal
Ua
8. Dezember 2014
12/94
1. MOS-Transistoren
1. Verstärker
Betrieb im Einschnürbereich
Ue
UGS
Ue
= UGS + URS
s
r
2 · ID
2 · (UV − Ua )
=
+ Uth =
+ Uth
K
K · RD
s
2 · (UV − Ua )
RS
=
+ Uth +
· (UV − Ua )
K · RD
RD
Kehrwert der Verstärkung:
d Ue
1
RS
1
=
=−
−
·
d Ua
vu
RD
K · RD
für
1
RS ·
K
G. Kemnitz
·
s
K · RD
2 · (UV − Ua )
s
K · RD
2 · (UV − Ua )
⇒ vu ≈ −
Institut für Informatik, Technische Universität Clausthal
RD
RS
8. Dezember 2014
13/94
1. MOS-Transistoren
1. Verstärker
Linearisierung graphisch
praktisch immer
Einschnürbereich
UGS − Uth → 0
UV
RD
UV
Ue
Sperrbereich URS
Ua
ID
Ua
RS
0
0
Uth
aktiver B.
Ue
Für UGS URS gilt:
G. Kemnitz
·
Ue
≈
Ua
=
vu
=
URS + Uth
RD
RD
UV −
· URS ≈ UV −
· (Ue − Uth )
RS
RS
d Ua
RD
≈−
d Ue
RS
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
14/94
1. MOS-Transistoren
G. Kemnitz
2. Schaltbetrieb
Schaltbetrieb
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
15/94
1. MOS-Transistoren
2. Schaltbetrieb
Low-Side-Schalter
Schalten des Minusanschlusses
Source ist der Bezugspunkt (Masse)
Fall 1: Transistor sperrt (x = 0; UGS < Uth )
G. Kemnitz
Schaltung
UV1
DIS
x
Ux0
·
Ersatzschaltung für x = 0
UV2
RL
G
URL
UV2
RL
URL = 0
D
S
Ux0.max < Uth.min
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
16/94
1. MOS-Transistoren
2. Schaltbetrieb
Fall 2: Transistor eingeschaltet (x = 1; UGS Uth )
Schaltung
UV1
UV2
RL
DIS
x
Ux1
Ersatzschaltung für x = 1
G
URL
RL
D
Ux1 ≫ Uth
S
∗
Tafel
UV2
URL =
RDS =
RL
RL +RDS
· UV2
1
K·(Ux1 −Uth )
≪ RL ∗
Gültigkeitsvoraussetzung für das Berechnungsmodell
2 UDS
ID = K · (Ux1 − Uth ) · UDS −
≈ K · (Ux1 − Uth ) · UDS
2
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
17/94
1. MOS-Transistoren
2. Schaltbetrieb
Leistungsumsatz
ID =
UV2
RL + RDS
Umgesetzte Leistungen:
PRL =
2
RL · UV2
(RL + RDS )2
PTr =
2
RDS · UV2
(RL + RDS )2
PRL : Leistungsumsatz im Lastwiderstand
PTr : Leistungsumsatz im Transistor
RDS
· PRL
PTr =
RL
Wegen RDS RL sehr günstiges Verhältnis.
⇒ Steuerung von Lasten bis zu mehreren hundert Watt.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
18/94
1. MOS-Transistoren
2. Schaltbetrieb
Beispiele für Low-Side-Schalter
Typ
IRFD014
RFD14N05L
BUK10050GL(1)
RDS (UGS )
200 mΩ
(10 V)
100 mΩ
(5 V)
125 mΩ
(5 V)
Uth
IDmax
2 . . . 4 V 1,2 A
1...2V
14 A
1 . . . 2 V 13,5 A
UDSmax
60 V
Pmax
1,3 W
50 V
48 W
50 V
40 W
mit integrierten Schutzfunktionen gegen zu hohe Bauteiltemperaturen und Ströme; RDS Drain-Source-Widerstand; UGS Gate-SourceSpannung; Uth Einschaltspannung; IDmax max. zulässiger DrainStrom; UDSmax max. zulässige Drain-Source-Spannung; Pmax max.
zulässige Verlustleistung. Die Steilheit ergibt sich aus RDS und der
zugehörigen Gate-Source-Spannung:
1
K=
RDS · (UGS − Uth )
(1)
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
19/94
1. MOS-Transistoren
2. Schaltbetrieb
High-Side-Schalter
Ein High-Side-Schalter schaltet die Verbindung zwischen dem
Ausgabeelement und dem positiven Versorgungsanschluss:
PMOS-Transistor mit dem Bezugspunkt/Source an +UV
digitale Schaltkreis haben neg. Versorgungsanschluss als
Bezugspunkt
zweiter Transistor zur Änderung des Bezugspotentials
Schaltung
UV1
R1
DIS
T1
x
Ux0
G. Kemnitz
·
Ersatzschaltung für x = 0
UV2
UV2
UGS2 S
D T2 D
RL
S
R1
|UGS2 | = 0 < |Uth2 |
RL
Ux0.max < Uth1.min
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
20/94
1. MOS-Transistoren
2. Schaltbetrieb
Ersatzschaltung für Last ein
Schaltung
UV1
R1
DIS
T1
x
Ux1
G. Kemnitz
·
Ersatzschaltung für x = 1
UV2
UV2
UGS2 S
D T2 D
RL
S
R1
UGS2 ≈ −UV2
RDS1 ≪ R1
Ux1 ≫ Uth1
Institut für Informatik, Technische Universität Clausthal
RL
RDS2 ≪ RL
≈ UV2
8. Dezember 2014
21/94
1. MOS-Transistoren
2. Schaltbetrieb
Beispiele für High-Side-Schalter
Typ
IRFD9024
IPS5451(1,2)
IRFD9640
G. Kemnitz
(1)
(2)
(3)
·
RDS (UGS )
260 mΩ
(−10 V)
20 . . . 30 mΩ
500 mΩ
(−10 V)
Uth
IDmax
−2 . . . 4 V −1,1 A
UDSmax
−60 V
Pmax
1,3 W
−14 A
−11 A
−50 V
−200 V
(3)
−2 . . . 4 V
50 W
Mit integrierten Schutzfunktionen gegen zu hohe
Bauteiltemperaturen und Ströme.
Mit der Schaltung zur Transformation digitaler
Steuerspannungen mit negativem Bezugspunkt in
die Steuerspannungen für den Schalttransistor.
Die Leistung ergibt sich aus der Abschalttemperatur
und hängt von der Kühlung ab.
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
22/94
1. MOS-Transistoren
2. Schaltbetrieb
PMOS-Transistoren haben bei gleicher Geometrie etwa den
doppelten Einschaltwiderstand. Grund: geringere Beweglichkeit1
der Löcher im p-Kanal im Vergleich zu den Elektronen im
n-Kanal.
1
Beweglichkeit ist das Verhältnis aus Geschwindigkeit und Feldstärke der
beweglichen Ladungsträger.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
23/94
1. MOS-Transistoren
2. Schaltbetrieb
H-Brücke
G. Kemnitz
UV1
UV2
x1
x3
DIS
x4
x2
·
HSS1
HSS2
URL
LSS1
RL
Institut für Informatik, Technische Universität Clausthal
LSS2
8. Dezember 2014
24/94
1. MOS-Transistoren
2. Schaltbetrieb
Betriebsarten
UV2
UV2
x1 = 1
x3 = 0
x4 = 1
x2 = 0
G. Kemnitz
HSS1
HSS2
x1 = 0
x3 = 1
HSS1
−UV
UV
LSS1
RL
LSS2
x4 = 0
x2 = 1
HSS2
LSS1
RL
LSS2
URL = 0
URL = 0
·
x4 = 1
x2 = 1
LSS1
Institut für Informatik, Technische Universität Clausthal
RL
LSS2
8. Dezember 2014
25/94
1. MOS-Transistoren
2. Schaltbetrieb
Stufenlose Leistungssteuerung konventionell
PRL
URL
ID
UDS
PTr
UV
RL
URL
ID
UDS
URL
PRL =
G. Kemnitz
·
(URL )2
RL
PTr =
(UV −URL )·URL
RL
Institut für Informatik, Technische Universität Clausthal
PTr.max =
2
UV
4·RL
8. Dezember 2014
26/94
1. MOS-Transistoren
2. Schaltbetrieb
Pulsweitenmodulation
UV1
DIS
UV2
RL
URL
x
1
0
URL
UV2
x
0
tein
t
TP
Die Ausgabeleistung ist proportional zur relativen Pulsweite:
ηT =
tein
TP
Die im Mittel im Transistor umgesetzte Leistung:
G. Kemnitz
PTr =
·
RDS
· PRL
RL
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
27/94
1. MOS-Transistoren
G. Kemnitz
3. CMOS-Gatter
CMOS-Gatter
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
28/94
1. MOS-Transistoren
3. CMOS-Gatter
Allgemeiner Aufbau
UV
fp (x)
x = (. . . , x1 , x0 )
y
fn (x)
y
fn (x) fp (x)
0
0
1
1
0
1
0
1
hochohmig/inaktiv
1
0
verboten
y = 0: Verbindung über NMOS-Transistoren mit ⊥
0 Zweipol gesperrt
fn (x) =
1 Zweipol leitend
y = 1: Verbindung über PMOS-Transistoren mit UV
0 Zweipol gesperrt
fp (x) =
1 Zweipol leitend
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
29/94
1. MOS-Transistoren
3. CMOS-Gatter
CMOS-Inverter
Schaltsymbol
x
y
Transistorschaltung
UV
x
Ux
y
Uy
x = 0: NMOS-Transistor aus, PMOS-Transistor ein, y = 1
x = 1: NMOS-Transistor ein, PMOS-Transistor aus, y = 0
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
30/94
1. MOS-Transistoren
3. CMOS-Gatter
FCMOS-Gatter
UV
fp (x)
x = (. . . , x1 , x0 )
y
fn (x)
Komplementäre Funktionen des NMOS- und des
PMOS-Zweipols
fp (x) = f (x)
fn (x) = f (x)
Innerhalb der Zweipole:
G. Kemnitz
Reihenschaltung von Transistoren ⇒ UND (Operator ∧)
Parallelschaltung von Transistoren ⇒ ODER (Operator ∨)
PMOS-Transistoren invertieren (schalten bei xi = 0 ein)
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
31/94
1. MOS-Transistoren
3. CMOS-Gatter
Umformregeln für logische Ausdrücke
Umformungsregel
¯=x
x̄
x ∨ 1 = 1 x ∨ x̄ = 1
x ∧ 0 = 0 x ∧ x̄ = 0
x1 ∨ (x1 ∧ x2 ) = x1
x1 ∧ (x1 ∨ x2 ) = x1
x̄1 ∨ x̄2 = x1 ∧ x2
x̄1 ∧ x̄2 = x1 ∨ x2
x1 ∧ x2 = x2 ∧ x1
x1 ∨ x2 = x2 ∨ x1
(x1 ∨ x2 ) ∨ x3 = x1 ∨ (x2 ∨ x3 )
(x1 ∧ x2 ) ∧ x3 = x1 ∧ (x2 ∧ x3 )
x1 ∧ (x2 ∨ x3 ) = (x1 ∧ x2 ) ∨ (x1 ∧ x3 )
G. Kemnitz
·
Bezeichnung
doppelte Negation
Eliminationsgesetze
Absorbtionsgesetze
de morgansche Regeln
Kommutativgesetz
Assoziativgesetz
Distributivgesetz
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
32/94
1. MOS-Transistoren
3. CMOS-Gatter
Beweis durch Aufstellen der Wertetabellen
Beispiel De Morgan'sche Regeln:
x1
x2
0
0
1
1
0
1
0
1
x̄1 ∨ x̄2
1
1
1
0
x1 ∧ x2
1
1
1
0
x̄1 ∧ x̄2
1
0
0
0
x1 ∨ x2
1
0
0
0
Ohne Klammern hat UND-Vorrang vor ODER.
Der UND-Operator ∧ kann in logischen Ausdrücken
weggelassen werden:
(x1 ∧ x2 ) ∨ (x1 ∧ x3 ) = x1 x2 ∨ x1 x3
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
33/94
1. MOS-Transistoren
3. CMOS-Gatter
NAND-Gatter
G. Kemnitz
y (x) = x1 x2
fn (x) = x1 x2
fp (x) = x̄1 ∨ x̄2
UV
x1
x2
y
x1
x1
x2
&
y
x2
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
34/94
1. MOS-Transistoren
3. CMOS-Gatter
NOR-Gatter
G. Kemnitz
y (x) = x1 ∨ x2
fn (x) = x1 ∨ x2
fp (x) = x̄1 x̄2
UV
x1
x2
y
·
x1
x2
≥1
Institut für Informatik, Technische Universität Clausthal
y
8. Dezember 2014
35/94
1. MOS-Transistoren
3. CMOS-Gatter
Komplexgatter
G. Kemnitz
y (x) =
x1 x2 ∨ x3 x4
fn (x) =
x1 x2 ∨ x3 x4
fp (x) = (x̄1 ∨ x̄2 ) (x̄3 ∨ x̄4 )
UV
x1
x2
x3
x4
y
·
x1
x3
x2
x4
x1
x2
x3
x4
&
&
Institut für Informatik, Technische Universität Clausthal
≥1
y
8. Dezember 2014
36/94
1. MOS-Transistoren
3. CMOS-Gatter
Logische Ausdrücke vorher vereinfachen
Komplexe logische Zielfunktionen lassen sich oft vor der
Umsetzung in ein Gatter durch Anwendung der
Eliminationsgesetze,
Absorbtionsgesetze und
anderer Umformungsregeln vereinfachen. Beispiel:
y = (x1 x2 x3 ) ∨ x1 ∨ x2 = x1 ∨ x2
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
37/94
1. MOS-Transistoren
3. CMOS-Gatter
Übertragungsfunktion des CMOS-Inverters
x
IDN
UDS.N
Ux =
UGS.N
y
Uy
A1
A2
Uy
3
x=0
2
A3
1
0
x=1
A4
0
1
2
Ux∗
3
A5
4
Ux
A1
A2
A3
A4
A5
PMOS
IDP
Uȳ
Arbeitsbereiche
Übertragungsfunktion
5
NMOS
Schaltung
Ux − UV =
UV
Ux̄ =
UGS.P
UDS.P
S
E
E
A
A
A
A
E
E
S
(S Sperrbereich; E Einschnürbereich; A aktiver Bereich)
In einem korrekten Entwurf ist nach jedem Schaltvorgang
ein Transistorzweig gesperrt (Arbeitsbereich A1 oder A5).
Die Arbeitsbereiche A2 bis A4 sollten nur während der
Schaltvorgänge auftreten.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
38/94
1. MOS-Transistoren
Arbeitsbereich A2
> Uth.N
B
x
< Uth.N
G
S
3. CMOS-Gatter
n
< Uth.P
D
D
n
< Uth.P
G
p
S B
p
n
p
Einschnürbereich
UV
y
aktiver Bereich
Bedingung:
Uth.N < Ux < Ux∗
Ux → Uy : Lösungen der folgenden quadratischen Gleichung:
!
Uȳ2
(Ux − Uth.N )2
0 = KN ·
+ KP · (Ux̄ − Uth.P ) · Uȳ −
2
2
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
39/94
1. MOS-Transistoren
Arbeitsbereich A3
> Uth.N
B
x
< Uth.N
G
S
> Uth.P
D
n
p
3. CMOS-Gatter
D
n
G
S B
UV
p
p
Uy − UV − Uth.P n
Uy − Uth.N
Einschnürbereich
< Uth.P
y
Einschnürbereich
Für eine bestimmte Eingangsspannung Ux = Ux∗ arbeiten
beide Transistoren als gesteuerte Stromquellen, die
denselben Strom liefern.
Gleichung zur Berechnung dieser Spannung:
0 = KN ·
(Ux∗ − Uth.N )2
(UV − Ux∗ + Uth.P )2
+ KP ·
2
2
Laut Modell senkrechter Kennlinienverlauf.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
40/94
1. MOS-Transistoren
3. CMOS-Gatter
Störabstand
Signal
Störung
Uy1
S1
Ux∗
S0
Uy0
t
Ux∗ Eingangsschaltspannung zwischen null und eins
Toleranzbereich der Eingangsschaltspannung
Uy0 Ausgangsspannung für eine Null
Uy1 Ausgangsspannung für eine Eins
Störabstand: Maximale, der Eingangsspannung überlagerte
Störspannung, bei der garantiert keine Fehlfunktion auftritt:
G. Kemnitz
·
S = min (S0 , S1 ) = min (Ux∗ − Uy0 , Uy1 − Ux∗ )
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
41/94
1. MOS-Transistoren
3. CMOS-Gatter
Vergleich CMOS-Inverter und DT-Inverter
RB
D1
x
Ux
RC
D2 D3 IB
IV
UV
IV
x
Ux
y
Uy
DT-Inverter
Ux0
Ux1
Ux∗
S
IV für x = 0
IV für x = 1
UCEX ≈ 0,2 V
UV ≈ 5 V
UCEX + UF ≈ 1,4 V
≈ 1,2 V
Strom durch RB
Strom durch RC
UV
y
Uy
CMOS-Inverter
0
UV
UV /2
UV /2
0
0
(IV Versorgungsstrom, Maÿ für die Verlustleistung).
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
42/94
1. MOS-Transistoren
3. CMOS-Gatter
Warum werden heute fast nur noch CMOS-Gatter
eingesetzt?
Einfacher Entwurf.
Geringe Verlustleistung als Voraussetzung für die Integration
von Millionen von Gattern auf einem Chip.
Groÿer Störabstand.
Frühere Gatterschaltungen, insbesondere solche mit
Bipolartransistoren sind aus fast allen Anwendungen verdrängt,
auch die behandelten DT-Gatter und ihre Weiterentwicklungen,
die TTL-Gatter (TTL Transistor Transistor Logic),
STTL-Gatter (Schottky-TTL-Gatter) etc.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
43/94
1. MOS-Transistoren
3. CMOS-Gatter
Transfergatter
Nachbildung eines Schalters, der sowohl eine Null als auch eine
Eins an seinen Ausgang weiterleitet:
Parallelschaltung eines NMOS- und eines PMOS-Transistors.
Benötigt das direkte und das negierte Steuersignal.
Schaltung
UV
Tp
s
x
s̄
Tn
Schaltermodell
x
G. Kemnitz
y
s
·
Wertetabelle
y
Sperrbereich, wenn
Paralleltransistor ein
x Tn Tp y
S S Z
0
UV UV UV
S S Z
1
x
y
0
A S∗ 0
n+
n+
U
Uy
x
p
S∗ A 1
1
A aktiver Bereich
Kanal könnte beweglich
S Sperrbereich
Elektronen aufnehmen,
Z hochohmig
ist aber beidseitig
∗
S Sperrbereich, wenn
eingeschnürt
Paralleltransistor ein
s
0
0
1
1
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
44/94
1. MOS-Transistoren
3. CMOS-Gatter
Umschalter aus zwei Transfergattern
Schaltung
UV
x1
s̄
y
x2
s
Schaltermodell
s
x1
y
x2
s x2 x1
y
0 - 0
0
0 - 1
1
1 0 0
1 1 1
Schaltzeichen
x1
x2
0
1
y
s
(- logischer Wert ohne Einuss, don't care)
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
45/94
1. MOS-Transistoren
3. CMOS-Gatter
Transfergatter als Analogschalter
Der Drain-Source-Widerstand ist von der Ein- und
Ausgangsspannung abhängig.
Zur Vermeidung nichtlinearer Spannungsabfälle benötigt die
Schaltung hinter einem Transfergatter einen hohen
Eingangswiderstand.
Transfergatter
als Analogschalter
Ie ≈ 0
x1
x2
s
G. Kemnitz
nachfolgender
Verstärker
RTG
Ue
Re ≫ RTG
URTG ≈ 0
·
Institut für Informatik, Technische Universität Clausthal
vu · Ue
8. Dezember 2014
46/94
1. MOS-Transistoren
G. Kemnitz
4. Speicherzellen
Speicherzellen
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
47/94
1. MOS-Transistoren
4. Speicherzellen
RS-Flipop
x1
x2
≥1
ȳ
≥1
y
Betriebsart
x1
x2
y
ȳ
Setzen
Rücksetzen
Speichern
Vermeiden
1
0
0
1
0
1
0
1
1
0
y∗
0
0
1
ȳ ∗
0
y ∗ , ȳ ∗ – Beibehaltung des bisherigen Wertes
x1 = x2 = 1 ist zu vermeiden, weil bei zeitgleicher Änderung
von x1 und x2 von eins nach null der Folgezustand
unbestimmt ist.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
48/94
1. MOS-Transistoren
4. Speicherzellen
D-Flipop
störsichere Alternative
a) Schaltung
0
1
x
s
G. Kemnitz
·
b) Speichern: s = 0
y
ȳ
y
ȳ
c) Datenübernahme: s = 1
x
y
ȳ
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
49/94
1. MOS-Transistoren
G. Kemnitz
5. Aufgaben
Aufgaben
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
50/94
1. MOS-Transistoren
MOS-Verstärker
5. Aufgaben
UV
RD
ID
Ue
Ua =
UV
2
UV = 5 V
RD = 1 kΩ
K = 20VmA
2
Uth = 1 V
Gesucht sind:
Übertragungsfunktion mit dem Transistor im Einschnürbereich?
Ein- und Ausgangsspannungsbereich, in dem der Transistor
im Einschnürbereich arbeitet?
Ue für Ua = U2V ?
Spannungsverstärkung vU = dd UUae bei dieser
Eingangsspannung?
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
51/94
1. MOS-Transistoren
5. Aufgaben
Stromspiegel
Ie
Ue
Ia
T1
T2
T1
1V
Einschaltspannung (Uth ):
5 mA/V2
Steilheit K:
T2
1V
10 mA/V2
Wie bildet sich in der Schaltung
der Eingangsstrom Ie auf die Eingangsspannung Ue
bei eingeschnürtem Transistor T2 die Eingangsspannung Ue
auf den Ausgangsstrom Ia und
der Eingangsstrom Ie bei eingeschnürtem Transistor T2 auf
den Ausgangsstrom Ia ab?
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
52/94
1. MOS-Transistoren
5. Aufgaben
Stufenlose Leistungssteuerung durch
Pulsweitenmodulation
UV
RL
x
1
2
3
Ux
RL = 10 Ω
K = 1 VA2
Uth = 1 V
UV = 10 V
Ux1 = 5 V
Ux0 = 0 V
Wie groÿ ist der Einschaltwiderstand RDS des
MOS-Transistors?
Welche relative Pulsweite η ist erforderlich, damit im
Ausgabewiderstand eine Leistung von PA.soll = 3 W
umgesetzt wird?
Welche Leistung wird dabei im Transistor umgesetzt?
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
53/94
1. MOS-Transistoren
5. Aufgaben
FCMOS-Gatter
Entwerfen Sie je ein FCMOS-Gatter
1 mit der Funktion:
y = ((x1 ∧ x2 ) ∨ x3 ) ∧ (x4 ∨ x5 )
2
mit der Funktion:
y = x̄1 ∨ x̄2 ∨ (x1 ∨ (x2 ∧ x3 ))
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
54/94
1. MOS-Transistoren
G. Kemnitz
6. Geometrischer Entwurf
Geometrischer Entwurf
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
55/94
1. MOS-Transistoren
6. Geometrischer Entwurf
3D-Ansicht eines NMOS- und eines
PMOS-Transistor
B
NMOS-Transistor
S G D
n+
p+
n+
p+
p
G. Kemnitz
S
p+
n+
n
NMOS-Transistor
B
PMOS-Transistor
G S
B
D
D
a)
S
Gate
Source
Drain
Bulk
p-Substrat
PMOS-Transistor
D
G
S
D
B
n-Wanne
B
p stark dotiert (p+)
n stark dotiert (n+)
G
Polysilizium (Gate)
b)
·
Institut für Informatik, Technische Universität Clausthal
Isolator (SiO2 )
8. Dezember 2014
56/94
1. MOS-Transistoren
6. Geometrischer Entwurf
Geometrischer Entwurf eines Inverters
UV
G2
x
y
x
G1
G2
y
G1
G. Kemnitz
UV
·
Institut für Informatik, Technische Universität Clausthal
n-Wanne
p+ -Gebiet
n+ -Gebiet
Polysilizium-Streifen
Metallleiterbahn
Durchkontaktierung
8. Dezember 2014
57/94
1. MOS-Transistoren
6. Geometrischer Entwurf
Geometrischer Entwurf eines Komplexgatters
G. Kemnitz
x1
x2
x3
x4
x5
UV
UV
x1
y
x2
x3
x4
x5
y
x2
x4
x3
x5
x1
n-Gebiet
p-Gebiet
·
Polysilizium
Metall
Durchkontaktierung
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
58/94
2. Operationsverstärker
G. Kemnitz
Operationsverstärker
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
59/94
2. Operationsverstärker
Symbol
Schaltsymbol und Anschlüsse
vU · Ue
In
U+
U−
Ua
Ra
Re
UDiff
Kennlinie
+UV
Ip +
−
−UV
Ua.max ≈ +UV
Ia
Ua
UDiff
Ua.min ≈ −UV
UOff = UDiff |Ua =0 Offset-Spannung
Wichtige Kenngröÿen:
Spannungsverstärkung
Eingangswiderstand
Ausgangswiderstand
Oset-Spannung
G. Kemnitz
·
a
v0 = ddUUDiff
d UDiff
Re = Ip −In
d 2
Ra = dd UIaa
Uoff = UDiff |Ua =0
Institut für Informatik, Technische Universität Clausthal
ideal
real
∞
∞
104 . . . 106
1 MΩ . . . 1 TΩ
0
0
2 Ω . . . 100Ω
10 mV
8. Dezember 2014
60/94
2. Operationsverstärker
Ein Operationsverstärker hat in der Regel nicht den auf der Folie
eingezeichneten Masseanschluss. Wird der nicht gebraucht?
Die Streuung der Eingangs-Oset-Spannung mal v0 ist oft
gröÿer als der Ausgangsspannungsbereich. Unbeschaltet nur
als Schwellwertschalter nutzbar:
Ua


UDiff < Uoff.min
Ua.min
Ua = Ua.max
UDiff > Uoff.max


unbestimmt sonst
Ua.max
UDiff
Ua.min
Uoff.min
Uoff.max
Der Betrieb als Verstärker verlangt eine Rückkopplung, d.h.
eine Subtraktion eines Teils von Ua von UDiff , z.B.:
Ua = v0 · (Ue + Uoff − Ua )
v0
Ua = 1+v
· Ue + Uoff
0
Ue
Ua
Der Bezugspunkt für Ua ist hier gleich dem Bezugspunkt von
Ue . Für beide Anwendungen braucht der
Operationsverstärker den Masseanschluss nicht.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
61/94
2. Operationsverstärker
G. Kemnitz
1. Verstärker
Verstärker
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
62/94
2. Operationsverstärker
1. Verstärker
Nichtinvertierender Verstärker
Ip = 0
Ersatzschaltung
R2
U =0
Ua
In = 0
Ue
R1
UR1 =
R1
R1 +R2
· Ua
Tafel
Ua
Ue
Ua =
R1 +R2
R1
· Ue
U+ = Ue
U− =
Ua =
G. Kemnitz
·
R1
· Ua
R1 + R2
lim v0 · (U+ − U− )
v0 →∞
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
63/94
2. Operationsverstärker
1. Verstärker
Verkürzter Rechenweg
Die Rückkopplung
(Ua ↑7→ UDiff ↓) ∧ (Ua ↓7→ UDiff ↑)
regelt die Eingangsspannungsdierenz gegen Null:
UDiff = U+ − U− → 0
Aus
U+ = Ue
U− =
R1
· Ua
R1 + R2
ist die Übertragungsfunktion fast ablesbar.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
64/94
2. Operationsverstärker
1. Verstärker
Generelles Problem
Eine Rückkopplung führt zu einem Regelkreise und ein
falsch dimensionierter Regelkreis kann schwingen:
∆Ue
t
Ausgleich einer Regelabweichung in
in einem stabilen System
instabiles System
Die heutigen Operationsverstärker haben nur noch eine
geringe Schwingungsneigung.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
65/94
2. Operationsverstärker
1. Verstärker
Invertierender Verstärker
Ue
I1 K I2
R1
Ua
Ersatzschaltung
R2
Ue
In = 0
Ue
UDiff = 0
Ua
Ua
R1
R2
· Ue
Ua = − R
1
K : I1 + I2 = 0
Ue
Ua
+
=0
R1 R2
Ua = −
G. Kemnitz
·
R2
· Ue
R1
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
66/94
2. Operationsverstärker
G. Kemnitz
2. Rechenelemente
Rechenelemente
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
67/94
2. Operationsverstärker
2. Rechenelemente
Summationsverstärker (Addition)
Re1 Ie1
K I2
Ue1
R2
Re1
Ue1
Re2 Ie2
Ue2
I=0
U =0
Re2
Ua
Ue2
Ua
Ua = −
P2
R2
i=1 Re.i
· Ue.i
K : Ie1 + Ie2 + I2 = 0
Ue1
Ue2
Ua
+
+
=0
Re1 Re2 R2
R2
R2
Ua = −
· Ue1 +
· Ue2
Re1
Re2
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
68/94
2. Operationsverstärker
2. Rechenelemente
Subtraktion mit Summationsverstärkern
x1
a
x2
x3
b
G. Kemnitz
·
−(x1 + x2 )
−(a + b)
a
b
−(a + b)
y = −(−(x1 + x2 ) + x3 )
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
69/94
2. Operationsverstärker
2. Rechenelemente
Dierenzverstärker
Der invertierende Eingang wird zusätzlich zur Rückkopplung
benötigt.
R1
Ue2
R2
In = 0
UDiff = 0 Ip = 0
Ue1
Ua
Tafel
R1
· (Ua − Ue2 )
R1 + R2
R1 + R2
=
· Ue2 + Ua − Ue2
R1
U+ = Ue1 ; U− = Ue2 +
R1 + R2
· Ue1
R1
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
70/94
2. Operationsverstärker
R2
·
Ua =
R1
R1 + R2
· Ue1 − Ue2
R2
⇒ Spannungsteiler für U+ :
G. Kemnitz
U+ =
·
2. Rechenelemente
R2
· Ue1
R1 + R2
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
71/94
2. Operationsverstärker
2. Rechenelemente
Dierenzverstärker komplett
G. Kemnitz
R1
R2
Ue2
UDiff = 0
Ua
Ue1
R1
Ersatzschaltung
R1
R2
R2
R1
R2
Ue2
Ue1
Ua
Ua =
·
R2
R1
· (Ue1 − Ue2 )
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
72/94
2. Operationsverstärker
G. Kemnitz
3. Komparator
Komparator
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
73/94
2. Operationsverstärker
3. Komparator
Soll-Funktion und Realisierung
Abbildung einer stetigen Gröÿe auf eine zweiwertige Gröÿe:
0 wenn Ue < Utrig
f (Ue ) =
(1)
1 sonst
(Utrig Schaltspannung des Komparators).
Nachbildung durch einen Operationsverstärker plus Quelle
mit der Schaltspannung:
f (Ue )
Ue
Utrig
Ua
Ersatz der Quelle durch die Versorgungsspannung und einen
Spannungsteiler.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
74/94
2. Operationsverstärker
3. Komparator
Abweichung vom Idealverhalten
G. Kemnitz
Ua1
Ua
Ue0.max
Streuung
Ue1.min
Utrig
Ue
Ua0
Ue
Ue1.min
Ue0.max
1
0
- unbestimmt
Ua
·
Institut für Informatik, Technische Universität Clausthal
t
8. Dezember 2014
75/94
2. Operationsverstärker
3. Komparator
Schwellwertschalter mit Hysterese
Einschaltschwelle > Ausschaltschwelle
Überschreiten Utrig.r ⇒ kippen in den Zustand Utrig = Utrig.f
Unterschreiten Utrig.f ⇒ kippen in den Zustand Utrig = Utrig.r
Ue
Ua
Utrig.r
Utrig.f
Ua=1
Ua=0
t
Utrig.r
Utrig.f
Ua=1
Ua=0
G. Kemnitz
·
Schaltspannung für steigende (rising) Eingangsspannungen
Schaltspannung für fallende (falling) Eingangsspannungen
große Ausgangsspannung (log. 1)
kleine Ausgangsspannung (log. 0)
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
76/94
2. Operationsverstärker
3. Komparator
Nachbildung mit einem Operationsverstärker
R2
Ua=1
e
a
Ue
Ua
R1
Utrig.r
Ua
Utrig.f
UH
Ue
Ua=0
Tafel
Utrig.r = UH +
R1
R1 +R2
· (Ua=1 − UH )
Utrig.f = UH +
R1
R1 +R2
· (Ua=0 − UH )
(UH Hilfsspannung)
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
77/94
2. Operationsverstärker
3. Komparator
Beispiel
Ua=1 = UV = 5 V
Ua=0 = 0
Utrig.r = 3 V
Utrig.f = 2 V
Bestimmung des Spannungsteilerverhältnisses
k=
R1
R1 + R2
und der Hilfsspannung UH mit folgendem Gleichungssystem:
3 V = UH + k · (5 V − UH )
2 V = UH + k · (−UH )
UH ⇒ Quotienten beider Gleichungen
3 V − UH
5 V − UH
=
2 V − UH
−UH
UH = 2,5 V
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
78/94
2. Operationsverstärker
3. Komparator
k ⇒ Dierenz beider Gleichungen:
1V = k · 5V
k = 0,2
willkürliche Festlegung: R1 = 10 kΩ
Berechnung von R2 aus
R1
⇒ R2 = 40 kΩ
R1 + R2
Transformation des Zweipols aus UH und R1 in einen
funktionsgleichen Zweipol mit UV :
G. Kemnitz
0,2 =
R1
UH = 2,5 V
I
U
2 · R1
2 · R1
U
UV = 5 V
Gesamtschaltung
·
I
Institut für Informatik, Technische Universität Clausthal
Tafel
8. Dezember 2014
79/94
2. Operationsverstärker
G. Kemnitz
4. Digital-Analog-Umsetzer
Digital-Analog-Umsetzer
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
80/94
2. Operationsverstärker
4. Digital-Analog-Umsetzer
Digital-Analog-Umsetzer (DAU)
Ausgabe eines Bitvektors als Spannung:
x = xn−1 xn−2 . . . x0 ⇒ Ua (x) =
n−1
Uref X
·
xi · 2i
2n i=0
(xi ∈ {0, 1} Binärziern; n Bitanzahl; Uref Referenzspannung.).
G. Kemnitz
Ua
Uref
15
16
14
16
13
16
3
16
2
16
1
16
0
0000 0001 0010 0011 1101 1110 1111 x
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
81/94
2. Operationsverstärker
Aufbau
4. Digital-Analog-Umsetzer
Uref
2·R
xn−1
4·R
xn−2
In−1
8·R
Ua
R
xn−3
In−2
R
In−3
K
U =0
Ua
Stromquellen mit binär abgestuften Strömen:
Ii =
Uref i−n
·2
R
Transistorschalter, die die Ströme wahlweise in den
Summationspunkt leiten oder nicht.
Summationsverstärker für die ausgewählten Ströme:
Ua = −R ·
G. Kemnitz
·
n−1
X
i=0
xi · Ii
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
82/94
2. Operationsverstärker
4. Digital-Analog-Umsetzer
Digital-Analog-Umsetzer mit R2R-Netzwerk
Die Fertigung von sehr unterschiedlichen Widerständen mit
einem exakten Widerstandsverhältnis ist schwierig.
Ein R2R-Netzwerk ist eine Spannungsteilerkette, die die
eingangsseitige Referenzspannung fortlaufend halbiert.
Die Transistorschalter an den Fuÿpunkten leiten die Ströme
bei xi = 1 zum Summationspunkt K und bei xi = 0 zum
Bezugspunkt.
R
Uref
2R
G. Kemnitz
2R
Uref
In−1 =
xn−1
R
Uref
2·R
xn−2
R
Uref
2
In−2 =
2R
Uref
22 ·R
Uref
2n−2
I1 =
2R
Uref
2n−1 ·R
x1
Institut für Informatik, Technische Universität Clausthal
I0 =
Uref
2n ·R
x0
I=
·
Uref
2n−1
2R
K
Uref
R
·
Pn−1
i=0
xi · 2i−n
8. Dezember 2014
83/94
2. Operationsverstärker
G. Kemnitz
5. Analog-Digital-Umsetzer
Analog-Digital-Umsetzer
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
84/94
2. Operationsverstärker
5. Analog-Digital-Umsetzer
Paralleler Analog-Digital-Umsetzer (ADU)
Zuordnung des Digitalwerts in einem Schritt.
Paralleler Vergleich der analogen Eingangsspannung mit 2n -1
Vergleichsspannungen. Erfordert 2n − 1 Komparatoren.
1
8
0
R
2
8
3
8
4
8
5
8
6
8
7
8
1
R
R
R
R
R
R
R
w0
w1
w2
w3
w4
w5
w6
UVgl
Uref
Uref
UMess
G. Kemnitz
Codeumsetzer
x2
·
x1
x0
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
85/94
2. Operationsverstärker
5. Analog-Digital-Umsetzer
Funktion des Codeumsetzers
G. Kemnitz
·
Komparatorausgabe
Ergebnis
w6 w5 w4 w3 w2 w1 w0
x2 x1 x0
0000000
0000001
0000011
0000111
0001111
0011111
0111111
1111111
000
001
010
011
100
101
110
111
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
86/94
2. Operationsverstärker
5. Analog-Digital-Umsetzer
Serielle Umsetzer
Ein Vergleich je Wandlerschritt:
v
UMess
UVgl
Digital-AnalogUmsetzer
v=
G. Kemnitz
·
digitale
Steuerung
xn−1 ...x0
digitale
Signale
0 wenn UMess < UVgl
1 sonst
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
87/94
2. Operationsverstärker
5. Analog-Digital-Umsetzer
Sukzessive Approximation
schnellster serieller Wandleralgorithmus
ein Vergleich je Bit
für i = n − 1 bis 0
U
UVgl
xi = 1
ja
G. Kemnitz
UMess ≥ UVgl
nein
xi = 0
UMess
1
·
2
Institut für Informatik, Technische Universität Clausthal
3
4
··· i
8. Dezember 2014
88/94
2. Operationsverstärker
G. Kemnitz
6. Aufgaben
Aufgaben
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
89/94
2. Operationsverstärker
6. Aufgaben
Entwurf von Verstärkern
Entwickeln Sie Schaltungen mit Operationsverstärkern, die das
Verhalten der nachfolgenden Ersatzschaltungen nachbilden:
1 mit den Parametern vU = −10 und RE = 10 kΩ
2 mit den Parametern vU = 3 und RE = 100 kΩ.
G. Kemnitz
Ue
·
Re
Ua = vU · Ue
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
90/94
2. Operationsverstärker
6. Aufgaben
Analyse einer OV-Schaltung
IV
RM
I2
R1
I1
R2
UV
UL
R1
R2
1
2
3
Ua
RM = 1 Ω
R1 = 10 kΩ
R2 = 100 kΩ
UV = 10 V
0 ≤ Ue+ ≤ UV
0 ≤ Ue− ≤ UV
0,1 V≤ Ua ≤ 0,9 · UV
I1 ≪ IV , I2 ≪ IV
Grundbeschaltung des Operationsverstärkers?
Zusammenhang zwischen IV und Ua ?
Gültigkeitsbereich?
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
91/94
2. Operationsverstärker
6. Aufgaben
Entwurf von Rechenelementen
Entwickeln Sie mit Hilfe von Operationsverstärkern eine
Schaltung mit der Funktion:
Ua = Ue1 + 2 · Ue2 − Ue3 − 2 · Ue4
Der Eingangswiderstand soll für jeden Eingang
Re.i =
Ue.i
= 10 kΩ
Ie.i
betragen.
Hinweis: Es werden mindesten zwei Operationsverstärker und 9
Widerstände benötigt.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
92/94
2. Operationsverstärker
6. Aufgaben
Verstärker mit umschaltbarer Verstärkung
Konstruieren Sie eine Verstärkerschaltung, deren Verstärkung mit
einem 2-Bit-Vektor in folgender Weise eingestellt werden kann:
x = (x1 x0 )
vU =
Ua
Ue
11
10
01
00
8
4
2
1
Hinweis: Es werden mindestens zwei Operationsverstärker, zwei
NMOS-Transistoren und vier Widerstände benötigt.
G. Kemnitz
·
Institut für Informatik, Technische Universität Clausthal
8. Dezember 2014
93/94
2. Operationsverstärker
6. Aufgaben
Schwellwertschalter mit Hysterese
Legen Sie für den invertierenden Komparator mit Hysterese in
der nachfolgenden Abbildung die Widerstandswerte R1 und R2 so
fest, dass der Komparator die vorgegebene Ein- und
Ausschaltschwelle besitzt.
G. Kemnitz
R4
UV = 5 V
R2
e
a
Ue
R3
·
Ua
Institut für Informatik, Technische Universität Clausthal
R3 = 10 kΩ
Uein = 1,6 V
Uaus = 1,4 V
Ua1 = UV
Ua0 = 0
8. Dezember 2014
94/94
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement