データシート 第 1章 概説 RL78/G14 特徴

データシート 第 1章 概説 RL78/G14 特徴
データシート
RL78/G14
R01DS0053JJ0100
Rev.1.00
2012.02.21
ルネサスマイクロコンピュータ
第 1章 概説
1.1
特徴
○高速 (0.03125 s:高速オンチップ・オシレータ・クロック 32 MHz 動作時 ) から超低速 (30.5 s:サブシステ
ム・クロック32.768 kHz 動作時)まで最小命令実行時間を変更可能
○汎用レジスタ:8 ビット × 32レジスタ (8ビット × 8レジスタ× 4バンク )
○ROM:16∼ 256 KB,RAM:2.5 ∼ 24 KB,データフラッシュ:4/8 KB
○高速オンチップ・オシレータ・クロック内蔵
• 64 MHz (TYP.)/48 MHz (TYP.)/32 MHz (TYP.)/24 MHz (TYP.)/16 MHz (TYP.)/12 MHz (TYP.)/8 MHz (TYP.)/
4 MHz (TYP.)/1 MHz (TYP.)から選択可能
○単電源のフラッシュ・メモリ内蔵 ( ブロック消去/ 書き込み禁止機能あり)
○セルフ・プログラミング機能対応 (ブート・スワップ/ フラッシュ・シールド・ウインドウ機能あり)
○オンチップ・デバッグ機能内蔵
○パワーオン・リセット(POR) 回路,電圧検出(LVD) 回路内蔵
○ウォッチドッグ・タイマ内蔵 (専用の低速オンチップ・オシレータ・クロックで動作可能)
○乗除積和演算命令に対応
○キー割り込み機能内蔵
○クロック出力 / ブザー出力制御回路内蔵
○10 進補正(BCD) 回路内蔵
○I/O ポート:26 ∼ 92本 (N-chオープン・ドレーン:2 ∼4本)
○タイマ ・16 ビット・タイマ:
8∼ 12 チャネル
(TAU:4∼ 8 チャネル,タイマRJ:1チャネル,タイマRD:2 チャネル,タイマ RG:1 チャネル)
・ウォッチドッグ・タイマ:
1チャネル
・リアルタイム・クロック:
1チャネル ( 補正クロック出力 )
・12 ビット・インターバル・タイマ: 1チャネル
○シリアル・インタフェース
・CSI
・UART/UART (LIN-bus対応)
・I2C/ 簡易 I2C
○異電位インタフェース:4.0∼5.5 V 動作時,2.5/3 V 動作デバイスと接続
○8/10 ビット分解能 A/Dコンバータ (VDD = EVDD = 1.6 ∼5.5 V):8∼20 チャネル
○スタンバイ機能:HALT, STOP, SNOOZEモード
○D/Aコンバータ内蔵
○コンパレータ内蔵
○DTC ( データトランスファコントローラ )内蔵
○イベントリンクコントローラ(ELC) 内蔵
○電源電圧:VDD = 1.6∼ 5.5 V
○動作周囲温度:TA = -40 ∼ +85 ℃
備考
製品により,搭載している機能が異なります。1.6 機能概要を参照してください。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 1 of 98
第 1 章 概説
RL78/G14
○ ROM,RAM容量
フラッシュ
データ・
ROM
フラッシュ
192 KB
8 KB
128 KB
RL78/G14
RAM
30 ピン
32 ピン
36 ピン
40 ピン
20 KB
—
—
—
R5F104EH
8 KB
16 KB
R5F104AG
R5F104BG
R5F104CG
R5F104EG
96 KB
8 KB
12 KB
R5F104AF
R5F104BF
R5F104CF
R5F104EF
64 KB
4 KB
5.5 KB 注 1
R5F104AE
R5F104BE
R5F104CE
R5F104EE
48 KB
4 KB
KB 注 1
R5F104AD
R5F104BD
R5F104CD
R5F104ED
32 KB
4 KB
4 KB
R5F104AC
R5F104BC
R5F104CC
R5F104EC
16 KB
4 KB
2.5 KB
R5F104AA
R5F104BA
R5F104CA
R5F104EA
フラッシュ
データ・
ROM
フラッシュ
256 KB
8 KB
192 KB
5.5
RL78/G14
RAM
44 ピン
48 ピン
52 ピン
64 ピン
24 KB 注 2
R5F104FJ
R5F104GJ
R5F104JJ
R5F104LJ
8 KB
20 KB
R5F104FH
R5F104GH
R5F104JH
R5F104LH
128 KB
8 KB
16 KB
R5F104FG
R5F104GG
R5F104JG
R5F104LG
96 KB
8 KB
12 KB
R5F104FF
R5F104GF
R5F104JF
R5F104LF
64 KB
4 KB
5.5 KB 注 1
R5F104FE
R5F104GE
R5F104JE
R5F104LE
48 KB
4 KB
5.5 KB 注 1
R5F104FD
R5F104GD
R5F104JD
R5F104LD
32 KB
4 KB
4 KB
R5F104FC
R5F104GC
R5F104JC
R5F104LC
16 KB
4 KB
2.5 KB
R5F104FA
R5F104GA
—
—
フラッシュ
データ・
ROM
フラッシュ
256 KB
8 KB
192 KB
RL78/G14
RAM
80 ピン
100 ピン
24 KB 注 2
R5F104MJ
R5F104PJ
8 KB
20 KB
R5F104MH
R5F104PH
128 KB
8 KB
16 KB
R5F104MG
R5F104PG
96 KB
8 KB
12 KB
R5F104MF
R5F104PF
注 1. セルフ・プログラミング機能およびデータ・フラッシュ機能使用時は,約 4.5 KB。
注 2. セルフ・プログラミング機能およびデータ・フラッシュ機能使用時は,約 23 KB。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 2 of 98
第 1 章 概説
RL78/G14
1.2
オーダ情報
(1/2)
ピン数
30 ピン
パッケージ
オーダ名称
30ピン・プラスチック SSOP
R5F104AAASP, R5F104ACASP, R5F104ADASP, R5F104AEASP,
(7.62 mm (300))
R5F104AFASP, R5F104AGASP
R5F104AADSP, R5F104ACDSP, R5F104ADDSP, R5F104AEDSP,
R5F104AFDSP, R5F104AGDSP
32 ピン
32ピン・プラスチック WQFN
R5F104BAANA, R5F104BCANA, R5F104BDANA, R5F104BEANA,
(ファインピッチ ) (5 × 5)
R5F104BFANA, R5F104BGANA
R5F104BADNA, R5F104BCDNA, R5F104BDDNA, R5F104BEDNA,
R5F104BFDNA, R5F104BGDNA
32ピン・プラスチック LQFP
R5F104BAAFP, R5F104BCAFP, R5F104BDAFP, R5F104BEAFP,
(7 × 7)
R5F104BFAFP, R5F104BGAFP
R5F104BADFP, R5F104BCDFP, R5F104BDDFP, R5F104BEDFP,
R5F104BFDFP, R5F104BGDFP
36 ピン
36ピン・プラスチック FLGA
R5F104CAALA, R5F104CCALA, R5F104CDALA, R5F104CEALA,
(4 × 4)
R5F104CFALA, R5F104CGALA
R5F104CADLA, R5F104CCDLA, R5F104CDDLA, R5F104CEDLA,
R5F104CFDLA, R5F104CGDLA
40 ピン
40ピン・プラスチック WQFN
R5F104EAANA, R5F104ECANA, R5F104EDANA, R5F104EEANA,
(ファインピッチ )(6 × 6)
R5F104EFANA, R5F104EGANA, R5F104EHANA
R5F104EADNA, R5F104ECDNA, R5F104EDDNA, R5F104EEDNA,
R5F104EFDNA, R5F104EGDNA, R5F104EHDNA
44 ピン
44ピン・プラスチック LQFP
R5F104FAAFP, R5F104FCAFP, R5F104FDAFP, R5F104FEAFP,
(10 × 10)
R5F104FFAFP, R5F104FGAFP, R5F104FHAFP, R5F104FJAFP
R5F104FADFP, R5F104FCDFP, R5F104FDDFP, R5F104FEDFP,
R5F104FFDFP, R5F104FGDFP, R5F104FHDFP, R5F104FJDFP
48 ピン
48ピン・プラスチック LQFP
R5F104GAAFB, R5F104GCAFB, R5F104GDAFB, R5F104GEAFB,
(ファインピッチ )(7 × 7)
R5F104GFAFB, R5F104GGAFB, R5F104GHAFB, R5F104GJAFB
R5F104GADFB, R5F104GCDFB, R5F104GDDFB, R5F104GEDFB,
R5F104GFDFB, R5F104GGDFB, R5F104GHDFB, R5F104GJDFB
48ピン・プラスチック WQFN
R5F104GAANA, R5F104GCANA, R5F104GDANA, R5F104GEANA,
(7 × 7)
R5F104GFANA, R5F104GGANA, R5F104GHANA, R5F104GJANA
R5F104GADNA, R5F104GCDNA, R5F104GDDNA, R5F104GEDNA,
R5F104GFDNA, R5F104GGDNA, R5F104GHDNA, R5F104GJDNA
52 ピン
52ピン・プラスチック LQFP
R5F104JCAFA, R5F104JDAFA, R5F104JEAFA, R5F104JFAFA,
(10 × 10)
R5F104JGAFA, R5F104JHAFA, R5F104JJAFA
R5F104JCDFA, R5F104JDDFA, R5F104JEDFA, R5F104JFDFA,
R5F104JGDFA, R5F104JHDFA, R5F104JJDFA
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 3 of 98
第 1 章 概説
RL78/G14
(2/2)
ピン数
64 ピン
パッケージ
オーダ名称
64ピン・プラスチック LQFP
R5F104LCAFA, R5F104LDAFA, R5F104LEAFA, R5F104LFAFA,
(12 × 12)
R5F104LGAFA, R5F104LHAFA, R5F104LJAFA
R5F104LCDFA, R5F104LDDFA, R5F104LEDFA, R5F104LFDFA,
R5F104LGDFA, R5F104LHDFA, R5F104LJDFA
64ピン・プラスチック LQFP
R5F104LCAFB, R5F104LDAFB, R5F104LEAFB, R5F104LFAFB,
(ファインピッチ )(10 × 10)
R5F104LGAFB, R5F104LHAFB, R5F104LJAFB
R5F104LCDFB, R5F104LDDFB, R5F104LEDFB, R5F104LFDFB,
R5F104LGDFB, R5F104LHDFB, R5F104LJDFB
64ピン・プラスチック FLGA
R5F104LCALA, R5F104LDALA, R5F104LEALA, R5F104LFALA,
(5 × 5)
R5F104LGALA, R5F104LHALA, R5F104LJALA
R5F104LCDLA, R5F104LDDLA, R5F104LEDLA, R5F104LFDLA,
R5F104LGDLA, R5F104LHDLA, R5F104LJDLA
64ピン・プラスチック LQFP
R5F104LCAFP, R5F104LDAFP, R5F104LEAFP, R5F104LFAFP,
(14 × 14)
R5F104LGAFP, R5F104LHAFP, R5F104LJAFP
R5F104LCDFP, R5F104LDDFP, R5F104LEDFP, R5F104LFDFP,
R5F104LGDFP, R5F104LHDFP, R5F104LJDFP
80 ピン
100 ピン
80ピン・プラスチック LQFP
R5F104MFAFB, R5F104MGAFB, R5F104MHAFB, R5F104MJAFB
(ファインピッチ )(12 × 12)
R5F104MFDFB, R5F104MGDFB, R5F104MHDFB, R5F104MJDFB
80ピン・プラスチック LQFP
R5F104MFAFA, R5F104MGAFA, R5F104MHAFA, R5F104MJAFA
(14 × 14)
R5F104MFDFA, R5F104MGDFA, R5F104MHDFA, R5F104MJDFA
100ピン・プラスチック LQFP
R5F104PFAFB, R5F104PGAFB, R5F104PHAFB, R5F104PJAFB
(ファインピッチ )(14 × 14)
R5F104PFDFB, R5F104PGDFB, R5F104PHDFB, R5F104PJDFB
100ピン・プラスチック LQFP
R5F104PFAFA, R5F104PGAFA, R5F104PHAFA, R5F104PJAFA
(14 × 20)
R5F104PFDFA, R5F104PGDFA, R5F104PHDFA, R5F104PJDFA
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 4 of 98
第 1 章 概説
RL78/G14
図 1 - 1 RL78/G14の型名とメモリサイズ・パッケージ
型名 R 5 F 1 0 4 L E A x x x F B
パッケージ種類
SP: SSOP, 0.65 mmピッチ
FP: LQFP, 0.80 mmピッチ
FA: LQFP, 0.65 mmピッチ
FB: LQFP, 0.50 mmピッチ
NA: WQFN, 0.50 mmピッチ
LA: LGA, 0.50 mmピッチ
ROM番号(ブランク品は省略)
分類
A: 民生用途,動作周囲温度: -40 ℃∼85 ℃
D: 産業用途,動作周囲温度: -40 ℃∼85 ℃
ROM容量
A: 16 KB
C: 32 KB
D: 48 KB
E: 64 KB
F: 96 KB
G: 128 KB
H: 192 KB
J: 256 KB
ピン数
A: 30-pin
B: 32-pin
C: 36-pin
E: 40-pin
F: 44-pin
G: 48-pin
J: 52-pin
L: 64-pin
M: 80-pin
P: 100-pin
RL78/G14
メモリの種類
F: フラッシュメモリ
ルネサスマイコン
ルネサス半導体
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 5 of 98
第 1 章 概説
RL78/G14
1.3
1.3.1
端子接続図 (Top View)
30 ピン製品
• 30ピン・プラスチックSSOP (7.62 mm (300))
P20/ANI0/AVREFP
P01/ANI16/TO00/RxD1/TRGCLKB/TRJIO0
P00/ANI17/TI00/TxD1/TRGCLKA/(TRJO0)
P120/ANI19/VCOUT0注
P40/TOOL0
RESET
P137/INTP0
P122/X2/EXCLK
P121/X1
REGC
VSS
VDD
P60/SCLA0
P61/SDAA0
P31/TI03/TO03/INTP4/PCLBUZ0/SSI00/(TRJIO0)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
P21/ANI1/AVREFM
P22/ANI2/ANO0注
P23/ANI3
P147/ANI18/VCOUT1注
P10/SCK11/SCL11/TRDIOD1
P11/SI11/SDA11/TRDIOC1
P12/SO11/TRDIOB1/IVREF1注
P13/TxD2/SO20/TRDIOA1/IVCMP1注
P14/RxD2/SI20/SDA20/TRDIOD0/(SCLA0)
P15/PCLBUZ1/SCK20/SCL20/TRDIOB0/(SDAA0)
P16/TI01/TO01/INTP5/TRDIOC0/IVREF0注/(RxD0)
P17/TI02/TO02/TRDIOA0/TRDCLK0/IVCMP0注/(TxD0)
P51/INTP2/SO00/TxD0/TOOLTxD/TRGIOB
P50/INTP1/SI00/RxD0/TOOLRxD/SDA00/TRGIOA/(TRJO0)
P30/INTP3/SCK00/SCL00/TRJO0
注
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
注意
REGC端子はコンデンサ(0.47∼ 1 F)を介し,VSS 端子に接続してください。
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. 上図の ( )内の機能は,周辺I/O リダイレクション・レジスタ0, 1 (PIOR0, 1)の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 6 of 98
第 1 章 概説
RL78/G14
1.3.2
32 ピン製品
• 32ピン・プラスチックWQFN (ファインピッチ )(5 × 5)
P10/SCK11/SCL11/TRDIOD1
P11/SI11/SDA11/TRDIOC1
P12/SO11/TRDIOB1/IVREF1注
P13/TxD2/SO20/TRDIOA1/IVCMP1注
P14/RxD2/SI20/SDA20/TRDIOD0/(SCLA0)
P15/PCLBUZ1/SCK20/SCL20/TRDIOB0/(SDAA0)
P16/TI01/TO01/INTP5/TRDIOC0/IVREF0注/(RxD0)
P17/TI02/TO02/TRDIOA0/TRDCLK0/IVCMP0注/(TxD0)
• 32ピン・プラスチック LQFP (7 × 7)
exposed die pad
25
26
27
28
29
30
31
32
24 23 22 21 20 19 18 17
16
15
14
13
12
11
10
9
1 2 3 4 5 6 7 8
P51/INTP2/SO00/TxD0/TOOLTxD/TRGIOB
P50/INTP1/SI00/RxD0/TOOLRxD/SDA00/TRGIOA/(TRJO0)
P30/INTP3/SCK00/SCL00/TRJO0
P70
P31/TI03/TO03/INTP4/PCLBUZ0/(TRJIO0)
P62/SSI00
P61/SDAA0
P60/SCLA0
P40/TOOL0
RESET
P137/INTP0
P122/X2/EXCLK
P121/X1
REGC
VSS
VDD
P147/ANI18/VCOUT1注
P23/ANI3/ANO1注
P22/ANI2/ANO0注
P21/ANI1/AVREFM
P20/ANI0/AVREFP
P01/ANI16/TO00/RxD1/TRGCLKB/TRJIO0
P00/ANI17/TI00/TxD1/TRGCLKA/(TRJO0)
P120/ANI19/VCOUT0注
注
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
注意
REGC端子はコンデンサ (0.47 ∼1F) を介し,VSS 端子に接続してください。
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. 上図の( )内の機能は,周辺 I/O リダイレクション・レジスタ 0, 1 (PIOR0, 1)の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 7 of 98
第 1 章 概説
RL78/G14
1.3.3
36 ピン製品
• 36ピン・プラスチックFLGA (4 × 4)
Top View
Bottom View
6
5
4
3
2
1
A
B
C
D
E
F
F
E
D
C
B
A
INDEX MARK
A
P60/SCLA0
B
C
P121/X1
VDD
D
P122/X2/EXCLK
E
P137/INTP0
F
P40/TOOL0
6
6
P62/SSI00
P61/SDAA0
VSS
REGC
RESET
5
1
P31/TI03/TO03/
INTP4/
PCLBUZ0/
(TRJIO0)
P00/TI00/TxD1/
TRGCLKA/
(TRJO0)
P01/TO00/
RxD1/
TRGCLKB/
TRJIO0
P50/INTP1/
SI00/RxD0/
TOOLRxD/
SDA00/TRGIOA/
(TRJO0)
P70/SCK21/
SCL21
P15/PCLBUZ1/
SCK20/SCL20/
TRDIOB0/
(SDAA0)
P22/ANI2/
ANO0 注
P20/ANI0/
AVREFP
P21/ANI1/
AVREFM
P30/INTP3/
SCK00/SCL00/
TRJO0
P16/TI01/TO01/
INTP5/
TRDIOC0/
IVREF0 注 /
(RxD0)
P12/SO11/
TRDIOB1/
IVREF1 注
P11/SI11/
SDA11/
TRDIOC1
P24/ANI4
P51/INTP2/
SO00/TxD0/
TOOLTxD/
TRGIOB
P17/TI02/TO02/
P13/TxD2/
TRDIOA0/
SO20/TRDIOA1/
TRDCLK0/
IVCMP1 注
IVCMP0 注 /(TxD0)
P10/SCK11/
SCL11/
TRDIOD1
P147/ANI18/
VCOUT1 注
A
注
4
P14/RxD2/SI20/
SDA20/
TRDIOD0/
(SCLA0)
4
2
5
P71/SI21/
SDA21
P72/SO21
3
P120/ANI19/
VCOUT0 注
B
3
C
D
P23/ANI3/
ANO1 注
2
E
P25/ANI5
1
F
コード・フラッシュ・メモリが 96 KB 以上の製品に搭載されます。
注意 REGC 端子はコンデンサ(0.47∼ 1 F) を介し,VSS 端子に接続してください。
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. 上図の( )内の機能は,周辺 I/O リダイレクション・レジスタ 0, 1 (PIOR0, 1)の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 8 of 98
第 1 章 概説
RL78/G14
1.3.4
40 ピン製品
P147/ANI18/VCOUT1注
P10/SCK11/SCL11/TRDIOD1
P11/SI11/SDA11/TRDIOC1
P12/SO11/TRDIOB1/IVREF1注
P13/TxD2/SO20/TRDIOA1/IVCMP1注
P14/RxD2/SI20/SDA20/TRDIOD0/(SCLA0)
P15/PCLBUZ1/SCK20/SCL20/TRDIOB0/(SDAA0)
P16/TI01/TO01/INTP5/TRDIOC0/IVREF0注/(RxD0)
P17/TI02/TO02/TRDIOA0/TRDCLK0/IVCMP0注/(TxD0)
P51/INTP2/SO00/TxD0/TOOLTxD/TRGIOB
• 40ピン・プラスチックWQFN (ファインピッチ )(6 × 6)
30 29 28 27 26 25 24 23 22 21
31
20
exposed die pad 19
32
33
18
34
17
35
16
36
15
37
14
38
13
39
12
11
40
1 2 3 4 5 6 7 8 9 10
P50/INTP1/SI00/RxD0/TOOLRxD/SDA00/TRGIOA/(TRJO0)
P30/INTP3/RTC1HZ/SCK00/SCL00/TRJO0
P70/KR0/SCK21/SCL21
P71/KR1/SI21/SDA21
P72/KR2/SO21
P73/KR3
P31/TI03/TO03/INTP4/PCLBUZ0/(TRJIO0)
P62/SSI00
P61/SDAA0
P60/SCLA0
P40/TOOL0
RESET
P124/XT2/EXCLKS
P123/XT1
P137/INTP0
P122/X2/EXCLK
P121/X1
REGC
VSS
VDD
P26/ANI6
P25/ANI5
P24/ANI4
P23/ANI3/ANO1注
P22/ANI2/ANO0注
P21/ANI1/AVREFM
P20/ANI0/AVREFP
P01/TO00/RxD1/TRGCLKB/TRJIO0
P00/TI00/TxD1/TRGCLKA/(TRJO0)
P120/ANI19/VCOUT0注
注
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
注意
REGC端子はコンデンサ(0.47∼ 1F) を介し,VSS 端子に接続してください。
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. 上図の( )内の機能は,周辺 I/O リダイレクション・レジスタ 0, 1 (PIOR0, 1)の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 9 of 98
第 1 章 概説
RL78/G14
1.3.5
44 ピン製品
P147/ANI18/VCOUT1注
P146
P10/SCK11/SCL11/TRDIOD1
P11/SI11/SDA11/TRDIOC1
P12/SO11/TRDIOB1/IVREF1注
P13/TxD2/SO20/TRDIOA1/IVCMP1注
P14/RxD2/SI20/SDA20/TRDIOD0/(SCLA0)
P15/PCLBUZ1/SCK20/SCL20/TRDIOB0/(SDAA0)
P16/TI01/TO01/INTP5/TRDIOC0/IVREF0注/(RxD0)
P17/TI02/TO02/TRDIOA0/TRDCLK0/IVCMP0注/(TxD0)
P51/INTP2/SO00/TxD0/TOOLTxD/TRGIOB
• 44ピン・プラスチックLQFP (10 × 10)
34
35
36
37
38
39
40
41
42
43
44
33 3231 30 29 28 27 26 25 24 23
22
21
20
19
18
17
16
15
14
13
12
1 2 3 4 5 6 7 8 9 1011
P50/INTP1/SI00/RxD0/TOOLRxD/SDA00/TRGIOA/(TRJO0)
P30/INTP3/RTC1HZ/SCK00/SCL00/TRJO0
P70/KR0/SCK21/SCL21
P71/KR1/SI21/SDA21
P72/KR2/SO21
P73/KR3
P31/TI03/TO03/INTP4/PCLBUZ0/(TRJIO0)
P63
P62/SSI00
P61/SDAA0
P60/SCLA0
P41
P40/TOOL0
RESET
P124/XT2/EXCLKS
P123/XT1
P137/INTP0
P122/X2/EXCLK
P121/X1
REGC
VSS
VDD
P27/ANI7
P26/ANI6
P25/ANI5
P24/ANI4
P23/ANI3/ANO1注
P22/ANI2/ANO0注
P21/ANI1/AVREFM
P20/ANI0/AVREFP
P01/TO00/RxD1/TRGCLKB/TRJIO0
P00/TI00/TxD1/TRGCLKA/(TRJO0)
P120/ANI19/VCOUT0注
注
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
注意
REGC端子はコンデンサ(0.47∼ 1F) を介し,VSS 端子に接続してください。
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. 上図の( )内の機能は,周辺 I/O リダイレクション・レジスタ 0, 1 (PIOR0, 1)の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 10 of 98
第 1 章 概説
RL78/G14
1.3.6
48 ピン製品
P24/ANI4
P25/ANI5
P20/ANI0/AVREFP
P21/ANI1/AVREFM
P22/ANI2/ANO0注
P23/ANI3/ANO1注
P26/ANI6
P27/ANI7
P147/ANI18/VCOUT1注
P146
P10/SCK11/SCL11/TRDIOD1
P11/SI11/SDA11/TRDIOC1
P12/SO11/TRDIOB1/IVREF1注
P13/TxD2/SO20/TRDIOA1/IVCMP1注
P14/RxD2/SI20/SDA20/TRDIOD0/(SCLA0)
P15/PCLBUZ1/SCK20/SCL20/TRDIOB0/(SDAA0)
P16/TI01/TO01/INTP5/TRDIOC0/IVREF0注/(RxD0)
P17/TI02/TO02/TRDIOA0/TRDCLK0/IVCMP0注/(TxD0)
P51/INTP2/SO00/TxD0/TOOLTxD/TRGIOB
P50/INTP1/SI00/RxD0/TOOLRxD/SDA00/TRGIOA/(TRJO0)
P75/KR5/INTP9/SCK01/SCL01
P74/KR4/INTP8/SI01/SDA01
P73/KR3/SO01
P72/KR2/SO21
P71/KR1/SI21/SDA21
P70/KR0/SCK21/SCL21
P30/INTP3/RTC1HZ/SCK00/SCL00/TRJO0
P60/SCLA0
36 35 34 33 32 31 30 29 28 27 26 25
24
37
23
38
22
39
21
40
20
41
19
42
18
43
17
44
16
45
15
46
14
47
13
48
1 2 3 4 5 6 7 8 9 10 11 12
P61/SDAA0
P62/SSI00
P63
P31/TI03/TO03/INTP4/(PCLBUZ0)/(TRJIO0)
P120/ANI19/VCOUT0注
P41/(TRJIO0)
P40/TOOL0
RESET
P124/XT2/EXCLKS
P123/XT1
P137/INTP0
P122/X2/EXCLK
P121/X1
REGC
VSS
VDD
P00/TI00/TxD1/TRGCLKA/(TRJO0)
P01/TO00/RxD1/TRGCLKB/TRJIO0
P130
P140/PCLBUZ0/INTP6
• 48ピン・プラスチックLQFP (ファインピッチ) (7 × 7)
注
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
注意
REGC端子はコンデンサ(0.47∼ 1F) を介し,VSS 端子に接続してください。
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. 上図の( )内の機能は,周辺 I/O リダイレクション・レジスタ 0, 1 (PIOR0, 1)の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 11 of 98
第 1 章 概説
RL78/G14
P24/ANI4
P25/ANI5
P20/ANI0/AVREFP
P21/ANI1/AVREFM
P22/ANI2/ANO0注
P23/ANI3/ANO1注
P26/ANI6
P27/ANI7
P147/ANI18/VCOUT1注
P146
P10/SCK11/SCL11/TRDIOD1
P11/SI11/SDA11/TRDIOC1
P12/SO11/TRDIOB1/IVREF1注
P13/TxD2/SO20/TRDIOA1/IVCMP1注
P14/RxD2/SI20/SDA20/TRDIOD0/(SCLA0)
P15/PCLBUZ1/SCK20/SCL20/TRDIOB0/(SDAA0)
P16/TI01/TO01/INTP5/TRDIOC0/IVREF0注/(RxD0)
P17/TI02/TO02/TRDIOA0/TRDCLK0/IVCMP0注/(TxD0)
P51/INTP2/SO00/TxD0/TOOLTxD/TRGIOB
P50/INTP1/SI00/RxD0/TOOLRxD/SDA00/TRGIOA/(TRJO0)
P75/KR5/INTP9/SCK01/SCL01
P74/KR4/INTP8/SI01/SDA01
P73/KR3/SO01
P72/KR2/SO21
P71/KR1/SI21/SDA21
P70/KR0/SCK21/SCL21
P30/INTP3/RTC1HZ/SCK00/SCL00/TRJO0
P60/SCLA0
36 35 34 33 32 31 30 29 28 27 26 25
24
37
exposed die pad 23
38
22
39
21
40
20
41
19
42
18
43
17
44
16
45
15
46
14
47
13
48
1 2 3 4 5 6 7 8 9 10 11 12
P61/SDAA0
P62/SSI00
P63
P31/TI03/TO03/INTP4/(PCLBUZ0)/(TRJIO0)
P120/ANI19/VCOUT0注
P41/(TRJIO0)
P40/TOOL0
RESET
P124/XT2/EXCLKS
P123/XT1
P137/INTP0
P122/X2/EXCLK
P121/X1
REGC
VSS
VDD
P00/TI00/TxD1/TRGCLKA/(TRJO0)
P01/TO00/RxD1/TRGCLKB/TRJIO0
P130
P140/PCLBUZ0/INTP6
• 48ピン・プラスチックWQFN (7 × 7)
注
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
注意
REGC端子はコンデンサ(0.47∼ 1F) を介し,VSS 端子に接続してください。
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. 上図の( )内の機能は,周辺 I/O リダイレクション・レジスタ 0, 1 (PIOR0, 1) の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 12 of 98
第 1 章 概説
RL78/G14
1.3.7
52 ピン製品
P30/INTP3/RTC1HZ/SCK00/SCL00/TRJO0
P50/INTP1/SI00/RxD0/TOOLRxD/SDA00/TRGIOA/(TRJO0)
P17/TI02/TO02/TRDIOA0/TRDCLK0/IVCMP0注/(TxD0)
P51/INTP2/SO00/TxD0/TOOLTxD/TRGIOB
P16/TI01/TO01/INTP5/TRDIOC0/IVREF0注/(RxD0)
P15/PCLBUZ1/SCK20/SCL20/TRDIOB0/(SDAA0)
P14/RxD2/SI20/SDA20/TRDIOD0/(SCLA0)
P12/SO11/TRDIOB1/IVREF1注
P13/TxD2/SO20/TRDIOA1/IVCMP1注
P11/SI11/SDA11/TRDIOC1
P146
P10/SCK11/SCL11/TRDIOD1
P147/ANI18/VCOUT1注
• 52ピン・プラスチックLQFP (10 × 10)
39 38 37 36 35 34 33 32 31 30 29 28 27
24
P72/KR2/SO21
P24/ANI4
43
23
P73/KR3/SO01
P23/ANI3/ANO1注
44
22
P74/KR4/INTP8/SI01/SDA01
P22/ANI2/ANO0注
45
21
P75/KR5/INTP9/SCK01/SCL01
P21/ANI1/AVREFM
46
20
P76/KR6/INTP10/(RxD2)
P20/ANI0/AVREFP
47
19
P77/KR7/INTP11/(TxD2)
P130
48
18
P31/TI03/TO03/INTP4/(PCLBUZ0)/(TRJIO0)
P03/ANI16/RxD1
49
17
P63
P02/ANI17/TxD1
50
16
P62/SSI00
P01/TO00/TRGCLKB/TRJIO0
51
15
P61/SDAA0
P00/TI00/TRGCLKA/(TRJO0)
52
14
P60/SCLA0
7
8
9 10 11 12 13
VSS
6
VDD
5
REGC
3 4
P121/X1
2
P40/TOOL0
1
P122/X2/EXCLK
42
P123/XT1
P71/KR1/SI21/SDA21
P25/ANI5
P137/INTP0
25
RESET
P124/XT2/EXCLKS
P70/KR0/SCK21/SCL21
41
P41/(TRJIO0)
26
P26/ANI6
P120/ANI19/VCOUT0注
40
P140/PCLBUZ0/INTP6
P27/ANI7
注
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
注意
REGC端子はコンデンサ(0.47∼ 1F) を介し,VSS 端子に接続してください。
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. 上図の( )内の機能は,周辺 I/O リダイレクション・レジスタ 0, 1 (PIOR0, 1) の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 13 of 98
第 1 章 概説
RL78/G14
1.3.8
64 ピン製品
• 64ピン・プラスチックLQFP (14 × 14)
• 64ピン・プラスチックLQFP (12 × 12)
P147/ANI18/VCOUT1注
P146
P10/SCK11/SCL11/TRDIOD1
P11/SI11/SDA11/TRDIOC1
P12/SO11/TRDIOB1/IVREF1注/(INTP5)
P13/TxD2/SO20/TRDIOA1/IVCMP1注
P14/RxD2/SI20/SDA20/TRDIOD0/(SCLA0)
P15/SCK20/SCL20/TRDIOB0/(SDAA0)
P16/TI01/TO01/INTP5/TRDIOC0/IVREF0注/(SI00)/(RxD0)
P17/TI02/TO02/TRDIOA0/TRDCLK0/IVCMP0注/(SO00)/(TxD0)
P55/(PCLBUZ1)/(SCK00)/(INTP4)
P54/(INTP3)
P53/(INTP2)
P52/(INTP1)
P51/INTP2/SO00/TxD0/TOOLTxD/TRGIOB
P50/INTP1/SI00/RxD0/TOOLRxD/SDA00/TRGIOA/(TRJO0)
• 64ピン・プラスチックLQFP (ファインピッチ)(10 × 10)
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33
49
32
50
31
51
30
52
29
53
28
54
27
55
26
56
25
57
24
58
23
59
60
61
62
63
64
22
21
20
19
18
17
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
P30/INTP3/RTC1HZ/SCK00/SCL00/TRJO0
P05/(INTP10)
P06/(INTP11)/(TRJIO0)
P70/KR0/SCK21/SCL21
P71/KR1/SI21/SDA21
P72/KR2/SO21
P73/KR3/SO01
P74/KR4/INTP8/SI01/SDA01
P75/KR5/INTP9/SCK01/SCL01
P76/KR6/INTP10/(RxD2)
P77/KR7/INTP11/(TxD2)
P31/TI03/TO03/INTP4/(PCLBUZ0)/(TRJIO0)
P63
P62/SSI00
P61/SDAA0
P60/SCLA0
P120/ANI19/VCOUT0注
P43/(INTP9)
P42/(INTP8)
P41/(TRJIO0)
P40/TOOL0
RESET
P124/XT2/EXCLKS
P123/XT1
P137/INTP0
P122/X2/EXCLK
P121/X1
REGC
VSS
EVSS0
VDD
EVDD0
P27/ANI7
P26/ANI6
P25/ANI5
P24/ANI4
P23/ANI3/ANO1注
P22/ANI2/ANO0注
P21/ANI1/AVREFM
P20/ANI0/AVREFP
P130
P04/SCK10/SCL10
P03/ANI16/SI10/RxD1/SDA10
P02/ANI17/SO10/TxD1
P01/TO00/TRGCLKB/TRJIO0
P00/TI00/TRGCLKA/(TRJO0)
P141/PCLBUZ1/INTP7
P140/PCLBUZ0/INTP6
注
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
注意 1. EVSS0 端子は,VSS 端子と同電位にしてください。
注意 2. VDD 端子は,EVDD0 端子と同電位または EVDD0 端子より高い電位にしてください。
注意 3. REGC端子はコンデンサ(0.47∼ 1 F)を介し,VSS 端子に接続してください。
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. マイコン内部から発生するノイズを低減する必要がある応用分野で使用する場合,VDD とEVDD0 に個別の電源を供給し,VSS
とEVSS0 を別々のグランド・ラインに接続するなどのノイズ対策を行うことを推奨します。
備考 3. 上図の( )内の機能は,周辺 I/O リダイレクション・レジスタ 0, 1(PIOR0, 1)の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 14 of 98
第 1 章 概説
RL78/G14
• 64ピン・プラスチックFLGA (5 × 5)
Top View
Bottom View
8
7
6
5
4
3
2
1
A B C D E F G H
H G F E D C B A
インデックス・マーク
A
EVDD0
B
EVSS0
C
P121/X1
VDD
E
P137/INTP0
REGC
RESET
P61/SDAA0
P62/SSI00
P01/TO00/
TRGCLKB/
TRJIO0
P00/TI00/
TRGCLKA/
(TRJO0)
P140/
PCLBUZ0/
INTP6
7
P41/
(TRJIO0)
P43/(INTP9)
P02/ANI17/
SO10/TxD1
P141/
PCLBUZ1/
INTP7
6
P03/ANI16/
SI10/RxD1/
SDA10
P04/SCK10/
SCL10
P130
P20/ANI0/
AVREFP
P16/TI01/
TO01/
INTP5/
TRDIOC0/
IVREF0 注 /
(SI00)/
(RxD0)
P21/ANI1/
AVREFM
P22/ANI2/
ANO0 注
P17/TI02/
TO02/
TRDIOA0/
TRDCLK0/
IVCMP0 注 /
(SO00)/
(TxD0)
P15/SCK20/
SCL20/
TRDIOB0/
(SDAA0)
P12/SO11/
TRDIOB1/
IVREF1 注 /
(INTP5)
P24/ANI4
P06/
(INTP11)/
(TRJIO0)
P14/RxD2/
SI20/
SDA20/
TRDIOD0/
(SCLA0)
P11/SI11/
SDA11/
TRDIOC1
P25/ANI5
P51/INTP2/
SO00/TxD0/
TOOLTxD/
TRGIOB
P55/
(PCLBUZ1)/
(SCK00)/
(INTP4)
P13/TxD2/
SO20/
TRDIOA1/
IVCMP1 注
P10/SCK11/
SCL11/
TRDIOD1
P146
C
D
P63
P40/TOOL0
6
5
4
P77/KR7/
INTP11
/(TxD2)
P53/(INTP2)
P31/TI03/
TO03/INTP4/
(PCLBUZ0)/
(TRJIO0)
P42/(INTP8)
P75/KR5/
INTP9/
SCK01/
SCL01
P76/KR6/
INTP10/
(RxD2)
P52/(INTP1)
P54/(INTP3)
P70/KR0/
SCK21/
SCL21
P73/KR3/
SO01
P74/KR4/
INTP8/SI01/
SDA01
3
2
P30/INTP3/
RTC1HZ/
SCK00/
SCL00/
TRJO0
P72/KR2/
SO21
P05/
(INTP10)
P50/INTP1/
SI00/RxD0/
TOOLRxD
SDA00/
TRGIOA/
(TRJO0)
1
A
注
B
H
8
7
P71/KR1/
SI21/SDA21
P123/XT1
G
P120/ANI19/
VCOUT0 注
VSS
P122/X2/
EXCLK
F
P124/XT2/
EXCLKS
8
P60/SCLA0
D
5
P23/ANI3/
ANO1 注
4
E
F
P26/ANI6
3
P27/ANI7
2
P147/ANI18/
VCOUT1 注
1
G
H
コード・フラッシュ・メモリが 96 KB 以上の製品に搭載されます。
注意 1. EVSS0 端子は,VSS 端子と同電位にしてください。
注意 2. VDD 端子は,EVDD0 端子と同電位または EVDD0 端子より高い電位にしてください。
注意 3. REGC端子はコンデンサ(0.47∼ 1 F)を介し,VSS 端子に接続してください。
( 備考は次ページにあります。)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 15 of 98
第 1 章 概説
RL78/G14
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. マイコン内部から発生するノイズを低減する必要がある応用分野で使用する場合,VDD とEVDD0 に個別の電源を供給し,VSS
とEVSS0 を別々のグランド・ラインに接続するなどのノイズ対策を行うことを推奨します。
備考 3. 上図の( )内の機能は,周辺 I/O リダイレクション・レジスタ 0, 1 (PIOR0, 1) の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 16 of 98
第 1 章 概説
RL78/G14
1.3.9
80 ピン製品
• 80ピン・プラスチックLQFP (14×14)
P153/ANI11
P100/ANI20/(INTP10)
P147/ANI18/VCOUT1
P146
P111
P110/(INTP11)
P10/SCK11/SCL11/TRDIOD1
P11/SI11/SDA11/TRDIOC1
P12/SO11/TRDIOB1/IVREF1/(INTP5)
P13/TxD2/SO20/TRDIOA1/IVCMP1
P14/RxD2/SI20/SDA20/TRDIOD0/(SCLA0)
P15/SCK20/SCL20/TRDIOB0/(SDAA0)
P16/TI01/TO01/INTP5/TRDIOC0/IVREF0/(SI00)/(RxD0)
P17/TI02/TO02/TRDIOA0/TRDCLK0/IVCMP0/(SO00)/(TxD0)
P55/(PCLBUZ1)/(SCK00)/(INTP4)
P54/SCK31/SCL31/(INTP3)
P53/SI31/SDA31/(INTP2)
P52/SO31/(INTP1)
P51/INTP2/SO00/TxD0/TOOLTxD/TRGIOB
P50/INTP1/SI00/RxD0/TOOLRxD/SDA00/TRGIOA/(TRJO0)
• 80ピン・プラスチックLQFP (ファインピッチ)(12×12)
60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41
P152/ANI10
P151/ANI9
P150/ANI8
P27/ANI7
P26/ANI6
P25/ANI5
P24/ANI4
P23/ANI3/ANO1
P22/ANI2/ANO0
P21/ANI1/AVREFM
P20/ANI0/AVREFP
P130
P04/SCK10/SCL10
P03/ANI16/SI10/RxD1/SDA10
P02/ANI17/SO10/TxD1
P01/TO00/TRGCLKB/TRJIO0
P00/TI00/TRGCLKA/(TRJO0)
P144/SO30/TxD3
P143/SI30/RxD3/SDA30
P142/SCK30/SCL30
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
P30/INTP3/RTC1HZ/SCK00/SCL00/TRJO0
P05
P06/(TRJIO0)
P70/KR0/SCK21/SCL21
P71/KR1/SI21/SDA21
P72/KR2/SO21
P73/KR3
P74/KR4/INTP8
P75/KR5/INTP9
P76/KR6/INTP10/(RxD2)
P77/KR7/INTP11/(TxD2)
P67/TI13/TO13
P66/TI12/TO12
P65/TI11/TO11
P64/TI10/TO10
P31/TI03/TO03/INTP4/(PCLBUZ0)/(TRJIO0)
P63/SDAA1
P62/SSI00/SCLA1
P61/SDAA0
P60/SCLA0
P141/PCLBUZ1/INTP7
P140/PCLBUZ0/INTP6
P120/ANI19/VCOUT0
P45/SO01
P44/SI01/SDA01
P43/SCK01/SCL01/(INTP9)
P42/(INTP8)
P41/(TRJIO0)
P40/TOOL0
RESET
P124/XT2/EXCLKS
P123/XT1
P137/INTP0
P122/X2/EXCLK
P121/X1
REGC
VSS
EVSS0
VDD
EVDD0
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
注意 1. EVSS0 端子は,VSS 端子と同電位にしてください。
注意 2. VDD 端子は,EVDD0 端子と同電位または EVDD0 端子より高い電位にしてください。
注意 3. REGC端子はコンデンサ(0.47∼ 1 F)を介し,VSS 端子に接続してください。
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. マイコン内部から発生するノイズを低減する必要がある応用分野で使用する場合,VDD とEVDD0 に個別の電源を供給し,VSS
とEVSS0 を別々のグランド・ラインに接続するなどのノイズ対策を行うことを推奨します。
備考 3. 上図の( )内の機能は,周辺 I/O リダイレクション・レジスタ 0, 1 (PIOR0, 1) の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 17 of 98
第 1 章 概説
RL78/G14
1.3.10
100 ピン製品
P30/INTP3/RTC1HZ/SCK00/SCL00/TRJO0
P87/(INTP9)
P100/ANI20/(INTP10)
P147/ANI18/VCOUT1
P146/(INTP4)
P111
P110/(INTP11)
P101
P10/SCK11/SCL11/TRDIOD1
P11/SI11/SDA11/TRDIOC1
P12/SO11/TRDIOB1/IVREF1/(INTP5)
P13/TxD2/SO20/TRDIOA1/IVCMP1
P14/RxD2/SI20/SDA20/TRDIOD0/(SCLA0)
P15/SCK20/SCL20/TRDIOB0/(SDAA0)
P16/TI01/TO01/INTP5/TRDIOC0/IVREF0/(SI00)/(RxD0)
P17/TI02/TO02/TRDIOA0/TRDCLK0/IVCMP0/(SO00)/(TxD0)
P57/(INTP3)
P56/(INTP1)
P55/(PCLBUZ1)/(SCK00)
P54/SCK31/SCL31
P53/SI31/SDA31
P52/SO31
P51/SO00/TxD0/TOOLTxD/TRGIOB
P50/SI00/RxD0/TOOLRxD/SDA00/TRGIOA/(TRJO0)
EVDD1
• 100ピン・プラスチックLQFP ( ファインピッチ)(14×14)
75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
P86/(INTP8)
P85/(INTP7)
P84/(INTP6)
P83
P82/(SO10)/(TxD1)
P81/(SI10)/(RxD1)/(SDA10)
P80/(SCK10)/(SCL10)
EVSS1
P05
P06/(TRJIO0)
P70/KR0/SCK21/SCL21
P71/KR1/SI21/SDA21
P72/KR2/SO21
P73/KR3
P74/KR4/INTP8
P75/KR5/INTP9
P76/KR6/INTP10/(RxD2)
P77/KR7/INTP11/(TxD2)
P67/TI13/TO13
P66/TI12/TO12
P65/TI11/TO11
P64/TI10/TO10
P31/TI03/TO03/INTP4/(PCLBUZ0)/(TRJIO0)
P63/SDAA1
P62/SSI00/SCLA1
P142/SCK30/SCL30
P141/PCLBUZ1/INTP7
P140/PCLBUZ0/INTP6
P120/ANI19/VCOUT0
P47/INTP2
P46/INTP1
P45/SO01
P44/SI01/SDA01
P43/SCK01/SCL01
P42
P41/(TRJIO0)
P40/TOOL0
RESET
P124/XT2/EXCLKS
P123/XT1
P137/INTP0
P122/X2/EXCLK
P121/X1
REGC
VSS
EVSS0
VDD
EVDD0
P60/SCLA0
P61/SDAA0
P156/ANI14
P155/ANI13
P154/ANI12
P153/ANI11
P152/ANI10
P151/ANI9
P150/ANI8
P27/ANI7
P26/ANI6
P25/ANI5
P24/ANI4
P23/ANI3/ANO1
P22/ANI2/ANO0
P21/ANI1/AVREFM
P20/ANI0/AVREFP
P130
P102
P04/SCK10/SCL10
P03/ANI16/SI10/RxD1/SDA10
P02/ANI17/SO10/TxD1
P01/TO00/TRGCLKB/TRJIO0
P00/TI00/TRGCLKA/(TRJO0)
P145
P144/SO30/TxD3
P143/SI30/RxD3/SDA30
注意 1. EVSS0, EVSS1 端子は,VSS 端子と同電位にしてください。
注意 2. VDD 端子は,EVDD0 端子と同電位または EVDD0 端子より高い電位にしてください。また EVDD1 端子は EVDD0 端子と同電位に
してください。
注意 3. REGC端子はコンデンサ(0.47∼ 1 F)を介し,VSS 端子に接続してください。
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. マイコン内部から発生するノイズを低減する必要がある応用分野で使用する場合,VDD と EVDD0, EVDD1 に個別の電源を供給
し,VSS とEVSS0, EVSS1 を別々のグランド・ラインに接続するなどのノイズ対策を行うことを推奨します。
備考 3. 上図の( )内の機能は,周辺 I/O リダイレクション・レジスタ 0, 1 (PIOR0, 1) の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 18 of 98
第 1 章 概説
RL78/G14
P140/PCLBUZ0/INTP6
P141/PCLBUZ1/INTP7
P142/SCK30/SCL30
P143/SI30/RxD3/SDA30
P144/SO30/TxD3
P145
P00/TI00/TRGCLKA/(TRJO0)
P01/TO00/TRGCLKB/TRJIO0
P02/ANI17/SO10/TxD1
P03/ANI16/SI10/RxD1/SDA10
P04/SCK10/SCL10
P102
P130
P20/ANI0/AVREFP
P21/ANI1/AVREFM
P22/ANI2/ANO0
P23/ANI3/ANO1
P24/ANI4
P25/ANI5
P26/ANI6
P27/ANI7
P150/ANI8
P151/ANI9
P152/ANI10
P153/ANI11
P154/ANI12
P155/ANI13
P156/ANI14
P100/ANI20/(INTP10)
P147/ANI18/VCOUT1
• 100ピン・プラスチックLQFP (14×20)
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
P146/(INTP4)
P111
P110/(INTP11)
P101
P10/SCK11/SCL11/TRDIOD1
P11/SI11/SDA11/TRDIOC1
P12/SO11/TRDIOB1/IVREF1/(INTP5)
P13/TxD2/SO20/TRDIOA1/IVCMP1
P14/RxD2/SI20/SDA20/TRDIOD0/(SCLA0)
P15/SCK20/SCL20/TRDIOB0/(SDAA0)
P16/TI01/TO01/INTP5/TRDIOC0/IVREF0/(SI00)/(RxD0)
P17/TI02/TO02/TRDIOA0/TRDCLK0/IVCMP0/(SO00)/(TxD0)
P57/(INTP3)
P56/(INTP1)
P55/(PCLBUZ1)/(SCK00)
P54/SCK31/SCL31
P53/SI31/SDA31
P52/SO31
P51/SO00/TxD0/TOOLTxD/TRGIOB
P50/SI00/RxD0/TOOLRxD/SDA00/TRGIOA/(TRJO0)
P60/SCLA0
P61/SDAA0
P62/SSI00/SCLA1
P63/SDAA1
P31/TI03/TO03/INTP4/(PCLBUZ0)/(TRJIO0)
P64/TI10/TO10
P65/TI11/TO11
P66/TI12/TO12
P67/TI13/TO13
P77/KR7/INTP11/(TxD2)
P76/KR6/INTP10/(RxD2)
P75/KR5/INTP9
P74/KR4/INTP8
P73/KR3
P72/KR2/SO21
P71/KR1/SI21/SDA21
P70/KR0/SCK21/SCL21
P06/(TRJIO0)
P05
EVSS1
P80/(SCK10)/(SCL10)
P81/(SI10)/(RxD1)/(SDA10)
P82/(SO10)/(TxD1)
P83
P84/(INTP7)
P85/(INTP7)
P86/(INTP8)
P87/(INTP9)
P30/INTP3/RTC1HZ/SCK00/SCL00/TRJO0
EVDD1
P120/ANI19/VCOUT0
P47/INTP2
P46/INTP1
P45/SO01
P44/SI01/SDA01
P43/SCK01/SCL01
P42
P41/(TRJIO0)
P40/TOOL0
RESET
P124/XT2/EXCLKS
P123/XT1
P137/INTP0
P122/X2/EXCLK
P121/X1
REGC
VSS
EVSS0
VDD
EVDD0
注意 1. EVSS0, EVSS1 端子は,VSS 端子と同電位にしてください。
注意 2. VDD 端子は,EVDD0 端子と同電位または EVDD0 端子より高い電位にしてください。また EVDD1 端子は EVDD0 端子と同電位に
してください。
注意 3. REGC端子はコンデンサ(0.47∼ 1 F)を介し,VSS 端子に接続してください。
備考 1. 端子名称は,1.4 端子名称を参照してください。
備考 2. マイコン内部から発生するノイズを低減する必要がある応用分野で使用する場合,VDD と EVDD0, EVDD1 に個別の電源を供給
し,VSS とEVSS0, EVSS1 を別々のグランド・ラインに接続するなどのノイズ対策を行うことを推奨します。
備考 3. 上図の( )内の機能は,周辺 I/O リダイレクション・レジスタ 0, 1 (PIOR0, 1) の設定により割り当て可能です。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 19 of 98
第 1 章 概説
RL78/G14
1.4
端子名称
ANI0-ANI14,
: Analog Input
ANI16-ANI20
RxD0-RxD3
: Receive Data
SCK00, SCK01, SCK10,
: Serial Clock Input/Output
ANO0, ANO1
: Analog Output
SCK11, SCK20, SCK21,
AVREFM
: Analog Reference Voltage
SCK30, SCK31
AVREFP
: Analog Reference Voltage
Minus
Plus
EVDD0, EVDD1
SCLA0, SCLA1, SCL00,
SCL20,SCL21, SCL30,
: Power Supply for Port
SCL31
EVSS0, EVSS1
: Ground for Port
SDAA0, SDAA1,SDA00,
EXCLK
: External Clock Input
SDA01,SDA10, SDA11,
(Main System Clock)
SDA20,SDA21, SDA30,
EXCLKS
: External Clock Input
INTP0-INTP11
: External Interrupt Input
SI20, SI21, SI30, SI31
IVCMP0, IVCMP1
: Comparator Input
SO00, SO01, SO10,
IVREF0, IVREF1
: Comparator Reference Input
SO11, SO20, SO21,
(Sub System Clock)
: Serial Clock Input/Output
SCL01,SCL10, SCL11,
: Serial Data Input/Output
SDA31
SI00, SI01, SI10, SI11,
: Serial Data Input
: Serial Data Output
KR0-KR7
: Key Return
SO30, SO31
P00-P06
: Port 0
SSI00
: Serial Interface Chip Select Input
P10-P17
: Port 1
TI00-TI03, TI10-TI13
: Timer Input
P20-P27
: Port 2
TO00-TO03, TO10-TO13,
P30, P31
: Port 3
TRJO0
: Timer Output
P40-P47
: Port 4
TOOL0
: Data Input/Output for Tool
P50-P57
: Port 5
TOOLRxD, TOOLTxD
: Data Input/Output for External Device
P60-P67
: Port 6
TRDCLK0, TRGCLKA,
: Timer External Input Clock
P70-P77
: Port 7
TRGCLKB
P80-P87
: Port 8
TRDIOA0, TRDIOB0,
P100-P102
: Port 10
TRDIOC0, TRDIOD0,
P110, P111
: Port 11
TRDIOA1, TRDIOB1,
: Timer Input/Output
P120-P124
: Port 12
TRDIOC1, TRDIOD1,
P130, P137
: Port 13
TRGIOA, TRGIOB, TRJIO0
P140-P147
: Port 14
TxD0-TxD3
: Transmit Data
P150-P156
: Port 15
VCOUT0, VCOUT1
: Comparator Output
PCLBUZ0, PCLBUZ1
: Programmable Clock Output/
Buzzer Output
VDD
: Power Supply
VSS
: Ground
REGC
: Regulator Capacitance
X1, X2
: Crystal Oscillator (Main System Clock)
RESET
: Reset
XT1, XT2
: Crystal Oscillator (Subsystem Clock)
RTC1HZ
: Real-time Clock Correction
Clock (1 Hz) Output
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 20 of 98
第 1 章 概説
RL78/G14
1.5
1.5.1
ブロック図
30 ピン製品
TIMER ARRAY
UNIT (4ch)
TI00/P00
TO00/P01
ch0
TI01/TO01/P16
ch1
TI02/TO02/P17
ch2
TI03/TO03/P31
RxD0/P50 (LINSEL)
ch3
PORT 0
2
P00, P01
PORT 1
8
P10 to P17
PORT 2
4
P20 to P23
PORT 3
2
P30, P31
PORT 4
TIMER RD (2ch)
TRDIOA0/TRDCLK0/P17
TRDIOB0/P15, TRDIOC0/P16,
TRDIOD0/P14
3
ch0
TRDIOA1/P13 toTRDIOD1/P10
4
ch1
2
TRGIOA/P50,
TRGIOB/P51
2
TRGCLKA/P00,
TRGCLKB/P01
TIMER RG
P40
PORT 5
2
P50, P51
PORT 6
2
P60, P61
2
P120
P121, P122
TRJIO0/P01
TIMER RJ
TRJO0/P30
WINDOW
WATCHDOG
TIMER
PORT 12
INTERVAL
TIMER
PORT 13
LOW-SPEED
ON-CHIP
OSCILLATOR
REAL-TIME
CLOCK
A/D CONVERTER
SERIAL ARRAY
UNIT0 (4ch)
RxD0/P50
TxD0/P51
UART0
LINSEL
RxD1/P01
TxD1/P00
UART1
SCK00/P30
SI00/P50
SO00/P51
SSI00/P31
CSI00
SCK11/P10
SI11/P11
SO11/P12
CSI11
SCL00/P30
SDA00/P50
IIC00
SCL11/P10
SDA11/P11
IIC11
P137
PORT 14
P147
4
ANI0/P20 to
ANI3/P23
4
ANI16/P01, ANI17/P00
ANI18/P147, ANI19/P120
AVREFP/P20
AVREFM/P21
RL78 CPU CORE
CODE FLASH MEMORY
MULTIPLIER &
DIVIDER,
MULITIPLYACCUMULATOR
DATA FLASH MEMORY
POWER ON RESET/
VOLTAGE
DETECTOR
POR/LVD
CONTROL
RAM
RESET CONTROL
ON-CHIP DEBUG
VDD
VSS
SERIAL ARRAY
UNIT1 (2ch)
RxD2/P14
TxD2/P13
UART2
SCK20/P15
SI20/P14
SO20/P13
CSI20
SCL20/P15
SDA20/P14
IIC20
TOOLRxD/P50,
TOOLTxD/P51
TOOL0/P40
RESET
X1/P121
X2/EXCLK/P122
SYSTEM
CONTROL
HIGH-SPEED
ON-CHIP
OSCILLATOR
SDAA0/P61
SERIAL
INTERFACE IICA0
SCLA0/P60
VOLTAGE
REGULATOR
REGC
BUZZER OUTPUT
CLOCK OUTPUT
CONTROL
2
PCLBUZ0/P31,
PCLBUZ1/P15
RxD0/P50 (LINSEL)
INTP0/P137
2
DATA TRANSFER
CONTROL
INTERRUPT
CONTROL
INTP5/P16
EVENT LINK
CONTROLLER
BCD
ADJUSTMENT
2
INTP1/P50,
INTP2/P51
INTP3/P30,
INTP4/P31
D/A CONVERTER注
ANO0/P22
COMPARATOR注
(2ch)
注
COMPARATOR0
VCOUT0/P120
IVCMP0/P17
IVREF0/P16
COMPARATOR1
VCOUT1/P147
IVCMP1/P13
IVREF1/P12
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 21 of 98
第 1 章 概説
RL78/G14
1.5.2
32 ピン製品
TIMER ARRAY
UNIT (4ch)
TI00/P00
TO00/P01
ch0
TI01/TO01/P16
ch1
TI02/TO02/P17
ch2
TI03/TO03/P31
RxD0/P50 (LINSEL)
ch3
PORT 0
2
P00, P01
PORT 1
8
P10 to P17
PORT 2
4
P20 to P23
PORT 3
2
P30, P31
PORT 4
TIMER RD (2ch)
TRDIOA0/TRDCLK0/P17
TRDIOB0/P15, TRDIOC0/P16,
TRDIOD0/P14
3
ch0
TRDIOA1/P13 toTRDIOD1/P10
4
ch1
2
TRGIOA/P50,
TRGIOB/P51
2
TRGCLKA/P00,
TRGCLKB/P01
TIMER RG
PORT 5
2
P50, P51
PORT 6
3
P60 to P62
2
P120
P121, P122
TRJIO0/P01
TIMER RJ
TRJO0/P30
WINDOW
WATCHDOG
TIMER
P40
PORT 7
PORT 12
INTERVAL
TIMER
P70
PORT 13
LOW-SPEED
ON-CHIP
OSCILLATOR
REAL-TIME
CLOCK
A/D CONVERTER
SERIAL ARRAY
UNIT0 (4ch)
RxD0/P50
TxD0/P51
UART0
LINSEL
RxD1/P01
TxD1/P00
UART1
SCK00/P30
SI00/P50
SO00/P51
SSI00/P62
CSI00
SCK11/P10
SI11/P11
SO11/P12
CSI11
SCL00/P30
SDA00/P50
IIC00
SCL11/P10
SDA11/P11
IIC11
P137
PORT 14
P147
4
ANI0/P20 to
ANI3/P23
4
ANI16/P01, ANI17/P00
ANI18/P147, ANI19/P120
AVREFP/P20
AVREFM/P21
RL78 CPU CORE
CODE FLASH MEMORY
MULTIPLIER &
DIVIDER,
MULITIPLYACCUMULATOR
DATA FLASH MEMORY
POWER ON RESET/
VOLTAGE
DETECTOR
POR/LVD
CONTROL
RAM
RESET CONTROL
ON-CHIP DEBUG
VDD
VSS
SERIAL ARRAY
UNIT1 (2ch)
RxD2/P14
TxD2/P13
UART2
SCK20/P15
SI20/P14
SO20/P13
CSI20
SCL20/P15
SDA20/P14
IIC20
TOOLRxD/P50,
TOOLTxD/P51
TOOL0/P40
RESET
X1/P121
X2/EXCLK/P122
SYSTEM
CONTROL
HIGH-SPEED
ON-CHIP
OSCILLATOR
SDAA0/P61
SERIAL
INTERFACE IICA0
SCLA0/P60
VOLTAGE
REGULATOR
REGC
BUZZER OUTPUT
2
CLOCK OUTPUT
CONTROL
PCLBUZ0/P31,
PCLBUZ1/P15
RxD0/P50 (LINSEL)
INTP0/P137
2
DATA TRANSFER
CONTROL
INTERRUPT
CONTROL
INTP5/P16
EVENT LINK
CONTROLLER
BCD
ADJUSTMENT
2
INTP1/P50,
INTP2/P51
INTP3/P30,
INTP4/P31
D/A CONVERTER注
ANO0/P22
ANO1/P23
COMPARATOR注
(2ch)
注
COMPARATOR0
VCOUT0/P120
IVCMP0/P17
IVREF0/P16
COMPARATOR1
VCOUT1/P147
IVCMP1/P13
IVREF1/P12
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 22 of 98
第 1 章 概説
RL78/G14
1.5.3
36 ピン製品
TIMER ARRAY
UNIT (4ch)
TI00/P00
TO00/P01
ch0
TI01/TO01/P16
ch1
TI02/TO02/P17
ch2
TI03/TO03/P31
RxD0/P50 (LINSEL)
ch3
PORT 0
2
P00, P01
PORT 1
8
P10 to P17
PORT 2
6
P20 to P25
PORT 3
2
P30, P31
PORT 4
TIMER RD (2ch)
TRDIOA0/TRDCLK0/P17
TRDIOB0/P15, TRDIOC0/P16,
TRDIOD0/P14
3
ch0
TRDIOA1/P13 toTRDIOD1/P10
4
ch1
2
TRGIOA/P50,
TRGIOB/P51
2
TRGCLKA/P00,
TRGCLKB/P01
TIMER RG
PORT 5
2
P50, P51
PORT 6
3
P60 to P62
PORT 7
3
P70 to P72
2
P120
P121, P122
TRJIO0/P01
TIMER RJ
TRJO0/P30
WINDOW
WATCHDOG
TIMER
P40
PORT 12
INTERVAL
TIMER
PORT 13
LOW-SPEED
ON-CHIP
OSCILLATOR
REAL-TIME
CLOCK
A/D CONVERTER
SERIAL ARRAY
UNIT0 (4ch)
RxD0/P50
TxD0/P51
UART0
LINSEL
RxD1/P01
TxD1/P00
UART1
SCK00/P30
SI00/P50
SO00/P51
SSI00/P62
CSI00
SCK11/P10
SI11/P11
SO11/P12
CSI11
SCL00/P30
SDA00/P50
IIC00
SCL11/P10
SDA11/P11
IIC11
P137
PORT 14
P147
6
ANI0/P20 to
ANI5/P25
2
ANI18/P147, ANI19/P120
AVREFP/P20
AVREFM/P21
RL78 CPU CORE
CODE FLASH MEMORY
MULTIPLIER &
DIVIDER,
MULITIPLYACCUMULATOR
DATA FLASH MEMORY
POWER ON RESET/
VOLTAGE
DETECTOR
POR/LVD
CONTROL
RAM
RESET CONTROL
ON-CHIP DEBUG
VDD
VSS
SERIAL ARRAY
UNIT1 (2ch)
RxD2/P14
TxD2/P13
UART2
SCK20/P15
SI20/P14
SO20/P13
CSI20
SCK21/P70
SI21/P71
SO21/P72
CSI21
CLOCK OUTPUT
CONTROL
SCL20/P15
SDA20/P14
IIC20
DATA TRANSFER
CONTROL
SCL21/P70
SDA21/P71
IIC21
TOOLRxD/P50,
TOOLTxD/P51
TOOL0/P40
RESET
X1/P121
X2/EXCLK/P122
SYSTEM
CONTROL
HIGH-SPEED
ON-CHIP
OSCILLATOR
SDAA0/P61
SERIAL
INTERFACE IICA0
SCLA0/P60
VOLTAGE
REGULATOR
REGC
BUZZER OUTPUT
2
PCLBUZ0/P31,
PCLBUZ1/P15
RxD0/P50 (LINSEL)
INTP0/P137
2
INTERRUPT
CONTROL
INTP5/P16
EVENT LINK
CONTROLLER
BCD
ADJUSTMENT
2
INTP1/P50,
INTP2/P51
INTP3/P30,
INTP4/P31
D/A CONVERTER注
ANO0/P22
ANO1/P23
COMPARATOR注
(2ch)
注
COMPARATOR0
VCOUT0/P120
IVCMP0/P17
IVREF0/P16
COMPARATOR1
VCOUT1/P147
IVCMP1/P13
IVREF1/P12
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 23 of 98
第 1 章 概説
RL78/G14
1.5.4
40 ピン製品
TIMER ARRAY
UNIT (4ch)
TI00/P00
TO00/P01
ch0
TI01/TO01/P16
ch1
TI02/TO02/P17
ch2
TI03/TO03/P31
RxD0/P50 (LINSEL)
ch3
PORT 0
2
P00, P01
PORT 1
8
P10 to P17
PORT 2
7
P20 to P26
PORT 3
2
P30, P31
PORT 4
TIMER RD (2ch)
TRDIOA0/TRDCLK0/P17
TRDIOB0/P15, TRDIOC0/P16,
TRDIOD0/P14
3
ch0
TRDIOA1/P13 toTRDIOD1/P10
4
ch1
2
TRGIOA/P50,
TRGIOB/P51
2
TRGCLKA/P00,
TRGCLKB/P01
TIMER RG
PORT 5
2
P50, P51
PORT 6
3
P60 to P62
PORT 7
4
P70 to P73
4
P120
P121 to P124
TRJIO0/P01
TIMER RJ
TRJO0/P30
WINDOW
WATCHDOG
TIMER
P40
PORT 12
INTERVAL
TIMER
PORT 13
LOW-SPEED
ON-CHIP
OSCILLATOR
RTC1HZ/P30
REAL-TIME
CLOCK
A/D CONVERTER
SERIAL ARRAY
UNIT0 (4ch)
RxD0/P50
TxD0/P51
UART0
LINSEL
RxD1/P01
TxD1/P00
UART1
SCK00/P30
SI00/P50
SO00/P51
SSI00/P62
CSI00
SCK11/P10
SI11/P11
SO11/P12
CSI11
SCL00/P30
SDA00/P50
IIC00
SCL11/P10
SDA11/P11
IIC11
P137
PORT 14
P147
7
ANI0/P20 to
ANI6/P26
2
ANI18/P147, ANI19/P120
AVREFP/P20
AVREFM/P21
RL78 CPU CORE
CODE FLASH MEMORY
MULTIPLIER &
DIVIDER,
MULITIPLYACCUMULATOR
KEY RETURN
4
DATA FLASH MEMORY
POWER ON RESET/
VOLTAGE
DETECTOR
KR0/P70 to
KR3/P73
POR/LVD
CONTROL
RAM
RESET CONTROL
ON-CHIP DEBUG
VDD
VSS
SERIAL ARRAY
UNIT1 (2ch)
RxD2/P14
TxD2/P13
UART2
SCK20/P15
SI20/P14
SO20/P13
CSI20
SCK21/P70
SI21/P71
SO21/P72
CSI21
CLOCK OUTPUT
CONTROL
SCL20/P15
SDA20/P14
IIC20
DATA TRANSFER
CONTROL
SCL21/P70
SDA21/P71
IIC21
TOOLRxD/P50,
TOOLTxD/P51
TOOL0/P40
SYSTEM
CONTROL
RESET
X1/P121
X2/EXCLK/P122
HIGH-SPEED
ON-CHIP
OSCILLATOR
XT1/P123
XT2/EXCLKS/P124
SDAA0/P61
SERIAL
INTERFACE IICA0
SCLA0/P60
VOLTAGE
REGULATOR
REGC
BUZZER OUTPUT
2
PCLBUZ0/P31,
PCLBUZ1/P15
RxD0/P50 (LINSEL)
INTP0/P137
2
INTERRUPT
CONTROL
INTP5/P16
EVENT LINK
CONTROLLER
BCD
ADJUSTMENT
2
INTP1/P50,
INTP2/P51
INTP3/P30,
INTP4/P31
D/A CONVERTER注
ANO0/P22
ANO1/P23
COMPARATOR注
(2ch)
注
COMPARATOR0
VCOUT0/P120
IVCMP0/P17
IVREF0/P16
COMPARATOR1
VCOUT1/P147
IVCMP1/P13
IVREF1/P12
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 24 of 98
第 1 章 概説
RL78/G14
1.5.5
44 ピン製品
TIMER ARRAY
UNIT (4ch)
TI00/P00
TO00/P01
ch0
TI01/TO01/P16
ch1
TI02/TO02/P17
ch2
TI03/TO03/P31
RxD0/P50 (LINSEL)
ch3
TIMER RD (2ch)
TRDIOA0/TRDCLK0/P17
TRDIOB0/P15, TRDIOC0/P16,
TRDIOD0/P14
3
ch0
TRDIOA1/P13 toTRDIOD1/P10
4
ch1
2
TRGIOA/P50,
TRGIOB/P51
2
TRGCLKA/P00,
TRGCLKB/P01
TIMER RG
2
P00, P01
PORT 1
8
P10 to P17
PORT 2
8
P20 to P27
PORT 3
2
P30, P31
PORT 4
2
P40, P41
PORT 5
2
P50, P51
PORT 6
4
P60 to P63
PORT 7
4
P70 to P73
4
P120
P121 to P124
TRJIO0/P01
TIMER RJ
TRJO0/P30
WINDOW
WATCHDOG
TIMER
PORT 0
PORT 12
INTERVAL
TIMER
PORT 13
LOW-SPEED
ON-CHIP
OSCILLATOR
RTC1HZ/P30
PORT 14
REAL-TIME
CLOCK
A/D CONVERTER
SERIAL ARRAY
UNIT0 (4ch)
RxD0/P50
TxD0/P51
UART0
LINSEL
RxD1/P01
TxD1/P00
UART1
SCK00/P30
SI00/P50
SO00/P51
SSI00/P62
CSI00
SCK11/P10
SI11/P11
SO11/P12
CSI11
SCL00/P30
SDA00/P50
IIC00
SCL11/P10
SDA11/P11
IIC11
P137
2
P146, P147
8
ANI0/P20 to
ANI7/P27
2
ANI18/P147, ANI19/P120
AVREFP/P20
AVREFM/P21
RL78 CPU CORE
CODE FLASH MEMORY
MULTIPLIER &
DIVIDER,
MULITIPLYACCUMULATOR
KEY RETURN
4
DATA FLASH MEMORY
POWER ON RESET/
VOLTAGE
DETECTOR
KR0/P70 to
KR3/P73
POR/LVD
CONTROL
RAM
RESET CONTROL
ON-CHIP DEBUG
VDD
VSS
SERIAL ARRAY
UNIT1 (2ch)
RxD2/P14
TxD2/P13
UART2
SCK20/P15
SI20/P14
SO20/P13
CSI20
SCK21/P70
SI21/P71
SO21/P72
CSI21
CLOCK OUTPUT
CONTROL
SCL20/P15
SDA20/P14
IIC20
DATA TRANSFER
CONTROL
SCL21/P70
SDA21/P71
IIC21
TOOLRxD/P50,
TOOLTxD/P51
TOOL0/P40
SYSTEM
CONTROL
RESET
X1/P121
X2/EXCLK/P122
HIGH-SPEED
ON-CHIP
OSCILLATOR
XT1/P123
XT2/EXCLKS/P124
SDAA0/P61
SERIAL
INTERFACE IICA0
SCLA0/P60
VOLTAGE
REGULATOR
REGC
BUZZER OUTPUT
2
PCLBUZ0/P31,
PCLBUZ1/P15
RxD0/P50 (LINSEL)
INTP0/P137
2
INTERRUPT
CONTROL
INTP5/P16
EVENT LINK
CONTROLLER
BCD
ADJUSTMENT
2
INTP1/P50,
INTP2/P51
INTP3/P30,
INTP4/P31
D/A CONVERTER注
ANO0/P22
ANO1/P23
COMPARATOR注
(2ch)
注
COMPARATOR0
VCOUT0/P120
IVCMP0/P17
IVREF0/P16
COMPARATOR1
VCOUT1/P147
IVCMP1/P13
IVREF1/P12
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 25 of 98
第 1 章 概説
RL78/G14
1.5.6
48 ピン製品
TIMER ARRAY
UNIT (4ch)
TI00/P00
TO00/P01
ch0
TI01/TO01/P16
ch1
TI02/TO02/P17
ch2
TI03/TO03/P31
RxD0/P50 (LINSEL)
ch3
TIMER RD (2ch)
TRDIOA0/TRDCLK0/P17
TRDIOB0/P15, TRDIOC0/P16,
TRDIOD0/P14
3
ch0
TRDIOA1/P13 toTRDIOD1/P10
4
ch1
2
TRGIOA/P50,
TRGIOB/P51
2
TRGCLKA/P00,
TRGCLKB/P01
TIMER RG
2
P00, P01
PORT 1
8
P10 to P17
PORT 2
8
P20 to P27
PORT 3
2
P30, P31
PORT 4
2
P40, P41
PORT 5
2
P50, P51
PORT 6
4
P60 to P63
PORT 7
6
P70 to P75
4
P120
P121 to P124
TRJIO0/P01
TIMER RJ
TRJO0/P30
WINDOW
WATCHDOG
TIMER
PORT 0
PORT 12
INTERVAL
TIMER
P130
PORT 13
LOW-SPEED
ON-CHIP
OSCILLATOR
RTC1HZ/P30
PORT 14
REAL-TIME
CLOCK
A/D CONVERTER
SERIAL ARRAY
UNIT0 (4ch)
RxD0/P50
TxD0/P51
UART0
LINSEL
RxD1/P01
TxD1/P00
UART1
SCK00/P30
SI00/P50
SO00/P51
SSI00/P62
CSI00
SCK01/P75
SI01/P74
SO01/P73
CSI01
SCK11/P10
SI11/P11
SO11/P12
CSI11
SCL00/P30
SDA00/P50
IIC00
3
P140,
P146, P147
8
ANI0/P20 to
ANI7/P27
2
ANI18/P147, ANI19/P120
AVREFP/P20
AVREFM/P21
RL78 CPU CORE
CODE FLASH MEMORY
MULTIPLIER &
DIVIDER,
MULITIPLYACCUMULATOR
KEY RETURN
6
DATA FLASH MEMORY
POWER ON RESET/
VOLTAGE
DETECTOR
KR0/P70 to
KR5/P75
POR/LVD
CONTROL
RAM
RESET CONTROL
ON-CHIP DEBUG
VDD
SCL01/P75
SDA01/P74
IIC01
SCL11/P10
SDA11/P11
IIC11
VSS
SCK21/P70
SI21/P71
SO21/P72
CSI21
SCLA0/P60
2
CLOCK OUTPUT
CONTROL
CSI20
SYSTEM
CONTROL
RESET
X1/P121
X2/EXCLK/P122
HIGH-SPEED
ON-CHIP
OSCILLATOR
XT1/P123
XT2/EXCLKS/P124
VOLTAGE
REGULATOR
REGC
RxD0/P50 (LINSEL)
INTP0/P137
BUZZER OUTPUT
UART2
SCK20/P15
SI20/P14
SO20/P13
TOOLRxD/P50,
TOOLTxD/P51
TOOL0/P40
SDAA0/P61
SERIAL
INTERFACE IICA0
SERIAL ARRAY
UNIT1 (2ch)
RxD2/P14
TxD2/P13
P137
PCLBUZ0/P140,
PCLBUZ1/P15
DATA TRANSFER
CONTROL
2
INTERRUPT
CONTROL
2
INTP5/P16
INTP6/P140
EVENT LINK
CONTROLLER
2
SCL20/P15
SDA20/P14
IIC20
SCL21/P70
SDA21/P71
IIC21
BCD
ADJUSTMENT
INTP1/P50,
INTP2/P51
INTP3/P30,
INTP4/P31
D/A CONVERTER注
INTP8/P74,
INTP9/P75
ANO0/P22
ANO1/P23
COMPARATOR注
(2ch)
注
COMPARATOR0
VCOUT0/P120
IVCMP0/P17
IVREF0/P16
COMPARATOR1
VCOUT1/P147
IVCMP1/P13
IVREF1/P12
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 26 of 98
第 1 章 概説
RL78/G14
1.5.7
52 ピン製品
TIMER ARRAY
UNIT (4ch)
TI00/P00
TO00/P01
ch0
TI01/TO01/P16
ch1
TI02/TO02/P17
ch2
TI03/TO03/P31
RxD0/P50 (LINSEL)
ch3
TIMER RD (2ch)
TRDIOA0/TRDCLK0/P17
TRDIOB0/P15, TRDIOC0/P16,
TRDIOD0/P14
3
ch0
TRDIOA1/P13 toTRDIOD1/P10
4
ch1
2
TRGIOA/P50,
TRGIOB/P51
2
TRGCLKA/P00,
TRGCLKB/P01
TIMER RG
4
P00 to P03
PORT 1
8
P10 to P17
PORT 2
8
P20 to P27
PORT 3
2
P30, P31
PORT 4
2
P40, P41
PORT 5
2
P50, P51
PORT 6
4
P60 to P63
PORT 7
8
P70 to P77
4
P120
P121 to P124
TRJIO0/P01
TIMER RJ
TRJO0/P30
WINDOW
WATCHDOG
TIMER
PORT 0
PORT 12
INTERVAL
TIMER
P130
PORT 13
LOW-SPEED
ON-CHIP
OSCILLATOR
RTC1HZ/P30
PORT 14
REAL-TIME
CLOCK
A/D CONVERTER
SERIAL ARRAY
UNIT0 (4ch)
RxD0/P50
TxD0/P51
UART0
LINSEL
RxD1/P03
TxD1/P02
UART1
SCK00/P30
SI00/P50
SO00/P51
SSI00/P62
CSI00
SCK01/P75
SI01/P74
SO01/P73
CSI01
SCK11/P10
SI11/P11
SO11/P12
CSI11
SCL00/P30
SDA00/P50
IIC00
3
P140,
P146, P147
8
ANI0/P20 to
ANI7/P27
4
ANI16/P03, ANI17/P02,
ANI18/P147, ANI19/P120
AVREFP/P20
AVREFM/P21
RL78 CPU CORE
CODE FLASH MEMORY
MULTIPLIER &
DIVIDER,
MULITIPLYACCUMULATOR
KEY RETURN
8
DATA FLASH MEMORY
POWER ON RESET/
VOLTAGE
DETECTOR
KR0/P70 to
KR7/P77
POR/LVD
CONTROL
RAM
RESET CONTROL
ON-CHIP DEBUG
VDD
SCL01/P75
SDA01/P74
IIC01
SCL11/P10
SDA11/P11
IIC11
VSS
SCK21/P70
SI21/P71
SO21/P72
CSI21
SCLA0/P60
2
CLOCK OUTPUT
CONTROL
CSI20
SYSTEM
CONTROL
RESET
X1/P121
X2/EXCLK/P122
HIGH-SPEED
ON-CHIP
OSCILLATOR
XT1/P123
XT2/EXCLKS/P124
VOLTAGE
REGULATOR
REGC
RxD0/P50 (LINSEL)
INTP0/P137
BUZZER OUTPUT
UART2
SCK20/P15
SI20/P14
SO20/P13
TOOLRxD/P50,
TOOLTxD/P51
TOOL0/P40
SDAA0/P61
SERIAL
INTERFACE IICA0
SERIAL ARRAY
UNIT1 (2ch)
RxD2/P14
TxD2/P13
P137
PCLBUZ0/P140,
PCLBUZ1/P15
DATA TRANSFER
CONTROL
2
INTERRUPT
CONTROL
2
INTP5/P16
INTP6/P140
EVENT LINK
CONTROLLER
4
SCL20/P15
SDA20/P14
IIC20
SCL21/P70
SDA21/P71
IIC21
BCD
ADJUSTMENT
INTP1/P50,
INTP2/P51
INTP3/P30,
INTP4/P31
D/A CONVERTER注
INTP8/P74 to
INTP11/P77
ANO0/P22
ANO1/P23
COMPARATOR注
(2ch)
注
COMPARATOR0
VCOUT0/P120
IVCMP0/P17
IVREF0/P16
COMPARATOR1
VCOUT1/P147
IVCMP1/P13
IVREF1/P12
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 27 of 98
第 1 章 概説
RL78/G14
1.5.8
64 ピン製品
TIMER ARRAY
UNIT (4ch)
TI00/P00
TO00/P01
ch0
TI01/TO01/P16
ch1
TI02/TO02/P17
ch2
TI03/TO03/P31
RxD0/P50 (LINSEL)
ch3
TIMER RD (2ch)
TRDIOA0/TRDCLK0/P17
TRDIOB0/P15, TRDIOC0/P16,
TRDIOD0/P14
3
ch0
TRDIOA1/P13 toTRDIOD1/P10
4
ch1
2
TRGIOA/P50,
TRGIOB/P51
2
TRGCLKA/P00,
TRGCLKB/P01
TIMER RG
7
P00 to P06
PORT 1
8
P10 to P17
PORT 2
8
P20 to P27
PORT 3
2
P30, P31
PORT 4
4
P40 to P43
PORT 5
6
P50 to P55
PORT 6
4
P60 to P63
PORT 7
8
P70 to P77
4
P120
P121 to P124
TRJIO0/P01
TIMER RJ
TRJO0/P30
WINDOW
WATCHDOG
TIMER
PORT 0
PORT 12
INTERVAL
TIMER
P130
PORT 13
LOW-SPEED
ON-CHIP
OSCILLATOR
RTC1HZ/P30
PORT 14
REAL-TIME
CLOCK
A/D CONVERTER
SERIAL ARRAY
UNIT0 (4ch)
RxD0/P50
TxD0/P51
UART0
LINSEL
RxD1/P03
TxD1/P02
UART1
SCK00/P30
SI00/P50
SO00/P51
SSI00/P62
CSI00
SCK01/P75
SI01/P74
SO01/P73
CSI01
SCK10/P04
SI10/P03
SO10/P02
CSI10
SCK11/P10
SI11/P11
SO11/P12
CSI11
SCL00/P30
SDA00/P50
IIC00
SCL01/P75
SDA01/P74
IIC01
SCL10/P04
SDA10/P03
IIC10
SCL11/P10
SDA11/P11
P140, P141,
P146, P147
8
ANI0/P20 to
ANI7/P27
4
ANI16/P03, ANI17/P02,
ANI18/P147, ANI19/P120
AVREFP/P20
AVREFM/P21
RL78 CPU CORE
CODE FLASH MEMORY
MULTIPLIER &
DIVIDER,
MULITIPLYACCUMULATOR
KEY RETURN
8
DATA FLASH MEMORY
POWER ON RESET/
VOLTAGE
DETECTOR
KR0/P70 to
KR7/P77
POR/LVD
CONTROL
RAM
ON-CHIP DEBUG
IIC11
VDD,
VSS, TOOLRxD/P50,
EVDD0 EVSS0 TOOLTxD/P51
SDAA0/P61
SERIAL
INTERFACE IICA0
RESET
X1/P121
X2/EXCLK/P122
HIGH-SPEED
ON-CHIP
OSCILLATOR
XT1/P123
XT2/EXCLKS/P124
VOLTAGE
REGULATOR
REGC
SCLA0/P60
RxD0/P50 (LINSEL)
INTP0/P137
2
CLOCK OUTPUT
CONTROL
TOOL0/P40
SYSTEM
CONTROL
BUZZER OUTPUT
注
4
RESET CONTROL
SERIAL ARRAY
UNIT1 (2ch)
RxD2/P14
TxD2/P13
P137
2
PCLBUZ0/P140,
PCLBUZ1/P141
UART2
INTERRUPT
CONTROL
2
INTP1/P50,
INTP2/P51
INTP3/P30,
INTP4/P31
INTP5/P16
DATA TRANSFER
CONTROL
2
INTP6/P140,
INTP7/P141
4
INTP8/P74 to
INTP11/P77
SCK20/P15
SI20/P14
SO20/P13
CSI20
SCK21/P70
SI21/P71
SO21/P72
CSI21
SCL20/P15
SDA20/P14
IIC20
COMPARATOR注
(2ch)
SCL21/P70
SDA21/P71
IIC21
COMPARATOR0
VCOUT0/P120
IVCMP0/P17
IVREF0/P16
COMPARATOR1
VCOUT1/P147
IVCMP1/P13
IVREF1/P12
EVENT LINK
CONTROLLER
D/A CONVERTER注
BCD
ADJUSTMENT
ANO0/P22
ANO1/P23
コード・フラッシュ・メモリが96 KB以上の製品に搭載されます。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 28 of 98
第 1 章 概説
RL78/G14
1.5.9
80 ピン製品
TIMER ARRAY
UNIT0 (4ch)
TI00/P00
TO00/P01
TIMER ARRAY
UNIT1 (4ch)
ch0
TI10/TO10/P64
ch1
TI11/TO11/P65
ch2
TI12/TO12/P66
ch3
TI13/TO13/P67
ch0
TI01/TO01/P16
ch1
TI02/TO02/P17
ch2
TI03/TO03/P31
RxD0/P50 (LINSEL)
ch3
TIMER RD (2ch)
TRDIOA0/TRDCLK0/P17
TRDIOB0/P15, TRDIOC0/P16,
TRDIOD0/P14
3
ch0
TRDIOA1/P13 toTRDIOD1/P10
4
ch1
2
TRGIOA/P50,
TRGIOB/P51
2
TRGCLKA/P00,
TRGCLKB/P01
TIMER RG
7
P00 to P06
PORT 1
8
P10 to P17
PORT 2
8
P20 to P27
PORT 3
2
P30, P31
PORT 4
6
P40 to P45
PORT 5
6
P50 to P55
PORT 6
8
P60 to P67
PORT 7
8
P70 to P77
TRJIO0/P01
TIMER RJ
TRJO0/P30
WINDOW
WATCHDOG
TIMER
PORT 0
PORT 10
INTERVAL
TIMER
PORT 11
LOW-SPEED
ON-CHIP
OSCILLATOR
REAL-TIME
CLOCK
RTC1HZ/P30
SERIAL ARRAY
UNIT0 (4ch)
RxD0/P50
TxD0/P51
UART0
LINSEL
RxD1/P03
TxD1/P02
UART1
SCK00/P30
SI00/P50
SO00/P51
SSI00/P62
CSI00
SCK01/P43
SI01/P44
SO01/P45
CSI01
SCK10/P04
SI10/P03
SO10/P02
CSI10
SCK11/P10
SI11/P11
SO11/P12
CSI11
SCL00/P30
SDA00/P50
IIC00
SCL01/P43
SDA01/P44
IIC01
SCL10/P04
SDA10/P03
IIC10
SCL11/P10
SDA11/P11
IIC11
8
A/D CONVERTER
P100
2
P110, P111
4
P120
P121 to P124
ANI0/P20 to ANI7/P27
4
ANI8/P150 to ANI11/P153
PORT 12
5
ANI16/P03, ANI17/P02,
ANI18/P147, ANI19/P120,
ANI20/P100
PORT 13
AVREFP/P20
AVREFM/P21
PORT 14
7
P140 to P144,
P146, P147
PORT 15
4
P150 to P153
KEY RETURN
8
KR0/P70 to
KR7/P77
RL78 CPU CORE
CODE FLASH MEMORY
MULTIPLIER &
DIVIDER,
MULITIPLYACCUMULATOR
DATA FLASH MEMORY
P130
P137
POWER ON RESET/
VOLTAGE
DETECTOR
POR/LVD
CONTROL
RESET CONTROL
RAM
TOOL0/P40
ON-CHIP DEBUG
SYSTEM
CONTROL
VDD,
VSS, TOOLRxD/P50,
EVDD0 EVSS0 TOOLTxD/P51
RESET
X1/P121
X2/EXCLK/P122
HIGH-SPEED
ON-CHIP
OSCILLATOR
XT1/P123
XT2/EXCLKS/P124
VOLTAGE
REGULATOR
SERIAL
INTERFACE IICA0
SDAA0/P61
SERIAL
INTERFACE IICA1
SDAA1/P63
REGC
RxD0/P50 (LINSEL)
INTP0/P137
SCLA0/P60
2
SERIAL ARRAY
UNIT1 (4ch)
RxD2/P14
TxD2/P13
UART2
RxD3/P143
TxD3/P144
UART3
SCK20/P15
SI20/P14
SO20/P13
CSI20
SCK21/P70
SI21/P71
SO21/P72
CSI21
SCK30/P142
SI30/P143
SO30/P144
CSI30
SCK31/P54
SI31/P53
SO31/P52
CSI31
SCL20/P15
SDA20/P14
IIC20
SCL21/P70
SDA21/P71
IIC21
SCL30/P142
SDA30/P143
IIC30
SCL31/P54
SDA31/P53
IIC31
R01DS0053JJ0100 Rev.1.00
2012.02.21
SCLA1/P62
INTERRUPT
CONTROL
2
INTP1/P50,
INTP2/P51
INTP3/P30,
INTP4/P31
INTP5/P16
BUZZER OUTPUT
2
CLOCK OUTPUT
CONTROL
DATA TRANSFER
CONTROL
EVENT LINK
CONTROLLER
PCLBUZ0/P140,
PCLBUZ1/P141
D/A CONVERTER
2
INTP6/P140,
INTP7/P141
4
INTP8/P74 to
INTP11/P77
ANO0/P22
ANO1/P23
COMPARATOR
(2ch)
COMPARATOR0
VCOUT0/P120
IVCMP0/P17
IVREF0/P16
COMPARATOR1
VCOUT1/P147
IVCMP1/P13
IVREF1/P12
BCD
ADJUSTMENT
Page 29 of 98
第 1 章 概説
RL78/G14
1.5.10
100 ピン製品
TIMER ARRAY
UNIT0 (4ch)
TI00/P00
TO00/P01
TIMER ARRAY
UNIT1 (4ch)
ch0
TI10/TO10/P64
ch1
TI11/TO11/P65
ch2
TI12/TO12/P66
ch3
TI13/TO13/P67
ch0
TI01/TO01/P16
ch1
TI02/TO02/P17
ch2
TI03/TO03/P31
RxD0/P50 (LINSEL)
ch3
TIMER RD (2ch)
TRDIOA0/TRDCLK0/P17
TRDIOB0/P15, TRDIOC0/P16,
TRDIOD0/P14
3
ch0
TRDIOA1/P13 toTRDIOD1/P10
4
ch1
2
TRGIOA/P50,
TRGIOB/P51
2
TRGCLKA/P00,
TRGCLKB/P01
TIMER RG
INTERVAL
TIMER
LOW-SPEED
ON-CHIP
OSCILLATOR
REAL-TIME
CLOCK
RTC1HZ/P30
8
LINSEL
RxD1/P03
TxD1/P02
PORT 1
8
P10 to P17
PORT 2
8
P20 to P27
PORT 3
2
P30, P31
PORT 4
8
P40 to P47
PORT 5
8
P50 to P57
PORT 6
8
P60 to P67
PORT 7
8
P70 to P77
PORT 8
8
P80 to P87
PORT 10
3
P100 to P102
2
P110, P111
A/D CONVERTER
4
P120
P121 to P124
ANI0/P20 to ANI7/P27
ANI8/P150 to ANI14/P156
PORT 11
5
ANI16/P03, ANI17/P02,
ANI18/P147, ANI19/P120,
ANI20/P100
PORT 12
AVREFP/P20
AVREFM/P21
PORT 13
RL78 CPU CORE
UART0
P00 to P06
7
SERIAL ARRAY
UNIT0 (4ch)
RxD0/P50
TxD0/P51
7
TRJIO0/P01
TIMER RJ
TRJO0/P30
WINDOW
WATCHDOG
TIMER
PORT 0
CODE FLASH MEMORY
MULTIPLIER &
DIVIDER,
MULITIPLYACCUMULATOR
DATA FLASH MEMORY
P130
P137
PORT 14
8
P140 to P147
PORT 15
7
P150 to P156
KEY RETURN
8
KR0/P70 to
KR7/P77
UART1
SCK00/P30
SI00/P50
SO00/P51
SSI00/P62
CSI00
SCK01/P43
SI01/P44
SO01/P45
CSI01
SCK10/P04
SI10/P03
SO10/P02
CSI10
SCK11/P10
SI11/P11
SO11/P12
CSI11
SCL00/P30
SDA00/P50
IIC00
SCL01/P43
SDA01/P44
IIC01
SCL10/P04
SDA10/P03
IIC10
SCL11/P10
SDA11/P11
IIC11
POWER ON RESET/
VOLTAGE
DETECTOR
POR/LVD
CONTROL
RAM
RESET CONTROL
TOOL0/P40
ON-CHIP DEBUG
SERIAL ARRAY
UNIT1 (4ch)
RxD2/P14
TxD2/P13
SERIAL
INTERFACE IICA0
SDAA0/P61
SERIAL
INTERFACE IICA1
SDAA1/P63
SCLA0/P60
BUZZER OUTPUT
UART3
SCK20/P15
SI20/P14
SO20/P13
CSI20
SCK21/P70
SI21/P71
SO21/P72
CSI21
SCK30/P142
SI30/P143
SO30/P144
CSI30
2
CLOCK OUTPUT
CONTROL
SYSTEM
CONTROL
PCLBUZ0/P140,
PCLBUZ1/P141
2
INTERRUPT
CONTROL
IIC20
SCL21/P70
SDA21/P71
IIC21
SCL30/P142
SDA30/P143
IIC30
SCL31/P54
SDA31/P53
IIC31
2
INTP1/P47,
INTP2/P46
INTP3/P30,
INTP4/P31
INTP5/P16
D/A CONVERTER
2
INTP6/P140,
INTP7/P141
4
INTP8/P74 to
INTP11/P77
ANO0/P22
ANO1/P23
COMPARATOR
(2ch)
BCD
ADJUSTMENT
SCL20/P15
SDA20/P14
REGC
RxD0/P50 (LINSEL)
INTP0/P137
EVENT LINK
CONTROLLER
CSI31
XT1/P123
XT2/EXCLKS/P124
VOLTAGE
REGULATOR
DATA TRANSFER
CONTROL
SCK31/P54
SI31/P53
SO31/P52
RESET
X1/P121
X2/EXCLK/P122
HIGH-SPEED
ON-CHIP
OSCILLATOR
SCLA1/P62
UART2
RxD3/P143
TxD3/P144
R01DS0053JJ0100 Rev.1.00
2012.02.21
VDD,
VSS, TOOLRxD/P50,
EVDD0, EVSS0, TOOLTxD/P51
EVDD1 EVSS1
COMPARATOR0
VCOUT0/P120
IVCMP0/P17
IVREF0/P16
COMPARATOR1
VCOUT1/P147
IVCMP1/P13
IVREF1/P12
Page 30 of 98
第 1 章 概説
RL78/G14
機能概要
1.6
【30 ピン,32ピン,36 ピン,40 ピン製品(コード・フラッシュ・メモリ 16 KB ∼64 KB)】
注意 周辺I/O リダイレクション・レジスタ0, 1 (PIOR0, 1) を00Hに設定時の機能概要です。
(1/2)
30 ピン
32 ピン
36 ピン
40 ピン
項目
R5F104Ax (x = A, C-E)
R5F104Bx (x = A, C-E)
R5F104Cx (x = A, C-E)
R5F104Ex (x = A, C-E)
コード・フラッシュ・メモリ
16-64 KB
16-64 KB
16-64 KB
16-64 KB
データ・フラッシュ・メモリ
4 KB
4 KB
4 KB
4 KB
RAM
2.5-5.5
メモリ空間
メイン・
システム・
クロック
KB 注
2.5-5.5
KB 注
2.5-5.5
KB 注
2.5-5.5 KB 注
1 M バイト
高速システム・
クロック
X1 ( 水晶 / セラミック ) 発振,外部メイン・システム・クロック入力 (EXCLK)
1 ∼ 20 MHz:VDD = 2.7 ∼ 5.5 V, 1 ∼ 8 MHz:VDD = 1.8 ∼ 2.7 V, 1 ∼ 4 MHz:VDD = 1.6 ∼ 1.8 V
高速オンチップ・オシ 高速動作:1 ∼ 32 MHz (VDD = 2.7 ∼ 5.5 V),高速動作:1 ∼ 16 MHz (VDD = 2.4 ∼ 5.5 V),
レータ・クロック (fIH) 低速動作:1 ∼ 8 MHz (VDD = 1.8 ∼ 5.5 V),低電圧動作:1 ∼ 4 MHz (VDD = 1.6 ∼ 5.5 V)
—
サブシステム・クロック
XT1 ( 水晶 ) 発振
32.768 kHz (TYP.):
VDD = 1.6 ∼ 5.5 V
低速オンチップ・オシレータ・
クロック
15 kHz (TYP.):VDD = 1.6 ∼ 5.5 V
汎用レジスタ
8 ビット × 32 レジスタ (8 ビット × 8 レジスタ × 4 バンク )
最小命令実行時間
0.03125 s ( 高速オンチップ・オシレータ・クロック:fIH = 32 MHz 動作時 )
0.05 s ( 高速システム・クロック:fMX = 20 MHz 動作時 )
30.5 s ( サブシステム・
クロック:fSUB = 32.768
kHz 動作時 )
—
命令セット
I/O ポート
タイマ
•
•
•
•
•
合計
26
28
32
36
CMOS 入出力
21
22
26
28
CMOS 入力
3
3
3
5
CMOS 出力
—
—
—
—
N-ch O.D 入出力
(6 V 耐圧 )
2
3
3
3
16 ビット・タイマ
8チャネル
(TAU:4 チャネル,タイマRJ:1チャネル,タイマ RD:2 チャネル,タイマRG:1チャネル )
ウォッチドッグ・
タイマ
1 チャネル
リアルタイム・
クロック (RTC)
1 チャネル
12 ビット・インター
バル・タイマ
1 チャネル
タイマ出力
16 本 (TAU:4 本,タイマ RJ:2 本,タイマ RD:8 本,タイマ RG:2 本 )
PWM 出力:10 本 (TAU:3 本,タイマ RD:6 本,タイマ RG:1 本 )
RTC 出力
注
データ転送 (8/16 ビット )
加減/論理演算 (8/16 ビット )
乗算 (8×8 ビット,16×16 ビット ),除算 (16÷16 ビット,32÷32 ビット )
積和演算 (16×16 + 32 ビット )
ローテート,バレル・シフト,ビット操作 ( セット,リセット,テスト,ブール演算 ) など
—
1本
• 1 Hz ( サブシステム・
クロック: fSUB =
32.768 kHz)
5.5 K バイトの場合,セルフ・プログラミング機能およびデータ・フラッシュ機能使用時は,約 4.5 KB。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 31 of 98
第 1 章 概説
RL78/G14
(2/2)
30 ピン
32 ピン
36ピン
40 ピン
R5F104Ax (x = A, C-E)
R5F104Bx (x = A, C-E)
R5F104Cx (x = A, C-E)
R5F104Ex (x = A, C-E)
2本
2本
2本
2本
項目
クロック出力 / ブザー出力
【30ピン,32 ピン,36ピン製品】
• 2.44 kHz, 4.88 kHz, 9.76 kHz, 1.25 MHz, 2.5 MHz, 5 MHz, 10 MHz
( メイン・システム・クロック:fMAIN = 20 MHz動作時 )
【40ピン製品】
• 2.44 kHz, 4.88 kHz, 9.76 kHz, 1.25 MHz, 2.5 MHz, 5 MHz, 10 MHz
( メイン・システム・クロック:fMAIN = 20 MHz動作時 )
• 256 Hz, 512 Hz, 1.024 kHz, 2.048 kHz, 4.096 kHz, 8.192 kHz, 16.384 kHz, 32.768 kHz
( サブシステム・クロック:fSUB = 32.768 kHz動作時 )
8/10 ビット分解能A/D コン
バータ
シリアル・インタフェース
8チャネル
1チャネル
DTC ( データトランスファコ
ントローラ )
1 チャネル
1チャネル
9チャネル
1チャネル
29 要因
28要因
イベントリンクコントローラ
(ELC)
イベント入力:20,イベントトリガ出力:7
内部
24
24
24
24
外部
6
6
6
7
—
—
—
4
キー割り込み
リセット
•
•
•
•
•
•
•
RESET 端子によるリセット
ウォッチドッグ・タイマによる内部リセット
パワーオン・リセットによる内部リセット
電圧検出回路による内部リセット
不正命令の実行による内部リセット注
RAM パリティ・エラーによる内部リセット
不正メモリ・アクセスによる内部リセット
パワーオン・リセット回路
• パワーオン・リセット :1.51 ± 0.03 V
• パワーダウン・リセット:1.50 ± 0.03 V
電圧検出回路
1.63 V ∼4.06 V (14段階 )
オンチップ・デバッグ機能
あり
電源電圧
VDD = 1.6 ∼5.5 V
動作周囲温度
TA = 40∼ +85 ℃
注
8チャネル
【30ピン,32 ピン製品】
• CSI:1チャネル /UART (LIN-bus 対応):1 チャネル /簡易 I2C:1チャネル
• CSI:1チャネル /UART:1チャネル /簡易 I2C:1 チャネル
• CSI:1チャネル /UART:1チャネル /簡易 I2C:1 チャネル
【36ピン,40 ピン製品】
• CSI:1チャネル /UART (LIN-bus 対応):1 チャネル /簡易 I2C:1チャネル
• CSI:1チャネル /UART:1チャネル /簡易 I2C:1 チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
I2C バス
ベクタ割り
込み要因
8 チャネル
FFH の命令コードを実行したときに発生します。
不正命令の実行によるリセットは,インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエミュレー
ションでは発生しません。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 32 of 98
第 1 章 概説
RL78/G14
【30 ピン,32ピン,36 ピン,40 ピン製品(コード・フラッシュ・メモリ 96 KB ∼256 KB)】
注意 周辺I/O リダイレクション・レジスタ0, 1 (PIOR0, 1) を00Hに設定時の機能概要です。(1/2)
30 ピン
32 ピン
36ピン
40 ピン
項目
R5F104Ax
(x = F, G)
R5F104Bx
(x = F, G)
R5F104Cx
(x = F, G)
R5F104Ex
(x = F-H)
コード・フラッシュ・メモリ
96-128 KB
96-128 KB
96-128 KB
96-192 KB
データ・フラッシュ・メモリ
8 KB
8 KB
8 KB
8 KB
12-16 KB
12-16 KB
12-16 KB
12-20 KB
RAM
メモリ空間
メイン・
システム・
クロック
1 Mバイト
高速システム・
クロック
X1 (水晶/セラミック ) 発振,外部メイン・システム・クロック入力 (EXCLK)
1 ∼20 MHz:VDD = 2.7∼ 5.5 V, 1 ∼8 MHz:VDD = 1.8∼ 2.7 V, 1∼ 4 MHz:VDD = 1.6∼ 1.8 V
高速オンチップ・ 高速動作:1∼ 32 MHz (VDD = 2.7 ∼ 5.5 V),高速動作:1 ∼16 MHz (VDD = 2.4 ∼5.5 V),
オシレータ・
低速動作:1∼ 8 MHz (VDD = 1.8 ∼ 5.5 V),低電圧動作:1 ∼ 4 MHz (VDD = 1.6 ∼5.5 V)
クロック (fIH)
サブシステム・クロック
XT1 (水晶 ) 発振
32.768 kHz (TYP.):
VDD = 1.6∼ 5.5 V
—
低速オンチップ・オシレー
タ・クロック
15 kHz (TYP.):VDD = 1.6 ∼5.5 V
汎用レジスタ
8ビット × 32レジスタ (8 ビット× 8レジスタ × 4バンク )
最小命令実行時間
0.03125 s ( 高速オンチップ・オシレータ・クロック:fIH = 32 MHz 動作時)
0.05 s (高速システム・クロック:fMX = 20 MHz 動作時)
30.5 s ( サブシステ
ム・クロック:fSUB =
32.768 kHz 動作時)
—
命令セット
I/O ポート
タイマ
•
•
•
•
•
データ転送 (8/16ビット )
加減/論理演算 (8/16 ビット )
乗算 (8×8 ビット,16×16 ビット ),除算(16÷16ビット,32÷32ビット)
積和演算 (16×16 + 32 ビット )
ローテート,バレル・シフト,ビット操作 ( セット,リセット,テスト,ブール演算 ) など
合計
26
28
32
36
CMOS入出力
21
22
26
28
CMOS入力
3
3
3
5
CMOS出力
—
—
—
—
N-ch O.D 入出力
(6 V 耐圧 )
2
3
3
3
16 ビット・
タイマ
8チャネル
(TAU:4 チャネル,タイマRJ:1チャネル,タイマ RD:2 チャネル,タイマRG:1チャネル )
ウォッチドッ
グ・タイマ
1チャネル
リアルタイム・
クロック (RTC)
1チャネル
12 ビット・イン 1チャネル
ターバル・タイ
マ
タイマ出力
RTC 出力
R01DS0053JJ0100 Rev.1.00
2012.02.21
16本 (TAU:4 本,タイマ RJ:2 本,タイマRD:8 本,タイマRG:2本 )
PWM出力:10本 (TAU:3本,タイマ RD:6本,タイマ RG:1 本 )
—
1本
• 1 Hz (サブシステム・
クロック:fSUB =
32.768 kHz)
Page 33 of 98
第 1 章 概説
RL78/G14
(2/2)
項目
クロック出力 / ブザー出力
30 ピン
32 ピン
36ピン
40 ピン
R5F104Ax
(x = F, G)
R5F104Bx
(x = F, G)
R5F104Cx
(x = F, G)
R5F104Ex
(x = F-H)
2本
2本
2本
2本
【30ピン,32 ピン,36ピン製品】
• 2.44 kHz, 4.88 kHz, 9.76 kHz, 1.25 MHz, 2.5 MHz, 5 MHz, 10 MHz
( メイン・システム・クロック:fMAIN = 20 MHz動作時 )
【40ピン製品】
• 2.44 kHz, 4.88 kHz, 9.76 kHz, 1.25 MHz, 2.5 MHz, 5 MHz, 10 MHz
( メイン・システム・クロック:fMAIN = 20 MHz動作時 )
• 256 Hz, 512 Hz, 1.024 kHz, 2.048 kHz, 4.096 kHz, 8.192 kHz, 16.384 kHz, 32.768 kHz
( サブシステム・クロック:fSUB = 32.768 kHz動作時 )
8/10 ビット分解能A/D コン
バータ
8チャネル
D/A コンバータ
1チャネル
8 チャネル
2 チャネル
シリアル・インタフェース
【30ピン,32 ピン製品】
• CSI:1チャネル /UART (LIN-bus 対応):1 チャネル /簡易 I2C:1チャネル
• CSI:1チャネル /UART:1チャネル /簡易 I2C:1 チャネル
• CSI:1チャネル /UART:1チャネル /簡易 I2C:1 チャネル
【36ピン,40 ピン製品】
• CSI:1チャネル /UART (LIN-bus 対応):1 チャネル /簡易 I2C:1チャネル
• CSI:1チャネル /UART:1チャネル /簡易 I2C:1 チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
I2C バス
1チャネル
DTC ( データトランスファコ
ントローラ )
1 チャネル
1チャネル
1チャネル
29 要因
28要因
イベントリンクコントローラ
(ELC)
イベント入力:20,イベントトリガ出力:7
内部
24
24
24
24
外部
6
6
6
7
—
—
—
4
キー割り込み
リセット
•
•
•
•
•
•
•
RESET 端子によるリセット
ウォッチドッグ・タイマによる内部リセット
パワーオン・リセットによる内部リセット
電圧検出回路による内部リセット
不正命令の実行による内部リセット注
RAM パリティ・エラーによる内部リセット
不正メモリ・アクセスによる内部リセット
パワーオン・リセット回路
• パワーオン・リセット :1.51 ± 0.03 V
• パワーダウン・リセット:1.50 ± 0.03 V
電圧検出回路
1.63 V ∼4.06 V (14段階 )
オンチップ・デバッグ機能
あり
電源電圧
VDD = 1.6 ∼5.5 V
動作周囲温度
TA = 40∼ +85 ℃
注
9チャネル
2チャネル
コンパレータ
ベクタ割り
込み要因
8チャネル
FFH の命令コードを実行したときに発生します。
不正命令の実行によるリセットは,インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエミュレー
ションでは発生しません。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 34 of 98
第 1 章 概説
RL78/G14
【44 ピン,48ピン,52 ピン,64 ピン製品(コード・フラッシュ・メモリ 16 KB ∼64 KB)】
注意 周辺I/O リダイレクション・レジスタ0, 1 (PIOR0, 1) を00Hに設定時の機能概要です。
(1/2)
44 ピン
48 ピン
52ピン
64 ピン
項目
R5F104Fx
(x = A, C-E)
R5F104Gx
(x = A, C-E)
R5F104Jx
(x = C-E)
R5F104Lx
(x = C-E)
コード・フラッシュ・メモリ
16-64 KB
16-64 KB
32-64 KB
32-64 KB
データ・フラッシュ・メモリ
4 KB
4 KB
4 KB
4 KB
2.5-5.5 KB 注
2.5-5.5 KB 注
4-5.5 KB 注
4-5.5 KB 注
RAM
メモリ空間
メイン・
システム・
クロック
1 Mバイト
高速システム・
クロック
X1 (水晶/セラミック ) 発振,外部メイン・システム・クロック入力 (EXCLK)
1 ∼20 MHz:VDD = 2.7∼ 5.5 V, 1 ∼8 MHz:VDD = 1.8∼ 2.7 V, 1∼ 4 MHz:VDD = 1.6∼ 1.8 V
高速オンチップ・ 高速動作:1∼ 32 MHz (VDD = 2.7 ∼ 5.5 V),高速動作:1 ∼16 MHz (VDD = 2.4 ∼5.5 V),
オシレータ・
低速動作:1∼ 8 MHz (VDD = 1.8 ∼ 5.5 V),低電圧動作:1 ∼ 4 MHz (VDD = 1.6 ∼5.5 V)
クロック (fIH)
サブシステム・クロック
XT1 ( 水晶 ) 発振
32.768 kHz (TYP.):VDD = 1.6∼ 5.5 V
低速オンチップ・オシレー
タ・クロック
15 kHz (TYP.):VDD = 1.6 ∼5.5 V
汎用レジスタ
8ビット × 32レジスタ (8 ビット× 8レジスタ × 4バンク )
最小命令実行時間
0.03125 s ( 高速オンチップ・オシレータ・クロック:fIH = 32 MHz 動作時)
0.05 s (高速システム・クロック:fMX = 20 MHz 動作時)
30.5 s (サブシステム・クロック:fSUB = 32.768 kHz 動作時 )
命令セット
I/O ポート
タイマ
•
•
•
•
•
データ転送 (8/16ビット )
加減/論理演算 (8/16 ビット )
乗算 (8×8 ビット,16×16 ビット ),除算(16÷16ビット,32÷32ビット)
積和演算 (16×16 + 32 ビット )
ローテート,バレル・シフト,ビット操作 ( セット,リセット,テスト,ブール演算 ) など
合計
40
44
48
58
CMOS入出力
31
34
38
48
CMOS入力
5
5
5
5
CMOS出力
—
1
1
1
N-ch O.D 入出力
(6 V 耐圧 )
4
4
4
4
16 ビット・
タイマ
8チャネル
(TAU:4 チャネル,タイマRJ:1チャネル,タイマ RD:2 チャネル,タイマRG:1チャネル )
ウォッチドッ
グ・タイマ
1チャネル
リアルタイム・
クロック (RTC)
1チャネル
12 ビット・イン 1チャネル
ターバル・タイ
マ
注
タイマ出力
16本 (TAU:4 本,タイマ RJ:2 本,タイマRD:8 本,タイマRG:2本 )
PWM出力:10本 (TAU:3本,タイマ RD:6本,タイマ RG:1 本 )
RTC 出力
1本
• 1 Hz ( サブシステム・クロック: fSUB =32.768 kHz)
5.5 K バイトの場合,セルフ・プログラミング機能およびデータ・フラッシュ機能使用時は,約 4.5 KB。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 35 of 98
第 1 章 概説
RL78/G14
(2/2)
項目
クロック出力 / ブザー出力
44 ピン
48 ピン
52ピン
64 ピン
R5F104Fx
(x = A, C-E)
R5F104Gx
(x = A, C-E)
R5F104Jx
(x = C-E)
R5F104Lx
(x = C-E)
2本
2本
2本
2本
• 2.44 kHz, 4.88 kHz, 9.76 kHz, 1.25 MHz, 2.5 MHz, 5 MHz, 10 MHz
( メイン・システム・クロック:fMAIN = 20 MHz動作時 )
• 256 Hz, 512 Hz, 1.024 kHz, 2.048 kHz, 4.096 kHz, 8.192 kHz, 16.384 kHz, 32.768 kHz
( サブシステム・クロック:fSUB = 32.768 kHz動作時 )
8/10 ビット分解能A/D コン
バータ
シリアル・インタフェース
10チャネル
1チャネル
1 チャネル
29 要因
DTC ( データトランスファコ
ントローラ )
イベントリンクコントローラ
(ELC)
12 チャネル
1チャネル
1チャネル
31 要因
30要因
イベント入力:20,イベントトリガ出力:7
内部
24
24
24
24
外部
7
10
12
13
4
6
8
8
キー割り込み
リセット
•
•
•
•
•
•
•
RESET 端子によるリセット
ウォッチドッグ・タイマによる内部リセット
パワーオン・リセットによる内部リセット
電圧検出回路による内部リセット
不正命令の実行による内部リセット注
RAM パリティ・エラーによる内部リセット
不正メモリ・アクセスによる内部リセット
パワーオン・リセット回路
• パワーオン・リセット :1.51 ± 0.03 V
• パワーダウン・リセット:1.50 ± 0.03 V
電圧検出回路
1.63 V ∼4.06 V (14段階 )
オンチップ・デバッグ機能
あり
電源電圧
VDD = 1.6 ∼5.5 V
動作周囲温度
TA = 40∼ +85 ℃
注
12チャネル
【44ピン製品】
• CSI:1チャネル /UART (LIN-bus 対応):1 チャネル /簡易 I2C:1チャネル
• CSI:1チャネル /UART:1チャネル /簡易 I2C:1 チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
【48ピン,52 ピン製品】
• CSI:2チャネル /UART (LIN-bus 対応):1 チャネル /簡易 I2C:2チャネル
• CSI:1チャネル /UART:1チャネル /簡易 I2C:1 チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
【64ピン製品】
• CSI:2チャネル /UART (LIN-bus 対応):1 チャネル /簡易 I2C:2チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
I2C バス
ベクタ割り
込み要因
10 チャネル
FFH の命令コードを実行したときに発生します。
不正命令の実行によるリセットは,インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエミュレー
ションでは発生しません。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 36 of 98
第 1 章 概説
RL78/G14
【44 ピン,48ピン,52 ピン,64 ピン製品(コード・フラッシュ・メモリ 96 KB ∼256 KB)】
注意 周辺I/O リダイレクション・レジスタ0, 1 (PIOR0, 1) を00Hに設定時の機能概要です。
(1/2)
44 ピン
48 ピン
52ピン
64 ピン
項目
R5F104Fx
(x = F-H, J)
R5F104Gx
(x = F-H, J)
R5F104Jx
(x = F-H, J)
R5F104Lx
(x = F-H, J)
コード・フラッシュ・メモリ
96-256 KB
96-256 KB
96-256 KB
96-256 KB
データ・フラッシュ・メモリ
8 KB
8 KB
8 KB
8 KB
12-24 KB 注
12-24 KB 注
12-24 KB 注
12-24 KB 注
RAM
メモリ空間
メイン・
システム・
クロック
1 Mバイト
高速システム・
クロック
X1 (水晶/セラミック ) 発振,外部メイン・システム・クロック入力 (EXCLK)
1 ∼20 MHz:VDD = 2.7∼ 5.5 V, 1 ∼8 MHz:VDD = 1.8∼ 2.7 V, 1∼ 4 MHz:VDD = 1.6∼ 1.8 V
高速オンチップ・ 高速動作:1∼ 32 MHz (VDD = 2.7 ∼ 5.5 V),高速動作:1 ∼16 MHz (VDD = 2.4 ∼5.5 V),
オシレータ・
低速動作:1∼ 8 MHz (VDD = 1.8 ∼ 5.5 V),低電圧動作:1 ∼ 4 MHz (VDD = 1.6 ∼5.5 V)
クロック (fIH)
サブシステム・クロック
XT1 ( 水晶 ) 発振
32.768 kHz (TYP.):VDD = 1.6∼ 5.5 V
低速オンチップ・オシレー
タ・クロック
15 kHz (TYP.):VDD = 1.6 ∼5.5 V
汎用レジスタ
8ビット × 32レジスタ (8 ビット× 8レジスタ × 4バンク )
最小命令実行時間
0.03125 s ( 高速オンチップ・オシレータ・クロック:fIH = 32 MHz 動作時)
0.05 s (高速システム・クロック:fMX = 20 MHz 動作時)
30.5 s (サブシステム・クロック:fSUB = 32.768 kHz 動作時 )
命令セット
I/O ポート
タイマ
•
•
•
•
•
データ転送 (8/16 ビット )
加減/論理演算 (8/16ビット)
乗算 (8×8 ビット,16×16 ビット),除算 (16÷16 ビット,32÷32 ビット )
積和演算 (16×16 + 32ビット)
ローテート,バレル・シフト,ビット操作 ( セット,リセット,テスト,ブール演算 ) など
合計
40
44
48
58
CMOS入出力
31
34
38
48
CMOS入力
5
5
5
5
CMOS出力
—
1
1
1
N-ch O.D 入出力
(6 V 耐圧 )
4
4
4
4
16 ビット・
タイマ
8チャネル
(TAU:4 チャネル,タイマRJ:1チャネル,タイマ RD:2 チャネル,タイマRG:1チャネル )
ウォッチドッ
グ・タイマ
1チャネル
リアルタイム・
クロック (RTC)
1チャネル
12 ビット・イン 1チャネル
ターバル・タイ
マ
注
タイマ出力
16本 (TAU:4 本,タイマ RJ:2 本,タイマRD:8 本,タイマRG:2本 )
PWM出力:10本 (TAU:3本,タイマ RD:6本,タイマ RG:1 本 )
RTC 出力
1本
• 1 Hz ( サブシステム・クロック: fSUB =32.768 kHz)
24 Kバイトの場合,セルフ・プログラミング機能およびデータ・フラッシュ機能使用時は,約 23 KB。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 37 of 98
第 1 章 概説
RL78/G14
(2/2)
項目
クロック出力 / ブザー出力
44 ピン
48 ピン
52ピン
64 ピン
R5F104Fx
(x = F-H, J)
R5F104Gx
(x = F-H, J)
R5F104Jx
(x = F-H, J)
R5F104Lx
(x = F-H, J)
2本
2本
2本
2本
• 2.44 kHz, 4.88 kHz, 9.76 kHz, 1.25 MHz, 2.5 MHz, 5 MHz, 10 MHz
( メイン・システム・クロック:fMAIN = 20 MHz動作時 )
• 256 Hz, 512 Hz, 1.024 kHz, 2.048 kHz, 4.096 kHz, 8.192 kHz, 16.384 kHz, 32.768 kHz
( サブシステム・クロック:fSUB = 32.768 kHz動作時 )
8/10 ビット分解能A/D コン
バータ
10チャネル
10 チャネル
12チャネル
D/A コンバータ
2 チャネル
コンパレータ
2 チャネル
シリアル・インタフェース
【44ピン製品】
• CSI:1チャネル /UART (LIN-bus 対応):1 チャネル /簡易 I2C:1チャネル
• CSI:1チャネル /UART:1チャネル /簡易 I2C:1 チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
【48ピン,52 ピン製品】
• CSI:2チャネル /UART (LIN-bus 対応):1 チャネル /簡易 I2C:2チャネル
• CSI:1チャネル /UART:1チャネル /簡易 I2C:1 チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
【64ピン製品】
• CSI:2チャネル /UART (LIN-bus 対応):1 チャネル /簡易 I2C:2チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
I2C バス
1チャネル
1 チャネル
29 要因
DTC ( データトランスファコ
ントローラ )
イベントリンクコントローラ
(ELC)
ベクタ割り
込み要因
1チャネル
1チャネル
31 要因
30要因
イベント入力:20,イベントトリガ出力:7
内部
24
24
24
24
外部
7
10
12
13
4
6
8
8
キー割り込み
リセット
•
•
•
•
•
•
•
RESET 端子によるリセット
ウォッチドッグ・タイマによる内部リセット
パワーオン・リセットによる内部リセット
電圧検出回路による内部リセット
不正命令の実行による内部リセット注
RAM パリティ・エラーによる内部リセット
不正メモリ・アクセスによる内部リセット
パワーオン・リセット回路
• パワーオン・リセット :1.51 ± 0.03 V
• パワーダウン・リセット:1.50 ± 0.03 V
電圧検出回路
1.63 V ∼4.06 V (14段階 )
オンチップ・デバッグ機能
あり
電源電圧
VDD = 1.6 ∼5.5 V
動作周囲温度
TA = 40∼ +85 ℃
注
12 チャネル
FFH の命令コードを実行したときに発生します。
不正命令の実行によるリセットは,インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエミュレー
ションでは発生しません。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 38 of 98
第 1 章 概説
RL78/G14
【80 ピン,100ピン製品 (コード・フラッシュ・メモリ 96 KB ∼256 KB)】
注意 周辺I/O リダイレクション・レジスタ0, 1 (PIOR0, 1) を00Hに設定時の機能概要です。
(1/2)
80 ピン
100 ピン
項目
R5F104Mx
(x = F-H, J)
R5F104Px
(x = F-H, J)
コード・フラッシュ・メモリ
96-256 KB
96-256 KB
データ・フラッシュ・メモリ
8 KB
8 KB
12-24 KB 注
12-24 KB 注
RAM
メモリ空間
メイン・
システム・
クロック
1 Mバイト
高速システム・
クロック
X1 (水晶/セラミック ) 発振,外部メイン・システム・クロック入力 (EXCLK)
1 ∼20 MHz:VDD = 2.7∼ 5.5 V, 1 ∼8 MHz:VDD = 1.8∼ 2.7 V, 1∼ 4 MHz:VDD = 1.6∼ 1.8 V
高速オンチップ・ 高速動作:1∼ 32 MHz (VDD = 2.7 ∼ 5.5 V),高速動作:1 ∼16 MHz (VDD = 2.4 ∼5.5 V),
オシレータ・
低速動作:1∼ 8 MHz (VDD = 1.8 ∼ 5.5 V),低電圧動作:1 ∼ 4 MHz (VDD = 1.6 ∼5.5 V)
クロック (fIH)
サブシステム・クロック
XT1 ( 水晶 ) 発振
32.768 kHz (TYP.):VDD = 1.6∼ 5.5 V
低速オンチップ・オシレー
タ・クロック
15 kHz (TYP.):VDD = 1.6 ∼5.5 V
汎用レジスタ
8ビット × 32レジスタ (8 ビット× 8レジスタ × 4バンク )
最小命令実行時間
0.03125 s ( 高速オンチップ・オシレータ・クロック:fIH = 32 MHz 動作時)
0.05 s (高速システム・クロック:fMX = 20 MHz 動作時)
30.5 s (サブシステム・クロック:fSUB = 32.768 kHz 動作時 )
命令セット
I/O ポート
タイマ
•
•
•
•
•
データ転送 (8/16ビット )
加減/論理演算 (8/16 ビット )
乗算 (8×8 ビット,16×16 ビット ),除算(16÷16ビット,32÷32ビット)
積和演算 (16×16 + 32 ビット )
ローテート,バレル・シフト,ビット操作 ( セット,リセット,テスト,ブール演算 ) など
合計
74
92
CMOS入出力
64
82
CMOS入力
5
5
CMOS出力
1
1
N-ch O.D 入出力
(6 V 耐圧 )
4
4
16 ビット・
タイマ
12チャネル
(TAU:8 チャネル,タイマRJ:1チャネル,タイマ RD:2 チャネル,タイマRG:1チャネル )
ウォッチドッ
グ・タイマ
1チャネル
リアルタイム・
クロック (RTC)
1チャネル
12 ビット・イン 1チャネル
ターバル・タイ
マ
注
タイマ出力
20本 (TAU:8 本,タイマ RJ:2 本,タイマ RD:8 本,タイマRG:2本 )
PWM出力:13本 (TAU:6本,タイマ RD:6本,タイマ RG:1 本 )
RTC 出力
1本
• 1 Hz ( サブシステム・クロック: fSUB =32.768 kHz)
24 Kバイトの場合,セルフ・プログラミング機能およびデータ・フラッシュ機能使用時は,約 23 KB。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 39 of 98
第 1 章 概説
RL78/G14
(2/2)
項目
クロック出力 / ブザー出力
80 ピン
100 ピン
R5F104Mx
(x = F-H, J)
R5F104Px
(x = F-H, J)
2本
2本
• 2.44 kHz, 4.88 kHz, 9.76 kHz, 1.25 MHz, 2.5 MHz, 5 MHz, 10 MHz
( メイン・システム・クロック:fMAIN = 20 MHz動作時 )
• 256 Hz, 512 Hz, 1.024 kHz, 2.048 kHz, 4.096 kHz, 8.192 kHz, 16.384 kHz, 32.768 kHz
( サブシステム・クロック:fSUB = 32.768 kHz動作時 )
8/10 ビット分解能A/D コン
バータ
17チャネル
20チャネル
D/A コンバータ
2チャネル
2チャネル
コンパレータ
2チャネル
2チャネル
シリアル・インタフェース
【80ピン,100 ピン製品】
• CSI:2チャネル /UART (LIN-bus 対応):1 チャネル /簡易 I2C:2チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
• CSI:2チャネル /UART:1チャネル /簡易 I2C:2 チャネル
I2C バス
DTC ( データトランスファコ
ントローラ )
2チャネル
2チャネル
39 要因
39 要因
イベントリンクコントローラ
(ELC)
ベクタ割り
込み要因
イベント入力:26,イベントトリガ出力:9
内部
32
32
外部
13
13
8
8
キー割り込み
リセット
•
•
•
•
•
•
•
RESET 端子によるリセット
ウォッチドッグ・タイマによる内部リセット
パワーオン・リセットによる内部リセット
電圧検出回路による内部リセット
不正命令の実行による内部リセット注
RAM パリティ・エラーによる内部リセット
不正メモリ・アクセスによる内部リセット
パワーオン・リセット回路
• パワーオン・リセット :1.51 ± 0.03 V
• パワーダウン・リセット:1.50 ± 0.03 V
電圧検出回路
1.63 V ∼4.06 V (14段階 )
オンチップ・デバッグ機能
あり
電源電圧
VDD = 1.6 ∼5.5 V
動作周囲温度
TA = 40∼ +85 ℃
注
FFH の命令コードを実行したときに発生します。
不正命令の実行によるリセットは,インサーキット・エミュレータやオンチップ・デバッグ・エミュレータによるエミュレー
ションでは発生しません。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 40 of 98
第 2 章 電気的特性
RL78/G14
第 2章 電気的特性
注意 1. RL78/G14 には開発 / 評価用にオンチップ・デバッグ機能が搭載されています。オンチップ・デバッグ機能を
使用した場合,フラッシュ・メモリの保証書き換え回数を越えてしまう可能性があり,製品の信頼性が保証
できませんので,量産用の製品には本機能を使用しないでください。オンチップ・デバッグ機能を使用した
製品については,クレーム受け付け対象外となります。
注意2. 製品により搭載している端子が異なります。1.3.1 30ピン製品∼1.3.10 100ピン製品を参照してください。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 41 of 98
第 2 章 電気的特性
RL78/G14
注意
2.1
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
絶対最大定格
絶対最大定格 (TA = 25 C)
項目
電源電圧
REGC 端子入力電圧
(1/2)
定格
単位
VDD
略号
条件
-0.5∼ + 6.5
V
EVDD0, EVDD1 EVDD0 = EVDD1
-0.5∼ + 6.5
V
VSS
-0.5∼ + 0.3
V
EVSS0, EVSS1
EVSS0 = EVSS1
-0.5∼ + 0.3
V
VIREGC
REGC
-0.3∼ + 2.8
V
かつ-0.3∼VDD + 0.3 注 1
入力電圧
VI1
P00-P06, P10-P17, P30, P31, P40-P47,
-0.3 ∼ EVDD0 + 0.3
P50-P57, P64-P67, P70-P77, P80-P87,
かつ-0.3∼VDD + 0.3 注 2
V
P100-P102, P110, P111, P120, P140-P147
VI2
P60-P63 (N-chオープン・ドレーン)
VI3
P20-P27, P121-P124, P137, P150-P156,
-0.3∼ + 6.5
V
-0.3∼VDD + 0.3 注 2
V
EXCLK, EXCLKS, RESET
出力電圧
VO1
P00-P06, P10-P17, P30, P31, P40-P47,
-0.3 ∼ EVDD0 + 0.3
P50-P57, P60-P67, P70-P77, P80-P87,
かつ-0.3∼VDD +0.3 注 2
V
P100-P102, P110, P111, P120, P130,
P140-P147
アナログ入力電圧
注 1.
-0.3 ∼ VDD + 0.3
V
ANI16-ANI20
-0.3∼ EVDD0 + 0.3 注 2
V
ANI0-ANI14
-0.3∼VDD + 0.3 注 2
V
VO2
P20-P27, P150-P156
VAI1
VAI2
REGC端子にはコンデンサ (0.47 ∼ 1 F) を介して VSS に接続してください。この値は,REGC端子の絶対最大定格を規定す
るものです。電圧印加して使用しないでください。
注 2.
6.5 V以下であること。
注意
各項目のうち 1 項目でも,また一瞬でも絶対最大定格を越えると,製品の品質を損なう恐れがあります。つまり絶対最大定
格とは,製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で,製品をご使用ください。
備考
特に指定がないかぎり,兼用端子の特性はポート端子の特性と同じです。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 42 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
絶対最大定格 (TA = 25 C)
項目
ハイ・レベル出力電流
(2/2)
略号
IOH1
条件
1 端子
P00-P06, P10-P17, P30, P31, P40-P47, P50-P57,
定格
単位
-40
mA
-70
mA
-100
mA
-0.5
mA
-2
mA
40
mA
70
mA
100
mA
1
mA
5
mA
-40 ∼ + 85
C
-65 ∼ + 150
C
P64-P67, P70-P77, P80-P87, P100-P102, P110,
P111, P120, P130, P140-P147
端子合計
P00-P04, P40-P47, P102, P120, P130,
-170 mA
P140-P145
P05, P06, P10-P17, P30, P31, P50-P57, P64-P67,
P70-P77, P80-P87, P100, P101, P110, P111,
P146, P147
IOH2
1 端子
P20-P27, P150-P156
端子合計
ロウ・レベル出力電流
IOL1
1 端子
P00-P06, P10-P17, P30, P31, P40-P47, P50-P57,
P64-P67, P70-P77, P80-P87, P100-P102, P110,
P111, P120, P130, P140-P147
端子合計
P00-P04, P40-P47, P102, P120, P130,
170 mA
P140-P145
P05, P06, P10-P17, P30, P31, P50-P57, P60-P67,
P70-P77, P80-P87, P100, P101, P110, P111,
P146, P147
IOL2
1 端子
P20-P27, P150-P156
端子合計
動作周囲温度
TA
保存温度
Tstg
通常動作時
フラッシュ・メモリ・プログラミング時
注意
各項目のうち 1 項目でも,また一瞬でも絶対最大定格を越えると,製品の品質を損なう恐れがあります。つまり絶対最大定
格とは,製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で,製品をご使用ください。
備考
特に指定がないかぎり,兼用端子の特性はポート端子の特性と同じです。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 43 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
発振回路特性
2.2
メイン・システム・クロック発振回路特性
2.2.1
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
発振子
推奨回路
セラミック発振子
項目
X1クロック発振周波数 (fX) 注
VSS X1
X2
Rd
C1
X1クロック発振周波数 (fX) 注
X2
Rd
C1
注
MIN.
TYP.
MAX.
単位
MHz
2.7 V ≦ VDD ≦ 5.5 V
1.0
20.0
1.8 V ≦ VDD < 2.7 V
1.0
8.0
1.6 V ≦ VDD < 1.8 V
1.0
4.0
2.7 V ≦ VDD ≦ 5.5 V
1.0
20.0
1.8 V ≦ VDD < 2.7 V
1.0
8.0
1.6 V ≦ VDD < 1.8 V
1.0
4.0
C2
水晶振動子
VSS X1
条件
MHz
C2
発振回路の特性だけを示すものです。命令実行時間は,AC 特性を参照してください。
注意 1. X1発振回路を使用する場合は,配線容量などの影響を避けるために,図中の破線の部分を次のように配線してください。
• 配線は極力短くする。
• 他の信号線と交差させない。
• 変化する大電流が流れる線に接近させない。
• 発振回路のコンデンサの接地点は,常に VSS と同電位になるようにする。
• 大電流が流れるグランド・パターンに接地しない。
• 発振回路から信号を取り出さない。
注意 2. リセット解除後は,高速オンチップ・オシレータ・クロックにより CPU が起動されるため,X1 クロックの発振安定時間は
発振安定時間カウンタ状態レジスタ (OSTC) でユーザにて確認してください。また使用する発振子で発振安定時間を十分に
評価してから,OSTCレジスタ,発振安定時間選択レジスタ (OSTS) の発振安定時間を決定してください。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 44 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
オンチップ・オシレータ特性
2.2.2
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
発振子
高速オンチップ・オシレータ
略号
条件
MAX.
単位
1
32
MHz
1.8 V ≦VDD ≦ 5.5 V
-1
+1
%
1.6 V ≦VDD < 1.8 V
-5
+5
%
1.8 V ≦VDD ≦ 5.5 V
-1.5
+1.5
%
1.6 V ≦VDD < 1.8 V
-5.5
+5.5
%
fIH
MIN.
TYP.
発振周波数注 1
高速オンチップ・オシレータ
-20 ∼+85 °C
発振周波数精度注 2
-40 ∼-20 °C
低速オンチップ・オシレータ
15
fIL
kHz
発振周波数
低速オンチップ・オシレータ
-15
+15
%
発振周波数精度
注 1.
高速オンチップ・オシレータの周波数は,オプション・バイト (000C2H/010C2H) のビット 0-4 および HOCODIV レジスタの
ビット0-2によって選択します。
注 2.
発振回路の特性だけを示すものです。命令実行時間は,AC 特性を参照してください。
また,30ピン SSOP, WQFN (32, 40, 48ピン ),FLGA (36 ピン),48 ピン LQFP (7x7),52ピン LQFP (10x10),
64ピン LQFP (12x12),80ピン LQFP (12x12),80 ピン LQFP (14x14),100ピン LQFP (14x14),100 ピン LQFP (14x20)
製品の場合,この特性はターゲット ( 目標値 ) です。デバイス評価後に変更する可能性があります。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 45 of 98
第 2 章 電気的特性
RL78/G14
サブシステム・クロック発振回路特性
2.2.3
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
発振子
推奨回路
水晶振動子
項目
条件
XT1 クロック発振周波数 (fXT) 注
VSS XT2
MIN.
TYP.
MAX.
単位
32
32.768
35
kHz
XT1
Rd
C4
注
C3
発振回路の特性だけを示すものです。命令実行時間は,AC 特性を参照してください。
注意 1. XT1発振回路を使用する場合は,配線容量などの影響を避けるために,図中の破線の部分を次のように配線してください。
• 配線は極力短くする。
• 他の信号線と交差させない。
• 変化する大電流が流れる線に接近させない。
• 発振回路のコンデンサの接地点は,常に VSS と同電位になるようにする。
• 大電流が流れるグランド・パターンに接地しない。
• 発振回路から信号を取り出さない。
注意 2. XT1発振回路は,低消費電力にするために増幅度の低い回路になっており,ノイズによる誤動作が X1 発振回路よりも起こり
やすくなっています。したがって,XT1 クロックを使用する場合は,配線方法について特にご注意ください。
備考
発振子の選択および発振回路定数についてはお客様において発振評価していただくか,発振子メーカに評価を依頼してくだ
さい。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 46 of 98
第 2 章 電気的特性
RL78/G14
注意
2.3
2.3.1
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
DC 特性
端子特性
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
略号
ハイ・レベル出力電流注 1
IOH1
条件
MAX.
単位
-10.0 注 2
mA
P00-P04, P40-P47, P102, P120, 4.0 V ≦ EVDD0 ≦5.5 V
-55.0
mA
P130, P140-P145 合計
2.7 V ≦ EVDD0 <4.0 V
-10.0
mA
( デューティ = 70 %時注 3)
1.8 V ≦ EVDD0 <2.7 V
-5.0
mA
1.6 V ≦ EVDD0 <1.8 V
-2.5
mA
P05, P06, P10-P17, P30, P31,
4.0 V ≦ EVDD0 ≦5.5 V
-80.0
mA
P50-P57, P64-P67, P70-P77,
2.7 V ≦ EVDD0 <4.0 V
-19.0
mA
P80-P87, P100, P101, P110,
1.8 V ≦ EVDD0 <2.7 V
-10.0
mA
P111, P146, P147 合計
1.6 V ≦ EVDD0 <1.8 V
-5.0
mA
1.6 V ≦ EVDD0 ≦5.5 V
-135.0
mA
P00-P06, P10-P17, P30, P31,
MIN.
1.6 V ≦ EVDD0 <5.5 V
TYP.
P40-P47, P50-P57, P64-P67,
P70-P77, P80-P87, P100-P102,
P110, P111, P120, P130,
P140-P147 1 端子
( デューティ = 70
%時注 3)
全端子合計
( デューティ = 70 %時注 3)
IOH2
P20-P27, P150-P156
注4
1.6 V≦ VDD ≦5.5 V
-0.1 注 2
mA
1.6 V≦ VDD ≦5.5 V
-1.5
mA
1 端子
全端子合計
( デューティ = 70 %時注 3)
注 1.
EVDD0, EVDD1, VDD 端子から出力端子に流れ出しても,デバイスの動作を保証する電流値です。
注 2.
ただし,合計の電流値を越えないでください。
注 3.
デューティ = 70 % の条件でのスペックです。
デューティ比を変更した出力電流の値は,次の計算式で求めることができます (70 % のデューティを n %に変更する場合)。
• 端子合計の出力電流 = (IOH  0.7)/(n  0.01)
<計算例>
IOH = -10.0 mAの場合,n = 50 %
端子合計の出力電流 = (-10.0  0.7)/(50  0.01) = -14.0 mA
ただし,1端子当たりに流せる電流は,デューティによって変わることはありません。また,絶対最大定格以上の電流は流
せません。
注 4.
産業用途向け(R5F104xxDxx) は,-100 mAです。
注意
P00, P02-P04, P10, P11, P13-P15, P17, P30, P43-P45, P50-P55, P71, P74, P80-P82, P142-P144 は,N-chオープン・ドレー
ン・モード時には,ハイ・レベル出力しません。
備考
特に指定のないかぎり,兼用端子の特性はポート端子の特性と同じです。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 47 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
略号
ロウ・レベル出力電流注 1
IOL1
条件
MIN.
P00-P06, P10-P17, P30, P31,
TYP.
MAX.
単位
20.0 注 2
mA
15.0 注 2
mA
P40-P47, P50-P57, P64-P67,
P70-P77, P80-P87, P100-P102,
P110, P111, P120, P130,
P140-P147 1 端子
P60-P63 1 端子
P00-P04, P40-P47, P102, P120,
4.0 V ≦EVDD0 ≦ 5.5 V
70.0
mA
P130, P140-P145 合計
2.7 V ≦EVDD0 < 4.0 V
15.0
mA
( デューティ = 70 %時注 3)
1.8 V ≦EVDD0 < 2.7 V
9.0
mA
1.6 V ≦EVDD0 < 1.8 V
4.5
mA
P05, P06, P10-P17, P30, P31,
4.0 V ≦EVDD0 ≦ 5.5 V
80.0
mA
P50-P57, P60-P67, P70-P77,
2.7 V ≦EVDD0 < 4.0 V
35.0
mA
P80-P87, P100, P101, P110,
1.8 V ≦EVDD0 < 2.7 V
20.0
mA
P111, P146, P147 合計
1.6 V ≦EVDD0 < 1.8 V
10.0
mA
150.0
mA
0.4 注 2
mA
5.0
mA
( デューティ = 70
%時注 3)
全端子合計
( デューティ = 70
IOL2
%時注 3)
P20-P27, P150-P156 1端子
全端子合計
1.6 V ≦ VDD ≦ 5.5 V
( デューティ = 70 %時注 3)
注 1.
出力端子からEVSS0, EVSS1, VSS 端子に流れ込んでも,デバイスの動作を保証する電流値です。
注 2.
合計の電流値を越えないでください。
注 3.
デューティ = 70 % の条件でのスペックです。
デューティ比を変更した出力電流の値は,次の計算式で求めることができます (70 % のデューティを n %に変更する場合)。
• 端子合計の出力電流 = (IOL  0.7)/(n  0.01)
<計算例>
IOL = 10.0 mAの場合,n = 50 %
端子合計の出力電流 = (10.0  0.7)/(50  0.01) = 14.0 mA
ただし,1端子当たりに流せる電流は,デューティによって変わることはありません。また,絶対最大定格以上の電流は流
せません。
備考
特に指定のないかぎり,兼用端子の特性はポート端子の特性と同じです。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 48 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
ハイ・レベル入力電圧
略号
VIH1
条件
MIN.
TYP.
MAX.
単位
通常入力バッファ
0.8 EVDD0
EVDD0
V
P01, P03, P04, P10, P14-P17,
TTL 入力バッファ
2.2
EVDD0
V
P30, P31, P43, P44, P50,
4.0 V≦ EVDD0 ≦ 5.5 V
2.0
EVDD0
V
1.50
EVDD0
V
0.7 VDD
VDD
V
0.7 EVDD0
6.0
V
0.8 VDD
VDD
V
通常入力バッファ
0
0.2 EVDD0
V
P01, P03, P04, P10, P14-P17,
TTL 入力バッファ
0
0.8
V
P30, P31, P43, P44, P50,
4.0 V≦ EVDD0 ≦ 5.5 V
0
0.5
V
0
0.32
V
P00-P06, P10-P17, P30, P31,
P40-P47, P50-P57, P64-P67,
P70-P77, P80-P87, P100-P102,
P110, P111, P120, P140-P147
VIH2
P53-P55, P80, P81, P142, P143 TTL 入力バッファ
3.3 V≦ EVDD0 < 4.0 V
TTL 入力バッファ
1.6 V≦ EVDD0 < 3.3 V
ロウ・レベル入力電圧
VIH3
P20-P27, P150-P156
VIH4
P60-P63
VIH5
P121-P124, P137, EXCLK, EXCLKS, RESET
VIL1
P00-P06, P10-P17, P30, P31,
P40-P47, P50-P57, P64-P67,
P70-P77, P80-P87, P100-P102,
P110, P111, P120, P140-P147
VIL2
P53-P55, P80, P81, P142, P143 TTL 入力バッファ
2.7 V≦ EVDD0 < 4.0 V
TTL 入力バッファ
1.6 V≦ EVDD0 < 2.7 V
注意
VIL3
P20-P27, P150-P156
0
0.3 VDD
V
VIL4
P60-P63
0
0.3 EVDD0
V
VIL5
P121-P124, P137, EXCLK, EXCLKS, RESET
0
0.2 VDD
V
P00, P02-P04, P10, P11, P13-P15, P17, P30, P43-P45, P50-P55, P71, P74, P80-P82, P142-P144 は,N-chオープン・ドレー
ン・モード時でも VIH の最大値(MAX.)は EVDD0 です。
備考
特に指定のないかぎり,兼用端子の特性はポート端子の特性と同じです。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 49 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
ハイ・レベル出力電圧
略号
VOH1
条件
MIN.
P00-P06, P10-P17, P30, P31,
4.0 V≦ EVDD0 ≦ 5.5 V,
P40-P47, P50-P57, P64-P67,
IOH1 = -10.0 mA
P70-P77, P80-P87, P100-P102,
4.0 V≦ EVDD0 ≦ 5.5 V,
P110, P111, P120, P130,
IOH1 = -3.0 mA
P140-P147
1.8 V≦ EVDD0 ≦ 5.5 V,
TYP.
MAX.
単位
EVDD0 - 1.5
V
EVDD0 - 0.7
V
EVDD0 - 0.5
V
EVDD0 - 0.5
V
VDD - 0.5
V
IOH1 = -1.5 mA
1.6 V≦ EVDD0 < 1.8 V,
IOH1 = -1.0 mA
VOH2
P20-P27, P150-P156
1.6 V≦ VDD ≦5.5 V,
IOH2 = -100 A
ロウ・レベル出力電圧
VOL1
P00-P06, P10-P17, P30, P31,
4.0 V≦ EVDD0 ≦ 5.5 V,
P40-P47, P50-P57, P64-P67,
IOL1 = 20.0 mA
P70-P77, P80-P87, P100-P102,
4.0 V≦ EVDD0 ≦ 5.5 V,
P110, P111, P120, P130,
IOL1 = 8.5 mA
P140-P147
4.0 V≦ EVDD0 ≦ 5.5 V,
1.3
V
0.7
V
0.4
V
0.4
V
0.4
V
0.4
V
0.4
V
2.0
V
0.4
V
0.4
V
0.4
V
0.4
V
IOL1 = 4.0 mA
2.7 V≦ EVDD0 ≦ 5.5 V,
IOL1 = 1.5 mA
1.8 V≦ EVDD0 ≦ 5.5 V,
IOL1 = 0.6 mA
1.6 V≦ EVDD0 < 1.8 V,
IOL1 = 0.3 mA
VOL2
P20-P27, P150-P156
1.6 V≦ VDD ≦5.5 V,
IOL2 = 400 A
VOL3
P60-P63
4.0 V≦ EVDD0 ≦ 5.5 V,
IOL3 = 15.0 mA
4.0 V≦ EVDD0 ≦ 5.5 V,
IOL3 = 5.0 mA
2.7 V≦ EVDD0 ≦ 5.5 V,
IOL3 = 3.0 mA
1.8 V≦ EVDD0 ≦ 5.5 V,
IOL3 = 2.0 mA
1.6 V≦ EVDD0 ≦ 5.5 V,
IOL3 = 1.0 mA
注意
P00, P02-P04, P10, P11, P13-P15, P17, P30, P43-P45, P50-P55, P71, P74, P80-P82, P142-P144 は,N-chオープン・ドレー
ン・モード時には,ハイ・レベル出力しません。
備考
特に指定のないかぎり,兼用端子の特性はポート端子の特性と同じです。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 50 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
ハイ・レベル
略号
ILIH1
入力リーク電流
条件
P00-P06, P10-P17, P30, P31,
MAX.
単位
VI = EVDD0
1
A
VI = VDD
1
A
1
A
10
A
VI = EVSS0
-1
A
VI = VSS
-1
A
-1
A
-10
A
100
k
MIN.
TYP.
P40-P47, P50-P57, P64-P67,
P70-P77, P80-P87, P100-P102,
P110, P111, P120, P140-P147
ILIH2
P20-P27, P137, P150-P156,
RESET
ILIH3
P121-P124 (X1, X2, EXCLK, XT1,
VI = VDD
入力ポート時,外
部クロック入力時
XT2, EXCLKS)
発振子接続時
ロウ・レベル
ILIL1
入力リーク電流
P00-P06, P10-P17, P30, P31,
P40-P47, P50-P57, P64-P67,
P70-P77, P80-P87, P100-P102,
P110, P111, P120, P140-P147
ILIL2
P20-P27, P137, P150-P156,
RESET
ILIL3
P121-P124 (X1, X2, EXCLK, XT1,
XT2, EXCLKS)
VI = VSS
入力ポート時,外
部クロック入力時
発振子接続時
内蔵プルアップ抵抗
RU
P00-P06, P10-P17, P30, P31,
VI = EVSS0,入力ポート時
10
20
P40-P47, P50-P57, P64-P67,
P70-P77, P80-P87, P100-P102,
P110, P111, P120, P140-P147
備考
特に指定のないかぎり,兼用端子の特性はポート端子の特性と同じです。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 51 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
2.3.2
電源電流特性
(1) 30∼64 ピン製品のフラッシュ ROM16∼ 64 KB の製品
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 ≦ VDD ≦ 5.5 V, VSS = EVSS0 = 0 V)
項目
電源電流注1
略号
IDD1
(1/2)
MIN.
条件
動作
高速動作注3, 5
fHOCO = 64 MHz,
基本動作
fIH = 32 MHz
モード
fHOCO = 32 MHz,
基本動作
fIH = 32 MHz
高速動作注3, 5
fHOCO = 64 MHz,
通常動作
fIH = 32 MHz
fHOCO = 32 MHz,
通常動作
fIH = 32 MHz
fHOCO = 48 MHz,
通常動作
fIH = 24 MHz
fHOCO = 24 MHz,
通常動作
fIH = 24 MHz
fHOCO = 16 MHz,
通常動作
fIH = 16 MHz
低速動作注3, 5
fHOCO = 8 MHz,
通常動作
fIH = 8 MHz
低電圧動作注 3, 5
fHOCO = 4 MHz,
通常動作
fIH = 4 MHz
高速動作注2, 5
fMX = 20 MHz,
通常動作
VDD = 5.0 V
fMX = 20 MHz,
通常動作
VDD = 3.0 V
fMX = 10 MHz,
通常動作
VDD = 5.0 V
fMX = 10 MHz,
通常動作
VDD = 3.0 V
低速動作注2, 5
fMX = 8 MHz,
通常動作
VDD = 3.0 V
fMX = 8 MHz,
通常動作
VDD = 2.0 V
サブシステム・
fSUB = 32.768 kHz
クロック動作注 4
TA = -40 C
fSUB = 32.768 kHz
通常動作
通常動作
TA = +25 C
fSUB = 32.768 kHz
通常動作
TA = +50 C
fSUB = 32.768 kHz
通常動作
TA = +70 C
fSUB = 32.768 kHz
TA = +85 C
通常動作
TYP.
VDD = 5.0 V
2.4
VDD = 3.0 V
2.4
VDD = 5.0 V
2.1
VDD = 3.0 V
2.1
MAX.
単位
mA
VDD = 5.0 V
5.2
8.7
VDD = 3.0 V
5.2
8.7
VDD = 5.0 V
4.8
8.1
VDD = 3.0 V
4.8
8.1
VDD = 5.0 V
4.1
6.9
VDD = 3.0 V
4.1
6.9
VDD = 5.0 V
3.8
6.3
VDD = 3.0 V
3.8
6.3
VDD = 5.0 V
2.8
4.6
VDD = 3.0 V
2.8
4.6
VDD = 3.0 V
1.3
2.0
VDD = 2.0 V
1.3
2.0
VDD = 3.0 V
1.3
1.8
VDD = 2.0 V
1.3
1.8
方形波入力
3.3
5.3
発振子接続
3.5
5.5
方形波入力
3.3
5.3
発振子接続
3.5
5.5
方形波入力
2.0
3.1
発振子接続
2.1
3.2
方形波入力
2.0
3.1
発振子接続
2.1
3.2
方形波入力
1.2
1.9
発振子接続
1.2
2.0
方形波入力
1.2
1.9
発振子接続
1.2
2.0
方形波入力
4.7
発振子接続
4.7
方形波入力
4.7
6.1
発振子接続
4.7
6.1
方形波入力
4.8
6.7
発振子接続
4.8
6.7
方形波入力
4.8
7.5
発振子接続
4.8
7.5
方形波入力
5.4
8.9
発振子接続
5.4
8.9
mA
mA
mA
mA
mA
A
( 注,備考は次ページにあります。)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 52 of 98
第 2 章 電気的特性
RL78/G14
注 1.
VDD, EVDD0 に流れるトータル電流です。入力端子を VDD, EVDD0 または VSS, EVSS0 に固定した状態での入力リーク電流を含
みます。また MAX. 値にはバックグランド・オペレーション (BGO) 動作を除く周辺動作電流を含みます。ただし,A/D コン
バータ,LVD回路,I/O ポート,内蔵プルアップ/プルダウン抵抗に流れる電流は含みません。
注 2.
高速オンチップ・オシレータ,サブシステム・クロックは停止時。
注 3.
高速システム・クロック,サブシステム・クロックは停止時。
注 4.
高速オンチップ・オシレータ,高速システム・クロックは停止時。リアルタイム・カウンタ,ウォッチドッグ・タイマは停
止時。AMPHS1 = 1時 (超低消費発振 )。
注 5.
動作モード,動作電圧範囲,CPU 動作周波数の関係を次に示します。
高速動作:
VDD = 2.7∼ 5.5 [email protected] MHz ∼ 32 MHz
VDD = 2.4∼ 5.5 [email protected] MHz ∼ 16 MHz
低速動作:
VDD = 1.8∼ 5.5 [email protected] MHz ∼ 8 MHz
低電圧動作: VDD = 1.6∼ 5.5 [email protected] MHz ∼ 4 MHz
備考 1. fMX:高速システム・クロック周波数(X1クロック発振周波数または外部メイン・システム・クロック周波数 )
備考 2. fHOCO:高速オンチップ・オシレータ・クロック周波数 ( 最大 64 MHz)
備考 3. fIH :高速オンチップ・オシレータ・クロック周波数 ( 最大 32 MHz) 注
備考 4. fSUB:サブシステム・クロック周波数 (XT1 クロック発振周波数)
備考 5. 「サブシステム・クロック動作」以外の TYP. 値の温度条件は,TA = 25 Cです。
注
fHOCO を 64 MHz または 48 MHz に設定した場合は fHOCO の 2 分周,32 MHz 以下に設定した場合は fHOCO と同一のクロック周
波数となるようにハードウエアで制御されます。タイマ RD に 64 MHz/48 MHz を供給する場合は,fCLK を fIH に設定してくだ
さい。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 53 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(1) 30∼ 64 ピン製品のフラッシュ ROM16 ∼ 64 KB の製品
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 ≦ VDD ≦ 5.5 V, VSS = EVSS0 = 0 V)
項目
略号
電源電流注1
IDD2 注2
TYP.
MAX.
単位
fHOCO = 64 MHz,
VDD = 5.0 V
MIN.
0.80
3.09
mA
fIH = 32 MHz
VDD = 3.0 V
0.80
3.09
fHOCO = 32 MHz,
VDD = 5.0 V
0.54
2.40
fIH = 32 MHz
VDD = 3.0 V
0.54
2.40
fHOCO = 48 MHz,
VDD = 5.0 V
0.62
2.40
fIH = 24 MHz
VDD = 3.0 V
0.62
2.40
fHOCO = 24 MHz,
VDD = 5.0 V
0.44
1.83
fIH = 24 MHz
VDD = 3.0 V
0.44
1.83
fHOCO = 16 MHz,
VDD = 5.0 V
0.40
1.38
fIH = 16 MHz
VDD = 3.0 V
0.40
1.38
fHOCO = 8 MHz,
VDD = 3.0 V
260
710
fIH = 8 MHz
VDD = 2.0 V
260
710
fHOCO = 4 MHz,
VDD = 3.0 V
420
700
fIH = 4 MHz
VDD = 2.0 V
420
700
fMX = 20 MHz,
方形波入力
0.28
1.55
VDD = 5.0 V
発振子接続
0.53
1.74
fMX = 20 MHz,
方形波入力
0.28
1.55
VDD = 3.0 V
発振子接続
0.49
1.74
fMX = 10 MHz,
方形波入力
0.19
0.86
VDD = 5.0 V
発振子接続
0.30
0.93
fMX = 10 MHz,
方形波入力
0.19
0.86
VDD = 3.0 V
発振子接続
0.30
0.93
fMX = 8 MHz,
方形波入力
95
550
VDD = 3.0 V
発振子接続
145
590
fMX = 8 MHz,
方形波入力
95
550
VDD = 2.0 V
発振子接続
145
590
サブシステム・
fSUB = 32.768 kHz
方形波入力
0.25
クロック動作注5
TA = -40 C
発振子接続
0.44
fSUB = 32.768 kHz
方形波入力
0.30
0.57
TA = +25 C
発振子接続
0.49
0.76
fSUB = 32.768 kHz
方形波入力
0.33
1.17
TA = +50 C
発振子接続
0.52
1.36
fSUB = 32.768 kHz
方形波入力
0.36
1.97
TA = +70 C
発振子接続
0.55
2.16
fSUB = 32.768 kHz
方形波入力
0.97
3.37
TA = +85 C
発振子接続
1.16
3.56
条件
HALT モード 高速動作注 4, 7
低速動作注 4, 7
低電圧動作注 4, 7
高速動作注 3, 7
低速動作注 3, 7
IDD3
STOP
モード注6
(2/2)
TA = -40 C
0.18
A
A
mA
A
A
A
TA = +25 C
0.24
0.51
TA = +50 C
0.26
1.10
TA = +70 C
0.29
1.90
TA = +85 C
0.90
3.30
( 注,備考は次ページにあります。)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 54 of 98
第 2 章 電気的特性
RL78/G14
注 1.
VDD, EVDD0 に流れるトータル電流です。入力端子を VDD, EVDD0 または VSS, EVSS0 に固定した状態での入力リーク電流を含
みます。また MAX. 値には周辺動作電流を含みます。ただし,A/D コンバータ,LVD 回路,I/O ポート,内蔵プルアップ/プ
ルダウン抵抗に流れる電流は含みません。
注 2.
フラッシュ・メモリでの HALT命令実行時。
注 3.
高速オンチップ・オシレータ,サブシステム・クロックは停止時。
注 4.
高速システム・クロック,サブシステム・クロックは停止時。
注 5.
リアルタイム・クロック (RTC) 動作,かつ超低消費発振 (AMPHS1 = 1) 設定時。高速オンチップ・オシレータ,高速システ
ム・クロックは停止時。ウォッチドッグ・タイマは停止時。また,MAX.値にはリーク電流を含みます。
注 6.
高速オンチップ・オシレータ,高速システム・クロック,サブシステム・クロックは停止時。ウォッチドッグ・タイマは停
止時。また,MAX.値にはリーク電流を含みます。
注 7.
動作モード,動作電圧範囲,CPU 動作周波数の関係を次に示します。
高速動作 :
VDD = 2.7∼ 5.5 V @ 1 MHz ∼ 32 MHz
VDD = 2.4∼ 5.5 V @ 1 MHz ∼ 16 MHz
低速動作 :
VDD = 1.8∼ 5.5 V @ 1 MHz ∼ 8 MHz
低電圧動作: VDD = 1.6∼ 5.5 V @ 1 MHz ∼ 4 MHz
備考 1. fMX :高速システム・クロック周波数 (X1クロック発振周波数または外部メイン・システム・クロック周波数 )
備考 2. fHOCO:高速オンチップ・オシレータ・クロック周波数 ( 最大 64 MHz)
備考 3. fIH :高速オンチップ・オシレータ・クロック周波数 ( 最大 32 MHz) 注
備考 4. fSUB :サブシステム・クロック周波数 (XT1クロック発振周波数)
備考 5. 「サブシステム・クロック動作」以外の TYP. 値の温度条件は,TA = 25 C です。
注
fHOCO を 64 MHz または 48 MHz に設定した場合は fHOCO の 2 分周,32 MHz 以下に設定した場合は fHOCO と同一のクロック周
波数となるようにハードウエアで制御されます。タイマ RD に 64 MHz/48 MHzを供給する場合は,fCLK を fIH に設定してくだ
さい。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 55 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(2) 30∼100ピン製品のフラッシュ ROM96∼ 256 KBの製品
(TA = -40 ∼+85 C,1.6 V ≦EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
電源電流注1
略号
IDD1
MIN.
条件
動作
高速動作注 3, 5
fHOCO = 64 MHz,
基本動作
fIH = 32 MHz
モード
fHOCO = 32 MHz,
基本動作
fIH = 32 MHz
高速動作注 3, 5
fHOCO = 64 MHz,
通常動作
fIH = 32 MHz
fHOCO = 32 MHz,
通常動作
fIH = 32 MHz
fHOCO = 48 MHz,
通常動作
fIH = 24 MHz
fHOCO = 24 MHz,
通常動作
fIH = 24 MHz
fHOCO = 16 MHz,
通常動作
fIH = 16 MHz
低速動作注 3, 5
fHOCO = 8 MHz,
通常動作
fIH = 8 MHz
低電圧動作注3, 5
fHOCO = 4 MHz,
fMX = 20 MHz,
fMX = 8 MHz,
fSUB = 32.768 kHz
クロック動作注 4
TA = -40 °C
fSUB = 32.768 kHz
TA = +85 °C
VDD = 3.0 V
5.8
10.2
VDD = 5.0 V
5.4
9.6
VDD = 3.0 V
5.4
9.6
VDD = 5.0 V
4.5
7.8
VDD = 3.0 V
4.5
7.8
VDD = 5.0 V
4.2
7.4
VDD = 3.0 V
4.2
7.4
VDD = 5.0 V
3.1
5.3
VDD = 3.0 V
3.1
5.3
VDD = 3.0 V
1.4
2.3
VDD = 2.0 V
1.4
1.9
3.7
6.2
発振子接続
3.9
6.4
通常動作
方形波入力
3.7
6.2
発振子接続
3.9
6.4
通常動作
方形波入力
2.2
3.6
発振子接続
2.3
3.7
通常動作
方形波入力
2.2
3.6
発振子接続
2.3
3.7
通常動作
方形波入力
1.3
2.2
発振子接続
1.3
2.3
通常動作
方形波入力
1.3
2.2
発振子接続
1.3
2.3
通常動作
方形波入力
5.0
発振子接続
5.0
通常動作
方形波入力
5.0
7.1
発振子接続
5.0
7.1
通常動作
方形波入力
5.1
8.8
発振子接続
5.1
8.8
通常動作
方形波入力
5.5
10.5
発振子接続
5.5
10.5
通常動作
方形波入力
6.5
14.5
発振子接続
6.5
14.5
TA = +70 °C
fSUB = 32.768 kHz
10.2
方形波入力
TA = +50 °C
fSUB = 32.768 kHz
5.8
通常動作
TA = +25 °C
fSUB = 32.768 kHz
2.3
VDD = 5.0 V
1.9
VDD = 2.0 V
サブシステム・
VDD = 3.0 V
2.3
VDD = 3.0 V
fMX = 8 MHz,
2.3
1.4
VDD = 3.0 V
低速動作注 2, 5
2.6
VDD = 5.0 V
1.4
VDD = 5.0 V
fMX = 10 MHz,
VDD = 3.0 V
単位
mA
VDD = 3.0 V
VDD = 3.0 V
fMX = 10 MHz,
MAX.
2.6
VDD = 2.0 V
VDD = 5.0 V
fMX = 20 MHz,
TYP.
VDD = 5.0 V
通常動作
fIH = 4 MHz
高速動作注 2, 5
(1/2)
mA
mA
mA
mA
mA
A
( 注,備考は次ページにあります。)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 56 of 98
第 2 章 電気的特性
RL78/G14
注 1.
VDD, EVDD0, EVDD1 に流れるトータル電流です。入力端子を VDD, EVDD0 またはVSS, EVSS0 に固定した状態での入力リーク電
流を含みます。またMAX. 値にはバックグランド・オペレーション (BGO)動作を除く周辺動作電流を含みます。ただし,A/D
コンバータ,D/Aコンバータ,コンパレータ,LVD回路,I/O ポート,内蔵プルアップ/プルダウン抵抗に流れる電流は含み
ません。
注 2.
高速オンチップ・オシレータ,サブシステム・クロックは停止時。
注 3.
高速システム・クロック,サブシステム・クロックは停止時。
注 4.
高速オンチップ・オシレータ,高速システム・クロックは停止時。リアルタイム・カウンタ,ウォッチドッグ・タイマは停
止時。AMPHS1 = 1時 (超低消費発振 )。
注 5.
動作モード,動作電圧範囲,CPU 動作周波数の関係を次に示します。
高速動作 :
VDD = 2.7∼ 5.5 V @ 1 MHz ∼ 32 MHz
VDD = 2.4∼ 5.5 V @ 1 MHz ∼ 16 MHz
低速動作 :
VDD = 1.8∼ 5.5 V @ 1 MHz ∼ 8 MHz
低電圧動作: VDD = 1.6∼ 5.5 V @ 1 MHz ∼ 4 MHz
備考 1. fMX :高速システム・クロック周波数(X1 クロック発振周波数または外部メイン・システム・クロック周波数 )
備考 2. fHOCO:高速オンチップ・オシレータ・クロック周波数 ( 最大 64 MHz)
備考 3. fIH :高速オンチップ・オシレータ・クロック周波数 ( 最大 32 MHz) 注
備考 4. fSUB :サブシステム・クロック周波数 (XT1クロック発振周波数)
備考 5. 「サブシステム・クロック動作」以外の TYP. 値の温度条件は,TA = 25 C です。
注
fHOCO を64 MHz または48 MHz に設定した場合はfHOCO の 2分周,32 MHz 以下に設定した場合はfHOCO と同一のクロック周
波数となるようにハードウエアで制御されます。タイマ RD に 64 MHz/48 MHzを供給する場合は,fCLK を fIH に設定してくだ
さい。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 57 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(2) 30∼ 100 ピン製品のフラッシュ ROM96 ∼ 256 KBの製品
(TA = -40 ∼+85 C,1.6 V ≦EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
電源電流注1
略号
IDD2
MIN.
高速動作注 4, 7
低速動作注 4, 7
低電圧動作注 4, 7
高速動作注 3, 7
低速動作注 3, 7
IDD3
TYP.
MAX.
単位
fHOCO = 64 MHz,
VDD = 5.0 V
0.88
3.32
mA
fIH = 32 MHz
VDD = 3.0 V
0.88
3.32
fHOCO = 32 MHz,
VDD = 5.0 V
0.62
2.63
fIH = 32 MHz
VDD = 3.0 V
0.62
2.63
fHOCO = 48 MHz,
VDD = 5.0 V
0.68
2.57
fIH = 24 MHz
VDD = 3.0 V
0.68
2.57
fHOCO = 24 MHz,
VDD = 5.0 V
0.50
2.00
fIH = 24 MHz
VDD = 3.0 V
0.50
2.00
fHOCO = 16 MHz,
VDD = 5.0 V
0.44
1.49
fIH = 16 MHz
VDD = 3.0 V
0.44
1.49
fHOCO = 8 MHz,
VDD = 3.0 V
290
800
fIH = 8 MHz
VDD = 2.0 V
290
800
fHOCO = 4 MHz,
VDD = 3.0 V
440
755
fIH = 4 MHz
VDD = 2.0 V
440
755
fMX = 20 MHz,
方形波入力
0.31
1.63
VDD = 5.0 V
発振子接続
0.50
1.85
fMX = 20 MHz,
方形波入力
0.31
1.63
VDD = 3.0 V
条件
HALT モード注 2
STOP モード注 6
(2/2)
発振子接続
0.50
1.85
fMX = 10 MHz,
方形波入力
0.21
0.89
VDD = 5.0 V
発振子接続
0.30
0.97
fMX = 10 MHz,
方形波入力
0.21
0.89
VDD = 3.0 V
発振子接続
0.30
0.97
fMX = 8 MHz,
方形波入力
110
580
VDD = 3.0 V
発振子接続
160
630
fMX = 8 MHz,
方形波入力
110
580
VDD = 2.0 V
発振子接続
160
630
サブシステム・
fSUB = 32.768 kHz
方形波入力
0.28
クロック動作注5
TA = -40 °C
発振子接続
0.47
fSUB = 32.768 kHz
方形波入力
0.34
0.66
TA = +25 °C
A
A
mA
A
A
発振子接続
0.53
0.85
fSUB = 32.768 kHz
方形波入力
0.37
2.35
TA = +50 °C
発振子接続
0.56
2.54
fSUB = 32.768 kHz
方形波入力
0.61
4.08
TA = +70 °C
発振子接続
0.80
4.27
fSUB = 32.768 kHz
方形波入力
1.55
8.09
TA = +85 °C
発振子接続
1.74
8.28
A
TA = -40 °C
0.19
TA = +25 °C
0.25
0.57
TA = +50 °C
0.28
2.26
TA = +70 °C
0.52
3.99
TA = +85 °C
1.46
8.00
( 注,備考は次ページにあります。)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 58 of 98
第 2 章 電気的特性
RL78/G14
注 1.
VDD, EVDD0, EVDD1 に流れるトータル電流です。入力端子を VDD, EVDD0, EVDD1 または VSS, EVSS0, EVSS1 に固定した状態で
の入力リーク電流を含みます。また MAX. 値には周辺動作電流を含みます。ただし,A/Dコンバータ,D/A コンバータ,コン
パレータ,LVD 回路,I/Oポート,内蔵プルアップ/プルダウン抵抗に流れる電流は含みません。
注 2.
フラッシュ・メモリでの HALT命令実行時。
注 3.
高速オンチップ・オシレータ,サブシステム・クロックは停止時。
注 4.
高速システム・クロック,サブシステム・クロックは停止時。
注 5.
リアルタイム・クロック (RTC) 動作,かつ超低消費発振 (AMPHS1 = 1) 設定時。高速オンチップ・オシレータ,高速システ
ム・クロックは停止時。ウォッチドッグ・タイマは停止時。また,MAX.値にはリーク電流を含みます。
注 6.
高速オンチップ・オシレータ,高速システム・クロック,サブシステム・クロックは停止時。ウォッチドッグ・タイマは停
止時。また,MAX.値にはリーク電流を含みます。
注 7.
動作モード,動作電圧範囲,CPU 動作周波数の関係を次に示します。
高速動作 :
VDD = 2.7∼ 5.5 V @ 1 MHz ∼ 32 MHz
VDD = 2.4∼ 5.5 V @ 1 MHz ∼ 16 MHz
低速動作 :
VDD = 1.8∼ 5.5 V @ 1 MHz ∼ 8 MHz
低電圧動作: VDD = 1.6∼ 5.5 V @ 1 MHz ∼ 4 MHz
備考 1. fMX :高速システム・クロック周波数(X1 クロック発振周波数または外部メイン・システム・クロック周波数 )
備考 2. fHOCO:高速オンチップ・オシレータ・クロック周波数 ( 最大 64 MHz)
備考 3. fIH :高速オンチップ・オシレータ・クロック周波数 ( 最大 32 MHz) 注
備考 4. fSUB :サブシステム・クロック周波数 (XT1クロック発振周波数)
備考 5. 「サブシステム・クロック動作」以外の TYP. 値の温度条件は,TA = 25 Cです。
注
fHOCO を64 MHz または48 MHz に設定した場合はfHOCO の 2分周,32 MHz 以下に設定した場合はfHOCO と同一のクロック周
波数となるようにハードウエアで制御されます。タイマ RD に 64 MHz/48 MHzを供給する場合は,fCLK を fIH に設定してくだ
さい。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 59 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(3) RL78/G14全製品共通
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
RTC 動作電流
略号
IRTC 注 1, 2
ウォッチドッグ・ IWDT 注 2, 3
条件
fSUB = 32.768 kHz
MIN.
TYP.
リアルタイム・クロック動作
0.02
12ビット・インターバル・タイマ動作
0.02
MAX.
単位
A
A
fIL = 15 kHz
0.22
タイマ動作電流
A/D コンバータ
IADC 注 4
最高速変換時
動作電流
A/D コンバータ
標準モード,AVREFP = VDD = 5.0 V
1.3
1.7
mA
低電圧モード,AVREFP = VDD = 3.0 V
0.5
0.7
mA
A
75
IADREF
基準電圧電流
D/A コンバータ
IDAC 注 5, 9
1 チャネル当たり
ICMP 注 6, 9
VDD = 5.0 V,
ウインドウ・コンパレータ・モード
12.5
A
レギュレータ出力電圧 = 2.1 V
高速コンパレータ・モード
6.5
A
低速コンパレータ・モード
1.7
A
1.5
mA
動作電流
コンパレータ
動作電流
VDD = 5.0 V,
ウインドウ・コンパレータ・モード
8.0
A
レギュレータ出力電圧 = 1.8 V
高速コンパレータ・モード
4.0
A
低速コンパレータ・モード
1.3
A
ITMPS
75
A
LVD 動作電流
ILVI 注 7
0.08
A
BGO 動作電流
IBGO 注 8
2.50
温度センサ
動作電流
注 1.
12.20
mA
リアルタイム・クロックにのみ流れる電流です (XT1 発振器の動作電流は含みません )。動作モードまたは HALT モード時に
リアルタイム・クロックが動作中の場合,RL78/G14 の電流のTYP. 値は,IDD1 または IDD2 の TYP.値にIRTC の TYP.値を加算し
た値となります。IDD1 または IDD2 の MAX.値にはリアルタイム・クロックの動作電流も含みます。ただし,IDD2 のサブシステ
ム・クロック動作にはリアルタイム・クロックの動作電流を含みます。
注 2.
高速オンチップ・オシレータ,高速システム・クロックは停止時。
注 3.
ウォッチドッグ・タイマにのみ流れる電流です ( 低速オンチップ・オシレータの動作電流を含みます )。STOP モード時に
ウォッチドッグ・タイマが動作中の場合,IDD1 または IDD2 またはIDD3 に IWDT を加算した値が,RL78/G14 の電流値となります。
注 4.
A/Dコンバータにのみ流れる電流です。動作モードまたは HALTモード時にA/Dコンバータが動作中の場合,IDD1 または IDD2
にIADC を加算した値が,RL78/G14 の電流値となります。
注 5.
D/Aコンバータにのみ流れる電流です。動作モードまたは HALTモード時にD/Aコンバータが動作中の場合,IDD1 または IDD2
にIDAC を加算した値が,RL78/G14 の電流値となります。
注 6.
コンパレータ回路にのみ流れる電流です。動作モードまたは HALT モードまたは STOP モード時にコンパレータ回路が動作
中の場合,IDD1 またはIDD2 または IDD3 にICMP を加算した値が,RL78/G14の電流値となります。
注 7.
LVD 回路にのみ流れる電流です。動作モードまたは HALT モードまたは STOP モード時に LVD 回路が動作中の場合,IDD1 ま
たは IDD2 またはIDD3 に ILVI を加算した値が,RL78/G14の電流値となります。
注 8.
BGOの動作電流です。動作モード時に BGO が動作中の場合,IDD1 またはIDD2 に IBGO を加算した値が,RL78/G14 の電流値と
なります。
注 9.
コンパレータおよびD/Aコンバータはコード・フラッシュ・メモリが 96 KB以上の製品に搭載されます。
( 備考は次ページにあります。)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 60 of 98
RL78/G14
第 2 章 電気的特性
備考 1. fIL:低速オンチップ・オシレータ・クロック周波数
備考 2. fSUB:サブシステム・クロック周波数 (XT1 クロック発振周波数)
備考 3. fCLK:CPU/ 周辺ハードウエア・クロック周波数
備考 4. TYP.値の温度条件は,TA = 25 Cです。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 61 of 98
第 2 章 電気的特性
RL78/G14
注意
2.4
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
AC 特性
基本動作
2.4.1
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
命令サイクル
略号
TCY
条件
MIN.
TYP.
MAX.
単位
2.7 V≦ VDD ≦ 5.5 V
0.03125
1
s
2.4 V≦ VDD < 2.7 V
0.0625
1
s
低電圧メイン・モード 1.6 V≦ VDD ≦ 5.5 V
0.25
1
s
低速メイン・モード
1.8 V≦ VDD ≦ 5.5 V
0.125
1
s
サブシステム・クロック (fSUB) 動作
1.8 V≦ VDD ≦ 5.5 V
28.5
31.3
s
セルフ・プログ
2.7 V≦ VDD ≦ 5.5 V
0.03125
1
s
2.4V≦ VDD < 2.7 V
0.0625
1
s
低電圧メイン・モード 1.8 V≦ VDD ≦ 5.5 V
0.25
1
s
低速メイン・モード
0.125
1
s
メイン・システ
高速メイン・モード
ム・クロック
( 最小命令実行時間)
(1/2)
(fMAIN)動作
高速メイン・モード
ラミング時
1.8 V≦ VDD ≦ 5.5 V
30.5
外部メイン・システ fEX
2.7 V ≦ VDD ≦ 5.5 V
1.0
20.0
MHz
ム・クロック周波数
1.8 V ≦ VDD < 2.7 V
1.0
8.0
MHz
1.6 V≦ VDD < 1.8 V
1.0
4.0
MHz
32
35
kHz
fEXS
外部メイン・
2.7 V ≦ VDD ≦ 5.5 V
24
ns
システム・クロック tEXL
1.8 V ≦ VDD < 2.7 V
60
ns
入力ハイ,ロウ・
1.6 V ≦ VDD < 1.8 V
120
ns
13.7
s
1/fMCK +
ns
tEXH,
レベル幅
tEXHS,
TI00-TI03, TI10-TI13
tTIH,
tEXLS
入力ハイ・レベル幅, tTIL
10 注
ロウ・レベル幅
タイマ RJ 入力
tC
TRJIO
サイクル
タイマ RJ 入力
tWH,
ハイ・レベル幅,
tWL
TRJIO
ロウ・レベル幅
注
2.7 V≦ EVDD0 ≦5.5 V
100
ns
1.8 V≦ EVDD0 <2.7 V
300
ns
1.6 V≦ EVDD0 <1.8 V
500
ns
2.7 V≦ EVDD0 ≦5.5 V
40
ns
1.8 V≦ EVDD0 <2.7 V
120
ns
1.6 V≦ EVDD0 <1.8 V
200
ns
EVDD0 <VDD とする低電圧インタフェース時は,次の条件も必要になります。
1.8 V≦ EVDD0 ≦2.7 V:MIN. 125 ns
1.6 V≦ EVDD0 <1.8 V:MIN. 250 ns
備考
fMCK:タイマ・アレイ・ユニットの動作クロック周波数。
(タイマ・モード・レジスタ mn (TMRmn)のCKSmn ビットで設定する動作クロック。m:ユニット番号 (m = 0, 1),
n:チャネル番号(n = 0-3))
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 62 of 98
第 2 章 電気的特性
RL78/G14
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
TO00-TO03, TO10-TO13 出力
略号
fTO
条件
単位
4.0 V ≦EVDD0 ≦ 5.5 V
16
MHz
2.7 V ≦EVDD0 < 4.0 V
8
MHz
1.8 V ≦EVDD0 < 2.7 V
4
MHz
1.6 V ≦EVDD0 < 1.8 V
2
MHz
低電圧メイン・モード
1.6 V ≦EVDD0 ≦ 5.5 V
2
MHz
低速メイン・モード
1.8 V ≦EVDD0 ≦ 5.5 V
4
MHz
1.6 V ≦EVDD0 < 1.8 V
2
MHz
4.0 V ≦EVDD0 ≦ 5.5 V
16
MHz
2.7 V ≦EVDD0 < 4.0 V
8
MHz
1.8 V ≦EVDD0 < 2.7 V
4
MHz
1.6 V ≦EVDD0 < 1.8 V
2
MHz
1.8 V ≦EVDD0 ≦ 5.5 V
4
MHz
1.6 V ≦EVDD0 < 1.8 V
2
MHz
1.8 V ≦EVDD0 ≦ 5.5 V
4
MHz
1.6 V ≦EVDD0 < 1.8 V
2
MHz
高速メイン・モード
周波数
PCLBUZ0, PCLBUZ1 出力周波数
fPCL
(2/2)
MAX.
高速メイン・モード
低電圧メイン・モード
低速メイン・モード
MIN.
TYP.
割り込み入力ハイ・レベル幅,
tINTH,
INTP0
1.6 V ≦ VDD ≦ 5.5 V
1
s
ロウ・レベル幅
tINTL
INTP1-INTP11
1.6 V ≦ EVDD ≦ 5.5 V
1
s
キー割り込み入力
tKR
1.8 V≦ EVDD0 ≦5.5 V
250
ns
1.6 V≦ EVDD0 <1.8 V
1
s
10
s
ロウ・レベル幅
RESET ロウ・レベル幅
R01DS0053JJ0100 Rev.1.00
2012.02.21
tRSL
Page 63 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
周辺機能特性
2.5
シリアル・アレイ・ユニット
2.5.1
(1) 同電位通信時 (UARTモード)( 専用ボー・レート・ジェネレータ出力)
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
略号
条件
MIN.
転送レート注 1
最大転送レート理論値
TYP.
MAX.
単位
fMCK/6 注 2
bps
5.3
Mbps
fCLK = 32 MHz, fMCK = fCLK
UART モード接続図 (同電位通信時)
TxDq
Rx
ユーザ・デバイス
RL78/G14
RxDq
Tx
UARTモードのビット幅 (同電位通信時)( 参考)
1/転送レート
ハイ/ロウ・ビット幅
ボー・レート許容誤差
TxDq
RxDq
注 1.
SNOOZEモードでの転送レートは,MAX. 9600 bps, MIN. 4800 bps
注 2.
EVDD0 <VDD とする低電圧インタフェース時は,次の条件も必要になります。
2.4 V≦ EVDD0 <2.7 V:MAX. 2.6 Mbps
1.8 V≦ EVDD0 <2.4 V:MAX. 1.3 Mbps
1.6 V≦ EVDD0 <1.8 V:MAX. 0.6 Mbps
注意
ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で,RxDq 端子は通常入力バッファ,TxDq
端子は通常出力モードを選択。
備考 1. q:UART 番号(q = 0-3),g:PIM, POM番号(g = 0, 1, 5, 14)
備考 2. fMCK:シリアル・アレイ・ユニットの動作クロック周波数
(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m:ユニット番号,
n:チャネル番号(mn = 00-03, 10-13))
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 64 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(2) 同電位通信時(CSIモード )( マスタ・モード(fMCK/2),SCKp…内部クロック出力 )
(TA = -40 ∼+85 C, 2.7 V ≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
SCKpサイクル・タイム
SCKpハイ,ロウ・レベル幅
SIpセットアップ時間
略号
TYP.
MAX.
単位
62.5 注 1
ns
tKH1,
4.0 V ≦EVDD0 ≦ 5.5 V
tKCY1/2 - 7
ns
tKL1
2.7 V ≦EVDD0 ≦ 5.5 V
tKCY1/2 - 10
ns
tSIK1
4.0 V ≦EVDD0 ≦ 5.5 V
23
ns
2.7 V ≦EVDD0 ≦ 5.5 V
33 注 4
ns
tKSI1
2.7 V ≦EVDD0 ≦ 5.5 V
ns
10
( 対SCKp ↑ ) 注 2
SCKp↓→ SOp出力遅延時間注 3
MIN.
2.7 V ≦EVDD0 ≦ 5.5 V
( 対SCKp ↑ ) 注 2
SIpホールド時間
条件
tKCY1
tKSO1
C = 20 pF 注 5
10
ns
注 1.
かつ 2/fCLK 以上に設定してください。
注 2.
DAPmn = 0, CKPmn = 0または DAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1または DAPmn = 1, CKPmn = 0の
ときは“ 対SCKp ↓” となります。
注 3.
DAPmn = 0, CKPmn = 0または DAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1または DAPmn = 1, CKPmn = 0の
ときは“ 対SCKp ↑” となります。
注 4.
fMCK は,24 MHz以下で使用してください。
注 5.
Cは,SCKp, SOp出力ラインの負荷容量です。
注意
ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタ g (POMg) で,SIp 端子は通常入力バッファ,SOp 端子
とSCKp 端子は通常出力モードを選択。
備考 1. このスペックは,CSI00 の周辺I/O リダイレクト機能未使用時のみ対応します。
備考 2. p:CSI番号 (p = 00), m:ユニット番号(m = 0), n:チャネル番号 (n = 0), g:PIM, POM番号 (g = 1)
備考 3. fMCK:シリアル・アレイ・ユニットの動作クロック周波数
(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m:ユニット番号,
n:チャネル番号(mn = 00))
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 65 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(3) 同電位通信時(CSIモード )( マスタ・モード(fMCK/4),SCKp…内部クロック出力 )
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
SCKpサイクル・タイム
SCKpハイ,ロウ・レベル幅
SIpセットアップ時間
略号
MIN.
TYP.
MAX.
単位
2.7 V ≦EVDD0 ≦ 5.5 V
ns
2.4 V ≦EVDD0 ≦ 5.5 V
250 注 1
ns
1.8 V ≦EVDD0 ≦ 5.5 V
500 注 1
ns
1.6 V ≦EVDD0 ≦ 5.5 V
1000 注 1
ns
tKH1,
4.0 V ≦EVDD0 ≦ 5.5 V
tKCY1/2 - 12
ns
tKL1
2.7 V ≦EVDD0 ≦ 5.5 V
tKCY1/2 - 18
ns
2.4 V ≦EVDD0 ≦ 5.5 V
tKCY1/2 - 38
ns
1.8 V ≦EVDD0 ≦ 5.5 V
tKCY1/2 - 50
ns
1.6 V ≦EVDD0 ≦ 5.5 V
tKCY1/2 - 100
ns
4.0 V ≦EVDD0 ≦ 5.5 V
44
ns
2.7 V ≦EVDD0 ≦ 5.5 V
44
ns
2.4 V ≦EVDD0 ≦ 5.5 V
75
ns
1.8 V ≦EVDD0 ≦ 5.5 V
110
ns
1.6 V ≦EVDD0 ≦ 5.5 V
220
ns
19
ns
tSIK1
( 対SCKp ↑ ) 注 2
SIpホールド時間
条件
125 注 1
tKCY1
tKSI1
( 対SCKp ↑ ) 注 2
SCKp↓→ SOp出力遅延時間注 3
tKSO1
C = 30 pF 注 4
25
ns
注 1.
かつ 4/fCLK 以上に設定してください。
注 2.
DAPmn = 0, CKPmn = 0または DAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1または DAPmn = 1, CKPmn = 0の
ときは“ 対SCKp ↓” となります。
注 3.
DAPmn = 0, CKPmn = 0または DAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1または DAPmn = 1, CKPmn = 0の
ときは“ 対SCKp ↑” となります。
注 4.
Cは,SCKp, SOp出力ラインの負荷容量です。
注意
ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタ g (POMg) で,SIp 端子は通常入力バッファ,SOp 端子
とSCKp 端子は通常出力モードを選択。
備考 1. p:CSI番号 (p = 00, 01, 10, 11, 20, 21, 30, 31),m:ユニット番号 (m = 0, 1),n:チャネル番号 (n = 0-3),
g:PIM, POM 番号(g = 0, 1, 3-5, 14)
備考 2. fMCK:シリアル・アレイ・ユニットの動作クロック周波数
(シリアル・モード・レジスタ mn (SMRmn)の CKSmn ビットで設定する動作クロック。m:ユニット番号,
n:チャネル番号(mn = 00-03, 10-13))
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 66 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(4) 同電位通信時(CSIモード )( スレーブ・モード,SCKp…外部クロック入力)
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
SCKpサイクル・タイム注 4
略号
tKCY2
条件
tKH2,
TYP.
MAX.
単位
4.0 V ≦EVDD0 ≦ 5.5 V 20 MHz< fMCK
8/fMCK
ns
fMCK ≦ 20 MHz
6/fMCK
ns
2.7 V≦EVDD0 < 4.0 V 16 MHz < fMCK
8/fMCK
ns
fMCK ≦ 16 MHz
6/fMCK
ns
1.8 V≦EVDD0 < 2.7 V 16 MHz < fMCK
8/fMCK
ns
fMCK ≦ 16 MHz
6/fMCK
ns
6/fMCK
ns
tKCY2/2
ns
2.7 V ≦ EVDD0 ≦5.5 V
1/fMCK + 20
ns
1.8 V ≦ EVDD0 <2.7 V
1/fMCK + 30
ns
1.6 V ≦ EVDD0 <1.8 V
1/fMCK + 40
ns
2.7 V ≦ EVDD0 ≦5.5 V
1/fMCK + 31
ns
2.4 V ≦ EVDD0 <2.7 V
1/fMCK + 31
ns
1.8 V ≦ EVDD0 <2.4 V
1/fMCK + 31
ns
1.6 V ≦ EVDD0 <1.8 V
1/fMCK + 250
ns
1.6 V≦ EVDD0 <1.8 V
SCKpハイ,ロウ・レベル幅
MIN.
(1/2)
1.6 V≦ EVDD0 ≦5.5 V
tKL2
SIpセットアップ時間
tSIK2
( 対SCKp ↑ ) 注 1
SIpホールド時間
tKSI2
( 対SCKp ↑ ) 注 1
SCKp↓→ SOp出力遅延時間
tKSO2
C = 30 pF 注 3
注2
注 1.
4.0 V≦ EVDD0 ≦5.5 V
2/fMCK + 44
ns
2.7 V≦ EVDD0 <4.0 V
2/fMCK + 44
ns
2.4 V≦ EVDD0 <2.7 V
2/fMCK + 75
ns
1.8 V≦ EVDD0 <2.4 V
2/fMCK + 110
ns
1.6 V≦ EVDD0 <1.8 V
2/fMCK + 220
ns
DAPmn = 0, CKPmn = 0または DAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1または DAPmn = 1, CKPmn = 0の
ときは“ 対SCKp ↓” となります。
注 2.
DAPmn = 0, CKPmn = 0または DAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1または DAPmn = 1, CKPmn = 0の
ときは“ 対SCKp ↑” となります。
注 3.
Cは,SOp出力ラインの負荷容量です。
注 4.
SNOOZEモードでの転送レートは,MAX.:1 Mbps
注意
ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で,SIp 端子と SCKp 端子は TTL 入力バッ
ファ,SOp端子は通常出力モードを選択。
備考 1. p:CSI番号 (p = 00, 01, 10, 11, 20, 21, 30, 31),m:ユニット番号 (m = 0, 1),n:チャネル番号 (n = 0-3),
g:PIM, POM 番号(g = 0, 1, 3-5, 14)
備考 2. fMCK:シリアル・アレイ・ユニットの動作クロック周波数
(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m:ユニット番号,
n:チャネル番号(mn = 00-03, 10-13))
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 67 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(4) 同電位通信時 (CSIモード )( スレーブ・モード,SCKp…外部クロック入力 )
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
略号
tSSIK
SSI00セットアップ時間
条件
DAPmn = 0
DAPmn = 1
tKSSI
SSI00ホールド時間
DAPmn = 0
DAPmn = 1
注意
MIN.
(2/2)
TYP.
MAX.
単位
2.7 V ≦EVDD0 ≦ 5.5 V
120
ns
1.8 V ≦EVDD0 < 2.7 V
200
ns
1.6 V ≦EVDD0 < 1.8 V
400
ns
2.7 V ≦EVDD0 ≦ 5.5 V
1/fMCK + 120
ns
1.8 V ≦EVDD0 < 2.7 V
1/fMCK + 200
ns
1.6 V ≦EVDD0 < 1.8 V
1/fMCK + 400
ns
2.7 V ≦EVDD0 ≦ 5.5 V
1/fMCK + 120
ns
1.8 V ≦EVDD0 < 2.7 V
1/fMCK + 200
ns
1.6 V ≦EVDD0 < 1.8 V
1/fMCK + 400
ns
2.7 V ≦EVDD0 ≦ 5.5 V
120
ns
1.8 V ≦EVDD0 < 2.7 V
200
ns
1.6 V ≦EVDD0 < 1.8 V
400
ns
ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で,SIp 端子と SCKp 端子は通常入力バッ
ファ,SOp端子は通常出力モードを選択。
備考
p:CSI番号 (p = 00),m:ユニット番号(m = 0),n:チャネル番号(n = 0),
g:PIM, POM 番号(g = 3, 5)
CSI モード接続図(同電位通信時 )
SCKp
RL78/G14
SIp
SOp
SCK
SO ユーザ・デバイス
SI
CSI モード接続図(同電位通信時 )
( スレーブセレクト入力機能 (CSI00) のスレーブ送信時 )
SCK00
SCK
SI00
SO
SO00
SI
SSI00
SS0
ユーザ・デバイス
RL78/G14
備考 1. p:CSI番号 (p = 00, 01, 10, 11, 20, 21, 30, 31)
備考 2. m:ユニット番号,n:チャネル番号 (mn = 00-03, 10-13)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 68 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
CSI モード・シリアル転送タイミング(同電位通信時 )
(DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1のとき)
tKCY1, 2
tKH1, 2
tKL1, 2
SCKp
tKSI1, 2
tSIK1, 2
SIp
入力データ
tKSO1, 2
出力データ
SOp
tSSIK
tKSSI
SSI00
(CSI00のみ)
CSI モード・シリアル転送タイミング(同電位通信時 )
(DAPmn = 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0のとき)
tKCY1, 2
tKL1, 2
tKH1, 2
SCKp
tKSI1, 2
tSIK1, 2
SIp
入力データ
tKSO1, 2
出力データ
SOp
tSSIK
tKSSI
SSI00
(CSI00のみ)
備考 1. p:CSI番号 (p = 00, 01, 10, 11, 20, 21, 30, 31)
備考 2. m:ユニット番号,n:チャネル番号 (mn = 00-03, 10-13)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 69 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(5) 同電位通信時( 簡易 I2Cモード )
(TA = -40 ∼+85 C, 1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
SCLr クロック周波数
略号
fSCL
条件
MIN.
2.7 V ≦EVDD0 ≦ 5.5 V,
Cb = 50 pF, Rb = 2.7 k
1.8 V ≦EVDD0 ≦ 5.5 V,
Cb = 100 pF, Rb = 3 k
1.8 V ≦EVDD0 < 2.7 V,
Cb = 100 pF, Rb = 5 k
1.6 V ≦EVDD0 < 1.8 V,
Cb = 100 pF, Rb = 5 k
SCLr = “L” のホールド・タイム
tLOW
2.7 V ≦EVDD0 ≦ 5.5 V,
Cb = 50 pF, Rb = 2.7 k
1.8 V ≦EVDD0 ≦ 5.5 V,
Cb = 100 pF, Rb = 3 k
1.8 V ≦EVDD0 < 2.7 V,
Cb = 100 pF, Rb = 5 k
1.6 V ≦EVDD0 < 1.8 V,
Cb = 100 pF, Rb = 5 k
SCLr = “H” のホールド・タイム
tHIGH
2.7 V ≦EVDD0 ≦ 5.5 V,
Cb = 50 pF, Rb = 2.7 k
1.8 V ≦EVDD0 ≦ 5.5 V,
Cb = 100 pF, Rb = 3 k
1.8 V ≦EVDD0 < 2.7 V,
Cb = 100 pF, Rb = 5 k
1.6 V ≦EVDD0 < 1.8 V,
Cb = 100 pF, Rb = 5 k
データ・セットアップ時間 ( 受信時 )
tSU:DAT
2.7 V ≦EVDD0 ≦ 5.5 V,
Cb = 50 pF, Rb = 2.7 k
1.8 V ≦EVDD0 ≦ 5.5 V,
Cb = 100 pF, Rb = 3 k
1.8 V ≦EVDD0 < 2.7 V,
Cb = 100 pF, Rb = 5 k
1.6 V ≦EVDD0 < 1.8 V,
Cb = 100 pF, Rb = 5 k
データ・ホールド時間 ( 送信時)
tHD:DAT
2.7 V ≦EVDD0 ≦ 5.5 V,
Cb = 50 pF, Rb = 2.7 k
1.8 V ≦EVDD0 ≦ 5.5 V,
Cb = 100 pF, Rb = 3 k
1.8 V ≦EVDD0 < 2.7 V,
Cb = 100 pF, Rb = 5 k
1.6 V ≦EVDD0 < 1.8 V,
Cb = 100 pF, Rb = 5 k
注
MAX.
単位
1000
kHz
400
kHz
300
kHz
250
kHz
475
ns
1150
ns
1550
ns
1850
ns
475
ns
1150
ns
1550
ns
1850
ns
1/fMCK + 85 注
ns
1/fMCK + 145 注
ns
1/fMCK + 230 注
ns
1/fMCK + 290 注
ns
0
305
ns
0
355
ns
0
405
ns
0
405
ns
fMCK 値は,SCLr = “L” とSCLr = “H” のホールド・タイムを越えない値に設定してください。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 70 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
簡易 I2C モード接続図(同電位通信時)
VDD
Rb
SDAr
SDA
ユーザ・デバイス
RL78/G14
SCLr
SCL
簡易 I2C モード・シリアル転送タイミング(同電位通信時 )
1/fSCL
tLOW
tHIGH
SCLr
SDAr
tHD: DAT
注
tSU: DAT
ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタ h (POMh)で,SDArは TTL入力バッファ,N-ch オープ
ン・ドレーン出力 (EVDD0 耐圧 ) モードを選択,SCLr は N-chオープン・ドレーン出力 (EVDD0 耐圧)モードを選択。
備考 1. Rb []:通信ライン(SDAr) プルアップ抵抗値,Cb [F]:通信ライン (SCLr, SDAr)負荷容量値
備考 2. r:IIC 番号(r = 00, 01, 10, 11, 20, 21, 30, 31), g:PIM番号 (g = 0, 1, 3-5, 14),
h:POM 番号(h = 0, 1, 3-5, 7, 14)
備考 3. fMCK:シリアル・アレイ・ユニットの動作クロック周波数
(SMRmnレジスタの CKSmn ビットで設定する動作クロック。m:ユニット番号 (m = 0, 1),n:チャネル番号 (n = 0, 2),
mn = 00-03, 10-13)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 71 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(6) 異電位(2.5 V系,3 V系 )通信時 (UART モード )( 専用ボー・レート・ジェネレータ出力 )
(TA = -40 ∼+85 C,1.8 V≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
略号
転送レート注 1, 2
条件
受信
MIN.
4.0 V ≦ EVDD0 ≦5.5 V,
2.7 V ≦ Vb ≦ 4.0 V
最大転送レート理論値
(1/2)
TYP.
MAX.
単位
fMCK/6 注 1
bps
5.3
Mbps
fMCK/6 注 1
bps
5.3
Mbps
fCLK = 32 MHz, fMCK = fCLK
2.7 V≦ EVDD0 <4.0 V,
2.3 V≦ Vb ≦ 2.7 V
最大転送レート理論値
fCLK = 32 MHz, fMCK = fCLK
1.8 V≦ EVDD0 <3.3 V,
fMCK/6
1.6 V≦ Vb ≦ 2.0 V
注 1, 2, 3
最大転送レート理論値
1.3
bps
Mbps
fCLK = 8 MHz, fMCK = fCLK
注 1.
SNOOZEモードでの転送レートは,MAX:9,600 bps,MIN:4,800 bps
注 2.
EVDD0 ≧Vb で使用してください。
注 3.
EVDD0 <VDD となる低電圧インタフェース時は,次の条件も必要になります。
2.4 V≦ EVDD0 <2.7 V: MAX. 2.6 Mbps
1.8 V≦ EVDD0 <2.4 V: MAX. 1.3 Mbps
1.6 V≦ EVDD0 <1.8 V: MAX. 0.6 Mbps
注意
ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で,RxDq 端子は TTL 入力バッファ,TxDq
端子はN-chオープン・ドレーン出力(EVDD0 耐圧 ) モードを選択。
備考 1. Vb [V]:通信ライン電圧
備考 2. q:UART 番号(q = 0-3),g:PIM, POM番号(g = 0, 1, 5, 14)
備考 3. fMCK:シリアル・アレイ・ユニットの動作クロック周波数
(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m:ユニット番号,
n:チャネル番号(mn = 00-03, 10-13))
備考 4. シリアル・アレイ・ユニットのUARTモードの異電位通信時の AC 特性は下記のVIH と VIL を観測点としています。
4.0 V ≦ EVDD0 ≦ 5.5 V, 2.7 V ≦ Vb ≦ 4.0 V のとき:VIH = 2.2 V, VIL = 0.8 V
2.7 V ≦ EVDD0 < 4.0 V, 2.3 V ≦ Vb ≦ 2.7 V のとき:VIH = 2.0 V, VIL = 0.5 V
1.8 V ≦ EVDD0 < 3.3 V, 1.6 V ≦ Vb ≦ 2.0 V のとき:VIH = 1.50 V, VIL = 0.32 V
備考 5. 周辺 I/O リダイレクション・レジスタ0 (PIOR0) のビット1 (PIOR01)が 1 のとき,UART2 の異電位通信は使用できません。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 72 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(6) 異電位 (2.5 V系,3 V系 )通信時 (UART モード )( 専用ボー・レート・ジェネレータ出力 )
(TA = -40 ∼+85 C,1.8 V≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
転送レート
略号
条件
送信
(2/2)
MIN.
TYP.
4.0 V≦ EVDD0 ≦ 5.5 V,
最大転送レート理論値
2.7 V≦ Vb ≦ 4.0 V
MAX.
単位
注 1, 2
bps
2.8 注 3
Mbps
注 2, 4
bps
1.2 注 5
Mbps
注 2, 6, 7
bps
0.43 注 8
Mbps
Cb = 50 pF, Rb = 1.4 k, Vb = 2.7 V
2.7 V≦ EVDD0 < 4.0 V,
最大転送レート理論値
2.3 V≦ Vb ≦ 2.7 V
Cb = 50 pF, Rb = 2.7 k, Vb = 2.3 V
1.8 V≦ EVDD0 < 3.3 V,
最大転送レート理論値
1.6 V≦ Vb ≦ 2.0 V
Cb = 50 pF, Rb = 5.5 k, Vb = 1.6 V
注 1.
fMCK/6または次の計算式で求められる最大転送レートのどちらか小さい方が,有効な最大転送レートとなります。
4.0 V≦ EVDD0 ≦5.5 V, 2.7 V ≦ Vb ≦ 4.0 V 時の転送レート計算式
1
最大転送レート =
[b p s]
{-C b  R b  In (1 -
2 .2
)}  3
Vb
1
転送レート  2
- {-C b  R b  In (1 -
2 .2
Vb
)}
 1 0 0 [% ]
ボ ー ・ レ ー ト 許 容 誤 差 (理 論 値 ) =
1
(
転送レート
)  転送ビット数
※この値は送信側と受信側の相対差の理論値となります。
注 2.
SNOOZEモードでの転送レートは,MAX.: 9,600 bps,MIN.: 4,800 bps
注 3.
この値は,一例として,条件欄に書かれた条件の場合に算出される値を示したものです。お客様の条件での最大転送レート
は注 1により算出してください。
注 4.
fMCK/6または次の計算式で求められる最大転送レートのどちらか小さい方が,有効な最大転送レートとなります。
2.7 V≦ EVDD < 4.0 V, 2.3 V≦ Vb ≦2.7 V 時の転送レート計算式
1
最大転送レート =
[bps]
{-C b  R b  In (1 -
2 .0
)}  3
Vb
1
転送レート  2
- {-C b  R b  In (1 -
2 .0
Vb
)}
 100 [% ]
ボ ー ・ レ ー ト 許 容 誤 差 (理 論 値 ) =
(
1
転送レート
)  転送ビット数
※この値は送信側と受信側の相対差の理論値となります。
注 5.
この値は,一例として,条件欄に書かれた条件の場合に算出される値を示したものです。お客様の条件での最大転送レート
は注 4により算出してください。
注 6.
EVDD0 ≧Vb で使用してください。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 73 of 98
第 2 章 電気的特性
RL78/G14
注 7.
fMCK/6または次の計算式で求められる最大転送レートのどちらか小さい方が,有効な最大転送レートとなります。
1.8 V ≦ EVDD0 < 3.3 V, 1.6 V ≦ Vb ≦ 2.0 V時の転送レート計算式
1
最大転送レート =
[bps]
{-C b  R b  In (1 -
1.5
Vb
)}  3
1
- {-C b  R b  In (1 -
転送レート  2
1.5
Vb
)}
 100 [% ]
ボ ー ・ レ ー ト 許 容 誤 差 (理 論 値 ) =
(
1
転送レート
)  転送ビット数
※この値は送信側と受信側の相対差の理論値となります。
注 8.
この値は,一例として,条件欄に書かれた条件の場合に算出される値を示したものです。お客様の条件での最大転送レート
は注 7により算出してください。
注意
ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で,RxDq 端子は TTL 入力バッファ,TxDq
端子はN-chオープン・ドレーン出力(EVDD0 耐圧 ) モードを選択。
備考 1. Rb []:通信ライン(TxDq) プルアップ抵抗値,Cb [F]:通信ライン (TxDq) 負荷容量値,Vb [V]:通信ライン電圧
備考 2. q:UART 番号(q = 0-3),g:PIM, POM番号(g = 0, 1, 5, 14)
備考 3. fMCK:シリアル・アレイ・ユニットの動作クロック周波数
(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m:ユニット番号,
n:チャネル番号(mn = 00-03, 10-13))
備考 4. シリアル・アレイ・ユニットのUARTモードの異電位通信時の AC 特性は下記のVIH と VIL を観測点としています。
4.0 V≦ EVDD0 ≦5.5 V, 2.7 V ≦ Vb ≦ 4.0 V のとき:VIH = 2.2 V, VIL = 0.8 V
2.7 V≦ EVDD0 <4.0 V, 2.3 V ≦ Vb ≦ 2.7 V のとき:VIH = 2.0 V, VIL = 0.5 V
1.8 V≦ EVDD0 <3.3 V, 1.6 V ≦ Vb ≦ 2.0 V のとき:VIH = 1.50 V, VIL = 0.32 V
備考 5. 周辺 I/O リダイレクション・レジスタ0 (PIOR0) のビット1 (PIOR01)が 1 のとき,UART2 の異電位通信は使用できません。
UART モード接続図( 異電位通信時)
Vb
Rb
TxDq
Rx
RL78/G14
ユーザ・デバイス
RxDq
R01DS0053JJ0100 Rev.1.00
2012.02.21
Tx
Page 74 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
UARTモードのビット幅 (異電位通信時)( 参考)
1/転送レート
ロウ・ビット幅
ハイ・ビット幅
ボー・レート許容誤差
TxDq
1/転送レート
ハイ/ロウ・ビット幅
ボー・レート許容誤差
RxDq
注意
ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で,RxDq 端子は TTL 入力バッファ,TxDq
端子はN-chオープン・ドレーン出力(EVDD0 耐圧 ) モードを選択。
備考 1. Rb []:通信ライン(TxDq) プルアップ抵抗値,Vb [V]:通信ライン電圧
備考 2. q:UART 番号(q = 0-3),g:PIM, POM番号(g = 0, 1, 5, 14)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 75 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(7) 異電位(2.5 V系,3 V系 )通信時 (fMCK/2)(CSI モード)( マスタ・モード,SCKp…内部クロック出力 )
(TA = -40 ∼+85 C,2.7 V≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
SCKpサイクル・タイム
略号
tKCY1
条件
4.0 V≦EVDD0 ≦5.5 V, 2.7 V≦Vb ≦4.0 V,
Cb = 20 pF, Rb = 1.4 k
2.7 V≦ EVDD0 < 4.0 V, 2.3 V≦ Vb ≦2.7 V,
Cb = 20 pF, Rb = 2.7 k
SCKpハイ・レベル幅
tKH1
4.0 V≦EVDD0 ≦5.5 V, 2.7 V≦Vb ≦4.0 V,
Cb = 20 pF, Rb = 1.4 k
2.7 V≦EVDD0 <4.0 V, 2.3 V≦Vb ≦2.7 V,
Cb = 20 pF, Rb = 2.7 k
SCKpロウ・レベル幅
tKL1
4.0 V≦ EVDD0 ≦ 5.5 V, 2.7 V≦ Vb ≦4.0 V,
Cb = 20 pF, Rb = 1.4 k
2.7 V≦EVDD0 <4.0 V, 2.3 V≦Vb ≦2.7 V,
Cb = 20 pF, Rb = 2.7 k
SIpセットアップ時間
tSIK1
4.0 V≦EVDD0 ≦5.5 V, 2.7 V≦Vb ≦4.0 V,
Cb = 20 pF, Rb = 1.4 k
( 対SCKp ↑ ) 注 2
2.7 V≦EVDD0 <4.0 V, 2.3 V≦Vb ≦2.7 V,
Cb = 20 pF, Rb = 2.7 k
SIpホールド時間
tKSI1
4.0 V≦EVDD0 ≦5.5 V, 2.7 V≦Vb ≦4.0 V,
Cb = 20 pF, Rb = 1.4 k
( 対SCKp ↑ ) 注 2
2.7 V≦EVDD0 <4.0 V, 2.3 V≦Vb ≦2.7 V,
Cb = 20 pF, Rb = 2.7 k
SCKp↓→ SOp出力遅延時間注 2
tKSO1
MIN.
300 注 1
ns
tKCY1/2 - 50
ns
tKCY1/2 - 120
ns
tKCY1/2 - 7
ns
tKCY1/2 - 10
ns
58
ns
121
ns
10
ns
10
ns
4.0 V≦EVDD0 ≦5.5 V, 2.7 V≦Vb ≦4.0 V,
Cb = 20 pF, Rb = 2.7 k
4.0 V≦EVDD0 ≦5.5 V, 2.7 V≦Vb ≦4.0 V,
Cb = 20 pF, Rb = 1.4 k
( 対SCKp ↓ ) 注 3
2.7 V≦EVDD0 <4.0 V, 2.3 V≦Vb ≦2.7 V,
Cb = 20 pF, Rb = 2.7 k
SIpホールド時間
tKSI1
4.0 V≦EVDD0 ≦5.5 V, 2.7 V≦Vb ≦4.0 V,
Cb = 20 pF, Rb = 1.4 k
( 対SCKp ↓ ) 注 3
2.7 V≦EVDD0 <4.0 V, 2.3 V≦Vb ≦2.7 V,
Cb = 20 pF, Rb = 2.7 k
SCKp↑→ SOp出力遅延時間注 3
tKSO1
4.0 V≦EVDD0 ≦5.5 V, 2.7 V≦Vb ≦4.0 V,
Cb = 20 pF, Rb = 1.4 k
2.7 V≦EVDD0 <4.0 V, 2.3 V≦Vb ≦2.7 V,
Cb = 20 pF, Rb = 2.7 k
単位
ns
2.7 V≦EVDD0 <4.0 V, 2.3 V≦Vb ≦2.7 V,
tSIK1
MAX.
200 注 1
Cb = 20 pF, Rb = 1.4 k
SIpセットアップ時間
TYP.
60
ns
130
ns
23
ns
33
ns
10
ns
10
ns
10
ns
10
ns
( 注,注意,備考は次ページにあります。)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 76 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
CSI モード接続図(異電位通信時 )
<マスタ>
Vb
Vb
Rb
Rb
SCKp
RL78/G14
SIp
SOp
SCK
SO ユーザ・デバイス
SI
注 1.
かつ 2/fCLK 以上に設定してください。
注 2.
DAPmn = 0, CKPmn = 0または DAPmn = 1, CKPmn = 1のとき。
注 3.
DAPmn = 0, CKPmn = 1または DAPmn = 1, CKPmn = 0のとき。
注意
ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタ g (POMg) で,SIp 端子はTTL 入力バッファ,SOp 端子
とSCKp 端子はN-ch オープン・ドレーン出力(EVDD0 耐圧 ) モードを選択。
備考 1. Rb []:通信ライン (SCKp, SOp) プルアップ抵抗値,Cb [F]:通信ライン (SCKp, SOp)負荷容量値,Vb [V]:通信ライン電圧
備考 2. p:CSI番号 (p = 00, 01, 10, 20, 30, 31),m:ユニット番号 (m = 0, 1),n:チャネル番号 (n = 0-3),
g:PIM, POM 番号(g = 0, 1, 3-5, 14)
備考 3. シリアル・アレイ・ユニットのCSIモードの異電位通信時の AC 特性は下記のVIH と VIL を観測点としています。
4.0 V≦ EVDD0 ≦5.5 V, 2.7 V ≦ Vb ≦ 4.0 V のとき:VIH = 2.2 V, VIL = 0.8 V
2.7 V≦ EVDD0 <4.0 V, 2.3 V ≦ Vb ≦ 2.7 V のとき:VIH = 2.0 V, VIL = 0.5 V
備考 4. CSI11, CSI21 と,48, 52, 64 ピン製品の CSI01 は異電位通信できません。異電位通信をする場合は,それ以外の CSI を使用
してください。
備考 5. このスペックは,CSI00 の周辺I/O リダイレクト機能未使用時のみ対応します。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 77 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(8) 異電位(2.5 V系,3 V系 )通信時 (fMCK/4)(CSI モード)( マスタ・モード,SCKp…内部クロック出力 )
(TA = -40 ∼+85 C,1.8 V≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
SCKpサイクル・タイム
略号
tKCY1
条件
4.0 V≦EVDD0 ≦5.5 V, 2.7 V≦Vb ≦4.0 V,
Cb = 30 pF, Rb = 1.4 k
2.7 V≦EVDD0 <4.0 V, 2.3 V≦Vb ≦2.7 V,
Cb = 30 pF, Rb = 2.7 k
1.8 V≦EVDD0 <3.3 V, 1.6 V≦Vb ≦2.0 V,
Cb = 30 pF, Rb = 5.5 k
SCKpハイ・レベル幅
tKH1
4.0 V≦EVDD0 ≦5.5 V, 2.7 V≦Vb ≦4.0 V,
Cb = 30 pF, Rb = 1.4 k
2.7 V≦EVDD0 <4.0 V, 2.3 V≦Vb ≦2.7 V,
Cb = 30 pF, Rb = 2.7 k
1.8 V≦EVDD0 <3.3 V, 1.6 V≦Vb ≦2.0 V,
Cb = 30 pF, Rb = 5.5 k
SCKpロウ・レベル幅
tKL1
4.0 V≦EVDD0 ≦5.5 V, 2.7 V≦Vb ≦4.0 V,
Cb = 30 pF, Rb = 1.4 k
2.7 V≦EVDD0 <4.0 V, 2.3 V≦Vb ≦2.7 V,
Cb = 30 pF, Rb = 2.7 k
1.8 V≦EVDD0 <3.3 V, 1.6 V≦Vb ≦2.0 V,
Cb = 30 pF, Rb = 5.5 k
注
MIN.
(1/2)
TYP.
MAX.
単位
300 注
ns
500 注
ns
1150 注
ns
tKCY1/2 - 75
ns
tKCY1/2 - 170
ns
tKCY1/2 - 458
ns
tKCY1/2 - 12
ns
tKCY1/2 - 18
ns
tKCY1/2 - 50
ns
かつ 4/fCLK 以上に設定してください。
注意 1. ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタg (POMg) で,SIp 端子はTTL 入力バッファ,SOp 端子
とSCKp 端子はN-ch オープン・ドレーン出力(EVDD0 耐圧 ) モードを選択。
注意 2. EVDD0 ≧Vb で使用してください。
備考 1. Rb []:通信ライン (SCKp, SOp) プルアップ抵抗値,Cb [F]:通信ライン (SCKp, SOp)負荷容量値,Vb [V]:通信ライン電圧
備考 2. p:CSI番号 (p = 00, 01, 10, 20, 30, 31),m:ユニット番号 (m = 0, 1),
n:チャネル番号(n = 0-3), g:PIM, POM 番号 (g = 0, 1, 3-5, 14)
備考 3. シリアル・アレイ・ユニットのCSIモードの異電位通信時の AC 特性は下記のVIH と VIL を観測点としています。
4.0V≦ EVDD0 ≦5.5 V, 2.7 V≦ Vb ≦ 4.0 V のとき:VIH = 2.2 V, VIL = 0.8 V
2.7 V≦ EVDD0 <4.0 V, 2.3 V ≦ Vb ≦ 2.7 V のとき:VIH = 2.0 V, VIL = 0.5 V
1.8 V≦ EVDD0 <3.3 V, 1.6 V ≦ Vb ≦ 2.0 V のとき:VIH = 1.50 V, VIL = 0.32 V
備考 4. CSI11, CSI21 と,48, 52, 64 ピン製品の CSI01 は異電位通信できません。異電位通信をする場合は,それ以外の CSI を使用
してください。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 78 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(8) 異電位 (2.5 V系,3 V系 )通信時 (fMCK/4)(CSI モード )( マスタ・モード,SCKp…内部クロック出力 )
(TA = -40 ∼+85 C,1.8 V≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
SIpセットアップ時間
略号
tSIK1
条件
4.0 V≦ EVDD0 ≦ 5.5 V, 2.7 V≦ Vb ≦4.0 V,
Cb = 30 pF, Rb = 1.4 k
( 対SCKp ↑ ) 注 1
2.7 V≦ EVDD0 < 4.0 V, 2.3 V≦ Vb ≦2.7 V,
Cb = 30 pF, Rb = 2.7 k
1.8 V≦ EVDD0 < 3.3 V, 1.6 V≦ Vb ≦2.0 V,
Cb = 30 pF, Rb = 5.5 k
SIpホールド時間
tKSI1
4.0 V≦ EVDD0 ≦ 5.5 V, 2.7 V≦ Vb ≦4.0 V,
Cb = 30 pF, Rb = 1.4 k
( 対SCKp ↑ ) 注 1
2.7 V≦ EVDD0 < 4.0 V, 2.3 V≦ Vb ≦2.7 V,
Cb = 30 pF, Rb = 2.7 k
1.8 V≦ EVDD0 < 3.3 V, 1.6 V≦ Vb ≦2.0 V,
Cb = 30 pF, Rb = 5.5 k
SCKp↓→ SOp出力遅延時間注 1
tKSO1
(2/2)
MIN.
177
ns
479
ns
19
ns
19
ns
19
ns
4.0 V≦ EVDD0 ≦ 5.5 V, 2.7 V≦ Vb ≦4.0 V,
Cb = 30 pF, Rb = 2.7 k
1.8 V≦ EVDD0 < 3.3 V, 1.6 V≦ Vb ≦2.0 V,
Cb = 30 pF, Rb = 5.5 k
4.0 V≦ EVDD0 ≦ 5.5 V, 2.7 V≦ Vb ≦4.0 V,
Cb = 30 pF, Rb = 1.4 k
( 対SCKp ↓ ) 注 2
2.7 V≦ EVDD0 < 4.0 V, 2.3 V≦ Vb ≦2.7 V,
Cb = 30 pF, Rb = 2.7 k
1.8 V≦ EVDD0 < 3.3 V, 1.6 V≦ Vb ≦2.0 V,
Cb = 30 pF, Rb = 5.5 k
SIpホールド時間
tKSI1
4.0 V≦ EVDD0 ≦ 5.5 V, 2.7 V≦ Vb ≦4.0 V,
Cb = 30 pF, Rb = 1.4 k
( 対SCKp ↓ ) 注 2
2.7 V≦ EVDD0 < 4.0 V, 2.3 V≦ Vb ≦2.7 V,
Cb = 30 pF, Rb = 2.7 k
1.8 V≦ EVDD0 < 3.3 V, 1.6 V≦ Vb ≦2.0 V,
Cb = 30 pF, Rb = 5.5 k
SCKp↑→ SOp出力遅延時間注 2
tKSO1
4.0 V≦ EVDD0 ≦ 5.5 V, 2.7 V≦ Vb ≦4.0 V,
Cb = 30 pF, Rb = 1.4 k
2.7 V≦ EVDD0 < 4.0 V, 2.3 V≦ Vb ≦2.7 V,
Cb = 30 pF, Rb = 2.7 k
1.8 V≦ EVDD0 < 3.3 V, 1.6 V≦ Vb ≦2.0 V,
Cb = 30 pF, Rb = 5.5 k
単位
ns
2.7 V≦ EVDD0 < 4.0 V, 2.3 V≦ Vb ≦2.7 V,
tSIK1
MAX.
81
Cb = 30 pF, Rb = 1.4 k
SIpセットアップ時間
TYP.
100
ns
195
ns
483
ns
44
ns
44
ns
110
ns
19
ns
19
ns
19
ns
25
ns
25
ns
25
ns
( 注,注意,備考は次ページにあります。)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 79 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
CSI モード接続図(異電位通信時 )
<マスタ>
Vb
Vb
Rb
Rb
SCKp
RL78/G14
SIp
SOp
注 1.
DAPmn = 0, CKPmn = 0または DAPmn = 1, CKPmn = 1のとき。
注 2.
DAPmn = 0, CKPmn = 1または DAPmn = 1, CKPmn = 0のとき。
SCK
SO ユーザ・デバイス
SI
注意 1. ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタg (POMg)で,SIp 端子はTTL 入力バッファ,SOp 端子
とSCKp 端子はN-ch オープン・ドレーン出力(EVDD0 耐圧 ) モードを選択。
注意 2. EVDD0 ≧Vb で使用してください。
備考 1. Rb []:通信ライン (SCKp, SOp) プルアップ抵抗値,Cb [F]:通信ライン (SCKp, SOp)負荷容量値,Vb [V]:通信ライン電圧
備考 2. p:CSI番号 (p = 00, 01, 10, 20, 30, 31),m:ユニット番号 (m = 0, 1),n:チャネル番号 (n = 0-3),
g:PIM, POM 番号(g = 0, 1, 3-5, 14)
備考 3. シリアル・アレイ・ユニットのCSIモードの異電位通信時の AC 特性は下記のVIH と VIL を観測点としています。
4.0 V≦ EVDD0 ≦5.5 V, 2.7 V ≦ Vb ≦ 4.0 V のとき:VIH = 2.2 V, VIL = 0.8 V
2.7 V≦ EVDD0 <4.0 V, 2.3 V ≦ Vb ≦ 2.7 V のとき:VIH = 2.0 V, VIL = 0.5 V
1.8 V≦ EVDD0 <3.3 V, 1.6 V ≦ Vb ≦ 2.0 V のとき:VIH = 1.50 V, VIL = 0.32 V
備考 4. CSI11, CSI21 と,48, 52, 64 ピン製品の CSI01 は異電位通信できません。異電位通信をする場合は,それ以外の CSI を使用
してください。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 80 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
CSI モード・シリアル転送タイミング:マスタ・モード (異電位通信時 )
(DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1のとき)
tKCY1
tKL1
tKH1
SCKp
tSIK1
tKSI1
入力データ
SIp
tKSO1
出力データ
SOp
CSI モード・シリアル転送タイミング:マスタ・モード(異電位通信時 )
(DAPmn= 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0のとき)
tKCY1
tKH1
tKL1
SCKp
tSIK1
tKSI1
入力データ
SIp
tKSO1
SOp
注意
出力データ
ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタg (POMg) で,SIp 端子はTTL 入力バッファ,SOp 端子
とSCKp 端子はN-ch オープン・ドレーン出力(EVDD0 耐圧 ) モードを選択。
備考 1. p:CSI番号 (p = 00, 01, 10, 20, 30, 31),m:ユニット番号 (m = 0, 1),
n:チャネル番号(n = 0, 2), g:PIM, POM 番号(g = 0, 1, 3-5, 14)
備考 2. CSI11, CSI21 と,48, 52, 64 ピン製品の CSI01 は異電位通信できません。異電位通信をする場合は,それ以外の CSI を使用
してください。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 81 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(9) 異電位(2.5 V系,3 V系 )通信時 (CSI モード )( スレーブ・モード,SCKp…外部クロック入力 )
(TA = -40 ∼+85 C,1.8 V≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
SCKpサイクル・タイム注 1
略号
条件
tKCY2 4.0 V≦EVDD0 ≦5.5 V, 24 MHz ≦fMCK
12/fMCK
ns
8 MHz <fMCK ≦20 MHz
10/fMCK
ns
4 MHz <fMCK ≦8 MHz
8/fMCK
ns
fMCK ≦4 MHz
6/fMCK
ns
2.7 V≦EVDD0 <4.0 V, 24MHz <fMCK
20/fMCK
ns
20 MHz <fMCK ≦24 MHz
16/fMCK
ns
16 MHz <fMCK ≦20 MHz
14/fMCK
ns
8 MHz <fMCK ≦16 MHz
12/fMCK
ns
4 MHz <fMCK ≦8 MHz
8/fMCK
ns
fMCK ≦4 MHz
6/fMCK
ns
48/fMCK
ns
20 MHz <fMCK ≦24 MHz
36/fMCK
ns
16 MHz <fMCK ≦20 MHz
32/fMCK
ns
8 MHz <fMCK ≦16 MHz
26/fMCK
ns
4 MHz <fMCK ≦8 MHz
16/fMCK
ns
fMCK ≦4 MHz
10/fMCK
ns
1.6 V≦ Vb ≦2.0 V 注 2
tKH2,
4.0 V≦ EVDD0 ≦5.5 V, 2.7 V ≦ Vb ≦ 4.0 V
tKCY2/2 - 12
ns
tKL2
2.7 V≦ EVDD0 <4.0 V, 2.3 V ≦ Vb ≦ 2.7 V
tKCY2/2 - 18
ns
1.8 V≦ EVDD0 <3.3 V, 1.6 V ≦ Vb ≦ 2.0 V 注 2
tKCY2/2 - 50
ns
2.7 V≦ EVDD0 <5.5 V
1/fMCK + 20
ns
1.8 V≦ EVDD0 <3.3 V
1/fMCK + 30
ns
1/fMCK + 31
ns
tSIK2
( 対SCKp ↑ ) 注 3
tKSI2
( 対SCKp ↑ ) 注 3
SCKp↓→ SOp出力遅延
単位
20 MHz <fMCK ≦24 MHz
1.8 V≦EVDD0 <3.3 V, 24 MHz ≦fMCK
SIpホールド時間
MAX.
ns
2.3 V≦ Vb ≦2.7 V
SIpセットアップ時間
TYP.
14/fMCK
2.7 V≦ Vb ≦4.0 V
SCKpハイ,ロウ・レベル幅
MIN.
tKSO2 4.0 V≦ EVDD0 ≦5.5 V, 2.7 V ≦ Vb ≦ 4.0 V,
時間注 4
Cb = 30 pF, Rb = 1.4 k
2.7 V≦ EVDD0 <4.0 V, 2.3 V ≦ Vb ≦ 2.7 V,
Cb = 30 pF, Rb = 2.7 k
1.8 V≦ EVDD0 <3.3 V, 1.6 V ≦ Vb ≦ 2.0 V 注 2,
Cb = 30 pF, Rb = 5.5 k
1/fMCK + 250
2/fMCK + 120
ns
2/fMCK + 214
ns
2/fMCK + 573
ns
( 注,注意,備考は次ページにあります。)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 82 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
CSI モード接続図(異電位通信時 )
<スレーブ>
Vb
Rb
SCKp
RL78/G14
SIp
SOp
SCK
SO ユーザ・デバイス
SI
注 1.
SNOOZE モードでの転送レートは,MAX.: 1 Mbps
注 2.
EVDD0 ≧Vb で使用してください。
注 3.
DAPmn = 0, CKPmn = 0または DAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1または DAPmn = 1, CKPmn = 0の
ときは“ 対SCKp ↓” となります。
注 4.
DAPmn = 0, CKPmn = 0または DAPmn = 1, CKPmn = 1のとき。DAPmn = 0, CKPmn = 1または DAPmn = 1, CKPmn = 0の
ときは“ 対SCKp ↑” となります。
注意
ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で,SIp 端子と SCKp 端子は TTL 入力バッ
ファ,SOp端子はN-chオープン・ドレーン出力(EVDD0 耐圧 ) モードを選択。
備考 1. Rb []:通信ライン(SOp) プルアップ抵抗値,Cb [F]:通信ライン (SOp)負荷容量値,
Vb [V]:通信ライン電圧
備考 2. p:CSI番号 (p = 00, 01, 10, 20, 30, 31),m:ユニット番号 (m = 0, 1),n:チャネル番号 (n = 0-3),
g:PIM, POM 番号(g = 0, 1, 3-5, 14)
備考 3. fMCK:シリアル・アレイ・ユニットの動作クロック周波数
(シリアル・モード・レジスタ mn (SMRmn) の CKSmn ビットで設定する動作クロック。m:ユニット番号,
n:チャネル番号(mn = 00, 02, 10))
備考 4. シリアル・アレイ・ユニットのCSIモードの異電位通信時の AC 特性は下記のVIH と VIL を観測点としています。
4.0 V≦ EVDD0 ≦5.5 V, 2.7 V ≦ Vb ≦ 4.0 V のとき:VIH = 2.2 V, VIL = 0.8 V
2.7 V≦ EVDD0 <4.0 V, 2.3 V ≦ Vb ≦ 2.7 V のとき:VIH = 2.0 V, VIL = 0.5 V
1.8 V≦ EVDD0 < 3.3 V, 1.6 V≦ Vb ≦2.0 V のとき:VIH = 1.50 V, VIL = 0.32 V
備考 5. CSI11, CSI21 と,48, 52, 64 ピン製品 CSI01 は異電位通信できません。異電位通信をする場合は,それ以外の CSI を使用し
てください。
また,スレーブセレクト機能付クロック同期シリアル通信では異電位通信できません。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 83 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
CSIモード・シリアル転送タイミング:スレーブ・モード (異電位通信時 )
(DAPmn = 0, CKPmn = 0 または DAPmn = 1, CKPmn = 1のとき)
tKCY2
tKL2
tKH2
SCKp
tSIK2
tKSI2
入力データ
SIp
tKSO2
出力データ
SOp
CSIモード・シリアル転送タイミング:スレーブ・モード(異電位通信時 )
(DAPmn= 0, CKPmn = 1 または DAPmn = 1, CKPmn = 0のとき)
tKCY2
tKH2
tKL2
SCKp
tSIK2
tKSI2
入力データ
SIp
tKSO2
SOp
注意
出力データ
ポート入力モード・レジスタ g (PIMg) とポート出力モード・レジスタ g (POMg) で,SIp 端子と SCKp 端子は TTL 入力バッ
ファ,SOp端子はN-chオープン・ドレーン出力(EVDD0 耐圧 ) モードを選択。
備考 1. p:CSI番号 (p = 00, 01, 10, 20, 30, 31),m:ユニット番号 (m = 0, 1),
n:チャネル番号(n = 0-3), g:PIM, POM 番号 (g = 0, 1, 3-5, 14)
備考 2. CSI11, CSI21 と,48, 52, 64 ピン製品 CSI01 は異電位通信できません。異電位通信をする場合は,それ以外の CSI を使用し
てください。また,スレーブセレクト機能付クロック同期シリアル通信では異電位通信できません。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 84 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(10) 異電位通信時(2.5 V 系,3 V系) 通信時 ( 簡易I2Cモード)
(TA = -40 ∼+85 C,1.8 V≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
SCLr クロック周波数
SCLr = “L” のホールド・タイム
SCLr = “H” のホールド・タイム
略号
fSCL
tLOW
tHIGH
条件
(1/2)
MAX.
単位
4.0 V≦ EVDD0 ≦ 5.5 V,
2.7 V≦ Vb ≦4.0 V,
Cb = 50 pF, Rb = 2.7 k
1000
kHz
2.7 V≦ EVDD0 < 4.0 V,
2.3 V≦ Vb <2.7 V,
Cb = 50 pF, Rb = 2.7 k
1000
kHz
4.0 V≦ EVDD0 ≦ 5.5 V,
2.7 V≦ Vb ≦4.0 V,
Cb = 100 pF, Rb = 2.8 k
400
kHz
2.7 V≦ EVDD0 < 4.0 V,
2.3 V≦ Vb <2.7 V,
Cb = 100 pF, Rb = 2.7 k
400
kHz
1.8 V≦ EVDD0 < 3.3 V,
1.6 V≦ Vb ≦2.0 V 注 1,
Cb = 100 pF, Rb = 5.5 k
300
kHz
MIN.
4.0 V≦ EVDD0 ≦ 5.5 V,
2.7 V≦ Vb ≦4.0 V,
Cb = 50 pF, Rb = 2.7 k
475
ns
2.7 V≦ EVDD0 < 4.0 V,
2.3 V≦ Vb <2.7 V,
Cb = 50 pF, Rb = 2.7 k
475
ns
4.0 V≦ EVDD0 ≦ 5.5 V,
2.7 V≦ Vb ≦4.0 V,
Cb = 100 pF, Rb = 2.8 k
1150
ns
2.7 V≦ EVDD0 < 4.0 V,
2.3 V≦ Vb <2.7 V,
Cb = 100 pF, Rb = 2.7 k
1150
ns
1.8 V≦ EVDD0 < 3.3 V,
1.6 V≦ Vb ≦2.0 V 注 1,
Cb = 100 pF, Rb = 5.5 k
1550
ns
4.0 V≦ EVDD0 ≦ 5.5 V,
2.7 V≦ Vb ≦4.0 V,
Cb = 50 pF, Rb = 2.7 k
245
ns
2.7 V≦ EVDD0 < 4.0 V,
2.3 V≦ Vb <2.7 V,
Cb = 50 pF, Rb = 2.7 k
200
ns
4.0 V≦ EVDD0 ≦ 5.5 V,
2.7 V≦ Vb ≦4.0 V,
Cb = 100 pF, Rb = 2.8 k
675
ns
2.7 V≦ EVDD0 < 4.0 V,
2.3 V≦ Vb <2.7 V,
Cb = 100 pF, Rb = 2.7 k
600
ns
1.8 V≦ EVDD0 < 3.3 V,
1.6 V≦ Vb ≦2.0 V 注 1,
Cb = 100 pF, Rb = 5.5 k
610
ns
( 注,注意,備考は次ページにあります。)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 85 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(10) 異電位通信時 (2.5 V系,3 V 系 ) 通信時( 簡易 I2Cモード)
(TA = -40 ∼+85 C,1.8 V≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
データ・セットアップ時間 ( 受信時 )
略号
条件
tSU:DAT
4.0 V ≦EVDD0 ≦ 5.5 V,
(2/2)
MIN.
MAX.
単位
135 注 2
ns
1/fMCK + 135 注 2
ns
1/fMCK + 190 注 2
ns
1/fMCK + 190 注 2
ns
1/fMCK + 190 注 2
ns
1/fMCK +
2.7 V ≦Vb ≦ 4.0 V,
Cb = 50 pF, Rb = 2.7 k
2.7 V ≦EVDD0 < 4.0 V,
2.3 V ≦Vb < 2.7 V,
Cb = 50 pF, Rb = 2.7 k
4.0 V ≦EVDD0 ≦ 5.5 V,
2.7 V ≦Vb ≦ 4.0 V,
Cb = 100 pF, Rb = 2.8 k
2.7 V ≦EVDD0 < 4.0 V,
2.3 V ≦Vb < 2.7 V,
Cb = 100 pF, Rb = 2.7 k
1.8 V≦EVDD0 < 3.3 V,
1.6 V ≦Vb ≦ 2.0 V 注 1,
Cb = 100 pF, Rb = 5.5 k
データ・ホールド時間 ( 送信時)
tHD:DAT
4.0 V ≦EVDD0 ≦ 5.5 V,
0
305
ns
0
305
ns
0
355
ns
0
355
ns
0
405
ns
2.7 V ≦Vb ≦ 4.0 V,
Cb = 50 pF, Rb = 2.7 k
2.7 V ≦EVDD0 < 4.0 V,
2.3 V ≦Vb < 2.7 V,
Cb = 50 pF, Rb = 2.7 k
4.0 V ≦EVDD0 ≦ 5.5 V,
2.7 V ≦Vb ≦ 4.0 V,
Cb = 100 pF, Rb = 2.8 k
2.7 V ≦EVDD0 < 4.0 V,
2.3 V ≦Vb < 2.7 V,
Cb = 100 pF, Rb = 2.7 k
1.8 V≦EVDD0 < 3.3 V,
1.6 V ≦Vb ≦ 2.0 V 注 1,
Cb = 100 pF, Rb = 5.5 k
注 1.
EVDD0 ≧Vb で使用してください。
注 2.
fMCK 値は,SCLr = “L” とSCLr = “H” のホールド・タイムを越えない設定にしてください。
注意
ポート入力モード・レジスタg (PIMg) とポート出力モード・レジスタ g (POMg)で,SDArは TTL入力バッファ,N-ch オープ
ン・ドレーン出力 (EVDD0 耐圧 ) モードを選択,SCLr は N-chオープン・ドレーン出力 (EVDD0 耐圧)モードを選択。
( 備考は次ページにあります。)
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 86 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
簡易 I2C モード接続図(異電位通信時)
Vb
Vb
Rb
Rb
SDAr
SDA
RL78/G14
ユーザ・デバイス
SCLr
SCL
簡易 I2C モード・シリアル転送タイミング(異電位通信時 )
1/fSCL
tLOW
tHIGH
SCLr
SDAr
tHD: DAT
注意
tSU: DAT
ポート入力モード・レジスタg (PIMg)とポート出力モード・レジスタ g (POMg)で,SDArは TTL入力バッファ,N-ch オープ
ン・ドレーン出力 (EVDD0 耐圧 ) モードを選択,SCLr は N-chオープン・ドレーン出力 (EVDD0 耐圧)モードを選択。
備考 1. Rb []:通信ライン(SDAr, SCLr) プルアップ抵抗値,Cb [F]:通信ライン (SDAr, SCLr) 負荷容量値,
Vb [V]:通信ライン電圧
備考 2. r:IIC 番号(r = 00, 01, 10, 11, 20, 30, 31), g:PIM, POM番号 (g = 0, 1, 3-5, 14)
備考 3. fMCK:シリアル・アレイ・ユニットの動作クロック周波数
(SMRmnレジスタの CKSmn ビットで設定する動作クロック。m:ユニット番号 (m = 0, 1),n:チャネル番号 (n = 0, 2),
mn = 00-03, 10, 12, 13)
備考 4. シリアル・アレイ・ユニットの簡易I2Cモードの異電位通信時の AC 特性は下記のVIH と VIL を観測点としています。
4.0 V≦ EVDD0 ≦5.5 V, 2.7 V ≦ Vb ≦ 4.0 V のとき:VIH = 2.2 V, VIL = 0.8 V
2.7 V≦ EVDD0 <4.0 V, 2.3 V ≦ Vb ≦ 2.7 V のとき:VIH = 2.0 V, VIL = 0.5 V
1.8 V≦ EVDD0 <3.3 V, 1.6 V ≦ Vb ≦ 2.0 V のとき:VIH = 1.50 V, VIL = 0.32 V
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 87 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
2.5.2
シリアル・インタフェース IICA
(TA = -40 ∼+85 C,1.6 V≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
略号
標準モード
条件
MIN.
SCLA0 クロック周波数
fSCL
ファースト・
モード・プラス :
fCLK ≧ 10 MHz
2.7 V ≦ EVDD0
≦ 5.5 V
ファースト・
モード :
fCLK ≧ 3.5 MHz
1.8 V ≦ EVDD0
≦ 5.5 V
標準モード :
fCLK ≧ 1 MHz
1.6 V ≦ EVDD0
≦ 5.5 V
MAX.
ファースト・
モード
MIN.
0
0
MAX.
ファースト・
モード・
プラス
MIN.
MAX.
0
1000
400
単位
kHz
kHz
100
kHz
tSU:STA
4.7
0.6
0.26
s
ホールド時間
tHD:STA
4.0
0.6
0.26
s
SCLA0 = “L” のホールド・タイム
tLOW
4.7
1.3
0.5
s
SCLA0 = “H” のホールド・タイム
tHIGH
4.0
0.6
0.26
s
データ・セットアップ時間(受信時)
tSU:DAT
250
100
50
ns
0
s
リスタート・コンディションの
セットアップ時間注 1
データ・ホールド時間 ( 送信時 ) 注 2 tHD:DAT
0
3.45
0
0.9
ストップ・コンディションの
セットアップ時間
tSU:STO
4.0
0.6
0.26
s
パス・フリー時間
tBUF
4.7
1.3
0.5
s
注 1.
スタート・コンディション,リスタート・コンディション時は,この期間のあと最初のクロック・パルスが生成されます。
注 2.
tHD:DAT の最大値 (MAX.) は,通常転送時の数値であり,ACK( アクノリッジ ) タイミングでは,ウエイトがかかります。
備考
次のとおりです。
各モードにおける Cb ( 通信ライン容量 ) の MAX. 値と,そのときの Rb ( 通信ライン・プルアップ抵抗値 ) の値は,
標準モード
:Cb = 400 pF, Rb = 2.7 k
ファースト・モード
:Cb = 320 pF, Rb =1.1 k
ファースト・モード・プラス :Cb = 120 pF, Rb =1.1 k
IICAシリアル転送タイミング
tLOW
tR
SCL0
tHD: DAT
tHD: STA
tHIGH
tF
tSU: STA
tHD: STA
tSU: STO
tSU: DAT
SDA0
tBUF
ストップ・
スタート・
コンディション コンディション
R01DS0053JJ0100 Rev.1.00
2012.02.21
リスタート・
コンディション
ストップ・
コンディション
Page 88 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
オンチップ・デバッグ (UART)
2.5.3
(TA = -40 ∼+85 C,1.8 V≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
略号
条件
転送レート
2.6
MIN.
TYP.
115.2 k
MAX.
単位
1M
bps
アナログ特性
2.6.1
A/Dコンバータ特性
(1)
AVREF (+) = AVREFP/ANI0 (ADREFP1 = 0, ADREFP0 = 1) , AVREF (-) = AVREFM/ANI1 (ADREFM = 1)
選択時,対象 ANI 端子 : ANI2-ANI14 (VDD を電源とするANI 端子)
(TA = -40 ∼+85 C,1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V, 基本電圧 (+) = AVREFP,
基準電圧 (-) = AVREFM = 0 V)
項目
略号
分解能
RES
総合誤差注 1, 2
AINL
変換時間
ゼロスケール誤差注 1, 2
フルスケール誤差注 1, 2
積分直線性誤差注 1
微分直線性誤差注 1
tCONV
EZS
EFS
ILE
DLE
基準電圧 (+)
AVREFP
アナログ入力電圧
VAIN
VBGR
条件
MIN.
TYP.
8
MAX.
単位
10
bit
10 ビット分解能
1.8 V ≦ VDD ≦ 5.5 V
1.2
3.5
LSB
AVREFP = VDD
1.6 V ≦ VDD ≦ 5.5 V
1.2
7.0
LSB
10 ビット分解能
3.6 V ≦ VDD ≦ 5.5 V
2.125
39
s
AVREFP = VDD
2.7 V ≦ VDD ≦ 5.5 V
3.1875
39
s
1.8 V ≦ VDD ≦ 5.5 V
17
39
s
1.6 V ≦ VDD ≦ 5.5 V
57
95
s
10 ビット分解能
1.8 V ≦ VDD ≦ 5.5 V
0.25
%FSR
AVREFP = VDD
1.6 V ≦ VDD ≦ 5.5 V
0.50
%FSR
10 ビット分解能
1.8 V ≦ VDD ≦ 5.5 V
0.25
%FSR
AVREFP = VDD
1.6 V ≦ VDD ≦ 5.5 V
0.50
%FSR
10 ビット分解能
1.8 V ≦ VDD ≦ 5.5 V
2.5
LSB
AVREFP = VDD
1.6 V ≦ VDD ≦ 5.5 V
5.0
LSB
10 ビット分解能
1.8 V ≦ VDD ≦ 5.5 V
1.5
LSB
AVREFP = VDD
1.6 V ≦ VDD ≦ 5.5 V
2.0
LSB
1.6
VDD
V
0
AVREFP
V
1.5
V
2.4 V ≦ VDD ≦ 5.5 V,
1.38
1.45
HS ( 高速メイン ) モード
注 1.
量子化誤差 (1/2 LSB) を含みません。
注 2.
フルスケール値に対する比率 (%FSR) で表します。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 89 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(2)
AVREF (+) = AVREFP/ANI0 (ADREFP1 = 0, ADREFP0 = 1) , AVREF (-) = AVREFM/ANI1 (ADREFM = 1)
選択時,対象 ANI 端子 : ANI16-ANI20 (EVDD0 を電源とするANI 端子)
(TA = -40 ∼+85 C,1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V, 基本電圧 (+) = AVREFP,
基準電圧 (-) = AVREFM = 0 V)
項目
略号
分解能
RES
総合誤差注 1, 2
AINL
変換時間
ゼロスケール誤差注 1, 2
フルスケール誤差注 1, 2
積分直線性誤差注 1
微分直線性誤差注 1
tCONV
EZS
EFS
ILE
DLE
基準電圧 (+)
AVREFP
アナログ入力電圧
VAIN
条件
MIN.
TYP.
8
MAX.
単位
10
bit
10 ビット分解能
1.8 V ≦ VDD ≦ 5.5 V
1.2
5.0
LSB
AVREFP = VDD
1.6 V ≦ VDD ≦ 5.5 V
1.2
8.5
LSB
10 ビット分解能
3.6 V ≦ VDD ≦ 5.5 V
2.125
39
s
AVREFP = VDD
2.7 V ≦ VDD ≦ 5.5 V
3.1875
39
s
1.8 V ≦ VDD ≦ 5.5 V
17
39
s
1.6 V ≦ VDD ≦ 5.5 V
57
95
s
10 ビット分解能
1.8 V ≦ VDD ≦ 5.5 V
0.35
%FSR
AVREFP = VDD
1.6 V ≦ VDD ≦ 5.5 V
0.60
%FSR
10 ビット分解能
1.8 V ≦ VDD ≦ 5.5 V
0.35
%FSR
AVREFP = VDD
1.6 V ≦ VDD ≦ 5.5 V
0.60
%FSR
10 ビット分解能
1.8 V ≦ VDD ≦ 5.5 V
3.5
LSB
AVREFP = VDD
1.6 V ≦ VDD ≦ 5.5 V
6.0
LSB
10 ビット分解能
1.8 V ≦ VDD ≦ 5.5 V
2.0
LSB
AVREFP = VDD
1.6 V ≦ VDD ≦ 5.5 V
2.5
LSB
VDD
V
1.6
AVREFP
かつ
0
V
EVDD0
VBGR
2.4 V ≦ VDD ≦ 5.5 V,
1.38
1.45
1.5
V
HS ( 高速メイン ) モード
注 1.
量子化誤差 (1/2 LSB) を含みません。
注 2.
フルスケール値に対する比率 (%FSR) で表します。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 90 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(3)
AVREF (+) = VDD (ADREFP1 = 0, ADREFP0 = 0), AVREF (-) = VSS (ADREFM = 0)選択時,対象ANI 端子:
ANI0-ANI14, ANI16-ANI20
(TA = -40 ∼+85 C,1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V,基本電圧 (+) = VDD,
基準電圧 (-) = VSS)
項目
略号
分解能
RES
総合誤差注 1, 2
AINL
変換時間
ゼロスケール誤差注 1, 2
フルスケール誤差注 1, 2
積分直線性誤差注 1
微分直線性誤差注 1
アナログ入力電圧
tCONV
EZS
EFS
ILE
DLE
VAIN
VBGR
条件
MIN.
MAX.
10
bit
1.8 V ≦ VDD ≦ 5.5 V
1.2
7.0
LSB
1.6 V ≦ VDD ≦ 5.5 V
1.2
10.5
LSB
8
10 ビット分解能
10 ビット分解能
10 ビット分解能
10 ビット分解能
10 ビット分解能
10 ビット分解能
単位
TYP.
3.6 V ≦ VDD ≦ 5.5 V
2.125
39
s
2.7 V ≦ VDD ≦ 5.5 V
3.1875
39
s
1.8 V ≦ VDD ≦ 5.5 V
17
39
s
1.6 V ≦ VDD ≦ 5.5 V
57
95
s
1.8 V ≦ VDD ≦ 5.5 V
0.60
%FSR
1.6 V ≦ VDD ≦ 5.5 V
0.85
%FSR
1.8 V ≦ VDD ≦ 5.5 V
0.60
%FSR
1.6 V ≦ VDD ≦ 5.5 V
0.85
%FSR
1.8 V ≦ VDD ≦ 5.5 V
4.0
LSB
1.6 V ≦ VDD ≦ 5.5 V
6.5
LSB
1.8 V ≦ VDD ≦ 5.5 V
2.0
LSB
1.6 V ≦ VDD ≦ 5.5 V
2.5
LSB
ANI0-ANI14
0
VDD
V
ANI16-ANI20
0
EVDD0
V
1.5
V
2.4 V ≦ VDD ≦ 5.5 V,
1.38
1.45
HS ( 高速メイン ) モード
注 1.
量子化誤差 (1/2 LSB) を含みません。
注 2.
フルスケール値に対する比率 (%FSR) で表します。
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 91 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
(4)
AVREF (+) = 内部基準電圧(ADREFP1 = 1, ADREFP0 = 0), AVREF (-) = AVREFM/ANI1 (ADREFM = 1)
選択時,対象ANI 端子:ANI0-ANI14, ANI16-ANI20
(TA = -40 ∼+85 C,2.4 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V,基本電圧 (+) = VBGR,
基準電圧 (-) = AVREFM = 0 V, HS (高速メイン)モード )
項目
略号
条件
分解能
RES
変換時間
tCONV
8 ビット分解能
2.4 V ≦ VDD ≦ 5.5 V
ゼロスケール誤差注 1, 2
EZS
8 ビット分解能
積分直線性誤差注 1
ILE
微分直線性誤差注 1
DLE
基準電圧 (+)
VBGR
基準電圧 (-)
AVREFM
アナログ入力電圧
VAIN
TYP.
MAX.
8
単位
bit
39
s
2.4 V ≦ VDD ≦ 5.5 V
0.60
%FSR
8 ビット分解能
2.4 V ≦ VDD ≦ 5.5 V
2.0
LSB
8 ビット分解能
2.4 V ≦ VDD ≦ 5.5 V
1.0
LSB
1.5
V
注 1.
量子化誤差 (1/2 LSB) を含みません。
注 2.
フルスケール値に対する比率 (%FSR) で表します。
R01DS0053JJ0100 Rev.1.00
2012.02.21
MIN.
17
1.38
1.45
VSS
0
V
VBGR
V
Page 92 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
2.6.2
温度センサ特性
(TA = -40 ∼+85 C,2.4 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V, HS ( 高速メイン) モード)
項目
略号
条件
温度センサ出力電圧
VTMPS25
ADS レジスタ = 80H 設定,TA = +25 °C
リファレンス出力電圧
VCONST
ADS レジスタ = 81H 設定
温度係数
FVTMPS
温度センサ電圧の温度依存
動作安定待ち時間
tAMP
2.6.3
MIN.
TYP.
MAX.
1.05
1.38
1.45
単位
V
1.5
-3.6
V
mV/°C
5
s
MAX.
単位
8
bit
D/Aコンバータ
(TA = -40 ∼+85 C,1.6 V≦ EVDD0 = EVDD1 ≦ VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
略号
分解能
RES
総合誤差
AINL
セトリング・タイム
tSET
R01DS0053JJ0100 Rev.1.00
2012.02.21
条件
MIN.
TYP.
Rload = 4 M
1.8 V ≦ VDD ≦ 5.5 V
2.5
LSB
Rload = 8 M
1.8 V ≦ VDD ≦ 5.5 V
2.5
LSB
Cload = 20pF
2.7 V ≦ VDD ≦ 5.5 V
3
s
1.6 V ≦ VDD < 2.7 V
6
s
Page 93 of 98
第 2 章 電気的特性
RL78/G14
コンパレータ
2.6.4
(TA = -40 ∼+85 C,1.6 V≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
略号
入力電圧範囲
条件
単位
0
EVDD0 - 1.4
V
-0.3
EVDD0 + 0.3
V
1.2
s
2.0
s
Ivref
Ivcmp
出力遅延
MAX.
MIN.
td
VDD = 3.0 V
高速コンパレータモード ,
入力スルーレート> 50 mV/s
基本モード
TYP.
高速コンパレータモード ,
ウィンドウモード
低速コンパレータモード ,
3
s
基本モード
高電位側判定電圧 VTW+
高速コンパレータモード , ウィンドウモード
0.76 VDD
V
低電位側判定電圧 VTW-
高速コンパレータモード , ウィンドウモード
0.24 VDD
V
2.6.5
POR回路特性
(TA = -40 ∼+85 C,VSS = 0 V)
項目
検出電圧
最小パルス幅
略号
条件
VPOR
電源立ち上がり時
VPDR
電源立ち下がり時
TPW
検出遅延
R01DS0053JJ0100 Rev.1.00
2012.02.21
MIN.
TYP.
MAX.
単位
1.51
1.54
V
1.50
1.53
V
s
300
350
s
Page 94 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
2.6.6
LVD回路特性
(TA = -40 ∼+85 C,VPDR ≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V,VSS = EVSS0 = EVSS1 = 0 V)
項目
検出電圧
電源電圧レベル
略号
VLVI0
VLVI1
VLVI2
VLVI3
VLVI4
VLVI5
VLVI6
VLVI7
VLVI8
VLVI9
VLVI10
VLVI11
VLVI12
VLVI13
最小パルス幅
条件
MIN.
TYP.
MAX.
単位
電源立ち上がり時
3.98
4.06
4.14
V
電源立ち下がり時
3.90
3.98
4.06
V
電源立ち上がり時
3.68
3.75
3.82
V
電源立ち下がり時
3.60
3.67
3.74
V
電源立ち上がり時
3.07
3.13
3.19
V
電源立ち下がり時
3.00
3.06
3.12
V
電源立ち上がり時
2.96
3.02
3.08
V
電源立ち下がり時
2.90
2.96
3.02
V
電源立ち上がり時
2.86
2.92
2.97
V
電源立ち下がり時
2.80
2.86
2.91
V
電源立ち上がり時
2.76
2.81
2.87
V
電源立ち下がり時
2.70
2.75
2.81
V
電源立ち上がり時
2.66
2.71
2.76
V
電源立ち下がり時
2.60
2.65
2.70
V
電源立ち上がり時
2.56
2.61
2.66
V
電源立ち下がり時
2.50
2.55
2.60
V
電源立ち上がり時
2.45
2.50
2.55
V
電源立ち下がり時
2.40
2.45
2.50
V
電源立ち上がり時
2.05
2.09
2.13
V
電源立ち下がり時
2.00
2.04
2.08
V
電源立ち上がり時
1.94
1.98
2.02
V
電源立ち下がり時
1.90
1.94
1.98
V
電源立ち上がり時
1.84
1.88
1.91
V
電源立ち下がり時
1.80
1.84
1.87
V
電源立ち上がり時
1.74
1.77
1.81
V
電源立ち下がり時
1.70
1.73
1.77
V
電源立ち上がり時
1.64
1.67
1.70
V
電源立ち下がり時
1.60
1.63
1.66
tLW
検出遅延
注意
V
s
300
300
s
検出電圧(VLVI)は,動作電圧範囲内になるように設定してください。動作電圧範囲は,ユーザ・オプション・バイト
(000C2H/010C2H)の設定で決まります。動作電圧範囲は以下の通りです。
HS(高速メイン)モード :
VDD = 2.7 ∼ 5.5 V @ 1 MHz ∼ 32 MHz
VDD = 2.4 ∼ 5.5 V @ 1 MHz ∼ 16 MHz
LS(低速メイン)モード :
VDD = 1.8 ∼ 5.5 V @ 1 MHz ∼ 8 MHz
LV(低電圧メイン)モード : VDD = 1.6 ∼ 5.5 V @ 1 MHz ∼ 4 MHz
備考
VLVI (n - 1) > VLVIn:n = 1-13
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 95 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
割り込み&リセット・モードの LVD検出電圧
(TA = -40 ∼+85 C,VPDR ≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V,VSS = EVSS0 = EVSS1 = 0 V)
項目
略号
条件
割り込み&
VLVI13 VPOC0, VPOC1, VPOC2 = 0, 0, 0,立ち下がりリセット電圧:1.6 V
リセット・モード
VLVI12
VLVI11
VLVI4
VLVI11
VLVI9
VLVI2
VLVI8
VLVI6
VLVI1
VLVI5
VLVI3
VLVI0
注意
単位
1.60
1.63
1.66
V
立ち上がりリセット解除電圧
1.74
1.77
1.81
V
立ち下がり割り込み電圧
1.70
1.73
1.77
V
LVIS0, LVIS1 = 0, 1
立ち上がりリセット解除電圧
1.84
1.88
1.91
V
(+0.2 V)
立ち下がり割り込み電圧
1.80
1.84
1.87
V
LVIS0, LVIS1 = 0, 0
立ち上がりリセット解除電圧
2.86
2.92
2.97
V
(+1.2 V)
立ち下がり割り込み電圧
2.80
2.86
2.91
V
1.80
1.84
1.87
V
LVIS0, LVIS1 = 1, 0
立ち上がりリセット解除電圧
1.94
1.98
2.02
V
(+0.1 V)
立ち下がり割り込み電圧
1.90
1.94
1.98
V
LVIS0, LVIS1 = 0, 1
立ち上がりリセット解除電圧
2.05
2.09
2.13
V
(+0.2 V)
立ち下がり割り込み電圧
2.00
2.04
2.08
V
LVIS0, LVIS1 = 0, 0
立ち上がりリセット解除電圧
3.07
3.13
3.19
V
(+1.2 V)
立ち下がり割り込み電圧
3.00
3.06
3.12
V
2.40
2.45
2.50
V
LVIS0, LVIS1 = 1, 0
立ち上がりリセット解除電圧
2.56
2.61
2.66
V
(+0.1 V)
立ち下がり割り込み電圧
2.50
2.55
2.60
V
LVIS0, LVIS1 = 0, 1
立ち上がりリセット解除電圧
2.66
2.71
2.76
V
(+0.2 V)
立ち下がり割り込み電圧
2.60
2.65
2.70
V
LVIS0, LVIS1 = 0, 0
立ち上がりリセット解除電圧
3.68
3.75
3.82
V
(+1.2 V)
立ち下がり割り込み電圧
3.60
3.67
3.74
V
2.70
2.75
2.81
V
VPOC0, VPOC1, VPOC2 = 0, 1, 1,立ち下がりリセット電圧:2.7 V
VLVI4
MAX.
(+0.1 V)
VPOC0, VPOC1, VPOC2 = 0, 1, 0,立ち下がりリセット電圧:2.4 V
VLVI7
TYP.
LVIS0, LVIS1 = 1, 0
VPOC0, VPOC1, VPOC2 = 0, 0, 1,立ち下がりリセット電圧:1.8 V
VLVI10
MIN.
LVIS0, LVIS1 = 1, 0
立ち上がりリセット解除電圧
2.86
2.92
2.97
V
(+0.1 V)
立ち下がり割り込み電圧
2.80
2.86
2.91
V
LVIS0, LVIS1 = 0, 1
立ち上がりリセット解除電圧
2.96
3.02
3.08
V
(+0.2 V)
立ち下がり割り込み電圧
2.90
2.96
3.02
V
LVIS0, LVIS1 = 0, 0
立ち上がりリセット解除電圧
3.98
4.06
4.14
V
(+1.2 V)
立ち下がり割り込み電圧
3.90
3.98
4.06
V
検出電圧(VLVI)は,動作電圧範囲内になるように設定してください。動作電圧範囲は,ユーザ・オプション・バイト
(000C2H/010C2H)の設定で決まります。動作電圧範囲は以下の通りです。
HS(高速メイン)モード :
VDD = 2.7 ∼ 5.5 V @ 1 MHz ∼ 32 MHz
VDD = 2.4 ∼ 5.5 V @ 1 MHz ∼ 16 MHz
LS(低速メイン)モード :
VDD = 1.8 ∼ 5.5 V @ 1 MHz ∼ 8 MHz
LV(低電圧メイン)モード : VDD = 1.6 ∼ 5.5 V @ 1 MHz ∼ 4 MHz
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 96 of 98
第 2 章 電気的特性
RL78/G14
注意
2.7
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
電源立ち上げ時間
(TA = -40 ∼+85 C,VSS = EVSS0 = EVSS1 = 0 V)
項目
略号
VDD の立ち上がり傾き
2.8
MIN.
TYP.
TPUP
MAX.
単位
53.0
V/ms
MAX.
単位
5.5
V
データ・メモリ STOPモード低電源電圧データ保持特性
(TA = -40 ∼+85 C)
項目
略号
データ保持電源電圧
注
条件
MIN.
VDDDR
TYP.
1.5 注
POR 検出電圧に依存します。電圧降下時,POR リセットがかかるまではデータを保持しますが,POR リセットがかかった
場合のデータは保持されません。
動作モード
STOPモード
データ保持モード
VDD
VDDDR
STOP命令実行
スタンバイ・リリース信号
(割り込み要求)
2.9
フラッシュ・メモリ・プログラミング特性
(TA = -40 ∼+85 C,1.8 V≦ EVDD0 = EVDD1 ≦VDD ≦5.5 V, VSS = EVSS0 = EVSS1 = 0 V)
項目
略号
条件
MIN.
システム・クロック周波数
fCLK
1.8 V ≦ VDD ≦ 5.5 V
コード・フラッシュの書き換え回数
Cerwr
消去 1 回 + 消去後の書き
セルフ / シリアル
込み 1 回を書き換え回数
保持 20 年注
1 回とする。
セルフ / シリアル
保持年数は,1 度書き換
保持 1 年注
えた後,次に書き換えを
セルフ / シリアル
行うまでの期間とする。
保持 5 年注
データ・フラッシュの書き換え回数
注
フラッシュ・メモリ・プログラマ使用時および当社提供のライブラリを使用時
備考
データを複数回更新する場合は,データ更新用途として使用してください。
R01DS0053JJ0100 Rev.1.00
2012.02.21
TYP.
1
MAX.
単位
32
MHz
1,000
1,000,000
回
100,000
Page 97 of 98
第 2 章 電気的特性
RL78/G14
注意
製品により搭載している端子が異なります。1.3.1 30ピン製品∼ 1.3.10 100ピン製品を参照してください。
2.10 モード引き込み時のタイミング・スペック
項目
略号
条件
端子リセット解除から初期設定通信を完了する時間
tSUINIT 端子リセット解除前にPOR, LVD
TOOL0 端子をロウ・レベルにしてから,端子リセッ
tSU
MIN.
TYP.
MAX.
単位
100
ms
リセットは解除
端子リセット解除前にPOR, LVD
10
s
1
ms
リセットは解除
トを解除するまでの時間
リセット解除から,TOOL0端子をロウ・レベルに
端子リセット解除前にPOR, LVD
tHD
リセットは解除
ホールドする時間
①
②
③
④
RESET
tHD +
ソフト処理時間
TOOL0
tSU
tSUINIT
① TOOL0端子にロウ・レベルを入力
② 端子リセットが解除 ( 端子リセット解除前にPOR, LVD リセットは解除されていること )
③ TOOL0端子のロウ・レベルが解除
④ UART 受信によるモード引きこみ,ボー・レート設定完了
備考
tSUINIT:この区間では,外部 /内部リセット解除から 100 ms 以内に初期設定通信を完了してください。
tSU :TOOL0端子をロウ・レベルにしてから,端子リセットを解除するまでの時間
tHD:外部/ 内部リセット解除から,TOOL0 端子レベルをロウ・レベルにホールドする時間
R01DS0053JJ0100 Rev.1.00
2012.02.21
Page 98 of 98
改訂記録
RL78/G14 データシート
改訂内容
Rev.
発行日
0.01
2011.02.10
ページ
—
0.02
2011.05.01
1∼2
3
4∼ 13
14
1.00
2012.02.21
ポイント
初版発行
1. 1 特徴 変更
1. 2 オーダ情報 変更
1. 3 端子接続図(Top View) 変更
1. 4 端子名称 変更
15 ∼ 17
1. 5. 1 30ピン製品∼ 1. 5. 3 36ピン製品 変更
23 ∼26
1. 6 機能概要 変更
1∼ 40
第1章 概説 変更
41 ∼ 98
第2章 電気的特性 追加
SuperFlashは,米国 Silicon Storage Technology, Inc.の米国,日本などの国における登録商標です。
注意:本製品は Silicon Storage Technology, Inc. からライセンスを受けた SuperFlash を使用しています。
すべての商標および登録商標は、それぞれの所有者に帰属します。
C-1
CMOSデバイスの一般的注意事項
① 入力端子の印加波形
入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。
CMOSデバイスの入力がノイズなどに起因して,VIL(MAX.)からVIH(MIN.)までの領域にとどまる
ような場合は,誤動作を引き起こす恐れがあります。入力レベルが固定な場合はもちろん,VIL(MAX.)
からVIH(MIN.)までの領域を通過する遷移期間中にチャタリングノイズ等が入らないようご使用く
ださい。
② 未使用入力の処理
CMOSデバイスの未使用端子の入力レベルは固定してください。
未使用端子入力については,CMOSデバイスの入力に何も接続しない状態で動作させるのではなく,
プルアップかプルダウンによって入力レベルを固定してください。また,未使用の入出力端子が出
力となる可能性(タイミングは規定しません)を考慮すると,個別に抵抗を介してVDDまたはGNDに
接続することが有効です。
資料中に「未使用端子の処理」について記載のある製品については,その内容を守ってください。
③ 静電気対策
MOSデバイス取り扱いの際は静電気防止を心がけてください。
MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際に
は,当社が出荷梱包に使用している導電性のトレーやマガジン・ケース,または導電性の緩衝材,
金属ケースなどを利用し,組み立て工程にはアースを施してください。プラスチック板上に放置し
たり,端子を触ったりしないでください。
また,MOSデバイスを実装したボードについても同様の扱いをしてください。
④ 初期化以前の状態
電源投入時,MOSデバイスの初期状態は不定です。
電源投入時の端子の出力状態や入出力設定,レジスタ内容などは保証しておりません。ただし,
リセット動作やモード設定で定義している項目については,これらの動作ののちに保証の対象とな
ります。
リセット機能を持つデバイスの電源投入後は,まずリセット動作を実行してください。
⑤ 電源投入切断順序
内部動作および外部インタフェースで異なる電源を使用するデバイスの場合,原則として内部電
源を投入した後に外部電源を投入してください。切断の際には,原則として外部電源を切断した後
に内部電源を切断してください。逆の電源投入切断順により,内部素子に過電圧が印加され,誤動
作を引き起こしたり,異常電流が流れ内部素子を劣化させたりする場合があります。
資料中に「電源投入切断シーケンス」についての記載のある製品については,その内容を守って
ください。
⑥ 電源OFF時における入力信号
当該デバイスの電源がOFF状態の時に,入力信号や入出力プルアップ電源を入れないでください。
入力信号や入出力プルアップ電源からの電流注入により,誤動作を引き起こしたり,異常電流が流
れ内部素子を劣化させたりする場合があります。
資料中に「電源OFF時における入力信号」についての記載のある製品については,その内容を守
ってください。
ߏᵈᗧᦠ߈
ᧄ⾗ᢱߦ⸥タߐࠇߡ޿ࠆౝኈߪᧄ⾗ᢱ⊒ⴕᤨὐߩ߽ߩߢ޽ࠅ‫੍ޔ‬๔ߥߊᄌᦝߔࠆߎߣ߇޽ࠅ߹ߔ‫ޕ‬ᒰ␠⵾ຠߩߏ⾼౉߅ࠃ߮ߏ૶↪ߦ޽ߚࠅ߹ߒߡߪ‫ޔ‬੐೨ߦᒰ␠༡
ᬺ⓹ญߢᦨᣂߩᖱႎࠍߏ⏕⹺޿ߚߛ߈߹ߔߣߣ߽ߦ‫ޔ‬ᒰ␠ࡎ࡯ࡓࡍ࡯ࠫߥߤࠍㅢߓߡ౏㐿ߐࠇࠆᖱႎߦᏱߦߏᵈᗧߊߛߐ޿‫ޕ‬
ᧄ⾗ᢱߦ⸥タߐࠇߚᒰ␠⵾ຠ߅ࠃ߮ᛛⴚᖱႎߩ૶↪ߦ㑐ㅪߒ⊒↢ߒߚ╙ਃ⠪ߩ․⸵ᮭ‫⪺ޔ‬૞ᮭߘߩઁߩ⍮⊛⽷↥ᮭߩଚኂ╬ߦ㑐ߒ‫ޔ‬ᒰ␠ߪ‫৻ޔ‬ಾߘߩ⽿છࠍ⽶޿߹
ߖࠎ‫ޕ‬ᒰ␠ߪ‫⾗ᧄޔ‬ᢱߦၮߠ߈ᒰ␠߹ߚߪ╙ਃ⠪ߩ․⸵ᮭ‫⪺ޔ‬૞ᮭߘߩઁߩ⍮⊛⽷↥ᮭࠍ૗ࠄ⸵⻌ߔࠆ߽ߩߢߪ޽ࠅ߹ߖࠎ‫ޕ‬
ᒰ␠⵾ຠࠍᡷㅧ‫ޔ‬ᡷᄌ‫ޕ޿ߐߛߊߢ޿ߥߒ╬⵾ⶄޔ‬
ᧄ⾗ᢱߦ⸥タߐࠇߚ࿁〝‫ߦࠄࠇߎ߮ࠃ߅ࠕࠚ࠙࠻ࡈ࠰ޔ‬㑐ㅪߔࠆᖱႎߪ‫ޔ‬ඨዉ૕⵾ຠߩേ૞଀‫ޔ‬ᔕ↪଀ࠍ⺑᣿ߔࠆ߽ߩߢߔ‫߅ޕ‬ቴ᭽ߩᯏེߩ⸳⸘ߦ߅޿ߡ‫ޔ‬࿁〝‫ޔ‬
࠰ࡈ࠻࠙ࠚࠕ߅ࠃ߮ߎࠇࠄߦ㑐ㅪߔࠆᖱႎࠍ૶↪ߔࠆ႐วߦߪ‫߅ޔ‬ቴ᭽ߩ⽿છߦ߅޿ߡⴕߞߡߊߛߐ޿‫⿠ߦ↪૶ߩࠄࠇߎޕ‬࿃ߒ߅ቴ᭽߹ߚߪ╙ਃ⠪ߦ↢ߓߚ៊ኂ
ߦ㑐ߒ‫ޔ‬ᒰ␠ߪ‫৻ޔ‬ಾߘߩ⽿છࠍ⽶޿߹ߖࠎ‫ޕ‬
ャ಴ߦ㓙ߒߡߪ‫ޟޔ‬ᄖ࿖ὑᦧ෸߮ᄖ࿖⾏ᤃᴺ‫ઁߩߘޠ‬ャ಴㑐ㅪᴺ઎ࠍㆩ቞ߒ‫ࠆ߆߆ޔ‬ᴺ઎ߩቯ߼ࠆߣߎࠈߦࠃࠅᔅⷐߥᚻ⛯ࠍⴕߞߡߊߛߐ޿‫⾗ᧄޕ‬ᢱߦ⸥タߐࠇߡ
޿ࠆᒰ␠⵾ຠ߅ࠃ߮ᛛⴚࠍᄢ㊂⎕უ౓ེߩ㐿⊒╬ߩ⋡⊛‫ޔ‬ァ੐೑↪ߩ⋡⊛ߘߩઁァ੐↪ㅜߩ⋡⊛ߢ૶↪ߒߥ޿ߢߊߛߐ޿‫ޔߚ߹ޕ‬ᒰ␠⵾ຠ߅ࠃ߮ᛛⴚࠍ࿖ౝᄖߩ
ᴺ઎߅ࠃ߮ⷙೣߦࠃࠅ⵾ㅧ࡮૶↪࡮⽼ᄁࠍ⑌ᱛߐࠇߡ޿ࠆᯏེߦ૶↪ߔࠆߎߣ߇ߢ߈߹ߖࠎ‫ޕ‬
ᧄ⾗ᢱߦ⸥タߐࠇߡ޿ࠆᖱႎߪ‫ޔ‬ᱜ⏕ࠍᦼߔߚ߼ᘕ㊀ߦ૞ᚑߒߚ߽ߩߢߔ߇‫⾗ᧄޔ৻ਁޕࠎߖ߹ࠅ޽ߪߢߩ߽ࠆߔ⸽଻ࠍߣߎ޿ߥ߇ࠅ⺋ޔ‬ᢱߦ⸥タߐࠇߡ޿ࠆᖱႎ
ߩ⺋ࠅߦ⿠࿃ߔࠆ៊ኂ߇߅ቴ᭽ߦ↢ߓߚ႐วߦ߅޿ߡ߽‫ޔ‬ᒰ␠ߪ‫৻ޔ‬ಾߘߩ⽿છࠍ⽶޿߹ߖࠎ‫ޕ‬
ᒰ␠ߪ‫ޔ‬ᒰ␠⵾ຠߩຠ⾰᳓Ḱࠍ‫ޟ‬ᮡḰ᳓Ḱ‫ޟޔޠ‬㜞ຠ⾰᳓Ḱ‫․ޟ߮ࠃ߅ޠ‬ቯ᳓Ḱ‫ߦޠ‬ಽ㘃ߒߡ߅ࠅ߹ߔ‫ޔߚ߹ޕ‬ฦຠ⾰᳓Ḱߪ‫ޔ‬એਅߦ␜ߔ↪ㅜߦ⵾ຠ߇૶ࠊࠇࠆߎ
ߣࠍᗧ࿑ߒߡ߅ࠅ߹ߔߩߢ‫ޔ‬ᒰ␠⵾ຠߩຠ⾰᳓Ḱࠍߏ⏕⹺ߊߛߐ޿‫߅ޕ‬ቴ᭽ߪ‫ޔ‬ᒰ␠ߩᢥᦠߦࠃࠆ੐೨ߩᛚ⻌ࠍᓧࠆߎߣߥߊ‫․ޟޔ‬ቯ᳓Ḱ‫ߦޠ‬ಽ㘃ߐࠇߚ↪ㅜߦ
ᒰ␠⵾ຠࠍ૶↪ߔࠆߎߣ߇ߢ߈߹ߖࠎ‫߅ޔߚ߹ޕ‬ቴ᭽ߪ‫ޔ‬ᒰ␠ߩᢥᦠߦࠃࠆ੐೨ߩᛚ⻌ࠍᓧࠆߎߣߥߊ‫ޔ‬ᗧ࿑ߐࠇߡ޿ߥ޿↪ㅜߦᒰ␠⵾ຠࠍ૶↪ߔࠆߎߣ߇ߢ߈
߹ߖࠎ‫ޕ‬ᒰ␠ߩᢥᦠߦࠃࠆ੐೨ߩᛚ⻌ࠍᓧࠆߎߣߥߊ‫․ޟޔ‬ቯ᳓Ḱ‫ߦޠ‬ಽ㘃ߐࠇߚ↪ㅜ߹ߚߪᗧ࿑ߐࠇߡ޿ߥ޿↪ㅜߦᒰ␠⵾ຠࠍ૶↪ߒߚߎߣߦࠃࠅ߅ቴ᭽߹ߚ
ߪ╙ਃ⠪ߦ↢ߓߚ៊ኂ╬ߦ㑐ߒ‫ޔ‬ᒰ␠ߪ‫৻ޔ‬ಾߘߩ⽿છࠍ⽶޿߹ߖࠎ‫ޔ߅ߥޕ‬ᒰ␠⵾ຠߩ࠺࡯࠲࡮ࠪ࡯࠻‫⾗ߩ╬ࠢ࠶ࡉ࡮࠲࡯࠺ޔ‬ᢱߢ․ߦຠ⾰᳓Ḱߩ⴫␜߇ߥ޿
႐วߪ‫ޔ‬ᮡḰ᳓Ḱ⵾ຠߢ޽ࠆߎߣࠍ⴫ߒ߹ߔ‫ޕ‬
ᮡḰ᳓Ḱ㧦
㜞ຠ⾰᳓Ḱ㧦 ャㅍᯏེ㧔⥄േゞ‫ޔ‬㔚ゞ‫╬⥾⦁ޔ‬㧕‫ޔ‬੤ㅢ↪ାภᯏེ‫ޔ‬㒐ἴ࡮㒐‽ⵝ⟎‫ޔ‬ฦ⒳቟ోⵝ⟎‫↢ޔ‬๮⛽ᜬࠍ⋡⊛ߣߒߡ⸳⸘ߐࠇߡ޿ߥ޿ක≮ᯏེ
ࠦࡦࡇࡘ࡯࠲‫ޔ‬1#ᯏེ‫ޔ‬ㅢାᯏེ‫⸘ޔ‬᷹ᯏེ‫ޔ‬#8ᯏེ‫ޔ‬ኅ㔚‫ޔ‬Ꮏ૞ᯏ᪾‫࡞࠽࠰࡯ࡄޔ‬ᯏེ‫↥ޔ‬ᬺ↪ࡠࡏ࠶࠻
㧔ෘ↢ഭ௛⋭ቯ⟵ߩ▤ℂක≮ᯏེߦ⋧ᒰ㧕
․ቯ᳓Ḱ㧦
⥶ⓨᯏེ‫⥶ޔ‬ⓨቝቮᯏེ‫ޔ‬ᶏᐩਛ⛮ᯏེ‫ޔ‬ේሶജ೙ᓮࠪࠬ࠹ࡓ‫↢ޔ‬๮⛽ᜬߩߚ߼ߩක≮ᯏེ㧔↢๮⛽ᜬⵝ⟎‫ੱޔ‬૕ߦၒ߼ㄟߺ૶↪ߔࠆ߽ߩ‫ޔ‬ᴦ≮
ⴕὑ㧔ᖚㇱಾࠅ಴ߒ╬㧕ࠍⴕ߁߽ߩ‫⋥ઁߩߘޔ‬ធੱ๮ߦᓇ㗀ࠍਈ߃ࠆ߽ߩ㧕㧔ෘ↢ഭ௛⋭ቯ⟵ߩ㜞ᐲ▤ℂක≮ᯏེߦ⋧ᒰ㧕߹ߚߪࠪࠬ࠹ࡓ╬
ᧄ⾗ᢱߦ⸥タߐࠇߚᒰ␠⵾ຠߩߏ૶↪ߦߟ߈‫ᦨޔߦ․ޔ‬ᄢቯᩰ‫ޔ‬േ૞㔚Ḯ㔚࿶▸࿐‫ޔ‬᡼ᾲ․ᕈ‫ޔ‬ታⵝ᧦ઙߘߩઁ⻉᧦ઙߦߟ߈߹ߒߡߪ‫ޔ‬ᒰ␠଻⸽▸࿐ౝߢߏ૶↪ߊ
ߛߐ޿‫ޕ‬ᒰ␠଻⸽▸࿐ࠍ⿥߃ߡᒰ␠⵾ຠࠍߏ૶↪ߐࠇߚ႐วߩ᡿㓚߅ࠃ߮੐᡿ߦߟ߈߹ߒߡߪ‫ޔ‬ᒰ␠ߪ‫৻ޔ‬ಾߘߩ⽿છࠍ⽶޿߹ߖࠎ‫ޕ‬
ᒰ␠ߪ‫ޔ‬ᒰ␠⵾ຠߩຠ⾰߅ࠃ߮ା㗬ᕈߩะ਄ߦദ߼ߡ߅ࠅ߹ߔ߇‫ޔ‬ඨዉ૕⵾ຠߪ޽ࠆ⏕₸ߢ᡿㓚߇⊒↢ߒߚࠅ‫᧦↪૶ޔ‬ઙߦࠃߞߡߪ⺋േ૞ߒߚࠅߔࠆ႐ว߇޽ࠅ߹
ߔ‫ޔߚ߹ޕ‬ᒰ␠⵾ຠߪ⠴᡼኿✢⸳⸘ߦߟ޿ߡߪⴕߞߡ߅ࠅ߹ߖࠎ‫ޕ‬ᒰ␠⵾ຠߩ᡿㓚߹ߚߪ⺋േ૞߇↢ߓߚ႐ว߽‫ੱޔ‬り੐᡿‫ޔ‬Ἣἴ੐᡿‫␠ޔ‬ળ⊛៊ኂߥߤࠍ↢ߓߐ
ߖߥ޿ࠃ߁߅ቴ᭽ߩ⽿છߦ߅޿ߡ౬㐳⸳⸘‫ޔ‬ᑧ὾ኻ╷⸳⸘‫⺋ޔ‬േ૞㒐ᱛ⸳⸘╬ߩ቟ో⸳⸘߅ࠃ߮ࠛ࡯ࠫࡦࠣಣℂ╬‫ޔ‬ᯏེ߹ߚߪࠪࠬ࠹ࡓߣߒߡߩ಴⩄଻⸽ࠍ߅㗿
޿޿ߚߒ߹ߔ‫ޔߪࠕࠚ࠙࠻ࡈ࠰ࡦࠦࠗࡑޔߦ․ޕ‬න⁛ߢߩᬌ⸽ߪ࿎㔍ߥߚ߼‫߅ޔ‬ቴ᭽߇⵾ㅧߐࠇߚᦨ⚳ߩᯏེ࡮ࠪࠬ࠹ࡓߣߒߡߩ቟ోᬌ⸽ࠍ߅㗿޿޿ߚߒ߹ߔ‫ޕ‬
ᒰ␠⵾ຠߩⅣႺㆡวᕈ╬‫⵾ߪߡߒ߹߈ߟߦ⚦⹦ޔ‬ຠ୘೎ߦᔅߕᒰ␠༡ᬺ⓹ญ߹ߢ߅໧วߖߊߛߐ޿‫ߦ↪૶ߏޕ‬㓙ߒߡߪ‫․ޔ‬ቯߩ‛⾰ߩ฽᦭㨯૶↪ࠍⷙ೙ߔࠆ4Q*5ᜰ
઎╬‫ޔ‬ㆡ↪ߐࠇࠆⅣႺ㑐ㅪᴺ઎ࠍචಽ⺞ᩏߩ߁߃‫ࠆ߆߆ޔ‬ᴺ઎ߦㆡวߔࠆࠃ߁ߏ૶↪ߊߛߐ޿‫߅ޕ‬ቴ᭽߇߆߆ࠆᴺ઎ࠍㆩ቞ߒߥ޿ߎߣߦࠃࠅ↢ߓߚ៊ኂߦ㑐ߒ
ߡ‫ޔ‬ᒰ␠ߪ‫৻ޔ‬ಾߘߩ⽿છࠍ⽶޿߹ߖࠎ‫ޕ‬
ᧄ⾗ᢱߩోㇱ߹ߚߪ৻ㇱࠍᒰ␠ߩᢥᦠߦࠃࠆ੐೨ߩᛚ⻌ࠍᓧࠆߎߣߥߊォタ߹ߚߪⶄ⵾ߔࠆߎߣࠍ࿕ߊ߅ᢿࠅ޿ߚߒ߹ߔ‫ޕ‬
ᧄ⾗ᢱߦ㑐ߔࠆ⹦⚦ߦߟ޿ߡߩ߅໧޿วࠊߖߘߩઁ߅᳇ઃ߈ߩὐ╬߇ߏߑ޿߹ߒߚࠄᒰ␠༡ᬺ⓹ญ߹ߢߏᾖળߊߛߐ޿‫ޕ‬
ᵈᧄ⾗ᢱߦ߅޿ߡ૶↪ߐࠇߡ޿ࠆ‫ޟ‬ᒰ␠‫ࠬࠢ࠾ࡠ࠻ࠢ࡟ࠛ ࠬࠨࡀ࡞ޔߪߣޠ‬ᩣᑼળ␠߅ࠃ߮࡞ࡀࠨࠬ ࠛ࡟ࠢ࠻ࡠ࠾ࠢࠬᩣᑼળ␠߇ߘߩ✚ᩣਥߩ⼏᳿ᮭߩㆊඨᢙࠍ
⋥ធ߹ߚߪ㑆ធߦ଻᦭ߔࠆળ␠ࠍ޿޿߹ߔ‫ޕ‬
ᵈᧄ⾗ᢱߦ߅޿ߡ૶↪ߐࠇߡ޿ࠆ‫ޟ‬ᒰ␠⵾ຠ‫ޔߪߣޠ‬ᵈߦ߅޿ߡቯ⟵ߐࠇߚᒰ␠ߩ㐿⊒‫⵾ޔ‬ㅧ⵾ຠࠍ޿޿߹ߔ‫ޕ‬
http://www.renesas.com
‫ع‬༡ᬺ߅໧วߖ⓹ญ
̪༡ᬺ߅໧วߖ⓹ญߩ૑ᚲ࡮㔚⹤⇟ภߪᄌᦝߦߥࠆߎߣ߇޽ࠅ߹ߔ‫ᦨޕ‬ᣂᖱႎߦߟ߈߹ߒߡߪ‫ޔ‬ᑷ␠ࡎ࡯ࡓࡍ࡯ࠫࠍߏⷩߊߛߐ޿‫ޕ‬
࡞ࡀࠨࠬ ࠛ࡟ࠢ࠻ࡠ࠾ࠢࠬ⽼ᄁᩣᑼળ␠‫ޥޓ‬100-0004‫ޓ‬ජઍ↰඙ᄢᚻ↸2-6-2㧔ᣣᧄࡆ࡞㧕
(03)5201-5307
‫ع‬ᛛⴚ⊛ߥ߅໧วߖ߅ࠃ߮⾗ᢱߩߏ⺧᳞ߪਅ⸥߳ߤ߁ߙ‫ޕ‬
‫✚ޓ‬ว߅໧วߖ⓹ญ㧦http://japan.renesas.com/contact/
© 2012 Renesas Electronics Corporation. All rights reserved.
Colophon 1.1
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement