Stratix IV 器件中的 SEU 缓解

Stratix IV 器件中的 SEU 缓解
11. Stratix IV 器件中的 SEU 缓解
2? 2011?
SIV51011-3.2
SIV51011-3.2
本章介绍了当 Stratix® IV 器件处于用户模式时,对如何使用错误检测循环冗余检查
(CRC) 功能,以及从 CRC 错误中恢复作了描述。Stratix IV 器件中的错误检测 CRC 功
能的作用是检测在该器件中由于软错误引起的任何的配置随机访问存储器 (CRAM) 位中
的翻转。通过使用错误检测电路,可以连续的验证配置 CRAM 位的完整性。
在关键的应用中,例如航空电子设备、通讯、系统控制和军事的应用,要求能够做到
以下两点:
1
■
确定存储在 Stratix IV 器件中的配置数据是正确的。
■
使系统能够警惕配置错误的发生。
Stratix IV 器件系列增强了错误检测功能。与Stratix III器件相似,当与Stratix II
器件对比时,Stratix IV 器件中的单粒子效应 (SEU) 的错误检测和恢复时间减少了。
f 要了解关于提高 Stratix IV 器件的错误检测的测试方法的更多信息 , 请参考 AN 539:
Test Methodology of Error Detection and Recovery using CRC in Altera FPGA
Devices。
内置在 Stratix IV 器件中的专用电路,具有 CRC 错误检测功能,能够有选择的对 SEU
进行连续和自动的检查。
1
对于Stratix IV器件,Quartus® II软件8.0和以后的版本中提供了错误检测CRC功能。
在 Stratix IV 器件系列中使用错误检测 CRC 不会对器件的布线和性能产生影响。
本章包含以下几部分内容:
■
“ 错误检测基本原理 ” 第 11–2 页
■
“ 配置错误检测 ” 第 11–2 页
■
“ 用户模式错误检测 ” 第 11–2 页
■
“ 错误检测管脚说明 ” 第 11–5 页
■
“ 错误检测模块 ” 第 11–6 页
■
“ 错误检测时序 ” 第 11–8 页
■
“ 从 CRC 错误中恢复 ” 第 11–11 页
© 2011 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos
are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as
trademarks or service marks are the property of their respective holders as described at www.altera.com/common/legal.html. Altera warrants performance of its
semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and
services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service
described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying
on any published information and before placing orders for products or services.
Stratix IV 器件手册 卷 1
2011 年 2 月
反馈
ISO
9001:2008
Registered
订阅
第 11 章:Stratix IV 器件中的 SEU 缓解
错误检测基本原理
11–2
错误检测基本原理
错误检测判断收到的数据在传输过程中是否损坏。要完成这个操作,发送器使用一个
函数来计算数据的校验值并且添加校验到原始数据帧。接收器使用相同的计算方法为
收到的数据帧生成校验值并且把收到的校验值和发送的校验值进行对比。如果两个校
验值相等,那么表示收到的数据帧正确并且在发送或存储期间没有破坏数据。
错误检测 CRC 功能使用相同的想法。当 Stratix IV 器件配置成功并处于用户模式时,
错误检测 CRC 功能确保配置数据的完整性。
1
有两种 CRC 错误检测。一个 CRC 错误检测经常在配置期间运行,另一个可选择的 CRC 错误
检测在用户模式的后台运行。两个 CRC 错误检测都使用相同的 CRC 多项式,但实现不
同的错误检测。要了解更多信息,请参考第 11–2 页 “ 配置错误检测 ” 和第 11–2
页 “ 用户模式错误检测 ” 部分。
配置错误检测
在配置模式下,基于帧的 CRC 被存储在配置数据里,并包含每个数据帧的 CRC 值。
在配置期间,Stratix IV 器件根据收到的数据帧计算 CRC 值,并与数据流中的帧 CRC
值进行比较。配置继续进行直到器件检测到错误或者配置完成。
在 Stratix IV 器件中,CRC 值在配置期间被计算出来。一个并行 CRC 引擎产生每帧 16
个 CRC 检查位,然后将它们存储在 CRAM 中。用于存储 CRC 检测位的 CRAM 链是 16 位
宽,它的长度相等于器件中帧的数量。
用户模式错误检测
Stratix IV 器件具有内置错误检测电路,通过 CRAM 单元的软错误检测数据损坏。该功
能使得所有的 CRAM 数据可以被读取和验证,以便与一个配置计算出来的 CRC 的值相匹
配。软错误是指电离粒子所导致的在 CRAM 位状态上的变化。
错误检测功能不断计算已配置 CRAM 位的 CRC 值,并且与预计算出来的 CRC 值进行比
较。如果 CRC 值匹配,则在当前配置 CRAM 位中没有错误。错误检测过程继续进行直到
器件被重置 ( 通过设置 nCONFIG 为低电平 )。
如果在 Quartus II 软件中使能 CRC error detection 选项,在器件跳变到用户模式之
后,错误检测进程被使能。在错误检测进程期间,内部的 100 MHz 配置振荡器被因子 2
到 256 (2 的指数)分频来用作时钟源。您必须在 Quartus II 软件中设置时钟分频因
子。
单 16 位 CRC 值的计算是在每帧的基础上完成的。在它完成了一个帧的 CRC 值的计算之
后,如果错误检测电路在帧上没有检测到 CRAM 位错误并且输出信号 CRC_ERROR 是 0,
则产生的 16 位签名值是 hex 0000。如果器件中的帧里的电路检测到一个 CRAM 位错
误,那么产生的签名值是非零。这使得 CRC 引擎开始搜索错误位的位置。
Stratix IV 器件里的错误检测为每帧计算 CRC 检查位,并且当它在芯片中检测位错误
时把 CRC_ERROR 管脚拉高。在一个帧里,它可以检测所有的单位,双位和三位错误。
多于三个 CRAM 位被一个单粒子效应翻转的可能性非常低。通常,对于所有的错误模式
来讲,检测的成功率是 99.998%。
Stratix IV 器件手册 卷 1
Altera公司 2011年2月
第 11 章:Stratix IV 器件中的 SEU 缓解
用户模式错误检测
11–3
对于所有的单位错误和多于 99.641% 的双相邻错误,CRC 引擎报告位的位置和决定错误
的类型。其它错误模式的可能性非常低,并且 CRC 引擎对位翻转的位置的报告没有保
证。
您也可以通过 JTAG 和内核接口读取错误位的位置。在 CRC 检测另一个帧中的下一个错
误之前,通过 SHIFT_EDERROR_REG JTAG 指令或者内核接口将这些位移出去。如果下一
个帧也有错误,那么必须在这个帧的 CRC 值校验的时间之内将这些位移出去。您可以
通过减慢错误检测时钟频率来延长该时间间隔,但是这样会减慢单粒子效应的错误恢
复时间。要了解 Stratix IV 器件最低的更新间隔时间,请参考表 11–6 on
page 11–11。 如果在下一个错误位置被找到之前没有移出这些位,那么以前的错误位
置和错误信息就会被新的信息所覆盖。CRC 电路继续运行,如果检测到一个错误,那么
您必须决定是否去完成一个重新配置还是去忽略 CRC 错误。
不管在当前帧中是否发生错误,错误检测逻辑继续为数据的下一个帧计算 CRC_ERROR
和 16 位签名。您需要监控这些信号,并且在软错误发生时采取恰当的行动。
Stratix IV 器件中的错误检测电路采用一个 16 位 CRC- ANSI 标准 (16 位多项式 ) 作为
CRC 生成器。
每帧的计算后的 16 位 CRC 签名被存储在寄存器的内核中。整个的存储寄存器的容量是
16 ( 每帧的位的数量 ) × 帧的数量。
Stratix IV 器件错误检测功能不检查存储器模块和 I/O 缓冲器。因此 , 依据于前一个
检查的 CRAM 帧的错误状态,CRC_ERROR 信号可能保持稳定高电平或者低电平。I/O 缓
冲器在错误检测期间不会被验证,因为这些位使用触发器作为存储器单元,这些触发
器与 CRAM 单元相比,更抗软错误。MLAB、M9K 和 M144K 的支持奇偶校验位用于检查存
储器模块中的数据错误。M144K TriMatrix 存储器模块有一个内置的纠错编码模块,用
于检查和纠正模块中的错误。
f 要了更多信息,请参考 TriMatrix Embedded Memory Blocks in Stratix IV Devices
章节。
一个 JTAG 指令,EDERROR_INJECT, 的提供是为了检测错误检测模块的功能。该指令能
够改变 21 位 JTAG 故障注入寄存器的内容。该故障注入寄存器用于 Stratix IV 器件的
错误注入, 使能对错误检测模块的测试。
1
当器件在用户模式时,您才可以仅执行 EDERROR_INJECT JTAG 指令。
表 11–1 列出了 EDERROR_INJECT JTAG 指令的描述。
表 11–1. EDERROR_INJECT JTAG 指令
JTAG 指令
指令编码
说明
EDERROR_INJECT
00 0001 0101
该指令控制用于错误注入的 21 位 JTAG 故
障注入寄存器。
您可以创建一个 Jam ™ 文件 (.jam) 来自动化测试及验证过程。这使得您能够在系统,
在现场验证 CRC 功能性,而无需重新配置器件。接下来可以转入 CRC 电路来检查由 SEU
引入的真正错误。
Altera 公司
2011 年 2 月
Stratix IV 器件手册 卷 1
第 11 章:Stratix IV 器件中的 SEU 缓解
用户模式错误检测
11–4
您可以引进单错误或者彼此相邻的双错误到配置存储器中。这样为促进设计验证和系
统故障容限特性提供了另外的方法。使用 JTAG 故障注入寄存器以及 EDERROR_INJECT
指令来翻转读回位。Stratix IV 器件接下来被强制进入错误测试模式。
在最后和第一个帧的处理期间,JTAG 故障注入寄存器的内容没有被加载到故障注入寄
存器中。它在该过程结束时才被加载。
1
您只可以在第一个数据帧中引入错误注入,但是你可以在任何时间监控错误信息。要
了解关于 JTAG 故障注入寄存器和故障注入寄存器更多信息,请参考 “ 错误检测寄存
器 ” 第 11–7 页。
表 11–2 列出了故障注入寄存器是怎样实现的,并且对错误注入进行说明。
表 11–2. 错误注入寄存器
位
位 [20..19]
位 [18..8]
位 [7..0]
说明
错误类型
注入的错误的字节
位置
错误字节值
表示第一个数据帧
中的注入的错误的
位置。
表示位错误的位置
并且与错误注入类
型的选择一致。
错误类型
(1)
错误注入类型
Bit[20]
Bit[19]
0
1
单字节错误注入
1
0
双相邻字节错误注入
0
0
无错误注入
内容
表 11–2 注释 :
(1) Bit[20] 和 Bit[19] 都不能设置为 1,因为这不是一个有效的选项。错误检测电路将此解码为无错误注入。
Stratix IV 器件手册 卷 1
Altera公司 2011年2月
第 11 章:Stratix IV 器件中的 SEU 缓解
错误检测管脚说明
1
11–5
在测试完成之后,Altera 建议重新配置器件。
自动化的单粒子效应干扰检测
Stratix IV 器件提供片上电路,实现了自动化检查 SEU 检测。一些应用需要器件在高
中助焊剂环境中无差错运行,它们需要定期检查以确保持续的数据完整性。错误检测
CRC 功能确保数据的可靠性,是减缓 SEU 的最佳选择之一。
您可以使用 Stratix IV 器件中现有的电路实现错误检测 CRC 功能 , 而不再需要外部逻
辑。当配置 CRAM 数据损坏时,CRC_ERROR 管脚报告一个软错误。您必须决定是否要重
新配置器件还是忽略错误。
错误检测管脚说明
依据于选择的错误检测功能的类型,在用户模式期间必须使用不同的错误检测管脚监
控数据。
CRC_ERROR 管脚
表 11–3 描述 CRC_ERROR 管脚。
表 11–3. CRC_ERROR 管脚说明
管脚名称
管脚类型
说明
高有效信号表明错误检测电路已经在配置 CRAM 位中检测到错误。该管脚是可选择
的,并且在错误检测 CRC 电路使能时被使用。当错误检测 CRC 电路被禁用,它是
一个用户 I/O 管脚。
CRC_ERROR
I/O 和开漏
1
要使用 CRC_ERROR 管脚,可以通过一个 10k Ω 电阻器将该管脚连接到 VCCPGM 上,
或者根据系统接收信号的输入电压规范,将该管脚连接到不同的上拉电压上。
在 Quartus II 软件中,WYSIWYG 功能在 Verilog Quartus 映射 (VQM) 网表执行优化。
f 要了解关于 stratixiv_crcblock WYSIWYG 功能更多信息,请参考 AN 539: Test
Methodology of Error Detection and Recovery using CRC in Altera FPGA
Devices。
f 要了解关于 Stratix IV 器件的 CRC_ERROR 管脚的更多信息,请在 Altera 网页参考
Device Pin-Outs。
Altera 公司
2011 年 2 月
Stratix IV 器件手册 卷 1
第 11 章:Stratix IV 器件中的 SEU 缓解
错误检测模块
11–6
错误检测模块
在 Quartus II 软件中,您可以使能 Stratix IV 器件的错误检测模块 ( 请参考 “ 软件
支持 ” 第 11–10 页 )。该模块包含必要的逻辑,以便为器件中的配置 CRAM 位计算
16 位 CRC 签名。
即使一个错误发生,CRC 电路继续运行。当一个软错误发生时,器件设置 CRC_ERROR 管
脚为高电平。两种类型的 CRC 检测对配置位进行检查:
■
■
1
用户模式期间,CRC_ERROR 管脚所使用的 CRAM 错误检查的能力 (16 位 CRC)。
■
对于每帧的数据,预计算的 16 位 CRC 在帧数据结束时进入 CRC 电路 ,并且决
定是否有错误。
■
如果一个错误发生,搜索引擎开始寻找错误的位置。
■
当错误检测模块继续运行的时候,错误信息通过 JTAG 指令或核心接口逻辑被移
出去。
■
JTAG 接口读取第一个帧的 16 位 CRC 结果 ,并且为了测试的目的将 16 位 CRC 位
移到 16 位 CRC 存储寄存器中。
■
为了测试和设计验证,单错误,双错误或者彼此相邻的双错误被特意的引入到
配置存储器中。
嵌入在每个配置数据帧中的 16 位 CRC。
■
在配置期间,在一个帧的数据被加载到 Stratix IV 器件之后,预计算出的 CRC 被
移进 CRC 电路。
■
同时,对被移入数据帧的 CRC 值进行计算。如果预计算的 CRC 和计算出的 CRC
值不匹配,那么 nSTATUS 被设置为低电平。每个数据帧有一个 16 位 CRC ;因
此,对于整个配置比特流 ,有许多的 16 位 CRC 值。每个器件具有不同长度的
配置数据帧。
第11–6页“错误检测模块” 部分仅对当器件处于用户模式时的16位CRC值进行描述。
Stratix IV 器件手册 卷 1
Altera公司 2011年2月
第 11 章:Stratix IV 器件中的 SEU 缓解
错误检测模块
11–7
错误检测寄存器
错误检测电路中有一组 16 位寄存器,用于存储计算出的 CRC 签名。综合寄存器上的一
个非零值导致 CRC_ERROR 管脚被置高。
图 11–1 显示了错误检测电路、综合寄存器和错误注入模块。
图 11–1. 错误检测模块结构图
16-Bit CRC
Calculation and Error
Readback bit
stream with
expected CRC
included
Syndrome
Search Engine
Error Detection
State Machine
8
Register
Control Signals
30
16
Error Message
CRC_ERROR
Register
46
Error Injection Block
Fault Injection
Register
JTAG Update
User Update
Register
Register
JTAG Shift
User Shift
Register
Register
JTAG Fault
Injection Register
General Routing
JTAG TDO
表 11–4 列出了在图 11–1 中的寄存器。
表 11–4. 错误检测寄存器
寄存器
(1/2)
说明
综合寄存器
通过错误检测验证,该寄存器包含现有的帧的 CRC 签名。CRC_ERROR 信号的产生取决于
该寄存器的数据内容。
错误信息寄存器
该 46 位寄存器包含错误类型,错误位置和实际综合的信息。所报告的错误的类型和位
置是单和双相邻位错误。错误信息寄存器不识别其它类型的错误的位置位。寄存器的内
容可以通过 SHIFT_EDERROR_REG JTAG 指令被转移出去,或者通过内核接口转到内核中。
JTAG 更新寄存器
在 46 位寄存器内容被验证后的一个周期,该寄存器自动更新为错误信息寄存器的内容。
它包含一个时钟使能,该时钟使能必须在被采样到 JTAG 移位寄存器之前被置位。这个
要求确保 JTAG 更新寄存器不在 JTAG 移位寄存器读取内容的同时被写入错误信息寄存器
的内容。
Altera 公司
2011 年 2 月
Stratix IV 器件手册 卷 1
第 11 章:Stratix IV 器件中的 SEU 缓解
错误检测时序
11–8
表 11–4. 错误检测寄存器
(2/2)
寄存器
说明
用户更新寄存器
在 46 位寄存器内容被验证后的一个周期,该寄存器自动更新为错误信息寄存器的内容。
它包括一个时钟使能,必须被采样到用户移位寄存器之前被置位。这个要求确保用户更
新寄存器没有在用户移位寄存器读取内容的同时被写入错误信息寄存器的内容。
JTAG 移位寄存器
该寄存器可以被 JTAG 接口访问,使得 JTAG 更新寄存器的内容可以被 JTAG 指令
SHIFT_EDERROR_REG 取样和读取。
用户移位寄存器
该寄存器可以被内核逻辑访问,使得用户更新寄存器的内容可以被用户逻辑取样和读
取。
JTAG 故障注入寄存
器
该 21 位寄存器完全被 JTAG 指令 EDERROR_INJECT 控制。该寄存器持有您在比特流中想
要的错误注入信息。
故障注入寄存器
当更新 21 位寄存器时,JTAG 故障注入寄存器的内容被加载到该寄存器中。
错误检测时序
当您通过 Quartus II 软件使能 CRC 功能时,在进入用户模式,并且完成配置和初始化
之后,器件自动激活 CRC 进程。
如果在一个帧里检测到错误,那么在错误信息寄存器更新之后,在错误位搜索的最后,
CRC_ERROR 被驱动为高电平。 在该周期结束的时候,CRC_ERROR 管脚被拉低最少 32 个
时钟周期。如果下一个帧包含一个错误,那么在错误信息寄存器被新的值重写之后,
CRC_ERROR 被再次驱动为高电平。您可以开始撤销在每个 CRC_ERROR 管脚的上升沿上的
错误信息的加载。错误检测继续运行直到器件被重置。
通过用于设定最大频率的除数,错误检测电路关闭内部配置震荡器。根据内部配置振
荡器的最好的性能, 表 11–5 列出了最小和最大的错误检测频率。
表 11–5. 最小和最大的错误检测频率
器件类型
错误检测频率
最大错误检测频率
最小错误检测频率
有效除数 (n)
Stratix IV
100 MHz / 2n
50 MHz
390 kHz
1, 2, 3, 4, 5, 6, 7,
8
通过在 Quartus II 软件中指定一个分频因子,您可以设定一个较低的时钟频率 ( 请参
考 “ 软件支持 ” 第 11–10 页 )。该除数是 2 的指数,其中 n 是在 1 和 8 之间的数。
除数范围从 2 到 256。请参考公式 11–1。
公式 11–1.
100 MHz
错误检测频率 = -----------------------n
2
1
错误检测频率反应一个帧的错误检测进程的频率,因为 Stratix IV 器件中的 CRC 是在每
帧的基础上计算出来的。
您必须监控错误信息来避免丢失错误信息寄存器中的信息。任何时候发生错误,错误
信息寄存器都会更新。错误信息寄存器的每次更新的最小间隔时间取决于器件和错误
检测时钟频率。
Stratix IV 器件手册 卷 1
Altera公司 2011年2月
第 11 章:Stratix IV 器件中的 SEU 缓解
错误检测时序
11–9
表 11–6 列出了 Stratix IV 器件的错误信息寄存器的每次更新的所估计的最小间隔时
间。
表 11–6. 错误信息寄存器的最低更新间隔时间
器件
时序间隔 (μs)
EP4SGX70
13.8
EP4SGX110
13.8
EP4SGX180
19.8
EP4SGX230
19.8
EP4SGX290
21.8
EP4SGX360
21.8
EP4SGX530
26.8
EP4SE230
19.8
EP4SE360
21.8
EP4SE530
26.8
EP4SE820
33.8
EP4S40G2
19.8
EP4S40G5
26.8
EP4S100G2
19.8
EP4S100G3
26.8
EP4S100G4
26.8
EP4S100G5
26.8
表 11–6 注释 :
(1) 这些时序数据是初步数据。
依据于器件和错误检测时钟频率,错误检测电路检查第一个帧到最后一个帧的 CRC 计算
时间。
表 11–7 列出了在 Stratix IV 器件中,使用最小和最大时钟频率对每个 CRC 计算所
用的估计的时间。通过使用一个除数因子为 1 的最大错误检测频率,最小的 CRC 计算
时间被计算出来,通过使用一个除数因子为 8 的最小错误检测频率,最大的 CRC 计算
时间被计算出来。
表 11–7. CRC 计算时间
Altera 公司
2011 年 2 月
(1/2)
(1)
器件
最小时间 (ms)
最大时间 (s)
EP4SGX70
111
30.90
EP4SGX110
111
30.90
EP4SGX180
225
62.44
EP4SGX230
225
62.44
EP4SGX290
296
82.05
EP4SGX360
296
82.05
EP4SGX530
398
110.38
EP4SE230
225
62.44
EP4SE360
296
82.05
Stratix IV 器件手册 卷 1
第 11 章:Stratix IV 器件中的 SEU 缓解
错误检测时序
11–10
表 11–7. CRC 计算时间
(2/2)
(1)
器件
最小时间 (ms)
最大时间 (s)
EP4SE530
398
110.38
EP4SE820
577
160.00
EP4S40G2
225
62.44
EP4S40G5
398
110.38
EP4S100G2
225
62.44
EP4S100G3
398
110.38
EP4S100G4
398
110.38
EP4S100G5
398
110.38
表 11–7 注释 :
(1) 这些时序数据是初步数据。
软件支持
Quartus II 软件从版本 8.0 开始支持 Stratix IV 器件的错误检测 CRC 功能。使能该功
能产生了可选的两用 CRC_ERROR 管脚上的 CRC_ERROR 输出。
错误检测 CRC 功能由 Quartus II 软件的 Device and Pin Options 对话框控制。
要使用 CRC 使能错误检测功能 , 依据以下步骤:
1. 打开 Quartus II 软件,并且使用 Stratix IV 器件加载一个工程。
2. 在 Assignments 菜单中 , 点击 Settings。Settings 对话框出现。
3. 在 Category 列表中,选择 Device。 Device 页面出现。
4. 点击 Device and Pin Options。 Device and Pin Options 对话框出现 ( 请参考图
11–2)。
Stratix IV 器件手册 卷 1
Altera公司 2011年2月
第 11 章:Stratix IV 器件中的 SEU 缓解
从 CRC 错误中恢复
11–11
5. 在 Device and Pin Options 对话框中,点击 Error Detection CRC 标签。
6. 打开 Enable error detection CRC ( 图 11–2).
图 11–2. 使能 Quartus II 软件中的错误检测 CRC 功能
7. 在 Divide error check frequency by 下拉列表中,输入一个有效除数,如表
11–5 on page 11–10 中所示。
1
除数值为提供时钟给 CRC 电路的配置振荡器输出时钟进行分频。
8. 点击 OK。
从 CRC 错误中恢复
Stratix IV 器件位于的系统必须控制器件重新配置。在发现 CRC_ERROR 管脚上的错误
之后 , 系统可以安全的重新配置器件时,选通 nCONFIG 信号为低电平指示系统执行重
新配置。
当通过重新配置器件,使用正确的值写入数据位时,器件正确的运行。
软错误在 Altera 器件中屡见不鲜时 , 某些高可靠性的应用需要一个设计来应对这些错
误。
Altera 公司
2011 年 2 月
Stratix IV 器件手册 卷 1
第 11 章:Stratix IV 器件中的 SEU 缓解
从 CRC 错误中恢复
11–12
文档修订历史
表 11–8 列出了本章的修订历史。
表 11–8. 文档修订历史
日期
2011 年 2 月
2010 年 3 月
2009 年 11 月
2009 年 6 月
2009 年 4 月
2009 年 3 月
版本
3.2
3.1
3.0
2.3
2.2
2.1
修订内容
■
应用到新的模板。
■
少量的文本编辑。
■
更新了表 11–3 和表 11–6。
■
少量的文本编辑。
■
更新了表 11–3、表 11–5、表 11–6 和表 11–7。
■
更新了 “CRC_ERROR 管脚 ” 部分。
■
少量的文本编辑。
■
添加了引导段落来提高搜索能力。
■
删除了结论部分。
■
少量的文本编辑。
■
更新了表 11–6 和表 11–7。
■
更新了 “ 错误检测时序 ” 部分。
■
更新了表 11–6。
■
添加了表 11–7。
■
删除了 “ 关键错误检测 ”、“ 关键错误管脚 ” 和 “ 参考文件 ” 部分。
2008 年 11 月
2.0
少量文本编辑。
2008 年 5 月
1.0
首次发布
Stratix IV 器件手册 卷 1
Altera公司 2011年2月
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement