A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Přednáška 2 2011, kat. měření, ČVUT - FEL, Praha J. Fischer 1 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Náplň přednášky Log obvody CMOS – vlastnosti a určení statických a dynamických parametrů katalogové údaje obvodů CMOS a orientace v uváděných parametrech konfigurace V/V bran STM32F100 2 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL MOS tranzistor s indukovaným kanálem N Substrát , polovodič P, izolant SiO2, Gate - polykrystalická Si elektroda MOS Tranzistor M - Metal poly Si (dříve i Al), izolant O - Oxid, S- Silicon substrát křemík UG kladné, „přitahování“ elektronů, až počet elektronů přesáhne počet děr, Při UG > UT - prahové napětí, vznik inverzní vrstvy pod G indukovaný kanál n tranzistor NMOS elektrody G- gate, S - Source („zdroj nosičů!), D – Drain („odvaděč nosičů“), pomocí oblastí N+ , kontakt –substrát P+ poly - Si substrát UG =0 G UG > UT SiO2 P - Si G N+ - Si substrát N+ - Si P - Si inverzní oblast indukovaný kanál n 3 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Tranzistor NMOS s indukovaným kanálem - vlastnosti Napětí mezi elektrodami Gate a Source UGS > UT (prahové napětí - threshold) V log. obvodech - MOS tranzistor jako spínač IDS UT spínač „proti zemi“, UG - UGS = UG - 0 > UT, elementární N- MOS invertor UGS U GS = U G - U S > U T D - drain S -source UG N + - Si N + - Si + Ucc D US U2 substrát P - Si U1 S 4 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Tranzistor NMOS jako spínač ve vzorkovači G + Ucc S D U2 U1 D D G B- sub. S S Kanál n, elektrony, US nižší napětí oproti UD, symetrická konstrukce, záměna funkce S a D podle připojeného napětí NMOS jako spínač - vzorkovač UG - US > UT , pozor UG > US + UT ! Diody tvořené D a S proti substrátu- musí být v záv. směru- substrát zapojit na „ nejzápornější“ napětí vyskytující se v obvodu tranzistoru Spínání napětí (-2 V až +2 V), substrát -2V, napětí UG ( -2V vyp, + 5 V zap.) Pro přepínač, vzorkovač - použitelný pouze typ se samostatně vyvedeným substrátem, Pozor - substrátová dioda MOS tranzistorů 5 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Tranzistor NMOS jako spínač ve vzorkovači + Ucc G D D S U2 U1 Příklady: G S S D B- sub. BS170 BSS83 (substrát připojit na „ nejzápornější“ napětí v obvodu) 6 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Buzení tranzistoru NMOS Statický proud do G při U1 > 0 blízký nule, pouze svodové proudy ochrannými diodami v G (není zakreslena) Proces spínání – nabít kapacitu CGS změna napětí na CGD (problém při velkých proudech IDS!!!, záporná zpětná vazba, u1 roste, u2 klesá nutno budit proud IG= C (du2/dt) výstupem procesoru není možno budit přímo výkonové tranzistory MOS BS170 IDSmax = 0,5 A , UGS(th) min 0,8 V, max 3V , vstup kapacity typ. 20 pF + Ucc CGD D U1 U2 CGS S 7 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Tranzistor PMOS s indukovaným kanálem P jako spínač D - drain S -source UG P+ P + - Si + Ucc S - Si B- sub. S U1 US D N - Si D G U2 R substrát + Ucc 0 Kanál P, nosiče náboje díry, zdroj nosičů source S - na vyšší (kladné) napětí oproti D - drain, Symetrická konstrukce, záměna funkce S a D podle orientace připojeného napětí mezi elektrodami U1 = Ucc PMOS rozepnut - nevede , U1 = 0 PMOS sepnut - vede ! Diody tvořené D a S proti B -substrátu- musí být v záv. směruB - zapojit na „ nejkladnější“ napětí vyskytující se v obvodu tranzistoru PMOS s kanálem P 8 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Ochrana vstupů CMOS log obvody, průrazné napětí izolantu MOS tranzistorů - desítky V, působení statické elektřiny 10 -ky kV, vstupy bez ochrany - průraz poškození struktury UCC D1 ochrana vstupů, CMOS obvod - záporně polarizované PN přechody D1, D2 U1 D2 Ideové schéma ochrany - obecně důsledky 0 <Ui < Ucc ; vstupní napětí nesmí být záporné, ani větší, než napájecí U2 UCC příp. omezení velikosti vstup. proudu rezistorem Ui Rs 1 9 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Působení diod ve vstupu obvodu CMOS Zdroj signálu funguje (nechtěně) jako napáječ obvodu zatěžování zdroje signálu jednocestný usměrňovač s D a C UCC1 = 5V zdroj signálu In UCC2 < 5V iv C + Un D CMOS log. obv. CMOS log. obv. Pozor na připojení zdroje signálu na vstup procesoru bez napájení ( !!! cvičení, připojení vstupů obvodu 74HCxx, HCTxx napájení na výstupy STM32F103, použít ochranné rezistory) parazitní napájení obvodu ze zdroje signálu , (příklad , čítač CMOS, viz. výklad) demonstrace v úloze 10 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Demonstrace působení diod ve vstupu obvodu CMOS „Fantomové“ napájení – kombinace D a C jako jednocestný usměrňovač, špičkový detektor odpojený napáj. zdroj, i možná částečná funkce, napáj. ze zdroje signálu připoj. další obvody, napáj. zdroj – zátěž, příp. zkrat. důvod použití R2 UCC1 = 5V iv zdroj signálu (+ 3,3 V) STM32 PC8 CB1 R2 =470 u1 GND in1 C + UCC1 In UCC2 < 5V Un out1 GND u2 CMOS log. obv. CMOS log. obv. +5V CB2 HCT04 D UCC2 HC04 Iin GND In out2 !!!! u3 CL 0V 11 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Invertor CMOS CMOS - komplementární MOS logika využívající kombinaci NMOS a PMOS tranzistorů Sp invertor CMOS (není CMOS tranzistor !) + Ucc p kanál nosiče - díry Dp Dn n kanál, nosiče - el. Sn výstup invertoru vstup + Ucc UG P+ N+ (kontakt) GND P+ N+ N+ (N - kanál) P - kanál vana P - Si substrát P+ (kontakt) N - Si 12 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Invertor CMOS CMOS - komplementární MOS logika využívající kombinaci NMOS a PMOS tranzistorů + Ucc Sp D2 CMOS invertor ( není CMOS tranzistor !) D1 Dn Dn D3 Sn výstup invertoru vstup + Ucc UG P+ N+ (kontakt) GND P+ N+ (N - kanál) P - kanál substrát N+ D2 N - Si D3 vana P - Si P+ (kontakt) D1 13 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Invertor CMOS Důsledky V každém logickém obvodu CMOS je záporně polarizovaný PN přechod mezi svorkami Ucc – napájení a GND – zem. Při přepólování napájení – v propustném směru Pro uživení zařízení – použít zdroj s omezením proudu CMOS - komplementární MOS logika využívající kombinaci Tyto závěrně polarizované přechody PN- závěrný proud – problém klidového odběru – „Stand By“ režim procesorů pro bateriové napájení- při požadavku na etrémně malé klidové odběry- řádu uA. (Příklad- měřidla, rozpočítávací měřidlo topných nákladů - požadavek na funkci 10 let z jediné baterie, el. vodoměr,…) 14 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Náhradní schéma výstupu CMOS Sériově zapojené tranzistory PMOS a NMOS, Klidový stav Rp,nebo Rn se blíží nekonečnu – rozepnutý stav +UCC Druhý tranzistor – sepnutý RON CMOS invertor RP ( není CMOS tranzistor !) Náhradní schéma: Zdroj UCC do série RP_ON nebo GND ( 0 V) do série RN_ON u řady HCMOS a dalších , odpory 100 Ohmů a nižší ( 74LVCxxx RN_ON ~15 Ohmů, podle typu) Při změně stavu, malý okamžik vedou oba tranzistory proudový impuls mezi UCC a GND RN U2 GND RP_ON RN_ON +UCC U2 GND 15 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Logický obvod jako dvojbran- statické parametry 1 Ucc napájení ( UDD), Ucc zem- GND- (ground) Vstup, Ui, Ii vstupní napětí, proud Výstup UO, IO, výstupní napětí, proud Pozor na orientaci výstupního proudu. Ii Io Ui Uo Kladný výstupní proud IO - „vtéká“ do výstupu (proud z výstupu přes rezistor do GND - záporný) důležité kvůli orientaci v katalogových údajích (pozn. v aglosaské lit. napětí onačeno jako V -Voltage, tedy Vi, VO,,....) (u STM32 a dalších proc. označení VDD - napájení , VSS - zem) Pomůcka pro zapamatování označení - Ucc ( bipolární log. obvody, NPN tranzistory, kolektory na kladné napět) UCC U - colector, colector Podobně NMOS logika, Drain na kladné napětí tedy UDD (napětí U -Drain, Drain - UDD, jako UCC kladné napájení) U STM32F103,..logika společné elektrody Source ( USS - source, source) ekvivalent GND. 16 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Logický obvod jako dvojbran- statické parametry 2 Ucc Ii Charakteristické parametry obvodu Ui Io Uo UiH - vstup. napětí pro vysokou log. úroveň - High UiHmin - minimální vstupní napětí pro vysokou log. úroveň - High !!! (které obvod vyhodnotí jako úroveň High) UiL - vstup. napětí pro nízkou log. úroveň - Low , UiLmax - maximální vstupní napětí pro nízkou log. úroveň - Low !!! (které obvod vyhodnotí jako úroveň Low) UOH - napětí na výstupu obvodu generujícího vysokou úroveň - High UOL - napětí na výstupu obvodu generujícího nízkou úroveň - Low IiH - vstupní proud pro vysokou log. úroveň High připojenou na vstup IiL- vstupní proud pro nízkou log. úroveň Low připojenou na vstup IOH - výstupní proud při vysoké úrovni - H High IOL - výstupní proud při nízké úrovni - L Low 17 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Pouzdro log. obvodu, číslování vývodů indexová značka 14 1 UCC 7400 směr číslování vývodů Číslování vývodů na pouzdře logického obvodu proti směru hodinových ručiček Vývod č. 1 umístěn vlevo od indexové značky směr platí i u pouzder pro SMD (povrch. montáž) Přívody napájení UCC a GND u TTL, TTL - LS,..., CD4000, 74HC, 74HCT,.. GND 7 8 - vlevo dole GND, vpravo nahoře UCC, pouzdro 14 vývodů GND pin 7, Ucc pin 14 pouzdro 16 vývodů GND pin 8, Ucc pin 16 platí také u některých procesorů ( AT89C51,...) pouzdro DIL 40 vývodů GND pin 20, Ucc pin 40 neplatí však obecně, např. ATmega32,,,,,a další s vnitřním převodníkem A/D svorky UCC a GND uprostřed na stranách pouzdra, pro zkrácení vnitřních přívodů v nitřních přívodů v pouzdře a snížení jejich impedance 18 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Základní parametry měřeného obvodu 74HC04, aneb jak se orientovat v katalogu indexová značka pin č. 1 pin č. 7 pin č. 14 pin č. 8 19 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Kondenzátory používané na cvičeních Elektrolytický kondenzátor a tantalový kondenzátor – rozlišení polarity !!! přepólování vede k destrukci elektrolytický kondenzátor 22 uF tantalový kondenzátor 47 uF - ( minus) pól + ( plus) pól - pól označen na pouzdře též jako - - - - pól je označen (- - - -) keramický kondenzátor 100 nF - ( minus) pól + ( plus) pól s (-) pól je na plášti (+) pól je izolovaný svitkový kondenzátor 220 nF keramické a svitkové kondenzátory nerozlišují polaritu 20 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Diody Si Dioda – křemíková dioda (s přechodem PN), katoda je označena proužkem širším, než jsou ostatní proužky indexová značka - pruh anoda katoda Světlo emitující dioda – LED, napětí indexovou značkou ( na spodní straně pouzdra) je označena katoda u nové LED katoda má kratší vývod (kratší vodič) indexová značka anoda katoda 21 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Nepájivé ontaktní pole Pozor - kontrola propojení podélných napájecích sběrnic ( přerušení ve středu ?) 22 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Statické měření obvodů CMOS Diskuse výsledků měření statických parametrů UCC UCC T1 U1 T2 D5 D3 D1 CMOS obvod U2 U1 R D2 D4 +5V CB U2 D6 D7 R1 +5V R1 Ucc R2 Ui in GND out Uo 23 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL 74HCxx mezní parametry mezí parametry 24 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Vstupní charakteristika obvodu CMOS Ii Ii UCC Ui UCC Ui 25 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Vstupní charakteristiky obvodu sdya010.pdf Texas Instruments 26 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Vstupní charakteristiky obvodu sdya010.pdf Texas Instruments 27 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Vstupní charakteristiky obvodu sdya010.pdf Texas Instruments ? diody ve vstupu? 28 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Vstup v zakázané oblasti sdya010.pdf Texas Instruments nedefinovaný stav na vstupu – částečné otevření obou vstupních tranzistorů, příčný proud UCC T1 U1 T2 U2 výsledky měření?? závěry pro aplikace ?? 29 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Výstupní charakteristiky obvodu sdya010.pdf Texas Instruments vnitřní odpor výstupu RH, RL RP_ON RN_ON +UCC U2 GND výsledky měření ? 30 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Vstup 74HCxx . 31 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Doporučené podmínky Doporučené podmínky pro provoz 74HCxx 32 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Statické parametry obvodu 74HCxx Diskuse výsledků měření – porovnání s katalogovými údaji 33 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Dynamické parametry obvodu 74HC04 Diskuse výsledků měření, porovnání s katalogovými údaji co to je ttHL, ttLH, tp tpHL, tpLH, tp 34 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Určení parametru Cpd obvodu 74HC04 co to je CIN, CPD jak se projevují na proudovém odběru obvodu 35 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Katalogové zapojení pro měření dyn. parametrů . 36 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Měření dynamických parametrů log. obvodů CMOS Výklad k měření dynamických parametrů Detaily a úkoly – viz návod k úloze pro laboratorní úlohu (+ 3,3 V) STM32 PC8 CB1 R2 =470 u1 UCC1 HCT04 in1 GND I CC = C PD ⋅ f ⋅ U CC GND CB2 UCC2 HC04 out1 u2 in2 GND uR3 R3 + 5 V out2 u3 CL 0V I CCL = CL ⋅ f ⋅ U CC 37 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL V/V brány v STM32 Standardní vstupně výstupní brány (ne + 5 V tolerantní) Odhad chování pinu ( ne + 5V tolerantního) brány STM32f100x na základě podoby s chování vstupů 74HC04 poznatků z lab. úlohy Diskuse, možné důsledky nevhodného zapojení 38 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL STM32F100 IO brány standardní vstup RM0041 str. 102 39 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Konfigurace brány STM32F100x Po reset – jsou V/V brány neaktivní (i při zápisu dat do výstupního registru brány se na výstupu nic neprojeví) Nejdříve - aktivace hodinového signálu pro výstupní bránu (viz demo příklad na cvičení – použití brány PC) LDR R0, =RCC_APB2ENR ; Kopie adresy RCC_APB2ENR (APB2 peripheral clock enable register) do R0 LDR R1, [R0] ; Nacteni stavu registru RCC_APB2ENR do R1 LDR R2, =0x10 ; Konstanta pro zapnuti hodin pro branu C ORR R1, R1, R2 ; Maskovani STR R1, [R0] ; Ulozeni nove hodnoty Následně – nutnost konfigurace každého používaného pinu V/V brány zápisem do konfiguračního registru Zápis dat do výstupního registru brány se projeví na výstupu pouze u pinů konfigurovaných jako výstupy. (Poznámka: pokud výstupní nebo vstupní pin, či další perierie, nereagují na zápis dat, je třeba zkontrolovat, zda je přiveden hodinový signál a pin správně konfigurován!!!) 40 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Umístění registrů str. 36 RM0041 PA 0x4001 0800 PC 0x4001 1000 41 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Registry V/V bran . 42 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL konfigurace bitů 7 až 0 (dolní Byte) - low 43 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL konfigurace bitů 15 až 8 ( horní Byte) - high 44 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Konfigurace RM0041 str. 103 45 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Datový registr výstupní brány Tlačítko Vhodné 46 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Port bit set/ reset Nastavování jednotlivých bitů brány, zápis 1 do bitů 31 až 16 nastavuje přísl. bit do 1, zápis 1 do bitů 15 až 0 nastavuje přísl. bit do 0 zápis 0 – příslušný výstupní bit se neovlivní 47 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Reset výstupního pinu brány Zápis 1 do bitů 15 až 0 nastavuje přísl. bit do 0 (RESET), zápis 0 do registru neaktivní – neovlivní stav výstupu Vhodné 48 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Vstupní brána Pro čtení tlačítka na PA0 Vhodné 49 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Určení adresy registru Potřeba znát základní adresu periferie (brány) –z Tab. 1 na str. 36 offset pro příslušný registr z Tab. 48 (str. 129) zákl. adr. pro GPIOC 0x4001 1000 zákl. adr. pro GPIOA 0x4001 0800 kontrol. reg. pro GPIOx_CRL pro bity 7 až 0 má offset 0x00 kontrol. reg. pro GPIPx_CRH pro bity 15 až 8 má offset 0x04 vstup. dat. reg. GPIOx_IDR offset 0x08 výst. dat. reg GPIOx_ODR offset 0x0C kontr. reg bit set/ reset GPIOx_BSR offset 0x10 kontr. reg. bit reset GPIOx_BRR offset 0x14 0x40011000 GPIOC + offset 0x04 = 0x40011004 0x40011004 GPIOC_CRH (konfigurace PC15 až PC8) výstupní registr brány PC + offset pro GPIOx_ODR 0x40011000 GPIOC + offset 0x0C = 0x4001100C 0x4001100C GPIOC_ODR výstupní registr pro PC 0x400110808 GPIOA_IDR registr vstupní brány PA 50 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Používané adresy 0x4001 1004 GPIOC_CRH konfigurace PC15 až PC8 0x4001 100C GPIOC_ODR výstupní registr pro PC 0x400110808 GPIOA_IDR registr vstupní brány PA 51 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL Tlačítko na STM32VL Discovery Tlačítko – v klidu L, Pull down rezistor stisk – čte se 1 , viz manuál UM0919 52 A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL STM32F100 Nested Nestedvect vectIT ITCtrl Ctrl 11xxSystick SystickTimer Timer 11xxDMA DMA 77Channels Channels ARMLite LiteHi-Speed Hi-SpeedBus Bus ARM Matrix / Arbiter (max 24MHz) Matrix / Arbiter (max 24MHz) JTAG/SW JTAG/SWDebug Debug FlashI/F I/F Flash Cortex-M3 Cortex-M3 CPU CPU 24 24 MHz MHz 16-128kB 16-128kB Flash FlashMemory Memory 4kB-8kB 4kB-8kBSRAM SRAM 20B 20BBackup BackupRegs Regs Clock ClockControl Control Bridge Bridge Up Upto to80 80I/Os I/Os 1x 1xSPI SPI 1x 1xUSART/LIN USART/LIN Smartcard/IrDa Smartcard/IrDa Modem-Ctrl Modem-Ctrl (max 24MHz) Synchronized SynchronizedAC ACTimer Timer Up Upto to16 16Ext. Ext.ITs ITs Int. Int.RC RCoscillators oscillators 40KHz 40KHz++8MHz 8MHz PLL PLL RTC RTC//AWU AWU 2x 2xWatchdog Watchdog Bridge Bridge 1x6x 1x6x16-bit 16-bitPWM PWM Power PowerSupply Supply Reg Reg1.8V 1.8V POR/PDR/PVD POR/PDR/PVD XTAL XTALoscillators oscillators 32KHz 32KHz++3~25MHz 3~25MHz CRC CRC ARM Peripheral Bus - ARM Peripheral Bus (max 24MHz) (independent (independent&&window) window) 33xx16-bit 16-bitTimer Timer 1x16-bit 1x16-bittimer timerwith with22 IC/OC/PWM IC/OC/PWM HDMI HDMICEC CEC 2x16-bit 2x16-bittimer timereach each with 1 IC/OC/PWM with 1 IC/OC/PWM 2x 2xSPI SPI 22xx12bit 12bitDAC DAC 1x 1x12-bit 12-bitADC ADC 16 channels 16 channels// 850ksps 850ksps Temp TempSensor Sensor 2x 2xUSART/LIN USART/LIN Smartcard Smartcard//IrDa IrDa Modem ModemControl Control 2x 2xI2C I2C 53
* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project
advertisement
© 2021