datasheet for VL466S2853
Product Specification
1GB 128MX64 SDRAM PC100/PC133 SODIMM
General Information
Rev: 1.1
VL466S2853-GA/GH/GL
1GB 128Mx64 SDRAM PC100/PC133 SODIMM
Description:
The VL466S2853 is a 128M x 64 Synchronous Dynamic RAM high density memory module.This memory
module consists of thirty-two CMOS 32Mx8 bits with 4 banks Synchronous DRAMs inTSOP-II package and a
2K EEPROM in 8-pin TSSOP package. This module is a 144-pin stacked PCB small-outline dual in-line
memory module and is intended for mounting into a connector socket. Decoupling capacitors are mounted on
the printed circuit board for each SDRAM.
Features:
•
•
•
•
•
•
•
•
•
•
•
Pin Name
Function
A0-A12
Address inputs
B A 0, B A 1
Bank Select Address
DQ0-DQ63
Data Input/Output
C LK 0
Clock Input
C KE0 ~ C KE3
Clock Enable Input
C S 0# ~ C S 3#
Chip Select Input
RAS#
Row Address Strobe
C AS#
Column Address Input
WE#
Write Enable
DM0-DM7
Data Mask
VD D
Power Supply
VSS
Ground
*VREF
Power Supply for Reference
SD A
Serial Data Input/Output
SC L
SPD Clock Input
DRAM DIE (Option)
NC
No Connect
DRAM MANUFACTURER
S -SAMSUNG
* These pins are not used in this module.
Unbuffered 8 byte SDRAM 144pin SODIMM
High Speed - 100MHz/133MHz CL2/CL3
Burst Mode Operation
Auto & Self refresh Capability (4096 Cycles/64ms)
LVTTL compatible inputs and outputs
Single 3.3V ±0.3 V power supply
13/10/2 Addressing (Row/Column/Bank)
MRS cycle with address key programs
EPROM Serial Presence Detect
Gold (Au) contacts
Stacked PCB 1.150”
Order Information:
VL466S2853-GA S X
MODULE SPEED
GA: PC133 @ CL3
GH: PC100 @ CL2
GL: PC100 @ CL3
VL: Lead-free/RoHS
Virtium Technology, Inc. 30052 Tomas, Rancho Santa Margarita, CA 92688
Tel: 949-888-2444 Fax: 949-888-2445
Page 1 of 8
Product Specification
1GB 128MX64 SDRAM PC100/PC133 SODIMM
Rev: 1.1
Pin Configuration
Pin
Number
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
51
53
55
57
59
61
63
65
67
69
71
Front
Side
VSS
DQ0
DQ1
DQ2
DQ3
VDD
DQ4
DQ5
DQ6
DQ7
VSS
DQM0
DQM1
VDD
A0
A1
A2
VSS
DQ8
DQ9
DQ10
DQ11
VDD
DQ12
DQ13
DQ14
DQ15
VSS
NC
NC
CLK0
VDD
RAS#
WE #
CS0 #
CS1 #
Pin
Number
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
Back
Side
VSS
DQ32
DQ33
DQ34
DQ35
VDD
DQ36
DQ37
DQ38
DQ39
VSS
DQM4
DQM5
VDD
A3
A4
A5
VSS
DQ40
DQ41
DQ42
DQ43
VDD
DQ44
DQ45
52
DQ46
54
56
58
60
62
64
66
68
70
72
DQ47
VSS
NC
NC
CKE0
VDD
CAS#
CKE1
A12
NC
Pin
Number
73
75
77
79
81
83
85
87
89
91
93
95`
97
99
101
103
105
107
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
Front
Side
DU
VSS
CS2#
CS3#
VDD
DQ16
DQ17
DQ18
DQ19
VSS
DQ20
DQ21
DQ22
DQ23
VDD
A6
A8
VSS
A9
A10/AP
VDD
DQM2
DQM3
VSS
DQ24
DQ25
DQ26
DQ27
VDD
DQ28
DQ29
DQ30
DQ31
VSS
SDA
VDD
Pin
Number
74
76
78
80
82
84
86
88
90
92
94
96
98
100
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
* These pins are not used in this module.
Virtium Technology, Inc. 30052 Tomas, Rancho Santa Margarita, CA 92688
Tel: 949-888-2444 Fax: 949-888-2445
Page 2 of 8
Back
Side
*CLK1
VSS
CKE2
CKE3
VDD
DQ48
DQ49
DQ50
DQ51
VSS
DQ52
DQ53
DQ54
DQ55
VDD
A7
BA0
VSS
BA1
A11
VDD
DQM6
DQM7
VSS
DQ56
DQ57
DQ58
DQ59
VDD
DQ60
DQ61
DQ62
DQ63
VSS
SCL
VDD
Product Specification
1GB 128MX64 SDRAM PC100/PC133 SODIMM
Functional Block Diagram
R4
R5
NOTE:
R1,R2,R3 = 0 Ohm: Enables all 4 CKE
R4,R5 = 0 Ohm: Enables only CKE0 & CKE1
CKE3
R3
CKE2
R2
CKE1
R1
CKE0
CS3
CS2
CS1
CS0
DQM0
DQM0
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
U1
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
U2
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
U3
U4
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM4
DQM4
DQM
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
U5
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
U6
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM6
DQM6
DQM
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
U7
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
U8
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
U27
U20
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
U28
DQM
CKE CS
U21
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
U29
DQM
CKE CS
U22
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
U30
DQM
CKE CS
U23
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
U31
DQM7
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
U16
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM
CKE CS
DQM7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQM6
DQM
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQM CKE CS
CKE CS
U26
DQM5
DQM
U15
DQM7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
U19
DQM6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQM7
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM CKE CS
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
U14
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM
CKE CS
DQM5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQM4
DQM CKE CS
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM
U13
DQM5
DQM5
U18
DQM4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
U25
DQM3
DQM
DQM CKE CS
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
U12
DQM
CKE CS
DQM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM2
DQM
DQM CKE CS
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
U11
DQM3
DQM
U17
DQM2
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQM CKE CS
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM1
DQM
U10
DQM2
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CKE CS
DQM1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM CKE CS
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM
U9
DQM1
DQM1
DQM
DQM0
DQM0
DQM CKE CS
CKE CS
DQM
CKE CS
U24
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
CKE CS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
U32
10 Ohm
A0 ~ A12, BA0 ~ 1
SDRAM U1 ~ U32
RAS
SDRAM U1 ~ U32
CAS
SDRAM U1 ~ U32
WE
SDRAM U1 ~ U32
CLK0
10 Ohm
DQn
CLK
12 pF
Every DQ pin of SDRAM
FIBIN
Two 0.1uF 0603 Capacitors
per each SDRAM
To all SDRAMs
IY0
IY1
IY2
IY3
IY4
IY5
IY6
IY7
FBOUT
CDCF
2510
SDRAM U1,U2,U9,U10
SDRAM U3,U4,U11,U12
SDRAM U5,U6,U13,U14
SDRAM U7,U8,U15,U16
SDRAM U17,U18,U25,U26
SDRAM U19,U20,U27,U28
SDRAM U21,U22,U29,U30
SDRAM U23,U24,U31,U32
SERIAL PD
SCL
SDA
WP
SA0
SA1
SA2
47 KOhm
The actual cap values will depend
upon the PLL chosen
Virtium Technology, Inc. 30052 Tomas, Rancho Santa Margarita, CA 92688
Tel: 949-888-2444 Fax: 949-888-2445
Page 3 of 8
Rev: 1.1
Product Specification
1GB 128MX64 SDRAM PC100/PC133 SODIMM
Rev: 1.1
Absolute Maximum Ratings
Parameter
Symbol
Value
Unit
Voltage on any pin relative to Vss
V I N, VOUT
-1.0 ~ 4.6
V
Voltage on V D D supply relative to Vss
VDD , V DDQ
-1.0 ~ 4.6
V
TSTG
-55 ~ +150
°C
Power dissipation
PD
32
W
Short circuit current
IOS
50
mA
Storage temperature
Note : Permanent device damage may occur if "ABSOLUTE MAXIMUM RATINGS" are exceeded.
Functional operation should be restricted to recommended operating condition.
Exposure to higher than recommended voltage for extended periods of time could affect device reliability.
Recommended DC Operating Conditions
Parameter
(TA= 0°C to +70°C)
Symbol
Min
Typ
Max
Unit
Supply voltage
VDD
3.0
3.3
3.6
V
Input high voltage
VIH
2.0
3.0
VDDQ+0.3
V
1
Input low voltage
VIL
-0.3
0
0.8
V
2
Output high voltage
VOH
2.4
-
-
V
IOH = -2mA
Output low voltage
VOL
-
-
0.4
V
IOL = 2mA
IIL
-10
-
10
uA
3
Input leakage current (Inputs)
Note
Notes : 1. VIH (max) = 5.6V AC.The overshoot voltage duration is ≤ 3ns.
2. VIL (min) = -2.0V AC. The undershoot voltage duration is ≤ 3ns.
3. Any input 0V ≤ VIN ≤ VDDQ.
Input leakage currents include Hi-Z output leakage for all bi-directional buffers with Tri-State outputs.
Capacitance
Pin
(TA=25, f=1MHz, VDD=3.3V)
Symbol
Min
Max
Unit
CADD
45
85
pF
RAS# , CAS# , WE#
CIN
45
85
pF
CKE (CKE0 ~ CKE3)
CCKE
25
45
pF
Clock (CLK0)
CCLK
15
21
pF
Address (A0 ~ A12, BA0 ~ BA1)
CC S
15
25
pF
DQM (DQM0 ~ DQM7)
CDQM
10
15
pF
DQ (DQ0 ~ DQ63)
COUT
13
18
pF
CS (CS0# ~ CS3#)
Virtium Technology, Inc. 30052 Tomas, Rancho Santa Margarita, CA 92688
Tel: 949-888-2444 Fax: 949-888-2445
Page 4 of 8
Product Specification
1GB 128MX64 SDRAM PC100/PC133 SODIMM
DC Characteristics
Rev: 1.1
(Recommended operating condition unless otherwise noted, TA = 0 to 70°C)
Value
Parameter
Operating current
(One bank active)
Precharge standby current in
power-down mode
Symbol
ICC1
ICC2P
ICC2PS
ICC2N
Precharge standby current in
non power-down mode
ICC2NS
Active standby current in
power-down mode
Active standby current in
non power-down mode
(One bank active)
ICC3P
ICC3PS
ICC3N
ICC3NS
Test Condition
Burst length = 1
tRC ≥ tRC(min)
IO = 0 mA
-GA
-GH
-GL
960
960
960
Unit
Note
mA
1
CKE ≤ VIL(max), tCC = 10ns
32
CKE & CLK ≤ VIL(max), tCC = ∞
32
CKE ≥ VIH(min), CS ≥ VIH(min), tCC = 10ns
Input signals are changed one time during 20ns
320
CKE ≥ VIH(min), CLK ≤ VIL(max), tCC = ∞
Input signals are stable
160
CKE ≤ VIL(max), tCC = 10ns
80
CKE & CLK ≤ VIL(max), tCC = ∞
80
CKE ≥ VIH(min), CS ≥ VIH(min), tCC = 10ns
Input signals are changed one time during 20ns
480
mA
CKE ≥ VIH(min), CLK ≤ VIL(max), tCC = ∞
Input signals are stable
400
mA
mA
mA
mA
Operating current
(Burst mode)
ICC4
IO = 0 mA
Page burst
4Banks activated
tCCD = 2CLKs
1120
1040
1040
mA
1
Refresh current
ICC5
tRC ≥ tRC(min)
1840
1760
1760
mA
2
Self refresh current
ICC6
CKE ≤ 0.2V
32
Notes : 1. Measured with outputs open.
2. Refresh period is 64ms.
Virtium Technology, Inc. 30052 Tomas, Rancho Santa Margarita, CA 92688
Tel: 949-888-2444 Fax: 949-888-2445
Page 5 of 8
mA
Product Specification
1GB 128MX64 SDRAM PC100/PC133 SODIMM
Rev: 1.1
AC Operating Test Conditions (Vdd=3.3v, 0 - 70 C)
0
Parameter
Value
AC input levels (Vih/Vil)
Input timing measurement reference level
Input rise and fall time
Output timing measurement reference level
Output load condition
Unit
2.4/0.4
V
1.4
V
tr/tf = 1/1
ns
1.4
V
See Fig. 2
3.3V
Vtt = 1.4V
1200Ω
50Ω
VOH (DC) = 2.4V, IOH = -2mA
VOL (DC) = 0.4V, IOL = 2mA
Output
Output
Z0 = 50Ω
50pF
870Ω
50pF
(Fig. 1) DC output load circuit
(Fig. 2) AC output load circuit
Operating AC Parameter
Parameter
Version
Symbol
Unit
Note
20
ns
1
ns
1
-GA
-GH
-GL
Row active to row active delay
tRRD(min)
15
20
RAS# to CAS# delay
tRCD(min)
20
20
20
20
20
ns
1
50
50
ns
1
Row precharge time
Row active time
tRP(min)
20
tRAS(min)
45
tRAS(max)
Row cycle time
tRC(min)
Last data in to row precharge
tRDL(min)
Last data in to Active delay
tDAL(min)
Last data in to new col. address delay
t CDL(min)
100
65
70
2
2 CLK + 20 ns
1
us
70
ns
1
CLK
2
CLK
2
Last data in to burst stop
tBDL(min)
1
CLK
2
Col. address to col. address delay
t CCD(min)
1
CLK
3
ea
4
Number of valid output data
CAS latency=3
2
CAS latency=2
1
Notes : 1. The minimum number of clock cycles is determined by dividing the minimum time required with clock cycle time
and then rounding off to the next higher integer.
2. Minimum delay is required to complete write.
3. All parts allow every cycle column address change.
4. In case of row precharge interrupt, auto precharge and read burst stop.
Virtium Technology, Inc. 30052 Tomas, Rancho Santa Margarita, CA 92688
Tel: 949-888-2444 Fax: 949-888-2445
Page 6 of 8
Product Specification
1GB 128MX64 SDRAM PC100/PC133 SODIMM
Rev: 1.1
Operating AC Parameters
GA
Parameter
Symbol
Min
C AS latency = 3
C LK cycle ti me
C AS latency = 2
1000
ns
1
ns
1,2
ns
2
-
C AS latency = 3
5.4
tSAC
C AS latency = 2
6
C AS latency = 3
Output data hold ti me
N ote
7.5
tCC
C LK to vali d output delay
U nit
Max
3
tOH
C AS latency = 2
-
C LK hi gh pulse wi dth
tCH
2.5
ns
3
C LK low pulse wi dth
tCL
2.5
ns
3
Input setup ti me
tSS
1.5
ns
3
Input hold ti me
tSH
0.8
ns
3
C LK to output i n Low-Z
tSLZ
1
ns
2
5.4
C AS latency = 3
C LK to output i n Hi -z
ns
tSHZ
C AS latency = 2
6
Notes: 1. Parameters depend on programmed C AS latency.
2. If clock ri si ng ti me i s longer than 1ns, (tr/2-0.5)ns should be added to the parameter.
3. Assumed i nput ri se and fall ti me (tr & tf) = 1ns.
i f tr & tf i s longer than 1ns, transi ent ti mecompensati on should be consi dered,
i .e. ,[(tr + tf)/2-1]ns should be added to the parameter.
Virtium Technology, Inc. 30052 Tomas, Rancho Santa Margarita, CA 92688
Tel: 949-888-2444 Fax: 949-888-2445
Page 7 of 8
Product Specification
1GB 128MX64 SDRAM PC100/PC133 SODIMM
Rev: 1.1
Package Dimensions
Units : Inches (Millimeters)
2.66
(67.60)
2.50
(63.60)
1.29
(32.80)
0.18
(4.60)
0.083
(2.10)
0.10
(2.50)
2- 0.07
(1.80)
0.280 Max
(7.112 Max)
0.157 Min
0.91
(23.20)
Y
Z
(4.00 Min)
0.13
(3.30)
1.150
(29.21)
0.79
(20.00)
0.24
(6.0)
0.16 ± 0.039
(4.00 ± 0.10)
2-R 0.078 Min
(2.00 Min)
0.15
(3.70)
0.10 Min
(2.55 Min)
0.040 ± 0.0039
(1.016 ± 0.10)
0.024 ± 0.001
(0.60 ± 0.05)
0.16 ± 0.0039
(4.00 ± 0.10)
0.06 ± 0.0039
(1.50 ± 0.1)
Detail Z
0.01 Max
(0.25 Max)
0.03 TYP
(0.80 TYP)
Detail Y
Tolerances : ±.005(.13) unless otherwise specified
Virtium Technology, Inc. 30052 Tomas, Rancho Santa Margarita, CA 92688
Tel: 949-888-2444 Fax: 949-888-2445
Page 8 of 8
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement