MS-1779:九项常被忽略的ADC技术规格

MS-1779:九项常被忽略的ADC技术规格
技术文章
MS-1779
九项常被忽略的ADC技术规格
作者:Brad Brannon,ADI公司系统应用工程师
电源抑制
电源抑制(PSR)测量电源纹波如何与ADC输入耦合以显现
在其数字输出上。如果PSR有限,电源线上的噪声将仅受
到低于输入电平30 dB至50 dB的抑制。
内容提要
模数转换器(ADC)有很多规格;某些规格对于某个特定应
用而言要比对于其他应用更重要。理解这些规格并控制影
响ADC的外部器件将实现更佳的性能。
一般而言,电源上的无用信号与转换器的输入范围相关。
例如,如果电源上的噪声是20 mV均方根而转换器输入范围
是0.7 V均方根,则输入上的噪声是–31 dBFS。如果转换器有
30 dB PSR,则相干噪声会在输出中显现为一条–61 dBFS谱
有
线。在确定电源将需要多少滤波和去耦时,PSR尤其有
规格都以无法预料的方式影响着性能。
共模抑制
选择转换器时,工程师通常只关注分辨率、信噪比(SNR)或
共模抑制(CMR)测量存在共模信号时引起的差模信号。许
者谐波。这些虽然很重要,但其他技术规格同样举足轻重。
多ADC采用差分输入来实现对共模信号的高抗扰度,因为
如此之多的模数转换器(ADC)可供选择,我们
总是很难弄清哪种ADC才最适合既定应用。数
据手册往往会使问题变得更加复杂,许多技术
用。PSR在医疗应用或工业应用等高噪声环境中,以及需
要使用DC-DC转换器的高能效应用中非常重要。
差分输入结构本身抑制偶数阶失真积。
分辨率
分辨率可能是最易被误解的技术规格,它表示输出位数,
但不提供有用的性能数据。部分数据手册会列出有效位数
(ENOB),它使用实际SNR测量来计算转换器的有效性。一
与PSR一样,电源纹波、接地层上产生的高功率信号、混
频器和RF滤波器的RF泄漏以及能够产生高电场和磁场的应
用会引起共模信号。虽然许多转换器不规定CMR,但他们
种更加有用的转换器性能指标是以dBm/Hz或nV/√Hz规定
通常具有50 dB至80 dB的CMR。
的噪声频谱密度(NSD)。NSD可以通过已知采样速率、输
时钟压摆率
入范围、SNR和输入阻抗计算得出(dBm/Hz)。已知这些参
时钟压摆率是实现额定性能所需的最小压摆率。多数转换
数,便可选择一款转换器来匹配前端电路的模拟性能。这
器在时钟缓冲器上有足够的增益,以确保采样时刻界定明
种选择ADC的方法比仅仅列出分辨率更有效。
确,但如果压摆率过低而使采样时刻很不确定,将产生过
许多用户还会考虑杂散和谐波性能。这些都与分辨率无
量噪声。如果规定最小输入压摆率,用户应满足该要求,
关,但转换器设计人员一般要调整他们的设计,使谐波与
以确保额定噪声性能。
分辨率相一致。
孔径抖动
孔径抖动是ADC的内部时钟不确定性。ADC的噪声性能受
内部和外部时钟抖动限制。
October 2010 | Page 1 of 3
www.analog.com
©2010 Analog Devices, Inc. All rights reserved.
MS-1779
在典型的数据手册中,孔径抖动仅限转换器。外部孔径抖
时,使内部基准电压源稳定以及使内部时钟功能恢复需要
动以均方根方式与内部孔径抖动相加。对于低频应用,抖
有限时间量。期间产生的转换数据将不满足技术规格。
动可能并不重要,但随着模拟频率的增加,由抖动引起的
噪声问题变得越来越明显。如果不使用充足的时钟,性能
将比预期要差。
输出负载
同所有数字输出器件一样,ADC,尤其是CMOS输出器
件,规定输出驱动能力。出于可靠性的原因,知道输出驱
除由于时钟抖动而增加的噪声以外,时钟信号中与时钟不
动能力比较重要,但最佳性能一般会发生在未达到完全驱
存在谐波关系的谱线也将显现为数字化输出的失真。因
动能力时。
此,时钟信号应具有尽可能高的频谱纯度。欲了解有关孔
径抖动效应的更多详细信息,请参考ADI应用笔记AN-501
和AN-756。
在高性能应用中,重要的是,将输出负载降至最低并提供
适当的去耦和优化布局,以尽可能降低电源上的压降。为
了避免此类问题发生,许多转换器都提供LVDS输出。
孔径延迟
LVDS具有对称性,因此可以降低开关电流并提高总体性
孔径延迟是采样信号的应用与实际进行输入信号采样的时
能。如果可以,应该使用LVDS输出以确保最佳性能。
刻之间的时间延迟。此时间通常为纳秒或更小,可能为
正、为负或甚至为零。除非知道精确的采样时刻非常重
要,否则孔径延迟并不重要。
单调性
非单调性转换器是一种数字代码的斜率符号表现出局部变
化的器件。因此,对于一个持续增加的模拟输入而言,数
转换时间和转换延迟
字输出表现出一个局部变化,其斜率从正变为负,再变回
转换时间和转换延迟是两个密切相关的技术规格。转换时
正。对于交流性能很重要的应用,非单调性表现一般不会
间一般适用于逐次逼近型转换器(SAR),这类转换器使用
有问题。但是,对于ADC是闭合环路一部分的应用,这种
高时钟速率处理输入信号,输入信号出现在输出上的时间
表现通常会导致环路不稳定和较差的性能。对于这类应
明显晚于转换命令,但早于下一个转换命令。转换命令与
用,应当仔细选择转换器,确保转换器满足单调性性能。
转换完成之间的时间称为转换时间。
未规定标准
转换延迟通常适用于流水线式转换器。作为测量用于产生
一个至关重要的未规定项目是PCB布局。虽然可规定内容
数字输出的流水线(内部数字级)数目的技术规格,转换延
的不多,但该项目会显著影响转换器的性能。例如,如果
迟通常用流水线延迟来规定。通过将此数目乘以应用中使
应用未能采用充足的去耦电容,就会存在过量的电源噪
用的采样周期,可计算实际转换时间。
声。由于PSR有限,电源上的噪声会耦合到模拟输入中并
唤醒时间
破坏数字输出频谱,如图1所示。
为了降低功耗敏感型应用的功耗,器件通常在相对不用期
间关断。这样做确实可以节省大量功耗,但器件重新启动
www.analog.com
©2010 Analog Devices, Inc. All rights reserved.
October 2010 | Page 2 of 3
MS-1779
图1. 电容与性能(左)和有限电容性能(右)
资源
应用笔记AN-501:孔径不确定度和ADC系统性能,ADI
公司。
应用笔记AN-756:采样系统以及时钟相位噪声和抖动的影
响,ADI公司。
One Technology Way • P.O. Box 9106 • Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 • Fax: 781.461.3113 • www.analog.com
Trademarks and registered trademarks are the property of their
respective owners.
T09508Bsc-0-10/10(0)
October 2010 | Page 3 of 3
www.analog.com
©2010 Analog Devices, Inc. All rights reserved.
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement