集成 低噪声、低功耗 PGA 24

集成 低噪声、低功耗 PGA 24
集成PGA和基准电压源的8通道、
低噪声、低功耗24位Σ-Δ型ADC
AD7124-8
产品特性
多个滤波器选项
内部温度传感器
自校准和系统校准
传感器开路检测
自动通道序列器
各通道独立配置
电源:2.7 V至3.6 V和±1.8 V
独立接口电源
关断模式电流:5 µA(最大值)
温度范围:−40°C至+105°C
32引脚LFCSP
3线或4线串行接口
SPI、QSPI™、MICROWIRE™和DSP兼容
SCLK引脚内的施密特触发
ESD:4 kV
3种功耗模式
均方根(RMS)噪声
低功耗:24 nV rms (1.17 SPS),增益=128(典型值255 µA)
中功率:20 nV rms (2.34 SPS),增益=128(典型值355 µA)
全功率:23 nV rms (9.4 SPS),增益=128(典型值930 µA)
在所有功率模式下,无噪声分辨率高达22位(增益=1)
输出数据速率
全功率:9.38 SPS至19,200 SPS
中功率:2.34 SPS至4800 SPS
低功耗:1.17 SPS至2400 SPS
轨到轨模拟输入(增益大于1)
50 Hz/60 Hz同时抑制(25 SPS,单周期建立)
诊断功能(有助于安全完整性等级(SIL)认证)
交叉点多路复用模拟输入
8个差分/15个伪差分输入
可编程增益(1至128)
带隙基准电压源,漂移最大值为15 ppm/°C (65 µA)
可编程匹配激励电流
内部时钟振荡器
片内偏置电压发生器
低端功率开关
通用输出
应用
温度测量
压力测量
工业过程控制
仪器仪表
智能发射器
功能框图
1.9V
LDO
REGCAPA
REFOUT
VBIAS
BANDGAP
REF
AVDD
AVSS
CROSSPOINT
MUX
AIN0/IOUT/VBIAS
AIN1/IOUT/VBIAS
AIN2/IOUT/VBIAS/P1
AIN3/IOUT/VBIAS/P2
AIN4/IOUT/VBIAS/P3
AIN5/IOUT/VBIAS/P4
AIN6/IOUT/VBIAS
AIN7/IOUT/VBIAS
AIN8/IOUT/VBIAS
AIN9/IOUT/VBIAS
AIN10/IOUT/VBIAS
AIN11/IOUT/VBIAS
AIN12/IOUT/VBIAS
AIN13/IOUT/VBIAS
AIN14/IOUT/VBIAS/REFIN2(+)
AIN15/IOUT/VBIAS/REFIN2(–)
REFIN2(+)
REFIN2(–)
AVSS
AVDD
1.8V
LDO
REFERENCE
BUFFERS
BUF
BURNOUT
DETECT
IOVDD REGCAPD
REFIN1(+) REFIN1(–)
PGA1
24-BIT
Σ-ΔADC
PGA2
BUF
VARIABLE
DIGITAL
FILTER
SERIAL
INTERFACE
AND
CONTROL
LOGIC
X-MUX
GPOs
TEMPERATURE
SENSOR
PSW
POWER
SWITCH
SCLK
CS
ANALOG
BUFFERS
AVSS
DIAGNOSTICS
DOUT/RDY
DIN
CHANNEL
SEQUENCER
SYNC
DIAGNOSTICS
AVDD
COMMUNICATIONS
POWER SUPPLY
SIGNAL CHAIN
DIGITAL
EXCITATION
CURRENTS
INTERNAL
CLOCK
CLK
AD7124-8
AVSS
AVSS
DGND
13048-001
AVDD
图1.
Rev. B
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
©2015 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性,请参考ADI提供
的最新英文版数据手册。
AD7124-8
目录
产品特性 ..........................................................................................1
跨度和失调限值..................................................................... 52
应用...................................................................................................1
系统同步.................................................................................. 52
功能框图 ..........................................................................................1
数字滤波器................................................................................... 53
修订历史 ..........................................................................................3
Sinc4滤波器 ............................................................................. 53
概述...................................................................................................4
Sinc3滤波器 ............................................................................. 55
技术规格 ..........................................................................................5
快速建立模式(Sinc4 + Sinc1滤波器)................................... 57
时序特性.................................................................................. 10
快速建立模式(Sinc3 + Sinc1滤波器)................................... 59
绝对最大额定值.......................................................................... 13
后置滤波器 ............................................................................. 61
热阻 .......................................................................................... 13
滤波器选项小结 .................................................................... 64
ESD警告................................................................................... 13
诊断................................................................................................ 65
引脚配置和功能描述 ................................................................. 14
信号链检查 ............................................................................. 65
术语................................................................................................ 17
基准电压检测 ......................................................................... 65
典型性能参数 ............................................................................. 18
校准、转换和饱和错误 ....................................................... 65
均方根噪声与分辨率 ................................................................. 27
过压/欠压检测 ....................................................................... 65
全功率模式 ............................................................................. 27
电源监控器 ............................................................................. 66
中功率模式 ............................................................................. 30
LDO监控.................................................................................. 66
低功耗模式 ............................................................................. 33
MCLK计数器 .......................................................................... 66
开始使用 ....................................................................................... 36
SPI SCLK计数器..................................................................... 66
概述 .......................................................................................... 36
SPI读/写错误 .......................................................................... 67
电源 .......................................................................................... 37
SPI_IGNORE错误 .................................................................. 67
数字通信.................................................................................. 37
校验和保护 ............................................................................. 67
配置概述.................................................................................. 39
存储器映射校验和保护 ...................................................... 67
ADC电路信息.............................................................................. 44
开路测试电流 ......................................................................... 69
模拟输入通道 ......................................................................... 44
温度传感器 ............................................................................. 69
可编程增益阵列(PGA)......................................................... 45
接地和布局布线.......................................................................... 70
基准电压源 ............................................................................. 45
应用信息 ....................................................................................... 71
双极性/单极性配置............................................................... 46
利用热电偶测量温度............................................................ 71
数据输出编码 ......................................................................... 46
利用RTD测量温度 ................................................................ 72
激励电流.................................................................................. 46
流量计 ...................................................................................... 74
电桥关断开关 ......................................................................... 46
片内寄存器................................................................................... 76
逻辑输出.................................................................................. 47
通信寄存器 ............................................................................. 77
偏置电压发生器 .................................................................... 47
状态寄存器 ............................................................................. 77
时钟 .......................................................................................... 47
ADC_CONTROL寄存器 ...................................................... 78
功耗模式.................................................................................. 47
数据寄存器 ............................................................................. 80
待机和关断模式..................................................................... 48
IO_CONTROL_1寄存器 ...................................................... 80
数字接口.................................................................................. 48
IO_CONTROL_2寄存器 ...................................................... 82
DATA_STATUS....................................................................... 50
ID寄存器 ................................................................................. 83
串行接口复位(DOUT_RDY_DEL和CS_EN位)............... 50
错误寄存器 ............................................................................. 83
复位 .......................................................................................... 50
ERROR_EN寄存器 ................................................................ 84
校准 .......................................................................................... 51
MCLK_COUNT寄存器 ........................................................ 85
Rev. B | Page 2 of 91
AD7124-8
通道寄存器 ............................................................................. 86
增益寄存器 ............................................................................ 90
配置寄存器 ............................................................................. 88
外形尺寸 ...................................................................................... 91
滤波器寄存器 ......................................................................... 89
订购指南.................................................................................. 91
失调寄存器 ............................................................................ 90
修订历史
2015年7月—修订版A至修订版B
2015年5月—修订版0至修订版A
更改图29 ....................................................................................... 21
更改“利用热电偶测量温度”部分....................................... 71
更改“单次转换模式”部分.................................................... 49
表70中的AINM更改为AINP..................................................... 83
更改“校准”部分 ..................................................................... 51
表73中的REFOUT更改为内部基准电压 ............................... 86
更改图82 ....................................................................................... 53
更改图90 ....................................................................................... 56
2015年4月—修订版0:初始版
更改图98 ....................................................................................... 58
更改图104 ..................................................................................... 60
更改“基准电压检测”部分和图118..................................... 65
更改表 ........................................................................................... 83
更改表71 ....................................................................................... 84
更改表75 ....................................................................................... 89
Rev. B | Page 3 of 91
AD7124-8
概述
AD7124-8是一款适合高精度测量应用的低功耗、低噪声、
个通道可随时使能,这些通道具有模拟输入或诊断功能(比
完整模拟前端。该器件内置一个低噪声24位Σ-Δ型模数转
如电源检查或基准电压源检查)。这一独特的特性允许诊断
换器(ADC),可配置来提供8个差分输入或15个单端或伪差
和转换交替进行。AD7124-8还支持各通道独立配置。该器
分输入。片内低噪声级确保ADC中可直接输入小信号。
件支持8种配置或设置。每种配置包括增益、滤波器类
AD7124-8的主要优势之一是用户可灵活使用三种集成功率
型、输出数据速率、缓冲和基准电压源。用户可在各通道
模式。功耗、输出数据速率范围和均方根噪声可通过所选
上分配任何设置。
功率模式进行定制。该器件还提供多个滤波器选项,确保
AD7124-8还集成了丰富的诊断功能,作为全面特性组合的
为用户带来最大的灵活性。
一部分。这些诊断功能包括循环冗余校验(CRC)、信号链
当输出数据速率为25 SPS(单周期建立)时,AD7124-8可实现
检查和串行接口检查,从而提供更强大的解决方案。这些
50 Hz和60 Hz同时抑制,且在较低输出数据速率下,可实现
超过80 dB的抑制性能。
AD7124-8提供最高的信号链集成度。该器件内置一个精密
低噪声、低漂移内部带隙基准电压源,也可采用内部缓冲
的外部差分基准电压。其它主要集成特性包括可编程低漂
移激励电流源、开路测试(burnout)电流和偏置电压产生
器,利用偏置电压产生器可将某一通道的共模电压设置为
诊断功能可减少执行诊断功能所需的外部元件,从而减少
对电路板空间的需求,缩短设计时间并节省成本。根据
IEC 61508,典型应用的失效模式影响和诊断分析(FMEDA)
表明安全失效比例(SFF)大于90%。
该器件采用2.7 V至3.6 V单模拟电源或1.8 V双电源工作。数
字电源范围为1.65 V至3.6 V。器件的额定温度范围为−40°C
至+105°C。AD7124-8采用32引脚LFCSP封装。
AVDD/2。低端功率开关允许用户在两次转换之间关断桥式
请注意,在整篇数据手册中,多功能引脚(如DOUT/RDY)
传感器,从而保证系统具有绝对最小功耗。该器件还允许
由整个引脚名称或引脚的单个功能表示;例如RDY即表示
用户采用内部时钟或外部时钟工作。
仅与此功能相关。
内置通道序列器可以同时使能多个通道,AD7124-8按顺序
在各使能通道上执行转换,简化了与器件的通信。多达16
表1. AD7124-8一览表
参数
最大输出数据速率
均方根噪声(增益 = 128)
峰峰值分辨率(1200 SPS,
增益 =1)
典型功耗(ADC + PGA)
低功耗模式
2400 SPS
24 nV
16.4位
中功率模式
4800 SPS
20 nV
17.1位
全功率模式
19,200 SPS
23 nV
18位
255 µA
355 µA
930 µA
Rev. B | Page 4 of 91
AD7124-8
技术规格
除非另有说明,AVDD = 2.9 V至3.6 V(全功率模式)、2.7 V至3.6 V(中功率和低功耗模式),IOVDD = 1.65 V至3.6 V,
AVSS = DGND = 0 V,REFINx(+) = 2.5 V,REFINx(−) = AVSS,所有规格均相对于TMIN至TMAX而言。
表2.
参数1
模数转换器
输出数据速率,fADC
低功耗模式
中功率模式
全功率模式
无失码2
最小值
典型值
1.17
2.34
9.38
24
24
最大值
单位
2400
4800
19,200
SPS
SPS
SPS
位
位
分辨率
均方根噪声与更新速率
积分非线性(INL)
低功耗模式2
中功率式2
全功率模式
−4
−15
−20
−4
−15
−4
−15
内部校准/系统校准后
失调误差漂移与温度的关系5
低功耗模式
中功率模式
内部校准后
中功率式2
全功率模式
±1
±2
±2
±1
±2
±1
±2
FSR的ppm
FSR的ppm
FSR的ppm
FSR的ppm
FSR的ppm
FSR的ppm
FSR的ppm
增益 = 1
增益 > 1,TA = −40°C至+85°C
增益 > 1,TA = −40°C至+105°C
增益 = 1
增益 > 1
增益 = 12
增益 > 1
±15
200/增益
与噪声相近
µV
µV
增益 = 1至8
增益 = 16至128
10
80
40
10
40
20
10
nV/°C
nV/°C
nV/°C
nV/°C
nV/°C
nV/°C
nV/°C
增益 = 1或增益 > 16
增益 = 2至8
增益 = 16
增益 = 1或增益 > 16
增益 = 2至8
增益 = 16
%
%
%
%
增益 = 1,TA = 25°C
增益 > 1
增益 = 2至8,TA = 25°C
增益 = 16至128
−0.0025
−0.016
系统校准后
增益误差漂移与温度的关系
电源抑制
低功耗模式
FS3 > 2,sinc4滤波器
FS3 > 8,sinc3滤波器
参见均方根噪声与分辨率部分
参见均方根噪声与分辨率部分
失调误差4
校准前
全功率模式
增益误差4, 6
内部校准前
测试条件/注释
+4
+15
+20
+4
+15
+4
+15
+0.0025
−0.3
+0.004
±0.025
与噪声相近
1
+0.016
2
84
91
89
95
96
ppm/°C
dB
dB
dB
dB
dB
Rev. B | Page 5 of 91
AIN = 1 V/增益,外部基准电压源
增益 = 2至16
增益 = 1或增益 > 16
增益 = 2至16
增益 = 1或增益 > 16
AD7124-8
参数1
共模抑制7
DC时2
DC时
Sinc3、Sinc4滤波器2
50 Hz、60 Hz时
50 Hz时
60 Hz时
快速建立滤波器2
50 Hz时
60 Hz时
后置滤波器2
50 Hz、60 Hz时
串模干扰抑制2
Sinc4滤波器
外部时钟
50 Hz、60 Hz时
50 Hz时
60 Hz时
内部时钟
50 Hz、60 Hz时
50 Hz时
60 Hz时
Sinc3滤波器
外部时钟
50 Hz、60 Hz时
50 Hz时
60 Hz时
内部时钟
50 Hz、60 Hz时
50 Hz时
60 Hz时
快速建立滤波器
外部时钟
50 Hz时
60 Hz时
内部时钟
50 Hz时
60 Hz时
后置滤波器
外部时钟
50 Hz、60 Hz时
内部时钟
50 Hz、60 Hz时
最小值
典型值
85
100
110
90
105
115
最大值
单位
测试条件/注释
dB
dB
dB
AIN = 1 V,增益 = 1
AIN = 1 V/增益,增益 = 2或4
AIN = 1 V/增益,增益 ≥ 8
120
120
120
dB
dB
dB
10 SPS,50 Hz ± 1 Hz,60 Hz ± 1 Hz
50 SPS,50 Hz ± 1 Hz
60 SPS,60 Hz ± 1 Hz
115
115
dB
dB
第一陷波频率在50 Hz,50 Hz ± 1 Hz
第一陷波频率在60 Hz,60 Hz ± 1 Hz
130
130
dB
dB
20 SPS,50 Hz ± 1 Hz,60 Hz ± 1 Hz
25 SPS,50 Hz ± 1 Hz,60 Hz ± 1 Hz
120
82
dB
dB
120
120
dB
dB
10 SPS,50 Hz ± 1 Hz,60 Hz ± 1 Hz
50 SPS,REJ608=1,50 Hz ± 1 Hz,
60 Hz ± 1 Hz
50 SPS,50 Hz ± 1 Hz
60 SPS,60 Hz ± 1 Hz
98
66
dB
dB
92
92
dB
dB
100
66
dB
dB
100
100
dB
dB
73
52
dB
dB
68
68
dB
dB
10 SPS,50 Hz ± 1 Hz,60 Hz ± 1 Hz
50 SPS,REJ608 = 1,50 Hz ± 1 Hz,
60 Hz ± 1 Hz
50 SPS,50 Hz ± 1 Hz
60 SPS,60 Hz ± 1 Hz
40
40
dB
dB
第一陷波频率在50 Hz,50 Hz ± 0.5 Hz
第一陷波频率在60 Hz,60 Hz ± 0.5 Hz
24.5
24.5
dB
dB
第一陷波频率在50 Hz,50 Hz ± 0.5 Hz
第一陷波频率在60 Hz,60 Hz ± 0.5 Hz
86
62
dB
dB
20 SPS,50 Hz ± 1 Hz,60 Hz ± 1 Hz
25 SPS,50 Hz ± 1 Hz,60 Hz ± 1 Hz
67
50
dB
dB
20 SPS,50 Hz ± 1 Hz,60 Hz ± 1 Hz
25 SPS,50 Hz ± 1 Hz,60 Hz ± 1 Hz
Rev. B | Page 6 of 91
10 SPS,50 Hz ± 1 Hz,60 Hz ± 1 Hz
50 SPS,REJ608 = 1,50 Hz ± 1 Hz,
60 Hz ± 1 Hz
50 SPS,50 Hz ± 1 Hz
60 SPS,60 Hz ± 1 Hz
10 SPS,50 Hz ± 1 Hz,60 Hz ± 1 Hz
50 SPS,REJ608 = 1,50 Hz ± 1 Hz,
60 Hz ± 1 Hz
50 SPS,50 Hz ± 1 Hz
60 SPS,60 Hz ± 1 Hz
AD7124-8
参数1
模拟输入9
差分输入电压范围10
最小值
典型值
最大值
±VREF/增益
单位
测试条件/注释
V
VREF = REFINx(+) − REFINx(−),
或内部基准电压
绝对AIN电压限值2
增益 = 1(未缓冲)
AVSS − 0.05
AVDD + 0.05
V
增益 = 1(缓冲)
AVSS + 0.1
AVDD − 0.1
V
AVSS − 0.05
AVDD + 0.05
V
增益 > 1
模拟输入电流
增益 > 1或增益 = 1(缓冲)
低功耗模式
绝对输入电流
差分输入电流
模拟输入电流漂移
中功率模式
绝对输入电流
差分输入电流
模拟输入电流漂移
全功率模式
绝对输入电流
差分输入电流
模拟输入电流漂移
增益 = 1(未缓冲)
绝对输入电流
模拟输入电流漂移
基准输入
内部基准电压源
初始精度
漂移
输出电流
负载调整率
电源抑制
外部基准电压源
外部REFIN电压2
绝对REFIN电压限值2
基准输入电流
缓冲
低功耗模式
绝对输入电流
基准输入电流漂移
中功率模式
绝对输入电流
基准输入电流漂移
全功率模式
绝对输入电流
基准输入电流漂移
未缓冲
绝对输入电流
基准输入电流漂移
常模抑制
共模抑制
±1
±0.2
25
nA
nA
pA/°C
±1.2
±0.4
25
nA
nA
pA/°C
±3.3
±1.5
25
nA
nA
pA/°C
±2.65
1.1
µA/V
nA/V/°C
电流随输入电压而变化
2.5 − 0.2%
2.5
2
2
2.5 + 0.2%
8
15
10
V
ppm/°C
ppm/°C
mA
µV/mA
dB
TA = 25°C
TA = 25°C至105°C
TA = −40°C至+105°C
AVDD
AVDD + 0.05
AVDD − 0.1
V
V
V
REFIN = REFINx(+) − REFINx(−)
未缓冲
缓冲
50
85
1
AVSS − 0.05
AVSS + 0.1
2.5
±0.5
10
nA
pA/°C
±1
10
nA
pA/°C
±3
10
nA
pA/°C
±12
6
µA
nA/°C
100
dB
与模拟输入相同
Rev. B | Page 7 of 91
AD7124-8
参数1
激励电流源(IOUT0/IOUT1)
输出电流
最小值
5
2
0.2
高(VINH)
迟滞
输入电流
输入电容
%
ppm/°C
%
AVDD − 0.37
AVSS − 0.05
AVDD − 0.48
V
VBIAS发生器启动时间
30
µs/nF
±0.5
13,584
°C
代码/°C
10
30
0.5/2/4
AVDD − 0.6
0.4
1.6
1.55
1
0.7
AVDD + 0.04
AVSS − 0.04
614.4 − 5%
614.4
50:50
614.4 + 5%
2.4576
45:55至55:45
0.3 × IOVDD
0.35 × IOVDD
0.7
0.7 × IOVDD
0.65 × IOVDD
1.7
2
0.2
−1
TA = 25°C
IOUT0与IOUT1的匹配,
VOUT = 0 V
AVDD = 3 V ± 5%
50 µA/100 µA/250 µA/500 µA
电流源,2%精度
750 µA和1000 µA电流源,
2%精度
任何模拟输入引脚均提供
V
AVSS + (AVDD −
AVSS)/2
6.7
7
测试条件/注释
任何模拟输入引脚均提供
µA
AVSS − 0.05
温度传感器
精度
灵敏度
低端功率开关
导通电阻(RON)
容许电流2
开路测试电流
AIN电流
诊断
电源监控器检测电平
模拟低压差稳压器(ALDO)
数字LDO (DLDO)
基准电压检测电平
AINM/AINP过压检测电平
AINM/AINP欠压检测电平
内部/外部时钟
内部时钟
频率
占空比
外部时钟
频率
占空比范围
逻辑输入2
输入电压
低(VINL)
单位
ppm/°C
%/V
%/V
V
偏置电压(VBIAS)发生器
VBIAS
数字输出(P1至P4)
输出电压
高(VOH)
低(VOL)
最大值
50/100/250/
500/750/1000
±4
50
±0.5
初始容差
漂移
电流匹配
温漂匹配
电压调整率(AVDD)
负载调整率
输出顺从电压2
典型值
0.6
+1
10
Rev. B | Page 8 of 91
取决于AIN所连的电容
Ω
mA
连续电流
µA
模拟输入必须缓冲
V
V
ISOURCE = 100 µA
ISINK = 100 µA
V
V
V
V
V
AVDD − AVSS ≥ 2.7 V
IOVDD ≥ 1.75 V
VREF < 0.7 V时REF_DET_ERR位有效
kHz
%
MHz
%
内部4分频
V
V
V
V
V
V
V
V
µA
pF
1.65 V ≤ IOVDD < 1.9 V
1.9 V ≤ IOVDD < 2.3 V
2.3 V ≤ IOVDD ≤ 3.6 V
1.65 V ≤ IOVDD < 1.9 V
1.9 V ≤ IOVDD < 2.3 V
2.3 V ≤ IOVDD < 2.7 V
2.7 V ≤ IOVDD ≤ 3.6 V
1.65 V ≤ IOVDD ≤ 3.6 V
VIN = IOVDD或GND
所有数字输入
AD7124-8
参数1
逻辑输出(包括CLK)
输出电压2
高(VOH)
低(VOL)
悬空态漏电流
浮空态输出电容
数据输出编码
系统校准2
校准限值
满量程
零电平
输入跨度
所有功率模式的电源电压
模式
AVDD至AVSS
低功耗模式
中功率模式
全功率模式
IOVDD至GND
AVSS至GND
IOVDD至AVSS
电源电流9, 11
IAVDD,外部基准电压源
低功耗模式
增益 = 12
增益 = 1,IAVDD随每个AIN缓冲器而增加2
增益 = 2至8
增益 = 16至128
IAVDD随每个基准电压缓冲器而增加2
中功率模式
增益 = 12
增益 = 1,IAVDD随每个AIN缓冲器而增加2
增益 = 2至8
增益 = 16至128
IAVDD随每个基准电压缓冲器而增加2
全功率模式
增益 = 12
增益 = 1,IAVDD随每个AIN缓冲器而增加2
增益 = 2至8
增益 = 16至128
IAVDD随每个基准电压缓冲器而增加2
IAVDD提高
由于内部基准电压源2
由于VBIAS2
由于诊断2
IIOVDD
低功耗模式
中功率模式
全功率模式
最小值
典型值
最大值
单位
测试条件/注释
0.4
+1
V
V
µA
pF
ISOURCE = 100 µA
ISINK = 100 µA
IOVDD − 0.35
−1
10
偏移二进制
1.05 × FS
2.1 × FS
V
V
V
3.6
3.6
3.6
3.6
+1.8
5.4
V
V
V
V
V
V
125
15
205
235
10
135
20
235
280
15
µA
µA
µA
µA
µA
150
30
275
330
20
165
35
325
405
30
µA
µA
µA
µA
µA
315
90
660
875
85
345
125
790
1100
110
µA
µA
µA
µA
µA
50
65
µA
15
4
20
5
µA
µA
20
25
55
35
40
85
µA
µA
µA
−1.05 × FS
0.8 × FS
2.7
2.7
2.9
1.65
−1.8
0
Rev. B | Page 9 of 91
所有缓冲器关闭
所有增益
所有缓冲器关闭
所有增益
所有缓冲器关闭
所有增益
与功率模式无关;
使用此基准电压源时,
不需要基准电压缓冲器
与功率模式无关
AD7124-8
参数1
关断电流11
待机电流
IAVDD
IIOVDD
关断电流
IAVDD
IIOVDD
最小值
典型值
最大值
单位
测试条件/注释
与功率模式无关
7
8
12
17
µA
µA
仅LDO开启
1
1
3
2
µA
µA
温度范围 = −40°C至+105°C。
这些技术规格未经生产测试,但受产品初始发布时的特性数据支持。
3
FS为滤波器寄存器中的FS[10:0]位的十进制等效值。
4
经系统或内部零电平校准,此失调误差与选定的编程增益和输出数据速率所对应的噪声相当。系统满量程校准可以把增益误差降至与选定的编程增益和输出
数据速率噪声相当的水平。
5
在任意温度下进行重新校准均可以消除这些误差。
6
增益误差适用于正负满量程。在增益 = 1、TA = 25°C时进行工厂校准。
7
当增益 > 1时,共模电压介于(AVSS + 0.1 + 0.1/增益)和(AVDD − 0.1 − 0.5/增益)之间。
8
REJ60是滤波器寄存器中的一位。当sinc滤波器的第一个陷波频率处于50 Hz时,若REJ60设为1,则陷波频率处于60 Hz。这样可以同时抑制50 Hz和60 Hz噪声。
9
当增益大于1时,模拟输入缓冲器自动使能。缓冲器只能在增益等于1时禁用。
10
当VREF = (AVDD − AVSS)时,低功耗和中功率模式下的典型差分输入为0.92 × VREF/增益,全功率模式下为0.86 × VREF/增益。
11
禁用激励电流和偏置电压发生器时,数字输入等于IOVDD或DGND。
1
2
时序特性
除非另有说明,AVDD = 2.9 V至3.6 V(全功率模式)、2.7 V至3.6 V(中功率和低功耗模式),IOVDD = 1.65 V至3.6 V,
AVSS = DGND = 0 V,输入逻辑0 = 0 V,输入逻辑1 = IOVDD。
表3.
参数1, 2
t3
t4
t12
最小值
100
100
典型值
最大值
3/MCLK3
12/MCLK
24/MCLK
单位
ns
ns
ns
ns
ns
µs
t13
6
25
50
µs
µs
µs
t14
3/MCLK
12/MCLK
24/MCLK
读操作
t1
t24
t56, 7
t6
t78
t7A7
0
0
10
0
10
110
t5
ns
ns
ns
80
80
80
ns
ns
ns
ns
ns
ns
ns
Rev. B | Page 10 of 91
测试条件/注释
SCLK高电平脉宽
SCLK低电平脉宽
连续读/写操作之间的延迟
全功率模式
中功率模式
低功耗模式
DOUT/RDY为低电平且下一转换结果
可用时的DOUT/RDY高电平时间
全功率模式
中功率模式
低功耗模式
SYNC低电平脉冲宽度
全功率模式
中功率模式
低功耗模式
CS下降沿到DOUT/RDY有效时间
SCLK有效沿5到数据有效延迟
CS无效沿后的总线释放时间
SCLK无效沿到CS无效沿
SCLK无效沿到DOUT/RDY高电平
DOUT_RDY_DEL位清0,CS_EN位清0
DOUT_RDY_DEL位置1,CS_EN位清0
CS无效沿后的数据有效时间,CS_EN位置1
AD7124-8
参数1, 2
写操作
t8
t9
t10
t11
1
2
3
4
5
6
7
8
最小值
典型值
最大值
0
30
25
0
单位
测试条件/注释
ns
ns
ns
ns
CS下降沿到SCLK有效沿5建立时间
数据有效到SCLK沿建立时间
数据有效到SCLK沿保持时间
CS上升沿到SCLK沿保持时间
这些技术规格在初次发布期间经过取样测试,以确保符合标准要求。所有输入信号均指定tR = tF = 5 ns(10%至90% IOVDD)并从IOVDD/2电平起开始计时。
参见图3、图4、图5和图6。
MCLK是主时钟频率。
这些技术规格是采用图2所示负载电路的测量结果,定义为输出跨越VOL或VOH限值所需的时间。
SCLK有效沿为SCLK的下降沿。
这些技术规格来源于测量时间,该时间为采用图2所示负载电路时数据输出改变0.5 V所需的时间。接下来,通过对测量结果进行反向推断,可以消除对
25 pF电容充、放电的影响。时序特性所给出的时间是该器件真正的总线释放时间,因而与外部总线负载电容无关。
在读取ADC之后,RDY返回高电平。在单次转换模式和连续转换模式下,当RDY为高电平时,如有必要,可以再次读取同一数据,但后续读取操作的发
生时间不能接近下一次输出更新时间。在连续读取模式下,数字字只能被读取一次。
当CS_EN位清0时,在SCLK的最后一个无效沿之后,DOUT/RDY引脚从DOUT功能变为RDY功能。当CS_EN置1时,DOUT引脚继续输出数据的LSB,直至CS
无效沿。
时序图
ISINK (100µA)
TO OUTPUT PIN
IOVDD/2
13048-002
25pF
ISOURCE (100µA)
图2. 时序特性的负载电路
CS (I)
t6
t1
DOUT/RDY (O)
MSB
t5
LSB
t2
t7
t3
t4
I = INPUT, O = OUTPUT
图3. 读取周期时序图(CS_EN位清0)
Rev. B | Page 11 of 91
13048-003
SCLK (I)
AD7124-8
CS (I)
t6
t1
t5
DOUT/RDY (O)
MSB
LSB
t7A
t2
t3
13048-004
SCLK (I)
t4
I = INPUT, O = OUTPUT
图4. 读取周期时序图(CS_EN位置1)
CS (I)
t11
t8
SCLK (I)
t9
t10
MSB
LSB
13048-005
DIN (I)
I = INPUT, O = OUTPUT
图5. 写入周期时序图
t12
WRITE
DIN
WRITE
t12
t12
READ
READ
13048-006
DOUT/RDY
SCLK
图6. 连续串行操作之间的延迟
CS
DIN
t13
13048-007
DOUT/RDY
SCLK
图7. 当DOUT/RDY初始为低电平且下一转换结果可用时的DOUT/RDY高电平时间
SYNC (I)
13048-008
t14
MCLK (I)
表8. SYNC脉冲宽度
Rev. B | Page 12 of 91
AD7124-8
绝对最大额定值
除非另有说明,TA = 25°C。
热阻
表4.
θJA针对最差条件,即器件焊接在电路板上以实现表贴封装。
参数
AVDD至AVSS
IOVDD至DGND
IOVDD至DGND
IOVDD至AVSS
AVSS至DGND
模拟输入电压至AVSS
基准输入电压至AVSS
数字输入电压至DGND
数字输出电压至DGND
AINx/数字输入电流
工作温度范围
存储温度范围
最高结温
引脚温度,焊接
温度
ESD额定值
人体模型(HBM)
场感应充电器件模型
(FICDM)
机器模型
额定值
−0.3 V至+3.96 V
−0.3 V至+3.96 V
−0.3 V至+3.96 V
−0.3 V至+5.94 V
−1.98 V至+0.3 V
−0.3 V至AVDD + 0.3 V
−0.3 V至AVDD + 0.3 V
−0.3 V至IOVDD + 0.3 V
−0.3 V至IOVDD + 0.3 V
10 mA
−40°C至+105°C
−65°C至+150°C
150°C
表5. 热阻
封装类型
32引脚 LFCSP
θJA
32.5
θJC
32.71
单位
°C/W
ESD警告
260°C
4 kV
1250 V
400 V
注意,等于或超出上述绝对最大额定值可能会导致产品永
久性损坏。这只是额定最值,并不能以这些条件或者在任
何其它超出本技术规范操作章节中所示规格的条件下,推
断产品能否正常工作。长期在超出最大额定值条件下工作
会影响产品的可靠性。
Rev. B | Page 13 of 91
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路,但在遇到高能
量ESD时,器件可能会损坏。因此,应当采取适当的
ESD防范措施,以避免器件性能下降或功能丧失。
AD7124-8
32
31
30
29
28
27
26
25
CS
CLK
SCLK
DIN
DOUT/RDY
SYNC
AVDD
PSW
引脚配置和功能描述
1
2
3
4
5
6
7
8
AD7124-8
TOP VIEW
(Not to Scale)
24
23
22
21
20
19
18
17
REGCAPA
AVSS
REFOUT
AIN15/IOUT/VBIAS/REFIN2(–)
AIN14/IOUT/VBIAS/REFIN2(+)
AIN13/IOUT/VBIAS
AIN12/IOUT/VBIAS
AIN11/IOUT/VBIAS
NOTES
1. CONNECT EXPOSED PAD TO AVSS.
13048-009
AIN5/IOUT/VBIAS/P4
AIN6/IOUT/VBIAS
AIN7/IOUT/VBIAS
REFIN1(+)
REFIN1(–)
AIN8/IOUT/VBIAS
AIN9/IOUT/VBIAS
AIN10/IOUT/VBIAS
9
10
11
12
13
14
15
16
REGCAPD
IOVDD
DGND
AIN0/IOUT/VBIAS
AIN1/IOUT/VBIAS
AIN2/IOUT/VBIAS/P1
AIN3/IOUT/VBIAS/P2
AIN4/IOUT/VBIAS/P3
图9. 引脚配置
表6. 引脚功能描述
引脚编号
1
2
引脚名称
REGCAPD
IOVDD
3
4
DGND
AIN0/IOUT/VBIAS
5
AIN1/IOUT/VBIAS
6
AIN2/IOUT/VBIAS/P1
7
AIN3/IOUT/VBIAS/P2
8
AIN4/IOUT/VBIAS/P3
描述
数字LDO稳压器输出。用一个0.1 µF电容将此引脚去耦至DGND。
串行接口电源电压,1.65 V至3.6 V。IOVDD独立于AVDD。因此,举例
来说,串行接口可以工作在1.65 V,而AVDD为3.6 V。
数字地参考点。
模拟输入0/内部激励电流源的输出/偏置电压。此输入引脚通过配置
寄存器配置为差分或伪差分输入的正端或负端。或者,内部可编程
激励电流源可通过此引脚提供。可以将IOUT1或IOUT0切换至此输出。
此引脚可产生位于两个模拟电源轨中间的偏置电压。
模拟输入1/内部激励电流源的输出/偏置电压。此输入引脚通过配置
寄存器配置为差分或伪差分输入的正端或负端。或者,内部可编程
激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此输出。
此引脚可产生位于两个模拟电源轨中间的偏置电压。
模拟输入2/内部激励电流源的输出/偏置电压/通用输出1。此输入引脚
通过配置寄存器配置为差分或伪差分输入的正端或负端。或者,内部
可编程激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此
输出。此引脚可产生位于两个模拟电源轨中间的偏置电压。此引脚也
可以配置为通用输出位,以AVSS与AVDD之间的电压为基准。
模拟输入3/内部激励电流源的输出/偏置电压/通用输出2。此输入引脚
通过配置寄存器配置为差分或伪差分输入的正端或负端。或者,内部
可编程激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此
输出。此引脚可产生位于两个模拟电源轨中间的偏置电压。此引脚也
可以配置为通用输出位,以AVSS与AVDD之间的电压为基准。
模拟输入4/内部激励电流源的输出/偏置电压/通用输出3。此输入引脚
通过配置寄存器配置为差分或伪差分输入的正端或负端。或者,内部
可编程激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此
输出。此引脚可产生位于两个模拟电源轨中间的偏置电压。此引脚也
可以配置为通用输出位,以AVSS与AVDD之间的电压为基准。
Rev. B | Page 14 of 91
AD7124-8
引脚编号
9
引脚名称
AIN5/IOUT/VBIAS/P4
描述
模拟输入5/内部激励电流源的输出/偏置电压/通用输出4。此输入引脚
通过配置寄存器配置为差分或伪差分输入的正端或负端。或者,内部
可编程激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此
输出。此引脚可产生位于两个模拟电源轨中间的偏置电压。此引脚也
可以配置为通用输出位,以AVSS与AVDD之间的电压为基准。
模拟输入6/内部激励电流源的输出/偏置电压。此输入引脚通过配置
寄存器配置为差分或伪差分输入的正端或负端。或者,内部可编程
激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此输出。
此引脚可产生位于两个模拟电源轨中间的偏置电压。
模拟输入7/内部激励电流源的输出/偏置电压。此输入引脚通过配置
寄存器配置为差分或伪差分输入的正端或负端。或者,内部可编程
激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此输出。
此引脚可产生位于两个模拟电源轨中间的偏置电压。
10
AIN6/IOUT/VBIAS
11
AIN7/IOUT/VBIAS
12
REFIN1(+)
13
14
REFIN1(−)
AIN8/IOUT/VBIAS
15
AIN9/IOUT/VBIAS
16
AIN10/IOUT/VBIAS
17
AIN11/IOUT/VBIAS
模拟输入11/内部激励电流源的输出/偏置电压。此输入引脚通过配置
寄存器配置为差分或伪差分输入的正端或负端。或者,内部可编程
激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此输出。
此引脚可产生位于两个模拟电源轨中间的偏置电压。
18
AIN12/IOUT/VBIAS
模拟输入12/内部激励电流源的输出/偏置电压。此输入引脚通过配置
寄存器配置为差分或伪差分输入的正端或负端。或者,内部可编程
激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此输出。
此引脚可产生位于两个模拟电源轨中间的偏置电压。
19
AIN13/IOUT/VBIAS
20
AIN14/IOUT/VBIAS/
REFIN2(+)
模拟输入13/内部激励电流源的输出/偏置电压。此输入引脚通过配置
寄存器配置为差分或伪差分输入的正端或负端。或者,内部可编程
激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此输出。
此引脚可产生位于两个模拟电源轨中间的偏置电压。
模拟输入14/内部激励电流源的输出/偏置电压/正基准输入。此输入引脚
通过配置寄存器配置为差分或伪差分输入的正端或负端。或者,内部
可编程激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此
输出。此引脚可产生位于两个模拟电源轨中间的偏置电压。此引脚也
可以用作REFIN2(±)的正基准电压输入。REFIN2(+)可位于AVDD和
AVSS + 1 V之间。标称基准电压(REFIN2(+)至REFIN2(−))为2.5 V,
但该器件可以采用1 V至AVDD范围内的基准电压工作。
正基准电压输入。可以在REFIN1(+)与REFIN1(−)之间施加一个外部基准电压。
REFIN1(+)可位于AVDD和AVSS + 1 V之间。标称基准电压(REFIN1(+) − REFIN1(−))
为2.5 V,但该器件可以采用1 V至AVDD范围内的基准电压工作。
负基准电压输入。该基准电压输入可以是AVSS与AVDD − 1 V之间的任意值。
模拟输入8/内部激励电流源的输出/偏置电压。此输入引脚通过配置
寄存器配置为差分或伪差分输入的正端或负端。或者,内部可编程
激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此输出。
此引脚可产生位于两个模拟电源轨中间的偏置电压。
模拟输入9/内部激励电流源的输出/偏置电压。此输入引脚通过配置
寄存器配置为差分或伪差分输入的正端或负端。或者,内部可编程
激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此输出。
此引脚可产生位于两个模拟电源轨中间的偏置电压。
模拟输入10/内部激励电流源的输出/偏置电压。此输入引脚通过配置
寄存器配置为差分或伪差分输入的正端或负端。或者,内部可编程
激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此输出。
此引脚可产生位于两个模拟电源轨中间的偏置电压。
Rev. B | Page 15 of 91
AD7124-8
引脚编号
21
引脚名称
AIN15/IOUT/VBIAS/
REFIN2(−)
22
23
REFOUT
AVSS
24
25
26
27
REGCAPA
PSW
AVDD
SYNC
28
DOUT/RDY
29
DIN
30
SCLK
31
CLK
32
CS
EP
描述
模拟输入15/内部激励电流源的输出/偏置电压/负基准输入。此输入引脚
通过配置寄存器配置为差分或伪差分输入的正端或负端。或者,内部
可编程激励电流源可通过此引脚提供。可以将IOUT0或IOUT1切换至此
输出。此引脚可产生位于两个模拟电源轨中间的偏置电压。此引脚也
可以用作REFIN2(±)的负基准电压输入。该基准电压输入可以是AVSS与
AVDD − 1 V之间的任意值。
内部基准电压输出。内部2.5 V基准电压源的缓冲输出可通过此引脚提供。
模拟电源电压。AVDD上的电压以AVSS为基准。中功率或低功耗模式下,
AVDD与AVSS的差值必须介于2.7 V和3.6 V之间;全功率模式下必须介于
2.9 V和3.6 V之间。AVSS可以低于0 V以向AD7124-8提供双电源。例如,
AVSS可以接−1.8 V,AVDD可以接+1.8 V,从而为ADC提供±1.8 V电源。
模拟LDO稳压器输出。用一个0.1 µF电容将此引脚去耦至AVSS。
低端功率开关,接AVSS。
模拟电源电压,相对于AVSS。
同步输入。此引脚是一个逻辑输入,使用多个AD7124-8器件时,它可以使
数字滤波器与模拟调制器同步。当SYNC为低电平时,数字滤波器的节点、
滤波器控制逻辑和校准控制逻辑复位,模拟调制器保持复位状态。SYNC
不影响数字接口,但若为低电平,则会将RDY复位到高电平状态。
串行数据输出/数据就绪输出引脚。DOUT/RDY可以用作串行数据输出引脚,
以访问ADC的输出移位寄存器。输出移位寄存器可以含有来自任一片内数据
寄存器或控制寄存器的数据。此外,DOUT/RDY可以用作数据就绪引脚。
当引脚的电平为低时,表示转换已完成。转换完成后,如果数据未被读取,
该引脚将在下一次更新之前变为高电平。DOUT/RDY下降沿还可以用作处理器
的中断,表示存在有效数据。采用外部串行时钟时,可以利用DOUT/RDY引脚
读取数据。当CS为低电平时,数据/控制字信息在SCLK下降沿置于DOUT/RDY
引脚上,且在SCLK上升沿有效。
ADC输入移位寄存器的串行数据输入。输入移位寄存器中
的数据传输至ADC内的控制寄存器,通信寄存器的寄存器
选择位确定适当的寄存器。
串行时钟输入。用于与ADC进行数据传输。SCLK引脚具有施密特触发式输入,
因而该接口适合光隔离应用。该串行时钟可以是连续式时钟,所有数据均在
连续的脉冲串中传输。或者,它也可以是非连续式时钟,来往ADC的信息以
较小的数据包形式传输。
时钟输入/时钟输出。通过此引脚可提供内部时钟,或者禁用内部时钟。
当内部时钟被禁用后,可以采用外部时钟驱动该ADC。这样,多个ADC
可以由同一时钟驱动,从而执行同步转换。
片选输入引脚。这是一个低电平有效逻辑输入,用于选择ADC。在串行总线
上有多个器件的系统中,利用CS选择ADC;或者在与该器件通信时,将CS
用作帧同步输入。不使用串行外设接口(SPI)诊断功能时,CS可以通过硬连线
接低电平,使ADC以三线模式工作,通过SCLK、DIN和DOUT与器件接口。
裸露焊盘。裸露焊盘应接AVSS。
Rev. B | Page 16 of 91
AD7124-8
术语
AINP
失调误差
AINP指正模拟输入。
在单极性模式下,失调误差是指第一个编码的跃变点与理
想AINP电压(AINM + 0.5 LSB)的偏差。
AINM
AINM指负模拟输入。
在双极性模式下,失调误差是指中间电平编码的跃变点
积分非线性(INL)
的偏差。
(0111 … 111到1000 … 000)与理想AINP电压(AINM − 0.5 LSB)
转换结果编码偏离通过其传递函数端点的直线的最大偏
差。传递函数端点是指零点(请勿与双极性零点混淆)和满
失调校准范围
量程点,零点比第一个编码的跃变点低0.5 LSB(000 … 000
在系统校准模式下,AD7124-8相对于模拟输入校准失调。
至000 … 001),满量程点比最后一个编码的跃变点高0.5 LSB
失调校准范围规格定义AD7124-8可以接受并且仍能精确校
(111 … 110到111 … 111)。该误差用满量程范围的ppm表示。
准失调的电压范围。
增益误差
满量程校准范围
增益误差指最后一个编码的跃变点(111 … 110到111 … 111)
满量程校准范围是指AD7124-8在系统校准模式下可以接受
与理想AINP电压(AINM + VREF/增益 − 3/2 LSB)的偏差。增
并且仍能正确校准满量程的电压范围。
益误差对单极性和双极性模拟输入范围均适用。
输入跨度
增益误差是衡量ADC跨度误差的指标。它包括满量程误
在系统校准方案中,两个按顺序施加于AD7124-8模拟输入
差,但不包括零电平误差。对于单极性输入范围,它定义
的电压定义模拟输入范围。输入跨度规格定义AD7124-8可
为满量程误差减去单极性失调误差;对于双极性输入范
以接受并且仍能精确校准增益的最小和最大输入电压(从0
围,它定义为满量程误差减去双极性零点误差。
到满量程之间)。
Rev. B | Page 17 of 91
0
CODES (HEX)
0
0
图10. 噪声直方图(全功率模式,后置滤波器,
输出数据速率 = 25 SPS,增益 = 1)
400
400
300
10,000 SAMPLES
400
1000
0
图11. 噪声直方图(中功率模式,后置滤波器,
输出数据速率 = 25 SPS,增益 = 1)
CODES (HEX)
10,000 SAMPLES
400
600
500
200
100
100
50
图12. 噪声直方图(低功耗模式,后置滤波器,
输出数据速率 = 25 SPS,增益 = 1)
图15. 噪声直方图(低功耗模式,后置滤波器,
输出数据速率 = 25 SPS,增益 = 128)
Rev. B | Page 18 of 91
CODES (HEX)
13048-011
CODES (HEX)
13048-013
500
7FFFE9
7FFFFA
800002
800009
800011
800019
800020
800028
800030
800038
80003F
800047
80004F
800057
80005E
800066
80006E
800075
80007D
800085
80008D
800094
80009C
8000A4
1000
OCCURRENCE
1500
8388394.0
8388452.8
8388469.6
8388486.4
8388503.2
8388520.0
8388536.8
8388553.6
8388570.4
8388587.2
8388604.0
8388620.8
8388637.6
8388654.4
8388671.2
8388688.0
8388704.8
8388721.6
8388738.4
8388755.2
8388772.0
8388788.8
8388805.6
600
OCCURRENCE
350
13048-015
CODES (HEX)
13048-010
7FFFDC
7FFFDB
7FFFDA
7FFFD9
7FFFD8
7FFFD7
7FFFD6
7FFFD5
7FFFD4
7FFFD3
7FFFD2
7FFFD1
7FFFD0
7FFFCF
7FFFCE
OCCURRENCE
10,000 SAMPLES
7FFEED
7FFF03
7FFF1A
7FFF30
7FFF47
7FFF5D
7FFF74
7FFF8A
7FFFA1
7FFFB8
7FFFCE
7FFFE5
7FFFFB
800012
800028
80003F
800055
80006C
800083
800099
8000B0
8000C6
8000DD
8000F3
80010A
800121
700
OCCURRENCE
1200
13048-012
CODES (HEX)
13048-014
7FFFC6
7FFFC7
7FFFC8
7FFFC9
7FFFCA
7FFFCB
7FFFCC
7FFFCD
7FFFCE
7FFFCF
7FFFD0
7FFFD1
7FFFD2
7FFFD3
7FFFD4
7FFFD5
7FFFD6
7FFFD7
7FFFD8
7FFFD9
7FFFDA
7FFFDB
7FFFDC
7FFFDD
7FFFDE
7FFFDF
7FFFE0
7FFFE1
7FFFE2
7FFFE3
OCCURRENCE
2500
7FFFC1
7FFFC3
7FFFC5
7FFFC7
7FFFC9
7FFFCB
7FFFCD
7FFFCF
7FFFD1
7FFFD3
7FFFD5
7FFFD7
7FFFD9
7FFFDB
7FFFDD
7FFFDF
7FFFE1
7FFFE3
7FFFE5
7FFFE7
7FFFE9
7FFFEB
7FFFED
7FFFF0
7FFFF2
OCCURRENCE
AD7124-8
典型性能参数
300
10,000 SAMPLES
2000
250
200
150
100
50
图13. 噪声直方图(全功率模式,后置滤波器,
输出数据速率 = 25 SPS,增益 = 128)
350
10,000 SAMPLES
800
300
250
200
150
200
100
50
0
图14. 噪声直方图(中功率模式,后置滤波器,
输出数据速率 = 25 SPS,增益 = 128)
350
10,000 SAMPLES
300
250
200
150
0
AD7124-8
60
28 UNITS
40
OFFSET ERROR (µV)
20
0
–20
0
–20
–40
–25
–10
5
20
35
50
65
80
95
110
TEMPERATURE (°C)
–60
–40
13048-016
–60
–40
–25
60
28 UNITS
OFFSET ERROR (µV)
OFFSET ERROR (µV)
35
50
65
80
95
110
28 UNITS
40
20
0
–20
20
0
–20
–40
–40
–25
–10
5
20
35
50
65
80
95
110
TEMPERATURE (°C)
–60
–40
13048-017
–60
–40
–10
5
20
35
50
65
80
95
110
图20. 折合到输入端的失调误差与温度的关系
(增益 = 16,中功率模式)
60
28 UNITS
28 UNITS
40
OFFSET ERROR (µV)
40
20
0
–20
20
0
–20
–40
–25
–10
5
20
35
50
65
80
95
TEMPERATURE (°C)
110
13048-018
–40
–60
–40
–25
TEMPERATURE (°C)
图17. 折合到输入端的失调误差与温度的关系
(增益 = 8,中功率模式)
OFFSET ERROR (µV)
20
图19. 折合到输入端的失调误差与温度的关系
(增益 = 16,全功率模式)
40
60
5
TEMPERATURE (°C)
图16. 折合到输入端的失调误差与温度的关系
(增益 = 8,全功率模式)
60
–10
13048-019
–40
20
13048-020
OFFSET ERROR (µV)
40
28 UNITS
图18. 折合到输入端的失调误差与温度的关系
(增益 = 8,低功耗模式)
–60
–40
–25
–10
5
20
35
50
65
80
95
TEMPERATURE (°C)
图21. 折合到输入端的失调误差与温度的关系
(增益 = 16,低功耗模式)
Rev. B | Page 19 of 91
110
13048-021
60
AD7124-8
60
0.045
29 UNITS
30 UNITS
0.040
0.035
0.030
20
GAIN ERROR (%)
OFFSET ERROR (µV)
40
0
–20
0.025
0.020
0.015
0.010
0.005
–40
–25
–10
5
20
35
50
65
80
95
110
TEMPERATURE (°C)
–0.005
–40
13048-022
20
35
50
65
80
3
95
110
GAIN = 1
GAIN = 8
GAIN = 16
2
INL (PPM OF FSR)
0.0005
GAIN ERROR (%)
5
图25. 折合到输入端的增益误差与温度的关系(增益 = 16)
30 UNITS
0
0.0005
0.0010
1
0
–1
–2
–25
–10
5
20
35
50
65
80
95
110
TEMPERATURE (°C)
–3
–2.5
13048-023
0.0015
–40
–10
TEMPERATURE (°C)
图22. 折合到输入端的失调误差与温度的关系
(增益 = 1,模拟输入缓冲器使能)
0.0010
–25
–1.5
–1.0
–0.5
0
0.5
1.0
1.5
2.0
2.5
ANALOG INPUT VOLTAGE × GAIN (V)
图23. 折合到输入端的增益误差与温度的关系(增益 = 1)
0.015
–2.0
13048-026
–60
–40
13048-025
0
图26. INL与差分输入信号(模拟输入 × 增益)的关系,
ODR = 50 SPS,外部2.5 V基准电压源
4
30 UNITS
GAIN = 1
GAIN = 8
GAIN = 16
3
0.010
INL (ppm of FSR)
0.005
0
1
0
–1
–2
–0.005
–0.010
–40
–25
–10
5
20
35
50
65
80
95
110
TEMPERATURE (°C)
–4
–2.5
–1.5
–0.5
0.5
1.5
2.5
ANALOG INPUT VOLTAGE × GAIN (V)
图27. INL与差分输入信号(模拟输入 × 增益)的关系,
ODR = 50 SPS,内部基准电压源
图24. 折合到输入端的增益误差与温度的关系(增益 = 8)
Rev. B | Page 20 of 91
13048-227
–3
13048-024
GAIN ERROR (%)
2
AD7124-8
30
109 UNITS
25
OCCURRENCE
20
15
10
5
20
15
10
5
EXCITATION CURRENT (µA)
2.499
2.498
2.497
2.496
13048-031
–0.85035
–0.76635
–0.79435
–0.82235
480
475
470
465
–15
10
35
60
85
110
TEMPERATURE (°C)
29 UNITS
460
–40
–25
–10
0
EXCITATION CURRENT MISMATCH (%)
20
15
10
5
65
80
95
110
EXCITATION CURRENT ACCURACY (%)
–2.534660
–0.2
–0.4
–0.6
–0.8
–1.0
–25
–10
5
20
35
50
65
TEMPERATURE (°C)
13048-030
–2.707408
–3.880156
–3.052904
–3.225652
–3.398400
–3.571148
–3.743986
50
29 UNITS
–1.2
–40
0
–3.916644
35
图32. 激励电流漂移(500 µA)
109 UNITS
–4.089392
20
TEMPERATURE (°C)
图29. 内部基准电压与温度的关系
–4.262140
5
图33. 激励电流漂移匹配(500 µA)
图30. IOUTx电流初始精度直方图(500 µA)
Rev. B | Page 21 of 91
80
95
110
13048-033
2.494
–40
13048-032
2.495
OCCURRENCE
–0.85035
485
2.500
13048-028
INTERNAL REFERENCE VOLTAGE (V)
490
28 UNITS
2.501
25
–0.87835
EXCITATION CURRENT MATCHING (%)
图31. IOUTx电流初始匹配直方图(500 µA)
图28. 内部基准电压直方图
2.502
–0.90635
–1.01835
13048-027
2.500671
2.500471
2.500272
2.500073
2.499874
2.499675
2.499476
2.499277
2.499078
2.498879
2.498680
INITIAL ACCURACY (V)
–0.93435
0
0
–0.96235
COUNTS
109 UNITS
–0.99035
25
1.0
450
0.9
400
0.8
0.6
0.5
0.4
0.3
50µA
100µA
250µA
500µA
750µA
1mA
0.2
0.1
0
0
0.33
300
250
200
150
100
50
0.66
0.99 1.32
1.65
1.98
2.31
2.64
2.97 3.30
VLOAD (V)
0
–40
–10
5
20
35
50
65
80
95
110
95
110
图37. 模拟电流与温度的关系(中功率模式)
300
1.000
0.995
250
0.985
0.980
0.975
0.970
0.965
50µA
100µA
250µA
500µA
750µA
0.955
0.950
0
0.33
0.66
150
100
50
0.99 1.32
1.65
1.98
2.31
2.64
2.97 3.30
VLOAD (V)
0
–40
400
20
35
50
65
80
TEMPERATURE (°C)
95
110
13048-036
5
35
50
65
80
40
30
20
10
200
–10
20
50
600
–25
5
60
GAIN = 1, AIN BUFFERS OFF
GAIN = 2 TO 8
GAIN = 1, AIN BUFFERS ON
GAIN = 16 TO 128
800
0
–40
–10
图38. 模拟电流与温度的关系(低功耗模式)
DIGITAL CURRENT (µA)
1000
–25
TEMPERATURE (°C)
图35. 输出顺从电压(AVDD = 3.3 V)
1200
GAIN = 1, AIN BUFFERS OFF
GAIN = 2 TO 8
GAIN = 1, AIN BUFFERS ON
GAIN = 16 TO 128
图36. 模拟电流与温度的关系(全功率模式)
0
–40
FULL POWER
MID POWER
LOW POWER
–25
–10
5
20
35
50
65
TEMPERATURE (°C)
图39. 数字电流与温度的关系
Rev. B | Page 22 of 91
80
95
110
13048-039
0.960
200
13048-038
ANALOG CURRENT (µA)
0.990
13048-035
EXCITATION CURRENT (NORMALIZED)
–25
TEMPERATURE (°C)
图34. 输出顺从电压(AVDD = 3.3 V)
ANALOG CURRENT (µA)
GAIN = 1, AIN BUFFERS OFF
GAIN = 2 TO 8
GAIN = 1, AIN BUFFERS ON
GAIN = 16 TO 128
13048-037
ANALOG CURRENT (µA)
350
0.7
13048-034
EXCITATION CURRENT (NORMALIZED)
AD7124-8
6
4
4
3
2
2
0
1
CURRENT (nA)
–2
–4
–6
–8
0
–1
–2
–3
–4
–12
–14
–40
GAIN = 1
GAIN = 4
GAIN = 16
GAIN = 64
–20
GAIN = 2
GAIN = 8
GAIN = 32
GAIN = 128
0
20
40
–5
–6
60
80
100
TEMPERATURE (°C)
–7
–40
13048-040
–10
GAIN = 1
GAIN = 4
GAIN = 16
GAIN = 64
–20
GAIN = 2
GAIN = 8
GAIN = 32
GAIN = 128
0
20
40
60
80
100
TEMPERATURE (°C)
13048-041
CURRENT (nA)
AD7124-8
图43. 差分模拟输入电流与温度的关系(全功率模式)
图40. 绝对模拟输入电流与温度的关系(全功率模式)
2
2
1
0
CURRENT (nA)
CURRENT (nA)
0
–2
–4
–6
–1
–2
–3
–4
–20
GAIN = 2
GAIN = 8
GAIN = 32
GAIN = 128
0
20
40
–5
60
80
100
TEMPERATURE (°C)
–6
–40
GAIN = 1
GAIN = 4
GAIN = 16
GAIN = 64
–20
GAIN = 2
GAIN = 8
GAIN = 32
GAIN = 128
0
20
40
60
80
100
120
TEMPERATURE (°C)
图41. 绝对模拟输入电流与温度的关系(中功率模式)
13048-043
–10
–40
GAIN = 1
GAIN = 4
GAIN = 16
GAIN = 64
13048-042
–8
图44. 差分模拟输入电流与温度的关系(中功率模式)
1
1
0
0
–1
–1
CURRENT (nA)
–3
–4
–5
–6
–2
–3
–4
–8
–9
–40
GAIN = 1
GAIN = 4
GAIN = 16
GAIN = 64
–20
GAIN = 2
GAIN = 8
GAIN = 32
GAIN = 128
0
20
40
–5
60
80
100
TEMPERATURE (°C)
–6
–40
GAIN = 1
GAIN = 4
GAIN = 16
GAIN = 64
–20
GAIN = 2
GAIN = 8
GAIN = 32
GAIN = 128
0
20
40
60
80
100
TEMPERATURE (°C)
图42. 绝对模拟输入电流与温度的关系(低功耗模式)
图45. 差分模拟输入电流与温度的关系(低功耗模式)
Rev. B | Page 23 of 91
13048-045
–7
13048-044
CURRENT (nA)
–2
AD7124-8
0
23
22
–1.5
FULL POWER
MID POWER
LOW POWER
–2.5
–3.0
–3.5
19
18
17
16
15
G
G
G
G
G
G
G
G
G
14
13
12
11
–20
0
20
40
60
80
100
TEMPERATURE (°C)
10
13048-046
–4.0
–40
PEAK-TO-PEAK RESOLUTION (Bits)
0.4
0.2
0
–0.2
–0.4
21
20
19
18
17
16
15
G
G
G
G
G
G
G
G
G
14
13
12
11
25
40 50
60
70 85
95 105
TEMPERATURE (°C)
10
13048-047
TEMPERATURE SENSOR ERROR (°C)
0.6
15
1
21
PEAK-TO-PEAK RESOLUTION (Bits)
22
21
20
19
18
17
16
13
12
11
10
1
= 1 BUFF OFF
=1
=2
=4
=8
= 16
= 32
= 64
= 128
10
100
100
1k
10k
20
19
18
17
16
15
G
G
G
G
G
G
G
G
G
14
13
12
11
1k
10k
OUTPUT DATA RATE, SETTLED (SPS)
13048-048
PEAK-TO-PEAK RESOLUTION (Bits)
23
22
14
10
图50. 峰峰值分辨率与输出数据速率的关系,
Sinc 4 + Sinc 1滤波器(全功率模式)
23
G
G
G
G
G
G
G
G
G
= 1 BUFF OFF
=1
=2
=4
=8
= 16
= 32
= 64
= 128
OUTPUT DATA RATE (SPS)
图47. 温度传感器精度
15
10k
22
0.8
0
1k
23
32 UNITS
–40 –30 –20 –10
100
图49. 峰峰值分辨率与输出数据速率(已建立)的关系,
Sinc 3滤波器(全功率模式)
1.0
–0.6
10
OUTPUT DATA RATE, SETTLED (SPS)
图46. 基准输入电流与温度的关系(基准电压缓冲器使能)
1.2
1
= 1 BUFF OFF
=1
=2
=4
=8
= 16
= 32
= 64
= 128
13048-050
–2.0
20
图48. 峰峰值分辨率与输出数据速率(已建立)的关系,
Sinc 4滤波器(全功率模式)
10
1
= 1 BUFF OFF
=1
=2
=4
=8
= 16
= 32
= 64
= 128
10
100
1k
OUTPUT DATA RATE (SPS)
图51. 峰峰值分辨率与输出数据速率的关系,
Sinc 3 + Sinc 1滤波器(全功率模式)
Rev. B | Page 24 of 91
10k
13048-051
CURRENT (nA)
–1.0
21
13048-049
PEAK-TO-PEAK RESOLUTION (Bits)
–0.5
23
22
22
21
21
20
19
18
17
16
14
13
12
11
10
= 1 BUFF OFF
=1
=2
=4
=8
= 16
= 32
= 64
= 128
1
10
18
17
16
15
G
G
G
G
G
G
G
G
G
14
13
12
11
100
1k
10k
100k
OUTPUT DATA RATE, SETTLED (SPS)
10
1
21
PEAK-TO-PEAK RESOLUTION (Bits)
22
21
20
19
18
17
16
13
12
11
10
1
= 1 BUFF OFF
=1
=2
=4
=8
= 16
= 32
= 64
= 128
10
100
1k
10k
100k
OUTPUT DATA RATE, SETTLED (SPS)
18
17
16
15
13
12
22
21
21
PEAK-TO-PEAK RESOLUTION (Bits)
23
22
20
19
18
17
16
14
13
12
11
10
1
= 1 BUFF OFF
=1
=2
=4
=8
= 16
= 32
= 64
= 128
10
1
OUTPUT DATA RATE (SPS)
1k
10
100
1k
10k
20
19
18
17
16
15
G
G
G
G
G
G
G
G
G
14
13
12
11
10
100
= 1 AIN BUFF OFF
=1
=2
=4
=8
= 16
= 32
= 64
= 128
图56. 峰峰值分辨率与输出数据速率(已建立)的关系,
Sinc 4滤波器(低功耗模式)
23
G
G
G
G
G
G
G
G
G
G
G
G
G
G
G
G
G
G
14
OUTPUT DATA RATE, SETTLED (SPS)
13048-054
PEAK-TO-PEAK RESOLUTION (Bits)
19
10
图53. 峰峰值分辨率与输出数据速率(已建立)的关系,
Sinc 3滤波器(中功率模式)
15
1k
20
11
13048-053
PEAK-TO-PEAK RESOLUTION (Bits)
23
22
G
G
G
G
G
G
G
G
G
100
图55. 峰峰值分辨率与输出数据速率的关系,
Sinc 3 + Sinc 1滤波器(中功率模式)
23
14
10
OUTPUT DATA RATE (SPS)
图52. 峰峰值分辨率与输出数据速率(已建立)的关系,
Sinc 4滤波器(中功率模式)
15
= 1 BUFF OFF
=1
=2
=4
=8
= 16
= 32
= 64
= 128
13048-056
G
G
G
G
G
G
G
G
G
19
图54. 峰峰值分辨率与输出数据速率的关系,
Sinc 4 + Sinc 1滤波器(中功率模式)
9
1
= 1 AIN BUFF OFF
=1
=2
=4
=8
= 16
= 32
= 64
= 128
10
100
1k
10k
OUTPUT DATA RATE, SETTLED (SPS)
图57. 峰峰值分辨率与输出数据速率(已建立)的关系,
Sinc 3滤波器(低功耗模式)
Rev. B | Page 25 of 91
13048-057
15
20
13048-055
PEAK-TO-PEAK RESOLUTION (Bits)
23
13048-052
PEAK-TO-PEAK RESOLUTION (Bits)
AD7124-8
AD7124-8
35
23
GAIN = 1, LOW POWER
GAIN = 1, MID POWER
GAIN = 1, FULL POWER
GAIN = 8, LOW POWER
GAIN = 8, MID POWER
GAIN = 8, FULL POWER
GAIN = 16, LOW POWER
GAIN = 16, MID POWER
GAIN = 16, FULL POWER
30
21
DIGITAL CURRENT (µA)
20
19
18
17
16
13
12
11
1
15
10
5
10
100
1k
OUTPUT DATA RATE (SPS)
0
0
0.1
图58. 峰峰值分辨率与输出数据速率的关系,
Sinc 4 + Sinc 1滤波器(低功耗模式)
1000
21
800
20
RMS NOISE (nV)
19
18
17
16
G
G
G
G
G
G
G
G
G
13
12
11
10
= 1 BUFF OFF
=1
=2
=4
=8
= 16
= 32
= 64
= 128
1
0.6
0.7
0.8
0.9
1.0
LOW POWER, EXTERNAL REF
MID POWER, EXTERNAL REF
FULL POWER, EXTERNAL REF
LOW POWER INTERNAL REF
MID POWER, INTERNAL REF
FULL POWER, INTERNAL REF
400
10
100
1k
0
–0.08
400
250
–0.02
0
0.02
0.04
4
0.06
0.08
29 UNITS
3
OSCILLATOR ERROR (%)
300
–0.04
图62. RMS噪声与模拟输入电压的关系,内部基准电压和
外部基准电压(增益 = 32,50 SPS)
GAIN = 1, LOW POWER
GAIN = 1, MID POWER
GAIN = 1, FULL POWER
GAIN = 8, LOW POWER
GAIN = 8, MID POWER
GAIN = 8, FULL POWER
GAIN = 16, LOW POWER
GAIN = 16, MID POWER
GAIN = 16, FULL POWER
350
–0.06
ANALOG INPUT VOLTAGE (V)
图59. 峰峰值分辨率与输出数据速率的关系,
Sinc 3 + Sinc 1滤波器(低功耗模式)
200
150
100
2
1
0
–1
–2
50
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
WAIT TIME IN STANDBY MODE (Seconds)
1.0
13048-200
ANALOG CURRENT (µA)
0.5
200
OUTPUT DATA RATE (SPS)
0
0.4
600
13048-059
PEAK-TO-PEAK RESOLUTION (Bits)
22
14
0.3
图61. 待机模式下数字电流与等待时间的关系,
ADC处于单次转换模式(50 SPS)
23
15
0.2
WAIT TIME IN STANDBY MODE (Seconds)
–3
–40
–25
–10
5
20
35
50
65
80
TEMPERATURE (°C)
图63. 内部振荡器误差与温度的关系
图60. 待机模式下模拟电流与等待时间的关系,
ADC处于单次转换模式(50 SPS)
Rev. B | Page 26 of 91
95
110
13048-029
10
= 1 BUFF OFF
=1
=2
=4
=8
= 16
= 32
= 64
= 128
13048-201
G
G
G
G
G
G
G
G
G
14
20
13048-202
15
25
13048-058
PEAK-TO-PEAK RESOLUTION (Bits)
22
AD7124-8
均方根噪声与分辨率
表7至表36所示为AD7124-8在不同输出数据速率、增益设
峰峰值分辨率(显示在括号中)则是根据峰峰值噪声(显示在
置和滤波器下的均方根噪声、峰峰值噪声、有效分辨率和
括号中)计算得出。峰峰值分辨率表示无闪烁码的分辨率。
无噪声(峰峰值)分辨率。所提供的数据是针对双极性输入
有效分辨率 = Log2 (输入范围/均方根噪声)
范围以及采用2.5 V外部基准电压源而言。这些数据是在单
峰峰值分辨率 = Log2 (输入范围/峰峰值噪声)
个通道上连续转换ADC时,差分输入电压为0 V产生的典型
值。必须注意,有效分辨率根据均方根噪声计算得出,而
全功率模式
Sinc4
表7. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),全功率模式
滤波
器字
(十进
制)
2047
1920
960
480
384
320
240
120
60
30
15
8
4
2
1
输出
数据
速率
(SPS)
9.4
10
20
40
50
60
80
160
320
640
1280
2400
4800
9600
19,200
输出数据
速率(零延
迟模式)
(SPS)
2.34
2.5
5
10
12.5
15
20
40
80
160
320
600
1200
2400
4800
f3dB
(Hz)
2.16
2.3
4.6
9.2
11.5
13.8
18.4
36.8
73.6
147.2
294.4
552
1104
2208
4416
增益 = 1
0.24 (1.5)
0.23 (1.5)
0.31 (2.1)
0.42 (3)
0.48 (3.2)
0.51 (3.3)
0.6 (4.8)
0.86 (6.9)
1.2 (8.9)
1.7 (13)
2.4 (19)
3.3 (25)
4.9 (38)
8.8 (76)
72 (500)
增益 = 2
0.15 (0.89)
0.14 (0.89)
0.22 (1.3)
0.3 (2.1)
0.33 (2.1)
0.35 (2.4)
0.41 (3)
0.55 (4.1)
0.76 (6.1)
1.1 (8.8)
1.6 (13)
2.3 (16)
3.4 (25)
6.8 (61)
38 (270)
增益 = 4
0.091 (0.6)
0.094 (0.6)
0.13 (0.89)
0.19 (1.4)
0.2 (1.3)
0.23 (1.3)
0.28 (1.8)
0.37 (2.5)
0.53 (4.1)
0.74 (5.7)
1.1 (8.4)
1.5 (12)
2.4 (20)
4.9 (34)
21 (150)
增益 = 8
0.071 (0.41)
0.076 (0.42)
0.1 (0.6)
0.14 (0.97)
0.16 (1.1)
0.17 (1.2)
0.19 (1.3)
0.29 (2)
0.4 (2.7)
0.57 (4.1)
0.82 (6)
1.2 (8)
2 (13)
4.3 (27)
13 (95)
增益 = 16
0.045 (0.26)
0.048 (0.27)
0.069 (0.41)
0.09 (0.63)
0.1 (0.75)
0.11 (0.78)
0.13 (0.86)
0.2 (1.2)
0.26 (1.8)
0.38 (2.9)
0.55 (4)
0.76 (6)
1.3 (9.1)
2.6 (21)
7.5 (57)
增益 = 32
0.031 (0.17)
0.03 (0.19)
0.044 (0.26)
0.063 (0.39)
0.068 (0.43)
0.077 (0.5)
0.09 (0.54)
0.13 (0.84)
0.18 (1.2)
0.26 (2)
0.38 (2.5)
0.53 (4)
0.83 (6.4)
1.7 (13)
4.4 (33)
增益 = 64
0.025 (0.15)
0.025 (0.16)
0.035 (0.22)
0.053 (0.34)
0.059 (0.42)
0.064 (0.41)
0.072 (0.48)
0.11 (0.7)
0.15 (0.95)
0.22 (1.6)
0.3 (2.3)
0.43 (3.2)
0.68 (4.8)
1.3 (12)
3.3 (26)
增益 = 32
22.3 (19.8)
22.3 (19.7)
21.8 (19.2)
21.2 (18.6)
21.1 (18.5)
21 (18.3)
20.7 (18.1)
20.1 (17.5)
19.7 (17)
19.2 (16.3)
18.7 (15.9)
18.2 (15.3)
17.5 (14.6)
16.5 (13.5)
15.1 (12.2)
增益 = 64
21.6 (19)
21.6 (19)
21.1 (18.4)
20.5 (17.8)
20.4 (17.7)
20.2 (17.6)
20 (17.3)
19.5 (16.9)
19 (16.3)
18.5 (15.6)
18 (15.1)
17.5 (14.6)
16.8 (14)
15.9 (12.7)
14.6 (11.5)
增益 = 128
0.023 (0.14)
0.025 (0.15)
0.034 (0.22)
0.043 (0.27)
0.048 (0.28)
0.056 (0.35)
0.063 (0.45)
0.098 (0.6)
0.14 (0.86)
0.19 (1.4)
0.26 (1.8)
0.37 (2.7)
0.58 (4.3)
1.2 (9.4)
2.8 (23)
表8. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系(位),全功率模式
滤波
器字
(十进制)
2047
1920
960
480
384
320
240
120
60
30
15
8
4
2
1
输出数
据速率
(SPS)
9.4
10
20
40
50
60
80
160
320
640
1280
2400
4800
9600
19,200
输出数据速率
(零延迟模式)
(SPS)
2.34
2.5
5
10
12.5
15
20
40
80
160
320
600
1200
2400
4800
增益 = 1
24 (21.7)
24 (21.7)
23.9 (21.2)
23.5 (20.7)
23.3 (20.5)
23.2 (20.3)
23 (20)
22.5 (19.5)
22 (19.1)
21.5 (18.5)
21 (18)
20.5 (17.5)
20 (17)
19.1 (16)
16.1 (13.3)
增益 = 2
24 (21.4)
24 (21.4)
23.5 (20.8)
23 (20.3)
22.9 (20.2)
22.8 (20)
22.6 (19.7)
22.1 (19.2)
21.6 (18.6)
21.1 (18.1)
20.5 (17.6)
20.1 (17.2)
19.5 (16.5)
18.5 (15.3)
16 (13.2)
增益 = 4
23.7 (21)
23.7 (21)
23.2 (20.4)
22.6 (19.8)
22.5 (19.6)
22.4 (19.5)
22.1 (19.3)
21.7 (18.9)
21.2 (18.2)
20.7 (17.7)
20.2 (17.2)
19.7 (16.7)
19 (16)
18 (15.1)
15.9 (13)
Rev. B | Page 27 of 91
增益 = 8
23.1 (20.5)
23 (20.5)
22.5 (20)
22.1 (19.3)
21.9 (19.1)
21.8 (19)
21.6 (18.9)
21 (18.3)
20.6 (17.8)
20.1 (17.2)
19.5 (16.7)
19 (16.2)
18.3 (15.6)
17.2 (14.5)
15.5 (12.7)
增益 = 16
22.7 (20.2)
22.6 (20.1)
22.1 (19.5)
21.7 (18.9)
21.5 (18.7)
21.4 (18.6)
21.2 (18.5)
20.6 (18)
20.2 (17.4)
19.7 (16.8)
19.1 (16.3)
18.6 (15.7)
17.9 (15.1)
16.9 (13.9)
15.4 (12.4)
增益 = 128
20.7 (18.1)
20.7 (18.1)
20.1 (19.4)
19.8 (17.1)
19.6 (17)
19.4 (16.6)
19.2 (16.4)
18.6 (16)
18.1 (15.5)
17.6 (14.8)
17.2 (14.4)
16.7 (13.8)
16 (13.2)
15 (12)
13.8 (10.8)
AD7124-8
Sinc3
表9. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),全功率模式
滤波
器字
(十进
制)
2047
1920
1280
640
384
320
160
80
40
20
10
6
3
2
1
输出
数据
速率
(SPS)
9.4
10
20
30
50
60
120
240
480
960
1920
3200
6400
9600
19,200
输出数
据速率
(零延
迟模
式)
(SPS)
3.13
3.33
5
10
16.67
20
40
80
160
320
640
1066.67
2133.33
3200
6400
f3dB
(Hz)
2.56
2.72
5.44
8.16
13.6
16.32
32.64
65.28
130.56
261.12
522.24
870.4
1740.8
2611.2
5222.4
增益 = 1
0.37 (1.5)
0.24 (1.5)
0.31 (1.8)
0.4 (2.6)
0.53 (3.3)
0.55 (3.6)
0.78 (5.1)
1.1 (7)
1.5 (11)
2.3 (16)
3.2 (26)
4.9 (38)
25 (170)
110 (820)
890 (6500)
增益 = 2
0.15 (0.89)
0.15 (0.89)
0.18 (1.2)
0.26 (1.6)
0.3 (2.2)
0.37 (2.4)
0.53 (3.4)
0.73 (4.9)
1.1 (6.8)
1.5 (9.8)
2.2 (16)
3.2 (24)
13 (89)
54 (390)
430 (3000)
增益 = 4
0.096 (0.58)
0.096 (0.6)
0.12 (0.82)
0.17 (1.2)
0.2 (1.6)
0.24 (1.8)
0.35 (2.3)
0.49 (3.2)
0.67 (4.5)
0.99 (6.6)
1.5 (11)
2.1 (15)
7.1 (54)
28 (210)
220 (1500)
增益 = 8
0.07 (0.38)
0.07 (0.4)
0.09 (0.55)
0.11 (0.82)
0.17 (1.1)
0.19 (1.3)
0.26 (1.8)
0.37 (2.6)
0.52 (3.7)
0.75 (5.1)
1.1 (8.5)
1.6 (12)
4.3 (35)
14 (110)
110 (790)
增益 = 16
0.046 (0.25)
0.05 (0.26)
0.059 (0.35)
0.088 (0.52)
0.1 (0.75)
0.12 (0.8)
0.17 (1.1)
0.25 (1.6)
0.34 (2.2)
0.53 (3.5)
0.73 (5.5)
1 (7.7)
2.4 (18)
7.4 (57)
55 (390)
增益 = 32
0.033 (0.16)
0.034 (0.17)
0.041 (0.24)
0.055 (0.36)
0.075 (0.51)
0.084 (0.54)
0.12 (0.85)
0.17 (1.2)
0.25 (1.7)
0.35 (2.4)
0.49 (3.9)
0.68 (5.6)
1.5 (11)
3.9 (27)
28 (190)
增益 = 16
22.7 (20.3)
22.6 (20.2)
22.3 (19.8)
21.8 (19.2)
21.4 (18.7)
21.3 (18.6)
20.8 (18.1)
20.3 (17.6)
19.8 (17.1)
19.2 (16.4)
18.7 (15.8)
18.2 (15.3)
17 (14.1)
15.4 (12.4)
12.5 (9.6)
增益 = 32
22.2 (19.9)
22.2 (19.8)
21.9 (19.3)
21.4 (18.7)
21 (18.2)
20.8 (18.1)
20.3 (17.5)
19.8 (17)
19.3 (16.5)
18.8 (16)
18.3 (15.3)
17.8 (14.8)
16.7 (13.8)
15.3 (12.5)
12.4 (9.6
增益 = 64
0.023 (0.11)
0.023 (0.12)
0.033 (0.18)
0.048 (0.27)
0.062 (0.39)
0.068 (0.44)
0.1 (0.66)
0.14 (1)
0.19 (1.4)
0.28 (2.1)
0.4 (3.2)
0.56 (4.2)
1.1 (8.4)
2.3 (17)
14 (100)
增益 = 128
0.017 (0.09)
0.018 (0.09)
0.027 (0.14)
0.039 (0.22)
0.056 (0.33)
0.06 (0.37)
0.097 (0.55)
0.12 (0.78)
0.17 (1.2)
0.25 (1.8)
0.35 (2.7)
0.48 (3.6)
0.9 (6.7)
1.7 (13)
7.6 (56)
表10. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系,全功率模式
滤波
器字
(十进
制)
2047
1920
1280
640
384
320
160
80
40
20
10
6
3
2
1
输出
数据
速率
(SPS)
9.4
10
20
30
50
60
120
240
480
960
1920
3200
6400
9600
19,200
输出数据
速率(零延
迟模式)
(SPS)
3.13
3.33
5
10
16.67
20
40
80
160
320
640
1066.67
2133.33
3200
6400
增益 = 1
24 (21.7)
24 (21.7)
24 (21.4)
23.6 (20.9)
23.2 (20.5)
23.1 (20.4)
22.6 (19.9)
22.1 (19.4)
21.6 (18.8)
21.1 (18.3)
20.6 (17.6)
19.9 (17)
17.6 (14.8)
15.5 (12.6)
12.5 (9.7)
增益 = 2
24 (21.4)
24 (21.4)
23.7 (21)
23.2 (20.5)
22.8 (20.1)
22.7 (20)
22.2 (19.5)
21.7 (19)
21.2 (18.5)
20.7 (18)
20.1 (17.2)
19.6 (16.6)
17.6 (14.8)
15.5 (12.6)
12.5 (9.7)
增益 = 4
23.6 (21)
23.6 (21)
23.2 (20.5)
22.8 (20)
22.4 (19.6)
22.3 (19.4)
21.8 (19)
21.3 (18.6)
20.8 (18.1)
20.3 (17.5)
19.7 (16.8)
19.2 (16.3)
17.4 (14.5)
15.4 (12.6)
12.5 (9.7)
增益 = 8
23.1 (20.6)
23.1 (20.6)
22.7 (20.1)
22.2 (19.5)
21.8 (19.1)
21.7 (18.9)
21.2 (18.4)
20.7 (17.9)
20.2 (17.4)
19.7 (16.9)
19.1 (16.2)
18.6 (15.6)
17.2 (14.1)
15.4 (12.5)
12.5 (9.6)
增益 = 64
21.7 (19.3)
21.7 (19.3)
21.2 (18.7)
20.6 (18.1)
20.3 (17.6)
20.1 (17.4)
19.6 (26.9)
19.1 (16.3)
18.6 (15.8)
18.1 (15.2)
17.6 (14.6)
17.1 (14.2)
16.3 (13.2)
15 (12.2)
12.4 (9.6)
增益 = 128
21 (18.7)
21 (18.7)
20.5 (18.1)
19.9 (17.4)
19.4 (16.9)
19.3 (16.7)
18.7 (16.1)
18.3 (15.6)
17.8 (15)
17.3 (14.4)
16.8 (13.8)
16.3 (13.4)
15.4 (12.5)
14.5 (11.6)
12.3 (9.5)
后置滤波器
表11. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),全功率模式
输出数据速率(SPS)
16.67
20
25
27.27
增益 = 1
0.51 (3.3)
0.53 (3.3)
0.57 (3.6)
0.6 (3.9)
增益 = 2
0.34 (2.1)
0.36 (2.1)
0.37 (2.2)
0.38 (2.2)
增益 = 4
0.21 (1.3)
0.23 (1.3)
0.25 (1.6)
0.26 (1.6)
增益 = 8
0.16 (0.97)
0.18 (1)
0.18 (1.2)
0.19 (1.2)
Rev. B | Page 28 of 91
增益 = 16
0.11 (0.65)
0.11 (0.65)
0.12 (0.75)
0.13 (0.82)
增益 = 32
0.075 (0.41)
0.078 (0.45)
0.082 (0.47)
0.084 (0.55)
增益 = 64
0.062 (0.34)
0.062 (0.34)
0.062 (0.38)
0.072 (0.44)
增益 = 128
0.051(0.3)
0.051 (0.3)
0.055 (0.31)
0.063 (0.43)
AD7124-8
表12. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系(位),全功率模式
增益 = 1
23.2 (20.5)
23.2 (20.5)
23.1 (20.4)
23 (20.3)
输出数据速率(SPS)
16.67
20
25
27.27
增益 = 2
22.8 (20.2)
22.7 (20.2)
22.7 (20.1)
22.6 (20.1)
增益 = 4
22.5 (19.9)
22.3 (19.9)
22.2 (19.6)
22.2 (19.5)
增益 = 8
21.9 (19.3)
21.7 (19.2)
21.7 (19)
21.7 (19)
增益 = 16
21.5 (18.9)
21.5 (18.9)
21.3 (18.7)
21.2 (18.5)
增益 = 32
21 (18.5)
20.9 (18.4)
20.9 (18.3)
20.8 (18.1)
增益 = 64
20.3 (17.8)
20.3 (17.8)
20.3 (17.7)
20.1 (17.4)
增益 = 128
19.5 (17)
19.5 (17)
19.5 (17)
19.2 (16.5)
快速建立滤波器(Sinc 4 + Sinc 1滤波器)
表13. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),全功率模式(以16为基数计算均值)
滤波
器字
(十进制)
384
120
24
20
2
1
输出数
据速率
(SPS)
2.63
8.42
42.11
50.53
505.26
1010.53
增益 = 1
0.19 (1.2)
0.32 (2.1)
0.69 (4.6)
0.71 (5.1)
2.4 (18)
4.8 (35)
增益 = 2
0.11 (0.75)
0.2 (1.3)
0.44 (3)
0.49 (3.1)
1.6 (10)
3 (20)
增益 = 4
0.077 (0.52)
0.13 (0.97)
0.29 (2.1)
0.3 (2.2)
1.1 (8.3)
1.9 (12)
增益 = 8
0.063 (0.34)
0.1 (0.63)
0.23 (1.6)
0.25 (1.7)
0.87 (5.5)
1.4 (8.8)
增益 = 16
0.036 (0.21)
0.067 (0.46)
0.14 (0.99)
0.16 (1.1)
0.56 (3.5)
0.89 (5.2)
增益 = 32
0.027 (0.17)
0.045 (0.28)
0.1 (0.72)
0.11 (0.78)
0.47 (2.9)
0.57 (3.7)
增益 = 64
0.021 (0.11)
0.039 (0.23)
0.081 (0.54)
0.09 (0.6)
0.33 (2.1)
0.49 (3)
增益 = 128
0.019 (0.098)
0.031 (0.2)
0.07 (0.49)
0.082 (0.57)
0.3 (2)
0.44 (3)
表14. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系(位),全功率模式(以16为基数计算均值)
滤波器字
(十进制)
384
120
24
20
2
1
输出数据速率
(SPS)
2.63
8.42
42.11
50.53
505.26
1010.53
增益 = 1
24 (22)
23.9 (21.2)
22.8 (20)
22.7 (19.9)
21 (18.1)
20 (17.1)
增益 = 2
24 (21.7)
23.6 (20.8)
22.4 (19.7)
22.3 (19.6)
20.6 (17.9)
19.7 (16.9)
增益 = 4
23.9 (21.2)
23.3 (20.3)
22.1 (19.2)
22 (19.1)
20.2 (17.2)
19.3 (16.6)
增益 = 8
23.3 (20.8)
22.5 (19.9)
21.4 (18.6)
21.2 (18.5)
19.5 (16.8)
18.8 (16.1)
增益 = 16
23 (20.5)
22.2 (19.4)
21.1 (18.3)
20.9 (18.1)
19.1 (16.4)
18.4 (15.9)
增益 = 32
22.5 (19.8)
21.9 (19.1)
20.5 (17.7)
20.4 (17.6)
18.4 (15.7)
18.1 (15.4)
增益 = 64
21.8 (19.5)
20.9 (18.4)
19.9 (17.1)
19.7 (17)
17.8 (15.2)
17.3 (14.7)
增益 = 128
21 (18.6)
20.2 (17.6)
19.1 (16.3)
18.9 (16.1)
17 (14.3)
16.5 (13.7)
增益 = 64
0.025 (0.13)
0.036 (0.25)
0.079 (0.56)
0.09 (0.66)
0.31 (2.2)
0.83 (6.2)
增益 = 128
0.019 (0.11)
0.033 (0.17)
0.071 (0.44)
0.077 (0.48)
0.27 (2)
0.54 (4)
增益 = 64
21.6 (19.2)
21 (18.3)
19.9 (17.1)
19.7 (16.9)
17.9 (15.1)
16.5 (13.6)
增益 = 128
21 (18.4)
20.2 (17.8)
19.1 (16.5)
19 (16.3)
17.2 (14.3)
16.1 (13.3)
快速建立滤波器(Sinc 3 + Sinc 1滤波器)
表15. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),全功率模式(以16为基数计算均值)
滤波器字
(十进制)
384
120
24
20
2
1
输出数据速率
(SPS)
2.78
8.89
44.44
53.33
533.33
1066.67
增益 = 1
0.22 (1.4)
0.31 (2.1)
0.7 (4.8)
0.77 (5.2)
6.1 (46)
44 (320)
增益 = 2
0.13 (0.75)
0.21 (1.3)
0.46 (3.1)
0.5 (3.4)
3.2 (23)
22 (160)
增益 = 4
0.081 (0.44)
0.13 (0.89)
0.29 (2.1)
0.31 (2.3)
1.8 (12)
11 (80)
增益 = 8
0.048 (0.3)
0.1 (0.63)
0.22 (1.5)
0.24 (1.6)
1.1 (7.5)
5.7 (40)
增益 = 16
0.039 (0.24)
0.068 (0.47)
0.14 (0.95)
0.17 (1)
0.65 (4.3)
2.9 (22)
增益 = 32
0.026 (0.18)
0.047 (0.28)
0.098 (0.67)
0.11 (0.73)
0.4 (2.7)
1.5 (11)
表16. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系(位),全功率模式(以16为基数计算均值)
滤波器字
(十进制)
384
120
24
20
2
1
输出数据速率
(SPS)
2.78
8.89
44.44
53.33
533.33
1066.67
增益 = 1
24 (21.8)
24 (21.2)
22.8 (20)
22.6 (19.9)
19.7 (16.8)
16.8 (13.9)
增益 = 2
24 (21.7)
23.5 (20.9)
22.4 (19.6)
22.3 (19.5)
19.6 (16.8)
16.8 (13.9)
增益 = 4
23.9 (21.4)
23.2 (20.4)
22.1 (19.2)
22 (19.1)
19.4 (16.6)
16.8 (13.9)
增益 = 8
23.6 (21)
22.6 (19.9)
21.4 (18.7)
21.3 (18.6)
19.1 (16.3)
16.7 (13.9)
Rev. B | Page 29 of 91
增益 = 16
22.9 (20.3)
22.1 (19.4)
21.1 (18.3)
20.8 (18.2)
18.9 (16.1)
16.7 (13.8)
增益 = 32
22.5 (19.8)
21.7 (19.1)
20.6 (17.8)
20.4 (17.7)
18.6 (15.8)
16.6 (13.8)
AD7124-8
中功率模式
Sinc4
表17. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),中功率模式
滤波
器字
(十进
制)
2047
1920
960
480
240
120
96
80
60
30
15
8
4
2
1
输出
数据
速率
(SPS)
2.34
2.5
5
10
20
40
50
60
80
160
320
600
1200
2400
4800
输出数据
速率(零延
迟模式)
(SPS)
0.586
0.625
1.25
2.5
5
10
12.5
15
20
40
80
150
300
600
1200
f3dB
(Hz)
0.078
0.575
1.15
2.3
4.6
9.2
11.5
13.8
18.4
36.8
73.6
138
276
552
1104
增益 = 1
0.22 (1.4)
0.25 (1.4)
0.34 (2)
0.44 (2.8)
0.67 (3.8)
0.98 (6)
1 (7.4)
1.1 (7.2)
1.3 (8.4)
1.8 (11)
2.6 (17)
3.7 (23)
5.3 (36)
9.3 (72)
71 (500)
增益 = 2
0.14 (0.88)
0.17 (0.88)
0.21 (1.2)
0.28 (1.8)
0.4 (2.4)
0.58 (3.6)
0.67 (4.2)
0.7 (4.3)
0.8 (5.1)
1.2 (7.6)
1.7 (11)
2.3 (15)
3.6 (24)
6.8 (53)
37 (270)
增益 = 4
0.095 (0.6)
0.11 (0.6)
0.13 (0.77)
0.19 (1.1)
0.27 (1.6)
0.37 (2.3)
0.41 (2.5)
0.44 (3)
0.53 (3.4)
0.73 (4.6)
1 (6.6)
1.5 (9.6)
2.4 (16)
4.8 (35)
21 (160)
增益 = 8
0.062 (0.38)
0.073 (0.38)
0.085 (0.52)
0.1 (0.82)
0.2 (1.1)
0.27 (1.7)
0.28 (1.9)
0.33 (2.1)
0.37 (2.4)
0.54 (3.4)
0.79 (4.7)
1.2 (7.2)
1.9 (13)
4.1 (34)
13 (98)
增益 = 16
0.048 (0.24)
0.048 (0.24)
0.064 (0.36)
0.1 (0.55)
0.14 (0.85)
0.2 (1.1)
0.23 (1.3)
0.24 (1.4)
0.27 (1.6)
0.39 (2.4)
0.58 (3.4)
0.84 (5)
1.3 (8.2)
2.5 (19)
7.2 (55)
增益 = 32
0.036 (0.17)
0.037 (0.19)
0.052(0.25)
0.072 (0.41)
0.098 (0.64)
0.14 (0.87)
0.15 (0.95)
0.17 (1.1)
0.2 (1.3)
0.28 (1.9)
0.4 (2.5)
0.56 (4)
0.85 (6)
1.7 (13)
4.3 (33)
增益 = 64
0.024 (0.14)
0.024 (0.14)
0.04 (0.21)
0.057 (0.34)
0.081 (0.47)
0.11 (0.74)
0.13 (0.78)
0.14 (0.89)
0.18 (1.1)
0.23 (1.4)
0.33 (2)
0.46 (2.8)
0.68 (4.3)
1.3 (10)
3.1 (24)
增益 = 128
0.02 (0.1)
0.021 (0.1)
0.035 (0.2)
0.048 (0.28)
0.07 (0.43)
0.09 (0.57)
0.11 (0.7)
0.12 (0.75)
0.13 (0.82)
0.19 (1.2)
0.26 (1.5)
0.4 (2.6)
0.6 (4.5)
1.2 (9.7)
2.6 (21)
增益 = 16
22.6 (20.3)
22.6 (20.3)
22.2 (19.7)
21.5 (19.1)
21.1 (18.5)
20.6 (18.1)
20.4 (17.9)
20.3 (17.8)
20.1 (17.6)
19.6 (17)
19 (16.5)
18.5 (15.9)
17.9 (15.2)
16.9 (14)
15.4 (12.5)
增益 = 32
22.1 (19.7)
22 (19.7)
21.5 (19.2)
21 (18.5)
20.6 (17.9)
20.1 (17.5)
19.9 (17.3)
19.8 (17.2)
19.6 (16.9)
19.1 (16.3)
18.6 (15.9)
18.1 (15.3)
17.5 (14.7)
16.5 (13.6)
15.1 (12.2)
增益 = 64
21.6 (19.1)
21.6 (19.1)
20.9 (18.5)
20.4 (17.8)
19.9 (17.3)
19.4 (16.8)
19.2 (16.6)
19.1 (16.4)
18.9 (16.2)
18.4 (15.8)
17.9 (15.3)
17.4 (14.8)
16.8 (14)
15.8 (12.9)
14.6 (11.7)
增益 = 128
20.9 (18.5)
20.8 (18.5)
20.1 (17.6)
19.6 (17.1)
19.1 (16.5)
18.7 (16)
18.5 (15.8)
18.4 (15.7)
18.2 (15.5)
17.7 (15)
17.2 (14.6)
16.6 (13.9)
16 (13.1)
15 (12)
13.9 (10.9)
表18. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系(位),中功率模式
滤波
器字
(十进
制)
2047
1920
960
480
240
120
96
80
60
30
15
8
4
2
1
输出
数据
速率
(SPS)
2.34
2.5
5
10
20
40
50
60
80
160
320
600
1200
2400
4800
输出数据
速率(零延
迟模式)
(SPS)
0.586
0.625
1.25
2.5
5
10
12.5
15
20
40
80
150
300
600
1200
增益 = 1
24 (21.8)
24 (21.8)
23.8 (21.2)
23.4 (20.8)
22.8 (20.3)
22.3 (19.7)
22.2 (19.5)
22.1 (19.4)
21.9 (19.2)
21.4 (18.8)
20.9 (18.2)
20.4 (17.7)
19.8 (17.1)
19 (16.1)
16.1 (13.3)
增益 = 2
24 (21.4)
23.8 (21.4)
23.5 (21)
23.1 (20.4)
22.5 (20)
22 (19.4)
21.8 (19.2)
21.7 (19.1)
21.5 (18.9)
21 (18.9)
20.5 (17.8)
20 (17.3)
19.4 (16.7)
18.5 (15.5)
16 (13.2)
增益 = 4
23.6 (21)
23.5 (21)
23.2 (20.6)
22.7 (20.1)
22.1 (19.6)
21.7 (19)
21.5 (18.9)
21.4 (18.7)
21.1 (18.5)
20.7 (18.5)
20.2 (17.5)
19.7 (17)
19 (16.3)
18 (15.1)
15.9 (12.9)
增益 = 8
23.3 (20.6)
23 (20.6)
22.8 (20.2)
22.2 (19.6)
21.6 (19.1)
21.1 (18.5)
21 (18.3)
20.9 (18.2)
20.7 (18)
20.2 (17.5)
19.6 (17)
19 (16.4)
18.3 (15.6)
17.2 (14.2)
15.5 (12.6)
Rev. B | Page 30 of 91
AD7124-8
Sinc3
表19. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),中功率模式
滤波
器字
(十进
制)
2047
960
480
320
160
96
80
40
20
10
5
3
2
1
输出
数据
速率
(SPS)
2.34
5
10
15
30
50
60
120
240
480
960
1600
2400
4800
输出数
据速率
(零延迟
模式)
(SPS)
0.78
1.67
3.33
5
10
16.67
20
40
80
160
320
533.33
800
1600
f3dB
(Hz)
0.64
1.36
2.72
4.08
8.16
13.6
16.32
32.64
65.28
130.6
261.1
435.2
652.8
1306
增益 = 1
0.25 (1.5)
0.35 (2.2)
0.5 (3.1)
0.6 (3.8)
0.83 (5.6)
1.1 (7.5)
1.2 (7.7)
1.7 (11)
2.5 (16)
3.5 (24)
6.7 (53)
25 (170)
110 (740)
880 (5800)
增益 = 2
0.17 (1)
0.23 (1.3)
0.31 (1.9)
0.38 (2.4)
0.54 (3.3)
0.72 (4.4)
0.8 (4.8)
1.1 (7)
1.6 (9.7)
2.2 (15)
4.1 (34)
13 (90)
54 (360)
430 (3100)
增益 = 4
0.087 (0.58)
0.14 (0.82)
0.19 (1.3)
0.24 (1.6)
0.34 (2.2)
0.44 (2.9)
0.48 (3.1)
0.7 (4.6)
0.94 (6.2)
1.4 (9.3)
2.5 (19)
7.1 (53)
27 (200)
220 (1500)
增益 = 8
0.065 (0.4)
0.1 (0.58)
0.14 (0.89)
0.17 (1.1)
0.24 (1.6)
0.31 (2)
0.35 (2.2)
0.47 (3.2)
0.7 (5)
1 (7)
1.8 (14)
4.2 (30)
14 (110)
110 (760)
增益 = 16
0.049 (0.27)
0.074 (0.43)
0.1 (0.63)
0.13 (0.8)
0.18 (1.1)
0.24 (1.5)
0.25 (1.6)
0.36 (2.2)
0.53 (3.2)
0.78 (5.3)
1.2 (8.7)
2.4 (18)
7.4 (51)
55 (400)
增益 = 32
0.034 (0.19)
0.053 (0.31)
0.075 (0.44)
0.089 (0.54)
0.13 (0.77)
0.17 (1)
0.18 (1.1)
0.26 (1.7)
0.37 (2.3)
0.56 (3.9)
0.84 (6.4)
1.5 (11)
3.9 (29)
27 (180)
增益 = 64
0.03 (0.16)
0.041 (0.22)
0.6 (0.35)
0.076 (0.46)
0.1 (0.65)
0.14 (0.82)
0.15 (0.94)
0.21 (1.5)
0.31 (2.1)
0.46 (3.1)
0.67 (5)
1.1 (7.8)
2.3 (16)
14 (110)
增益 = 128
0.022 (0.11)
0.034 (0.17)
0.049 (0.28)
0.062 (0.35)
0.088 (0.53)
0.11 (0.7)
0.12 (0.77)
0.18 (1.1)
0.26 (1.8)
0.38 (2.5)
0.57 (3.9)
0.89 (6.8)
1.6 (12)
7.5 (56)
表20. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系(位),中功率模式
滤波
器字
(十进
制)
2047
960
480
320
160
96
80
40
20
10
5
3
2
1
输出
数据
速率
(SPS)
2.34
5
10
15
30
50
60
120
240
480
960
1600
2400
4800
输出数据
速率(零延
迟模式)
(SPS)
0.78
1.67
3.33
5
10
16.67
20
40
80
160
320
533.33
800
1600
增益 = 1
24 (21.7)
23.8 (21.1)
23.3 (20.6)
23 (20.3)
22.5 (19.8)
22.1 (19.4)
22 (19.3)
21.5 (18.8)
21 (18.3)
20.4 (17.7)
19.5 (16.5)
17.6 (14.8)
15.5 (12.7)
12.5 (9.7)
增益 = 2
23.8 (21.2)
23.4 (20.8)
22.9 (20.3)
22.6 (20)
22.1 (19.5)
21.7 (19.1)
21.6 (19)
21.1 (18.5)
20.6 (18)
20.1 (17.3)
19.2 (16.2)
17.5 (14.8)
15.5 (12.7)
12.5 (9.7)
增益 = 4
23.6 (21)
23.1 (20.5)
22.6 (19.9)
22.3 (19.6)
21.8 (19.1)
21.4 (18.7)
21.3 (18.6)
20.8 (18.1)
20.3 (17.6)
19.8 (17)
19 (16)
17.4 (14.5)
15.5 (12.6)
12.5 (9.7)
增益 = 8
23.2 (20.6)
22.6 (20)
22.1 (19.4)
21.8 (19.1)
21.3 (18.6)
20.9 (18.2)
20.8 (18.1)
20.3 (17.6)
19.8 (17)
19.2 (16.4)
18.4 (15.4)
17.2 (14.3)
15.4 (12.6)
12.5 (9.7)
增益 = 16
22.6 (20.1)
22 (19.5)
21.5 (18.9)
21.2 (18.6)
20.7 (18.1)
20.3 (17.7)
20.2 (17.6)
19.7 (17.1)
19.2 (16.6)
18.6 (15.9)
18 (15.1)
17 (14.1)
15.4 (12.6)
12.5 (9.6)
增益 = 32
22.1 (19.6)
21.5 19)
21 (18.4)
20.7 (18.1)
20.2 (17.6)
19.8 (17.2)
19.7 (17.1)
19.2 (16.5)
18.7 (16)
18.1 (15.3)
17.5 (14.6)
16.7 (13.8)
15.3 (12.4)
12.5 (9.6)
增益 = 64
21.3 (18.9)
20.8 (18.4)
20.3 (17.8)
20 (17.4)
19.5 (16.9)
19.1 (16.5)
19.1 (16.3)
18.5 (15.7)
18 (15.2)
17.4 (14.6)
16.8 (13.9)
16.1 (13.3)
15 (12.3)
12.4 (9.5)
增益 = 128
20.7 (18.4)
20.1 (17.8)
19.6 (17.1)
19.3 (16.8)
18.8 (16.2)
18.4 (15.8)
18.3 (15.6)
17.7 (15.1)
17.2 (14.4)
16.7 (13.9)
16.1 (13.3)
15.4 (12.6)
14.6 (11.7)
12.4 (9.4)
后置滤波器
表21. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),中功率模式
输出数据速率(SPS)
16.67
20
25
27.27
增益 = 1
1.1 (6.3)
1.1 (6.9)
1.2 (8)
1.3 (9.2)
增益 = 2
0.69 (4)
0.7 (4)
0.8 (4.6)
0.82 (4.8)
增益 = 4
0.41 (2.5)
0.41 (2.5)
0.46 (2.8)
0.48 (2.8)
增益 = 8
0.31 (2)
0.33 (2.1)
0.36 (2.3)
0.36 (2.3)
增益 = 16
0.23 (1.4)
0.23 (1.5)
0.25 (1.5)
0.28 (1.6)
增益 = 32
0.17 (0.96)
0.18 (0.96)
0.17 (1)
0.19 (1.1)
增益 = 64
0.13 (0.79)
0.14 (0.81)
0.15 (0.9)
0.16 (1)
增益 = 128
0.11 (0.61)
0.12 (0.67)
0.12 (0.74)
0.13 (0.79)
表22. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系(位),中功率模式
输出数据速率(SPS)
16.67
20
25
27.27
增益 = 1
22.1 (19.6)
22.1 (19.5)
22 (19.2)
21.9 (19)
增益 = 2
21.8 (19.2)
21.8 (19.2)
21.6 (19.1)
21.5 (19)
增益 = 4
21.5 (18.9)
21.5 (18.9)
21.4 (18.8)
21.3 (18.8)
增益 = 8
20.9 (18.3)
20.9 (18.2)
20.7 (18.1)
20.7 (18.1)
Rev. B | Page 31 of 91
增益 = 16
20.4 (17.8)
20.4 (17.7)
20.3 (17.6)
21.1 (17.6)
增益 = 32
19.8 (17.3)
19.8 (17.3)
19.7 (17.2)
19.7 (17.1)
增益 = 64
19.2 (16.6)
19 (16.6)
18.9 (16.4)
18.9 (16.3)
增益 = 128
18.4 (16)
18.3 (15.8)
18.2 (15.7)
18.2 (15.6)
AD7124-8
快速建立滤波器(Sinc 4 + Sinc 1滤波器)
表23. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),中功率模式(以16为基数计算均值)
滤波器字
(十进制)
96
30
6
5
2
1
输出数据速率
(SPS)
2.63
8.42
42.11
50.53
126.32
252.63
增益 = 1
0.36 (2.4)
0.67 (4.2)
1.5 (9)
1.6 (9.3)
2.5 (15)
5.2 (21)
增益 = 2
0.23 (1.5)
0.44 (2.7)
0.96 (6.1)
1 (7.7)
1.6 (11)
3.1 (19)
增益 = 4
0.15 (0.82)
0.26 (1.6)
0.57 (3.7)
0.62 (4)
1 (7.2)
1.8 (11)
增益 = 8
0.1 (0.71)
0.18 (1.1)
0.42 (2.6)
0.46 (3)
0.76 (4.9)
1.4 (9.8)
增益 = 16
0.078 (0.44)
0.14 (0.8)
0.32 (1.9)
0.33 (2)
0.57 (3.7)
0.92 (6.2)
增益 = 32
0.056 (0.35)
0.1 (0.54)
0.22 (1.5)
0.24 (1.6)
0.41 (2.7)
0.62 (4.2)
增益 = 64
0.045 (0.26)
0.08 (0.48)
0.18 (1.1)
0.2 (1.3)
0.32 (2.4)
0.49 (3)
增益 = 128
0.038 (0.21)
0.067 (0.41)
0.15 (0.95)
0.17 (1.2)
0.29 (1.9)
0.41 (3)
增益 = 64
20.7 (18.2)
19.9 (17.3)
18.7 (16)
18.5 (15.9)
17.9 (15.2)
17.3 (14.7)
增益 = 12
20 (17.5)
19.1 (16.5)
18 (15.2)
17.8 (15)
17.1 (14.3)
16.5 (13.7)
表24. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系(位),中功率模式(以16为基数计算均值)
滤波器字
(十进制)
96
30
6
5
2
1
输出数据速率
(SPS)
2.63
8.42
42.11
50.53
126.32
252.63
增益 = 1
23.7 (21)
22.8 (20.2)
21.7 (19.1)
21.5 (19)
20.9 (18.3)
19.9 (17.3)
增益 = 2
23.4 (20.7)
22.4 (19.8)
21.3 (18.6)
21.2 (18.4)
20.5 (17.8)
19.6 (17)
增益 = 4
23 (20.5)
22.2 (19.5)
21.1 (18.4)
20.9 (18.2)
20.2 (17.4)
19.4 (16.8)
增益 = 8
22.5 (19.8)
21.7 (19.1)
20.5 (17.9)
20.4 (17.8)
19.6 (17)
18.8 (16)
增益 = 16
21.9 (19.4)
21 (18.6)
19.9 (17.3)
19.8 (17.2)
19.1 (16.4)
18.4 (15.6)
增益 = 32
21.4 (18.8)
20.6 (18.1)
19.4 (16.7)
19.3 (16.6)
18.6 (15.8)
17.9 (15.2)
快速建立滤波器(Sinc 3 + Sinc 1滤波器)
表25. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),中功率模式(以16为基数计算均值)
滤波器字
(十进制)
96
30
6
5
2
1
输出数据速率
(SPS)
2.78
8.89
44.44
53.33
133.33
266.67
增益 = 1
0.39 (2.4)
0.71 (4.2)
1.5 (9.5)
1.6 (11)
6 (37)
44 (320)
增益 = 2
0.25 (1.5)
0.43 (2.5)
0.93 (6)
1 (6.9)
3.2 (20)
23 (160)
增益 = 4
0.16 (1)
0.27 (1.6)
0.59 (3.8)
0.66 (4.2)
1.8 (11)
12 (83)
增益 = 8
0.11 (0.67)
0.19 (1.1)
0.43 (2.6)
0.46 (2.8)
1 (7.2)
5.7 (41)
增益 = 16
0.08 (0.48)
0.15 (1)
0.32 (2.1)
0.35 (2.3)
0.63 (4.5)
3 (20)
增益 = 32
0.058 (0.31)
0.098 (0.64)
0.22 (1.5)
0.24 (1.6)
0.31 (3)
1.6 (9.9)
增益 = 64
0.047 (0.27)
0.083 (0.47)
0.18 (1.1)
0.2 (1.2)
0.33 (2.2)
0.84 (6.4)
增益 = 128
0.039 (0.23)
0.068 (0.4)
0.15 (0.98)
0.17 (1.1)
0.27 (1.8)
0.56 (3.5)
表26. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系(位),中功率模式(以16为基数计算均值)
滤波
器字
(十进制)
96
30
6
5
2
1
输出数据
速率(SPS)
2.78
8.89
44.44
53.33
133.33
266.67
增益 = 1
23.6 (21)
22.7 (20.2)
21.7 (19)
21.5 (18.8)
19.7 (17)
16.8 (13.9)
增益 = 2
23.3 (20.7)
22.5 (19.9)
21.4 (18.7)
21.2 (18.5)
19.6 (16.9)
16.7 (13.9)
增益 = 4
22.9 (20.3)
22.2 (19.6)
21 (18.3)
20.9 (18.2)
19.4 (16.8)
16.7 (13.9)
增益 = 8
22.5 (19.8)
21.7 (19.1)
20.5 (17.9)
20.4 (17.8)
19.2 (16.4)
16.7 (13.9)
Rev. B | Page 32 of 91
增益 = 16
21.9 (19.3)
21 (18.3)
19.9 (17.2)
19.8 (17.1)
18.9 (16.1)
16.7 (13.9)
增益 = 32
21.4 (18.9)
20.6 (17.9)
19.4 (16.7)
19.3 (16.6)
18.5 (15.7)
16.6 (13.9)
增益 = 64
20.7 (18.1)
19.8 (17.3)
18.7 (16.1)
18.6 (16)
17.8 (15.1)
16.5 (13.6)
增益 = 128
19.9 (17.4)
19.1 (16.6)
18 (15.3)
17.8 (15.1)
17.1 (14.4)
16.1 (13.4)
AD7124-8
低功耗模式
Sinc4
表27. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),低功耗模式
滤波
器字
(十进
制)
2047
1920
960
480
240
120
60
48
40
30
15
8
4
2
1
输出
数据
速率
(SPS)
1.17
1.25
2.5
5
10
20
40
50
60
80
160
300
600
1200
2400
输出
数据
速率
(零延
迟模
式)
(SPS)
0.293
0.3125
0.625
1.25
2.5
5
10
12.5
15
20
40
75
150
300
600
f3dB
(Hz)
0.269
0.288
0.575
1.15
2.3
4.6
9.2
11.5
13.8
18.4
36.8
69
138
276
552
增益 = 1
0.22 (1.2)
0.24 (1.5)
0.37 (2.1)
0.5 (3)
0.65 (4.1)
0.9 (5.8)
1.3 (8)
1.4 (9.3)
1.6 (10)
1.8 (12)
2.6 (17)
3.7 (24)
5.2 (35)
9.4 (57)
72 (470)
增益 = 2
0.15 (0.89)
0.15 (0.89)
0.23 (1.2)
0.3 (1.7)
0.42 (2.5)
0.61 (3.5)
0.82 (5)
0.95 (6)
0.99 (6.6)
1.2 (7.5)
1.8 (11)
2.5 (17)
4 (24)
7.6 (47)
39 (240)
增益 = 4
0.095 (0.67)
0.095 (0.67)
0.13 (0.82)
0.18 (1.2)
0.26 (1.9)
0.38 (2.5)
0.53 (3.7)
0.6 (4.2)
0.64 (4.5)
0.77 (5.1)
1.1 (7.2)
1.6 (11)
2.6 (17)
5.8 (36)
22 (130)
增益 = 8
0.071 (0.41)
0.071 (0.41)
0.1 (0.61)
0.13 (0.77)
0.2 (1.1)
0.28 (1.7)
0.38 (2.4)
0.46 (2.8)
0.47 (3.2)
0.55 (3.7)
0.85 (5.7)
1.2 (7.5)
2.1 (13)
4.9 (32)
16 (110)
增益 = 16
0.053 (0.26)
0.053 (0.26)
0.068 (0.37)
0.099 (0.56)
0.14 (0.8)
0.2 1.2)
0.29 (1.8)
0.32 (2.1)
0.35 (2.2)
0.4 (2.7)
0.56 (3.9)
0.87 (5.6)
1.4 (8.5)
3 (19)
8 (49)
增益 = 32
0.043 (0.2)
0.043 (0.2)
0.055 (0.26)
0.078 (0.39)
0.1 (0.6)
0.15 (0.85)
0.21 (1)
0.24 (1.5)
0.26 (1.7)
0.3 (2)
0.41 (2.5)
0.58 (3.9)
1 (6)
1.9 (11)
4.8 (29)
增益 = 64
0.035 (0.16)
0.035 (0.16)
0.041 (0.23)
0.06 (0.31)
0.085 (0.5)
0.12 (0.68)
0.17 (0.95)
0.2 (1.1)
0.21 (1.3)
0.25 (1.6)
0.33 (2.1)
0.48 (2.9)
0.76 (5.2)
1.4 (9)
3.3 (21)
增益 = 128
0.024 (0.12)
0.024 (0.12)
0.035 (0.17)
0.052 (0.26)
0.072 (0.43)
0.096 (0.6)
0.14 (0.9)
0.16 (1)
0.17 (1.1)
0.19 (1.3)
0.28 (1.6)
0.39 (2.6)
0.6 (3.9)
1.3 (7.8)
2.6 (18)
表28. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系,低功耗模式
滤波
器字
(十进
制)
2047
1920
960
480
240
120
60
48
40
30
15
8
4
2
1
输出
数据
速率
(SPS)
1.17
1.25
2.5
5
10
20
40
50
60
80
160
300
600
1200
2400
输出数据
速率(零延
迟模式)
(SPS)
0.29311
0.3125
0.625
1.25
2.5
5
10
12.5
15
20
40
75
150
300
600
增益 = 1
24 (21.7)
24 (21.7)
23.7 (21.2)
23.3 (20.7)
22.9 (20.2)
22.4 (19.7)
21.9 (19.2)
21.7 (19)
21.6 (18.9)
21.4 (18.7)
20.9 (18.2)
20.4 (17.7)
19.9 (17.1)
19 (16.4)
16.1 (13.4)
增益 = 2
23.8 (21.4)
23.8 (21.3)
23.4 (21)
23 (20.5)
22.5 (19.9)
22 (19.4)
21.5 (18.9)
21.3 (18.7)
21.2 (18.5)
21 (18.3)
20.4 (17.8)
19.9 (17.2)
19.3 (16.7)
18.3 (15.7)
16 (13.4)
增益 = 4
23.7 (20.9)
23.6 (20.8)
23.2 (20.5)
22.7 (20)
22.2 (19.4)
21.7 (18.9)
21.2 (18.4)
21 (18.2)
20.9 (18.1)
20.6 (17.9)
20.1 (17.4)
19.6 (16.8)
18.9 (16.2)
17.7 (15.1)
15.8 (13.3)
增益 = 8
23.2 (20.5)
23.1 (20.5)
22.6 (20)
22.1 (19.6)
21.6 (19.1)
21.1 (18.5)
20.6 (18)
20.4 (17.8)
20.3 (17.6)
20.1 (17.4)
19.5 (16.8)
19 (16.3)
18.2 (15.6)
17 (14.3)
15.3 (12.5)
Rev. B | Page 33 of 91
增益 = 16
22.7 (20.2)
22.6 (20.1)
22.1 (19.7)
21.6 (19.1)
21.1 (18.6)
20.6 (18)
20.1 (17.4)
19.9 (17.2)
19.8 (17.1)
19.6 (16.8)
19.1 (16.3)
18.5 (15.8)
17.8 (15.2)
16.7 (14)
15.2 (12.5)
增益 = 32
21.8 (19.7)
21.8 (19.6)
21.4 (19.2)
20.9 (18.6)
20.5 (18)
20 (17.5)
19.5 (16.9)
19.3 (16.7)
19.2 (16.5)
19 (16.2)
18.5 (15.7)
18 (15.3)
17.3 (14.7)
16.3 (13.8)
15 (12.4)
增益 = 64
21.3 (18.9)
21.2 (18.9)
20.8 (18.4)
20.3 (17.9)
19.8 (17.2)
19.3 (16.8)
18.8 (16.3)
18.6 (16.1)
18.5 (15.9)
18.3 (15.6)
17.8 (15.2)
17.3 (14.7)
16.7 (13.9)
15.7 (13.1)
14.5 (11.9)
增益 = 128
20.6 (18.3)
20.6 (18.3)
20.1 (17.8)
19.5 (17.2
19.1 (16.5)
18.6 (16)
18.1 (15.4)
17.9 (15.2)
17.8 (15.1)
17.6 (14.9)
17.1 (14.5)
16.6 (13.9)
16 (13.3)
14.9 (12.3)
13.9 (11)
AD7124-8
Sinc3
表29. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),低功耗模式
滤波
器字
(十进
制)
2047
480
240
160
80
48
40
20
10
5
3
2
1
输出
数据
速率
(SPS)
1.17
5
10
15
30
50
60
120
240
480
800
1200
2400
输出
数据
速率
(零延
迟模
式)
(SPS)
0.39
1.67
3.33
5
10
16.67
20
40
80
160
266.67
400
800
f3dB
(Hz)
增益 = 1
0.26 (1.5)
0.51 (3.1)
0.75 (4.5)
0.88 (5.5)
1.3 (7.8)
2.7 (9.9)
1.8 (12)
2.5 (17)
3.5 (25)
6.8 (48)
25 (180)
110 (740)
870 (5600)
0.32
1.36
2.72
4.08
8.16
13.6
16.32
32.64
65.28
130.6
217.6
326.4
652.8
增益 = 2
0.17 (0.9)
0.31 (1.9)
0.45 (2.8)
0.55 (3.3)
0.77 (4.9)
1 (6.4)
1.1 (7)
1.6 (10)
2.4 (16)
4.3 (32)
13 (98)
55 (390)
430 (2900)
增益 = 4
0.099 (0.6)
0.2 (1.3)
0.29 (2)
0.3 (2.4)
0.47 (3.3)
0.63 (4.6)
0.71 (5)
0.9 (6.1)7
1.5 (9.9)
2.6 (19)
7.4 (53)
28 (180)
220 (1400)
增益 = 8
0.072 (0.36)
0.15 (0.86)
0.21 (1.3)
0.26 (1.6)
0.36 (2.2)
0.47 (3.1)
0.52 (3.4)
0.73 (5)
1.1 (7.6)
2 (15)
4.5 (34)
15 (100)
110 (670)
增益 = 16
0.055 (0.27)
0.11 (0.65)
0.16 (0.9)
0.19 (1.2)
0.27 (1.7)
0.36 (2.2)
0.39 (2.5)
0.55 (3.7)
0.8 (5.3)
1.3 (9)
2.7 (18)
7.6 (57)
56 (370)
增益 = 32
0.039 (0.21)
0.078 (0.45)
0.11 (0.65)
0.14 (0.79)
0.19 (1.2)
0.26 (1.7)
0.27 (1.8)
0.41 (2.5)
0.56 (3.5)
0.9 (6.5)
1.6 (11)
4 (32)
28 (180)
增益 = 64
0.032 (0.16)
0.063 (0.37)
0.085 (0.51)
0.1 (0.62)
0.15 (0.94)
0.2 ( 1.3)
0.21 (1.4)
0.3 (1.9)
0.45 (2.8)
0.7 (4.5)
1.1 (7.7)
2.4 (16)
14 (100)
增益 = 128
0.026 (0.13)
0.05 (0.28)
0.071 (0.39)
0.089 (0.53)
0.12 (0.72)
0.16 (1)
0.18 (1.3)
0.26 (1.6)
0.37 (2.3)
0.55 (3.3)
0.91 (6)
1.6 (12)
7.6 (52)
增益 = 32
21.9 (19.5)
20.9 (18.4)
20.4 (17.9)
20.1 (17.6)
19.6 (17)
19.2 (16.5)
19.1 (16.4)
18.6 (15.9)
18.1 (15.4)
17.4 (14.6)
16.6 (13.8)
15.2 (12.3)
12.5 (9.7)
增益 = 64
21.2 (18.9)
20.2 (17.7)
19.8 (17.2)
19.5 (16.9)
19 (16.3)
18.6 (15.9)
18.5 (15.8)
18 (15.3)
17.4 (14.8)
16.8 (14.1)
16.1 (13.3)
15 (12.2)
12.5 (9.6)
增益 = 128
20.5 (18.2)
19.6 (17.1)
19.1 (16.6)
18.8 (16.2)
18.3 (15.7)
17.9 (15.2)
17.7 (15.1)
17.2 (14.6)
16.7 (14.1)
16.1 (13.5)
15.4 (12.7)
14.5 (11.6)
12.3 (9.6)
表30. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系,低功耗模式
滤波
器字
(十进制)
2047
480
240
160
80
48
40
20
10
5
3
2
1
输出数
据速率
(SPS)
1.17
5
10
15
30
50
60
120
120
480
800
1200
2400
输出数
据速率
(零延
迟模
式)
(SPS)
0.39
1.67
3.33
5
10
16.67
20
40
80
160
266.67
400
800
增益 = 1
24 (21.7)
23.2 (20.6)
22.7 (20.1)
22.4 (19.8)
21.9 (19.3)
21.5 (18.9)
21.4 (18.7)
20.9 (18.2)
20.4 (17.6)
19.5 (16.7)
17.6 (14.8)
15.5 (12.7)
12.5 (9.8)
增益 = 2
23.8 (21.4)
22.9 (20.3)
22.4 (19.8)
22.1 (19.5)
21.6 (19)
21.2 (18.6)
21.1 (18.4)
20.6 (17.9)
20 (17.2)
19.2 (16.3)
17.5 (14.6)
15.5 (12.7)
12.5 (9.8)
增益 = 4
23.6 (21)
22.6 (19.9)
22.1 (19.3)
21.8 (19)
21.3 (18.5)
20.9 (18.1)
20.8 (17.9)
20.3 (17.4)
19.7 (16.9)
18.8 (16)
17.4 (14.5)
15.4 (12.7)
12.5 (9.8)
增益 = 8
23 (20.7)
22 (19.5)
21.5 (18.9)
21.2 (18.6)
20.7 (18.1)
20.3 (17.6)
20.2 (17.5)
19.7 (16.9)
19.1 (16.3)
18.2 (15.4)
17.1 (14.2)
15.4 (12.6)
12.5 (9.8
增益 = 16
22.4 (20.1)
21.4 (18.9)
20.9 (18.4)
20.6 (18)
20.1 (17.5)
19.7 (17.1)
19.6 (16.9)
19.1 (16.4)
18.6 (15.9)
17.9 (15.1)
16.8 (14.1)
15.3 (12.4)
12.5 (9.7)
后置滤波器
表31. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),低功耗模式
输出数据速率(SPS)
16.67
20
25
27.27
增益 = 1
1.7 (12)
1.7 (11)
1.8 (11)
1.9 (11)
增益 = 2
0.96 (5.8)
1.1 (6.4)
1.1 (6.7)
1.1 (7.3)
增益 = 4
0.65 (4)
0.65 (4.2)
0.68 (4.2)
0.69 (4.4)
增益 = 8
0.45 (2.6)
0.46 (2.6)
0.52 (2.7)
0.54 (2.9)
增益 = 16
0.34 (1.9)
0.36 (1.9)
0.37 (2)
0.4 (2.1)
增益 = 32
0.25 (1.5)
0.26 (1.5)
0.26 (1.6)
0.27 (1.8)
增益 = 64
0.2 (1.2)
0.21 (1.2)
0.22 (1.2)
0.23 (1.4)
增益 = 128
0.16 (0.92)
0.17 (0.93)
0.17 (1.1)
0.18 (1.3)
表32. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系(位),低功耗模式
输出数据速率(SPS)
16.67
20
25
27.27
增益 = 1
21.5 (18.8)
21.5 (18.8)
21.4 (18.8)
21.3 (18.7)
增益 = 2
21.3 (18.7)
21.2 (18.6)
21.2 (18.5)
21.1 (18.4)
增益 = 4
20.9 (18.2)
20.9 (18.2)
20.8 (18.2)
20.8 (18.1)
增益 = 8
21.4 (17.9)
20.4 (17.9)
20.2 (17.8)
20.2 (17.7)
Rev. B | Page 34 of 91
增益 = 16
19.8 (17.3)
19.7 (17.3)
19.7 (17.3)
19.6 (17.2)
增益 = 32
19.3 (16.7)
19.2 (16.7)
19.2 (16.6)
19.1 (16.4)
增益 = 64
18.6 (16.1)
18.6 (16.1)
18.5 (15.9)
18.4 (15.8)
增益 = 128
17.9 (15.4)
17.8 (15.4)
17.8 (15.1)
17.7 (14.9)
AD7124-8
快速建立滤波器(Sinc 4 + Sinc 1滤波器)
表33. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),低功耗模式(以8为基数计算均值)
滤波器字
(十进制)
96
30
6
5
2
1
输出数据速率
(SPS)
2.27
7.27
36.36
43.64
109.1
218.18
增益 = 1
0.53 (3.4)
0.89 (5.4)
2.1 (12)
2.2 (13)
3.7 (25)
8.4 (52)
增益 = 2
0.34 (2.2)
0.6 (3.6)
1.4 (8.3)
1.4 (9.7)
2.5 (18)
5.4 (34)
增益 = 4
0.19 (1.2)
0.36 (2.2)
0.82 (5.6)
0.93 (6.5)
1.5 (10)
3.3 (21)
增益 = 8
0.16 (0.97)
0.27 (1.8)
0.64 (3.9)
0.71 (4.2)
1.3 (7.5)
2.6 (16)
增益 = 16
0.1 (0.61)
0.21 (1.2)
0.43 (2.7)
0.5 (3.1)
0.86 (5.6)
1.6 (9.8)
增益 = 32
0.082 (0.48)
0.15 (0.93)
0.33 (2.1)
0.35 (2.4)
0.59 (3.5)
0.97 (6.1)
增益 = 64
0.065 (0.38)
0.12 (0.65)
0.25 (1.6)
0.28 (1.7)
0.47 (3.2)
0.75 (5.4)
增益 = 128
0.058 (0.37)
0.093 (0.59)
0.21 (1.4)
0.23 (1.5)
0.39 (2.4)
0.63 (4.7)
表34. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系(位),低功耗模式(以8为基数计算均值)
滤波器字
(十进制)
96
30
6
5
2
1
输出数据速率
(SPS)
2.27
7.27
36.36
43.64
109.1
218.18
增益 = 1
23.2 (20.5)
22.4 (19.8)
21.2 (18.6)
21.1 (18.5)
20.4 (17.6)
19.2 (16.6)
增益 = 2
22.8 (20.1)
22 (19.4)
20.8 (18.1)
20.7 (18)
19.9 (17.1)
18.8 (16.2)
增益 = 4
22.7 (20)
21.7 (19.1)
20.5 (17.8)
20.4 (17.6)
19.6 (16.9)
18.5 (15.9)
增益 = 8
21.9 (19.3)
21.1 (18.4)
19.9 (17.3)
19.8 (17.2)
18.9 (16.3)
17.9 (15.2)
增益 = 16
21.5 (19)
20.5 (18)
19.5 (16.8)
19.3 (16.6)
18.5 (15.8)
17.6 (15)
增益 = 32
20.9 (18.3)
20 (17.4)
18.9 (16.2)
18.8 (16)
18 (15.4)
17.3 (14.7)
增益 = 64
20.2 (17.6)
19.4 (16.9)
18.3 (15.6)
18.1 (15.5)
17.3 (14.6)
16.7 (13.8)
增益 = 128
19.4 (16.7)
18.7 (16)
17.5 (14.8)
17.4 (14.7)
16.6 (14)
15.9 (13)
快速建立滤波器(Sinc 3 + Sinc 1滤波器)
表35. 均方根噪声(峰峰值噪声)与增益和输出数据速率的关系(µV),低功耗模式(以8为基数计算均值)
滤波器字
(十进制)
96
30
6
5
2
1
输出数据速率
(SPS)
2.5
8
40
48
120
240
增益 = 1
0.53 (3.6)
0.92 (5.4)
2.1 (13)
2.3 (14)
11 (72)
88 (530)
增益 = 2
0.33 (2.1)
0.58 (3.4)
1.3 (8.3)
1.5 (8.6)
5.9 (39)
45 (250)
增益 = 4
0.21 (1.4)
0.4 (2.3)
0.83 (6)
0.87 (6.6)
3.2 (23)
22 (140)
增益 = 8
0.15 (0.93)
0.28 (1.6)
0.61 (4.1)
0.7 (4.4)
1.9 (15)
11 (82)
增益 = 16
0.11 (0.6)
0.2 (1.1)
0.44 (3)
0.5 (3.3)
1.1 (8.5)
5.8 (40)
增益 = 32
0.073 (0.44)
0.14 (0.79)
0.33 (2.1)
0.36 (2.3)
0.7 (4.7)
3 (22)
增益 = 64
0.064 (0.39)
0.11 (0.62)
0.26 (1.6)
0.3 (1.7)
0.5 (3.3)
01.6 (11)
增益 = 128
0.051 (0.29)
0.094 (0.51)
0.21 (1.3)
0.23 (1.4)
0.4 (2.4)
0.94 (6.3)
表36. 有效分辨率(峰峰值分辨率)与增益和输出数据速率的关系(位),低功耗模式(以8为基数计算均值)
滤波器字
(十进制)
96
30
6
5
2
1
输出数据速率
(SPS)
2.5
8
40
48
120
240
增益 = 1
23.2 (20.4)
22.4 (19.8)
21.2 (18.6)
21 (18.4)
18.7 (16.1)
15.8 (13.2)
增益 = 2
22.8 (20.2)
22 (19.5)
20.9 (18.2)
20.7 (18.1)
18.7 (16)
15.8 (13.2)
增益 = 4
22.5 (19.8)
21.6 (19)
20.5 (17.7)
20.4 (17.5)
18.6 (15.8)
15.8 (13.2)
增益 = 8
22 (19.4)
21.1 (18.6)
20 (17.2)
19.8 (17)
18.3 (15.3)
15.7 (12.9)
Rev. B | Page 35 of 91
增益 = 16
21.4 (19)
20.6 (18.1)
19.4 (16.7)
19.3 (16.5)
18.1 (15.2)
15.7 (12.9)
增益 = 32
21 (18.4)
20.1 (17.6)
18.9 (16.2)
18.7 (16.1)
17.8 (15)
15.7 (12.8)
增益 = 64
20.2 (17.6)
19.4 (16.9)
18.2 (15.6)
18 (15.5)
17.3 (14.6)
15.6 (12.8)
增益 = 128
19.6 (17)
18.7 (16.2)
17.5 (14.9)
17.4 (14.8)
16.6 (14)
15.3 (12.6)
AD7124-8
开始使用
AVDD
OUT–
IN+
OUT–
AVDD
REFIN1(+)
IN+
OUT+
AIN0
AIN1
AIN2
AIN3
IN–
OUT+
IN–
VBIAS
REFERENCE
DETECT
AVDD
Σ-Δ
ADC
PGA
X-MUX
AIN12
AIN13
REFIN2(+)
REFIN2(–)
AVSS
SERIAL
INTERFACE
AND
CONTROL
LOGIC
CHANNEL
SEQUENCER
TEMP
SENSOR
RREF
DIGITAL
FILTER
VDD
DIAGNOSTICS
REFIN1(–)
PSW
DOUT/RDY
DIN
SCLK
CS
IOVDD
INTERNAL
CLOCK
CLK
SYNC
AD7124-8
REGCAPA
REGCAPD
AVSS
NOTES
1. SIMPLIFIED BLOCK DIAGRAM SHOWN.
DGND
13048-068
AVSS
图64. 基本连接图
概述
模拟输入信号可以用PGA放大。PGA支持的增益为1、2、
AD7124-8是一款低功耗ADC,内置Σ-Δ调制器、缓冲器、
4、8、16、32、64和128。
基准电压源、增益级和片内数字滤波,主要用于压力传感
器、电子秤和温度测量等应用中的宽动态范围、低频信号
测量。
开路测试电流
片内提供两个开路测试电流,其可设置为500 nA、2 µA或
4 µA,用于检测是否存在外部传感器。
功耗模式
AD7124-8提供三种功耗模式:高功率模式、中功率模式和
低功耗模式。用户可以非常灵活地控制速度、均方根噪声
和电流消耗。
Σ-Δ型ADC和滤波器
AD7124-8内置一个四阶Σ-Δ调制器,其后接数字滤波器。
该器件提供下列滤波器选项:
• Sinc4
模拟输入
• Sinc3
该器件可以有8个差分或15个伪差分模拟输入。模拟输入
• 快速滤波器
可以配置为缓冲或无缓冲。AD7124-8采用灵活的多路复用
• 后置滤波器
机制,可将任何模拟输入引脚选择为正输入(AINP)或负输
• 零延迟
入(AINM)。
通道序列器的多路复用器
多路复用器
AD7124-8最多支持16个配置或通道。这些通道可以包括模
片内多路复用器可增加器件的通道数。由于片内集成多路
拟输入、基准电压输入或电源,因而电源监控等诊断功能
复用器,因此,通道的任何变化都与转换过程同步。
可以与转换交错进行。序列器自动转换所有使能的通道。
基准电压源
选择各使能的通道时,产生转换结果所需的时间等于所选
该器件内置一个2.5 V基准电压源,其最大温漂为15 ppm/°C。
通道的建立时间。
片内还集成了基准电压缓冲器,其可配合内部基准电压源
各通道独立配置
和外部施加的基准电压源使用。
AD7124-8最多支持8种不同的设置,各设置由增益、输出
可编程增益阵列(PGA)
数据速率、滤波器类型和基准电压源组成。每个通道与一
种设置相关。
Rev. B | Page 36 of 91
AD7124-8
串行接口
该器件有两个独立的电源引脚:AVDD和IOVDD。
AD7124-8具有3线或4线SPI。片内寄存器通过串行接口访问。
• AVDD以AVSS为基准。AVDD为给ADC供电的内部模拟稳
压器提供电源。
时钟
该器件内置614.4 kHz时钟。使用此时钟或外部时钟作为器
件的时钟源。如果外部电路需要时钟源,则也可通过一个
引脚提供内部时钟。
• IOVDD以DGND为基准。此电源设置SPI接口上的接口逻
辑电平,并为一个内部稳压器供电以便进行数字处理。
单电源供电(AVSS = DGND)
温度传感器
当AD7124-8采用单个连接到AVDD的电源供电时,AVSS和
片内温度传感器对芯片温度进行监控。
DGND可以一起短接到单个接地层。在该设置下,当使用
真双极性输入时,
数字输出
需要一个外部电平转换电路来转换共模
AD7124-8具有4个通用数字输出。这些输出可以用于驱动外
电压。推荐稳压器包括ADP162,其静态电流很低。
部电路。例如,可以通过这些输出来控制外部多路复用器。
分离电源供电(AVSS ≠ DGND)
AD7124-8允许AVSS设为负电压,从而施加真正的双极性输
校准
片内同时集成内部校准和系统校准;因此,用户可以选择
只消除器件内部的失调或增益误差,或者消除整个终端系
入。这样,无需外部电平转换电路,便可将以0 V为中心的
真正全差分输入信号施加于AD7124-8。例如,对于3.6 V分离
统的失调或增益误差。
电源,AVDD = +1.8 V且AVSS = −1.8 V。这种情况下,AD7124-8
激励电流
称值为0 V)与IOVDD之间正常工作。
在内部对信号进行电平转换,使数字输出可以在DGND(标
该器件包含两个激励电流,各自可独立设置为50 µA、
100 µA、250 µA、500 µA、750 µA或1 mA。
AVDD和AVSS采用分离电源时,必须考虑绝对最大额定值(参
见“绝对最大额定值”部分)。确保IOVDD设为3.6 V以下,
以保持在器件的绝对最大额定值范围以内。
偏置电压
片内集成一个偏置电压发生器,以便适当地偏置热电偶信
号。偏置电压设置为AVDD/2,可通过任何输入提供。它可
以供应多个通道。
数字通信
AD7124-8有一个3线或4线SPI接口,它与QSPI、MICROWIRE
和DSP兼容。该接口以SPI模式3工作,在CS接低电平时也
电桥功率开关(PSW)
能工作。在SPI模式3下,SCLK空闲时为高电平,SCLK的
用户可利用一个低端功率开关关断与ADC接口的电桥。
下降沿为驱动沿,上升沿为采样沿。这意味着,数据在下
降/驱动沿输出,在上升/采样沿输入。
诊断
AD7124-8包括多种诊断功能,例如:
• 基准电压检测
DRIVE EDGE
SAMPLE EDGE
13048-069
• 过压/欠压检测
• SPI通信的CRC
• 存储器映射的CRC
图65. SPI模式3,SCLK边沿
• SPI读/写检查
访问ADC寄存器映射
这些诊断功能对应用中可能发生的故障实现了高水平覆盖。
通信寄存器控制对ADC全部寄存器映射的访问。此寄存器
是一个8位只写寄存器。上电或复位后,数字接口默认处
电源
于期待对通信寄存器执行一个写操作的状态;因此,所有
AD7124-8采用2.7 V至3.6 V(低功耗或中功率模式)或2.9 V至
通信均从写入通信寄存器开始。
3.6 V(全功率模式)的模拟电源电压供电。该器件接受1.65 V
至3.6 V的数字电源。
Rev. B | Page 37 of 91
AD7124-8
写入通信寄存器的数据决定要访问哪一个寄存器,以及下
一个操作是读操作还是写操作。寄存器地址位(位5至位0)
8-BIT COMMAND
8 BITS, 16 BITS,
OR 24 BITS OF DATA
CMD
DATA
CS
决定读或写操作的目标寄存器。
当对选定寄存器的读或写操作完成后,接口返回到默认状
DIN
态,即期待对通信寄存器执行写操作的状态。
当接口同步丧失时,执行一个占用至少64个串行时钟周期
13048-070
SCLK
的写操作,并使DIN处于高电平状态,可以复位整个器
件,使ADC返回默认状态,包括寄存器内容。另外,如果
图66. 写入一个寄存器(8位命令和寄存器地址,
随后是8位、16位或24位数据;数据长度取决于
所选的寄存器)
CS配合数字接口使用,让CS变为高电平就能将数字接口重
置为默认状态,并中止当前的任何操作。
图66和图67显示了对一个寄存器的读写操作:首先将一个8
位命令写入通信寄存器,然后是针对寻址寄存器的数据。
8 BITS, 16 BITS,
24 BITS, OR
32 BITS OUTPUT
8-BIT COMMAND
CS
要验证器件通信是否正常,建议读取ID寄存器。ID寄存器
是一个只读寄存器,含有针对AD7124-8的值0x12。通信寄
存器和ID寄存器详情参见表37和表38。
CMD
DIN
DOUT/RDY
DATA
13048-071
SCLK
图67. 读取一个寄存器(8位命令和寄存器地址,随后是8位、
16位、24位或32位数据;DOUT上的数据长度取决于所选的
寄存器,CRC使能)
表37. 通信寄存器
寄存器
0x00
名称
COMMS
位
[7:0]
位7
WEN
位6
R/W
位5
位4
位3
位
[7:0]
位7
位6
位5
DEVICE_ID
位4
位3
位2
RS[5:0]
位1
位0
复位
0x00
RW
W
位0
复位
0x12
RW
R
表38. ID寄存器
寄存器
0x05
名称
ID
Rev. B | Page 38 of 91
位2
位1
SILICON_REVISION
AD7124-8
配置概述
通道配置
在加电或复位后,AD7124-8的默认配置如下:
AD7124-8有16个独立模拟输入通道和8种独立设置。用户
• 通道:通道0使能,AIN0被选为正输入,AIN1被选为负
可以选择任意通道上的任何模拟输入对,还可为任何通道
输入。选择设置0。
• 设置:输入和基准电压缓冲器禁用,增益设置为1,选
择外部基准电压源。
• ADC控制:AD7124-8处于低功耗连续转换模式,内部
选择8种设置中的任意一种,让用户在通道配置方面拥有全
面的灵活性。此外,在使用所有差分输入时,每个通道都
可以拥有自己的专用设置,这样就可以按通道进行配置。
电源或基准电压源等信号也可以与模拟输入一起用作输
入;选中时,它们在内部路由至多路复用器。AD7124-8允
振荡器使能且用作主时钟源。
• 诊断:唯一使能的诊断是SPI_IGNORE_ERR功能。
许用户定义ADC的16个配置或通道。这一特性允许诊断和
注意,这里只展示了少数几种寄存器设置选项,本列表只
转换交替进行。
是一个示例。有关寄存器的完整信息,请参阅“片内寄存
通道寄存器
器”部分。
利用通道寄存器选择哪些输入引脚是该通道的正模拟输入
图68概要展示了ADC配置的建议更改流程,分为以下三个
或负模拟输入。此寄存器还包含通道使能/禁用位和设置选
模块:
择位,用于选择该通道使用8种可用设置中的哪一种。
• 通道配置(见图68中的框A)
当AD7124-8工作时,若有一个以上的通道被使能,通道序
• 设置(见图68中的框B)
列器将按顺序遍历各使能的通道,从通道0到通道15。如
• 诊断(见图68中的框C)
果一个通道被禁用,序列器将跳过该通道。通道0的通道
• ADC控制(见图68中的框D)
寄存器详情如表39所示。
CHANNEL CONFIGURATION
SELECT POSITIVE AND NEGATIVE INPUT FOR EACH ADC CHANNEL
SELECT ONE OF 8 SETUPS FOR ADC CHANNEL
B
SETUP
8 POSSIBLE ADC SETUPS
SELECT FILTER, OUTPUT DATA RATE, GAIN AND MORE
C
DIAGNOSTICS
ENABLE CRC, SPI READ AND WRITE CHECKS
ENABLE LDO CHECKS, AND MORE
D
ADC CONTROL
SELECT ADC OPERATING MODE, CLOCK SOURCE,
SELECT POWER MODE, DATA + STATUS, AND MORE
13048-072
A
图68. 建议ADC配置流程
表39. 通道0寄存器
寄存器 名称
位
位7
0x09
CHANNEL_0 [15:8] Enable
[7:0]
位6
位5
Setup
位4
位3
位2
0
AINP[2:0]
AINM[4:0]
Rev. B | Page 39 of 91
位1
位0
AINP[4:3]
复位
RW
0x8001 RW
AD7124-8
ADC设置
压,输出编码为偏移二进制。在单极性模式下,ADC仅支
AD7124-8有8种独立设置。每种设置包括以下四个寄存器:
持正差分电压,输出编码为标准二进制。任一情况下,输
• 配置寄存器
入电压都必须在AVDD和AVSS电源电压范围内。用户也可以
• 滤波器寄存器
利用这些寄存器选择基准电压源。有四个选项可用:内部
• 失调寄存器
2.5 V基准电压源、连接在REFIN1(+)和REFIN1(−)之间的外
• 增益寄存器
部基准电压源、连接在REFIN2(+)和REFIN2(−)之间的外部
基准电压源或AVDD至AVSS。还可以设置PGA增益,提供的
例如,设置0包括配置寄存器0、滤波器寄存器0、失调寄
增益选项为1、2、4、8、16、32、64和128。该设置的模拟
存器0和增益寄存器0。图69展示的是这些寄存器的分组情
输入缓冲器和基准电压输入缓冲器也可以用该寄存器使能。
况。设置可从通道寄存器选择,详见“通道配置”部分。
这样可以将每个通道指派给8种独立设置之一。表40至表
滤波器寄存器
43显示了设置0相关的四个寄存器。该结构在设置1至设置
滤波器寄存器选择ADC调制器的输出端使用何种数字滤波
7重复出现。
器。滤波器的类型和输出数据速率通过设置此寄存器的各
位来选择。更多信息请参阅“数字滤波器”部分。
配置寄存器
配置寄存器允许用户通过选择双极性或单极性来选择ADC
的输出编码。在双极性模式下,ADC支持负差分输入电
CONFIGURATION
REGISTERS
FILTER
REGISTERS
GAIN
REGISTERS
OFFSET
REGISTERS
CONFIG_0
0x19
FILTER_0 0x21
GAIN_0
0x31
OFFSET_0 0x29
CONFIG_1
0x1A
FILTER_1 0x22
GAIN_1
0x32
OFFSET_1 0x2A
CONFIG_2
0x1B
FILTER_2 0x23
GAIN_2
0x33
OFFSET_2 0x2B
CONFIG_3
0x1C
FILTER_3 0x24
GAIN_3
0x34
OFFSET_3 0x2C
CONFIG_4
0x1D
FILTER_4 0x25
GAIN_4
0x35
OFFSET_4 0x2D
CONFIG_5
0x1E
FILTER_5 0x26
GAIN_5
0x36
OFFSET_5 0x2E
CONFIG_6
0x1F
FILTER_6 0x27
GAIN_6
0x37
OFFSET_6 0x2F
CONFIG_7
0x20
FILTER_7 0x28
GAIN_7
0x38
ANALOG INPUT BUFFERS
REFERENCE BUFFERS
BURNOUT
REFERENCE SOURCE
GAIN
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
GAIN CORRECTION
OPTIONALLY
PROGRAMMED
PER SETUP AS REQUIRED
OFFSET_7 0x30
OFFSET CORRECTION
OPTIONALLY PROGRAMMED
PER SETUP AS REQUIRED
SINC4
SINC3
SINC4 + SINC1
SINC3 + SINC1
ENHANCED 50Hz/60Hz REJECTION
13048-073
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
图69. ADC设置寄存器分组情况
表40. 配置0寄存器
寄存器 名称
位
位7
0x19
CONFIG_0 [15:8]
[7:0] REF_BUFM
位6
位5
位4
位3
Bipolar
REF_SEL
0
AIN_BUFP
AIN_BUFM
位2
位1
Burnout
位0
REF_BUFP
复位
0x0860
RW
RW
PGA
表41. 滤波器0寄存器
寄存器 名称
位
位7
0x28
FILTER_0 [23:9]
[15:8]
[7:0]
位6
Filter
位5
位4
REJ60
位3
0
位2
位1
位0
复位
RW
POST_FILTER
SINGLE_CYCLE 0x060180 RW
FS[10:8]
FS[7:0]
表42. 失调0寄存器
寄存器
0x29
名称
OFFSET_0
位
[23:0]
位[23:0]
Offset[23:0]
复位
RW
0x800000 RW
位
[23:0]
位[23:0]
Gain[23:0]
复位
RW
0x5XXXXX RW
表43. 增益0寄存器
寄存器
0x31
名称
GAIN_0
Rev. B | Page 40 of 91
AD7124-8
失调寄存器
使能某项诊断功能时,错误寄存器中就会包含相应的标志
失调寄存器保存ADC的失调校准系数。失调寄存器的上电
位。所有使能的标志进行“或”运算,以控制状态寄存器
复位值为0x800000。失调寄存器为24位读/写寄存器。如果
的ERR标志位。因此,如果发生错误(例如SPI CRC检查检测
用户启动内部或系统零电平校准,或者写入失调寄存器,
到错误),错误寄存器中的相关标志(例如SPI_CRC_ERR标
该上电复位值将被自动覆盖。
志)就会置1。状态寄存器中的ERR标志也会置1。这在将状
态位附加到转换结果时会很有用。ERR位指示是否发生错
增益寄存器
误。然后,用户可以读取错误寄存器以了解有关错误来源
增益寄存器是24位寄存器,用来保存ADC的增益校准系数。
的更多信息。
增益寄存器是读/写寄存器。增益经过工厂校准(增益 = 1);
因此,默认值随器件而异。如果用户启动内部或系统满量
片内振荡器的频率也可以通过AD7124-8监控。MCLK_
程校准,默认值将被自动覆盖。有关校准的更多信息,请
COUNT寄存器监控主时钟脉冲。表44至表46提供了有关
参见“校准”部分。
诊断寄存器的更多信息。有关可用诊断功能的详细信息,
请参见“诊断”部分。
诊断
ADC控制寄存器
ERROR_EN寄存器用于使能和禁用AD7124-8的各种诊断功
能。默认使能SPI_IGNORE功能,其指示与ADC通信的时间
ADC控制寄存器用于配置供AD7124-8使用的内核外设,同
不当(例如在上电期间和复位期间)。其它诊断功能包括:
时也用于配置数字接口模式。功耗模式(全功率、中功率或
低功耗)通过此寄存器选择。工作模式也通过此寄存器选
• SPI读写检查,确保仅访问有效寄存器
择,例如连续转换或单次转换。用户也可以选择待机和关
• SCLK计数器,确保使用正确数量的SCLK脉冲
断模式以及任何校准模式。此外,该寄存器还包含时钟源
• SPI CRC
选择位和内部基准电压源使能位。基准电压源选择位包含
• 存储器映射CRC
在设置配置寄存器中(更多信息参见“ADC设置”部分)。
• LDO检查
数字接口工作模式也是通过ADC控制寄存器选择。利用此
寄存器,用户可以使能数据加状态读取和连续读取模式。
更多信息请参阅“数字接口”部分。此寄存器详情如表47
所示。
表44. 错误寄存器
寄存器 名称
0x06
错误
位
[23:16]
位7
[15:8]
AINP_OV_
ERR
ALDO_PSM_
ERR
[7:0]
位6
位5
位4
位3
LDO_CAP_ERR
位2
ADC_CAL_ERR
AINM_OV_
ERR
SPI_SCLK_
CNT_ERR
AINM_UV_
ERR
SPI_READ_
ERR
REF_DET_ERR
0
SPI_WRITE_
ERR
SPI_CRC_ERR
0
AINP_UV_
ERR
SPI_IGNORE_
ERR
位1
ADC_CONV_
ERR
DLDO_PSM_
ERR
MM_CRC_
ERR
位0
ADC_SAT_
ERR
0
位2
ADC_CAL_
ERR_EN
DLDO_PSM_
TRIP_TEST_EN
SPI_CRC_
ERR_EN
位1
ADC_CONV_
ERR_EN
DLDO_PSM_
ERR_EN
MM_CRC_
ERR_EN
位0
ADC_SAT_
ERR_EN
ALDO_PSM_
TRIP_TEST_EN
0
位2
位1
复位
0x000000
RW
R
0
表45. 错误使能寄存器
寄存器 名称
位
0x07
ERROR_EN [23:16]
位7
0
[15:8]
AINP_OV_
ERR_EN
ALDO_PSM_
ERR_EN
[7:0]
位6
MCLK_CNT_
EN
AINP_UV_
ERR_EN
SPI_IGNORE_
ERR_EN
位5
LDO_CAP_
CHK_TEST_EN
AINM_OV_
ERR_EN
SPI_SCLK_
CNT_ERR_EN
位4
位3
LDO_CAP_CHK
AINM_UV_
ERR_EN
SPI_READ_
ERR_EN
位5
位4
REF_DET_
ERR_EN
SPI_WRITE_
ERR_EN
复位
0x000040
RW
RW
表46. MCLK计数寄存器
寄存器
0x08
名称
MCLK_COUNT
位
[7:0]
位7
位6
位7
位6
0
位3
MCLK_COUNT
位0
复位
0x00
RW
R
复位
0x0000
RW
RW
表47. ADC控制寄存器
寄存器 名称
0x01
ADC_CONTROL
位
[15:8]
[7:0]
POWER_MORE
位5
位4
位3
CONT_READ
DOUT_RDY_DEL
Mode
Rev. B | Page 41 of 91
位2
DATA_STATUS
位1
CS_EN
位0
REF_EN
CLK_SEL
AD7124-8
了解配置灵活性
对于任何应用案例,对增益和失调寄存器进行编程都是可
在图70、图71和图72中,黑色字体所示寄存器系针对这样
选的,寄存器框图之间的虚线也表明了这一点。如果执行
配置进行编程。显示为灰色字体的寄存器是冗余的。
内部或系统失调或满量程校准,所选通道的增益和失调寄
AD7124-8最简单的实现方式是采用差分输入和邻近模拟输
存器会自动更新。
入,并以相同的设置、增益校正和失调校正寄存器运行所
实现这4个全差分输入的另一种方法是使用8种可用设置。
有这些输入。例如,用户需要4个差分输入。在这种情况
这样做的动因包括:4个差分输入中的一部分与其他输入
下,用户选择以下差分输入:AIN0/AIN1、AIN2/AIN3、
存在不同的速度、噪声或增益要求,或者特定通道可能有
AIN4/AIN5、AIN6/AIN7。
特定的失调或增益校正。图71展示了每个差分输入可能使
用独立设置的方式,从而为每个通道的配置带来全面的灵
活性。
CHANNEL
REGISTERS
CH0 0x09
AIN1
CH1 0x0A
AIN2
CH2 0x0B
AIN3
CH3 0x0C
AIN4
CH4 0x0D
AIN5
CH5 0x0E
AIN6
AIN7
CH6 0x0F
CH7 0x10
CH8 0x11
CH9 0x12
CH10 0x13
CH11 0x14
CH12 0x15
CH13 0x16
CH14 0x17
CH15 0x18
SELECT ANALOG INPUT PARTS
ENABLE THE CHANNEL
SELECT SETUP 0
CONFIGURATION
REGISTERS
FILTER
REGISTERS
GAIN
REGISTERS
OFFSET
REGISTERS
CONFIG_0 0x19
FILTER_0 0x21
GAIN_0
0x31
OFFSET_0 0x29
CONFIG_1
0x1A
FILTER_1 0x22
GAIN_1
0x32
OFFSET_1 0x2A
CONFIG_2 0x1B
FILTER_2 0x23
GAIN_2
0x33
OFFSET_2 0x2B
CONFIG_3 0x1C
FILTER_3 0x24
GAIN_3
0x34
OFFSET_3 0x2C
CONFIG_4 0x1D
FILTER_4 0x25
GAIN_4
0x35
OFFSET_4 0x2D
CONFIG_5 0x1E
FILTER_5 0x26
GAIN_5
0x36
OFFSET_5 0x2E
CONFIG_6 0x1F
FILTER_6 0x27
GAIN_6
0x37
OFFSET_6 0x2F
CONFIG_7 0x20
FILTER_7 0x28
GAIN_7
0x38
OFFSET_7 0x30
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
ANALOG INPUT BUFFERS
REFERENCE BUFFERS
BURNOUT
REFERENCE SOURCE
GAIN
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
SINC4
SINC3
SINC4 + SINC1
13048-074
AIN0
SINC3 + SINC1
ENHANCED 50Hz/60Hz REJECTION
图70. 4个全差分输入,全部使用一种设置(CONFIG_0、FILTER_0、GAIN_0、OFFSET_0)
CHANNEL
REGISTERS
AIN0
CH0
AIN1
CH1 0x0A
AIN2
CH2 0x0B
AIN3
CH3 0x0C
AIN4
CH4 0x0D
AIN5
CH5 0x0E
AIN7
CH6 0x0F
CH7
CH8
CH9
0x10
0x11
0x12
CH10 0x13
CH11 0x14
CH12 0x15
CH13 0x16
CH14 0x17
CH15 0x18
SELECT ANALOG INPUT PARTS
ENABLE THE CHANNEL
SELECT SETUP
CONFIGURATION
REGISTERS
FILTER
REGISTERS
GAIN
REGISTERS
OFFSET
REGISTERS
CONFIG_0 0x19
FILTER_0 0x21
GAIN_0
0x31
OFFSET_0 0x29
CONFIG_1
0x1A
FILTER_1 0x22
GAIN_1
0x32
OFFSET_1 0x2A
CONFIG_2 0x1B
FILTER_2 0x23
GAIN_2
0x33
OFFSET_2 0x2B
CONFIG_3 0x1C
FILTER_3 0x24
GAIN_3
0x34
OFFSET_3 0x2C
CONFIG_4 0x1D
FILTER_4 0x25
GAIN_4
0x35
OFFSET_4 0x2D
CONFIG_5 0x1E
FILTER_5 0x26
GAIN_5
0x36
OFFSET_5 0x2E
CONFIG_6 0x1F
FILTER_6 0x27
GAIN_6
0x37
OFFSET_6 0x2F
CONFIG_7 0x20
FILTER_7 0x28
GAIN_7
0x38
OFFSET_7 0x30
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
ANALOG INPUT BUFFERS
REFERENCE BUFFERS
BURNOUT
REFERENCE SOURCE
GAIN
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
SINC4
SINC3
SINC4 + SINC1
SINC3 + SINC1
ENHANCED 50Hz/60Hz REJECTION
图71. 4个全差分输入(各通道使用不同的设置)
Rev. B | Page 42 of 91
13048-075
AIN6
0x09
AD7124-8
图72中的示例展示了通道寄存器在模拟输入引脚与设置配
置下游之间的跨越方式。在该随机示例中,需要2个差分
输入和2个单端输入。单端输入为AIN0/AIN7和AIN6/AIN7
组合。第一个差分输入对(AIN0/AIN1)采用设置0。2个单
通过对GAIN_0、GAIN_1和GAIN_2寄存器以及OFFSET_0、
OFFSET_1和OFFSET_2寄存器编程,可以根据具体设置使
用可选的增益和失调校正。
在图72所示例子中,使用的是CHANNEL_0至CHANNEL_3
端输入对(AIN0/AIN7和AIN6/AIN7)被设为诊断;因此,
寄存器。设置这些寄存器中每一个的MSB(使能位),通过
它 们 使 用 单 独 的 设 置 (设 置 1)。 最 后 一 个 差 分 输 入 对
交叉点多路复用器使能4种组合。当AD7124-8转换时,序
(AIN2/AIN3)也采用单独的设置:设置2。
列 器 以 升 序 从 CHANNEL_0转 到 CHANNEL_1, 再 到
鉴于选择了3种设置供使用,因此,根据需要对CONFIG_0、
CONFIG_1和CONFIG_2寄存器进行编程,同时还根据需
CHANNEL_2,然后到CHANNEL_3,最后返回CHANEL_0,
重复整个序列。
要对FILTER_0、FILTER_1和FILTER_2寄存器进行编程。
CHANNEL
REGISTERS
CHANNEL_0 0x09
AIN1
CHANNEL_1 0x0A
AIN2
CHANNEL_2 0x0B
AIN3
CHANNEL_3 0x0C
AIN4
CHANNEL_4 0x0D
AIN5
CHANNEL_5 0x0E
AIN6
CHANNEL_6 0x0F
AIN7
CHANNEL_7 0x10
CONFIGURATION
REGISTERS
CONFIG_0
CONFIG_1
CONFIG_2
CONFIG_3
CHANNEL_8 0x11
CONFIG_4
CHANNEL_9 0x12
CONFIG_5
CHANNEL_10 0x13
CONFIG_6
CHANNEL_11 0x14
CHANNEL_12 0x15
CHANNEL_13 0x16
CHANNEL_14 0x17
CHANNEL_15 0x18
SELECT ANALOG INPUT PARTS
ENABLE THE CHANNEL
SELECT SETUP
CONFIG_7
OFFSET
REGISTERS
0x19
FILTER_0 0x21
GAIN_0
0x31
OFFSET_0 0x29
0x1A
FILTER_1 0x22
GAIN_1
0x32
OFFSET_1 0x2A
0x1B
FILTER_2 0x23
GAIN_2
0x33
OFFSET_2 0x2B
0x1C
FILTER_3 0x24
GAIN_3
0x34
OFFSET_3 0x2C
0x1D
FILTER_4 0x25
GAIN_4
0x35
OFFSET_4 0x2D
0x1E
FILTER_5 0x26
GAIN_5
0x36
OFFSET_5 0x2E
0x1F
FILTER_6 0x27
GAIN_6
0x37
OFFSET_6 0x2F
0x20
FILTER_7 0x28
GAIN_7
0x38
OFFSET_7 0x30
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
ANALOG INPUT BUFFERS
REFERENCE BUFFERS
BURNOUT
REFERENCE SOURCE
GAIN
GAIN
REGISTERS
FILTER
REGISTERS
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
SINC4
SINC3
SINC4 + SINC1
SINC3 + SINC1
ENHANCED 50Hz/60Hz REJECTION
图72. 差分和单端混合配置(使用多种共用设置)
Rev. B | Page 43 of 91
13048-076
AIN0
AD7124-8
ADC电路信息
模拟输入通道
通道利用通道寄存器中的AINP[4:0]位和AINM[4:0]位进行
AD7124-8采用灵活的多路复用机制,可将任何模拟输入引
配置(见表48)。该器件可配置为8路差分输入、15路伪差分
脚(AIN0至AIN15)选择为正输入或负输入。利用此特性,
输入或以上二者的组合。使用差分输入时,利用邻近模拟
用户可以执行诊断功能,例如检查引脚是否连接。它还能
输入引脚构成输入对。使用邻近引脚可将通道间的失配降
简化印刷电路板(PCB)设计。例如,同一PCB可以支持2
至最低。
线、3线和4线电阻温度检测器(RTD)。
增益为1时,输入可以缓冲或不缓冲;但当增益大于1时,
AVDD
输入自动缓冲。AINP和AINM缓冲器分别通过配置寄存器
中的AIN_BUFP和AIN_BUFM位使能/禁用(见表49)。在缓
AIN0
冲模式下,输入通道馈入缓冲放大器的高阻抗输入级。因
AVSS
此,输入端能够耐受较大的源阻抗,适合与外部阻性传感
器直接相连,例如应变计或RTD等。
AVDD
AVDD
AIN1
当器件在无缓冲模式下工作时,器件具有较高的模拟输入
电流。请注意,该无缓冲输入路径向驱动源提供一个动态
BURNOUT
CURRENTS
AVSS
负载。因此,输入引脚上的电阻与电容(RC)组合可能会引起
PGA
TO ADC
增益误差,具体取决于驱动ADC输入的信号源输出阻抗。
AVDD
无缓冲模式下(增益 = 1),绝对输入电压包含AVSS – 50 mV至
AVDD + 50 mV之间的电压。缓冲模式下(增益 = 1),绝对输入
AIN14
AVSS
电压范围限于AVSS + 100 mV至AVDD – 100 mV之间。共模电
AVSS
压不得超过这些限值;否则,线性度和噪声性能会下降。
AVDD
当增益大于1时,模拟输入缓冲器自动使能。输入缓冲器
之前的PGA是轨到轨式;因此,这种情况下的绝对输入电
13048-077
AIN15
AVSS
压包含AVSS − 50 mV至AVDD + 50 mV之间的电压。
图73. 模拟输入多路复用器电路
表48. 通道寄存器
寄存器
0x09至
0x18
名称
位
CHANNEL_0至 [15:8]
CHANNEL_15 [7:0]
位7
Enable
位6
位5
Setup
位3
位4
位2
位1
0
AINP[2:0]
位0
AINP[4:3]
复位
0x8001
RW
RW
复位
0x0860
RW
RW
AINM[4:0]
表49. 配置寄存器
寄存器
0x19至
0x20
名称
CONFIG_0至
CONFIG_7
位
[15:8]
[7:0]
位7
位6
REF_BUFM
AIN_BUFP
位5
0
AIN_BUFM
位4
位3
Bipolar
REF_SEL
Rev. B | Page 44 of 91
位2
位1
Burnout
位0
REF_BUFP
PGA
AD7124-8
可编程增益阵列(PGA)
此基准电压源可用来为ADC供电(将ADC_CONTROL寄存
如果使能增益级,多路复用器输出将施加于PGA的输入
器中的REF_EN位置1),或者也可以施加外部基准电压源。
端。PGA的存在意味着小幅度信号可以在AD7124-8内放
利用外部基准电压源时,ADC的通道具有完全差分输入能
大,同时仍然保持出色的低噪声性能。
力。此外,用户可以从两种外部基准电压选项中选择其一
(REFIN1或REFIN2)。使用配置寄存器中的REF_SEL位(见
中后,基准电压源与调制器在器件内部相连。它还能通过
24-BIT
Σ-Δ ADC
PGA2
PGA1
REFOUT引脚提供。当内部基准电压源有效时,REFOUT
BUF
上需要一个0.1 µF去耦电容。
13048-080
X-MUX
表49)选择AD7124-8的基准电压源。内部基准电压源被选
BUF
ANALOG
BUFFERS
当基准电压缓冲器禁用时,差分基准电压输入的共模范围
图74. PGA
是从AVSS − 50 mV到AVDD + 50 mV。基准电压输入也可以在
利用配置寄存器中的PGA位(见表49),可以将AD7124-8的
片内缓冲。缓冲器需要100 mV的裕量。标称基准电压REFIN
增益设置为1、2、4、8、16、32、64或128。PGA由两级组
(REFINx(+) − REFINx(−))为2.5 V,但AD7124-8可以采用1 V
成。增益为1时,两级均被旁路。增益为2至8,使用一
至AVDD范围内的基准电压工作。
级;增益大于8时,两级均要使用。
如果应用中模拟输入端的传感器的激励电压或激励电流也
模拟输入范围为±VREF/增益。因此,采用2.5 V外部基准电压
为器件提供基准电压,则可以消除激励源中低频噪声的影
源时,单极性范围为0 mV − 19.53 mV至0 V − 2.5 V,双极性
响,其原因是应用是比率式的。如果在非比率式应用中使
范围则为±19.53 mV至±2.5 V。对于较高的基准电压值,例
用AD7124-8,应使用低噪声基准电压源。
如VREF = AVDD,必须限制模拟输入范围。有关限值的详细
对于AD7124-8,建议使用的2.5 V基准电压源包括ADR4525,
信息,请参见“技术规格”部分。
其是一个低噪声、低功耗基准电压源。注意,未缓冲的基
基准电压源
准电压输入相当于高阻抗、动态负载。由于各基准电压输
AD7124-8内置2.5 V基准电压源。该嵌入式基准电压源具有
入的输入阻抗是动态的,如果基准电压输入无缓冲,这些
低噪声、低温漂特性,温漂最大值为15 ppm/°C。AD7124-8
输入上的电阻与电容组合就可能引起直流增益误差,具体
内置基准电压源可减少热电偶等应用所需的外部元件数
取决于驱动基准电压输入的信号源的输出阻抗。
量,使PCB尺寸更小。
基准电压源通常具有低输出阻抗,因而REFINx(+)上可以
REFOUT
AVDD
AVSS
有去耦电容,而不会给系统带来增益误差。如果在外部电
REFIN1(–)
阻上获取基准输入电压,则意味着基准电压输入端具有很
AVSS
大的外部源阻抗。这种情况下需要使用基准电压缓冲器。
REFIN2(+)
REFIN2(–)
3V
ADR4525
24-BIT
Σ-Δ ADC
图75. 基准电压连接
Rev. B | Page 45 of 91
0.1µF
2.5V REF
REFINx(+)
1µF
4.7µF
REFINx(–)
13048-082
4.7µF
REFERENCE
BUFFERS
13048-081
BAND GAP
REF
REFIN1(+)
图76. ADR4525与AD7124-8的连接
AD7124-8
双极性/单极性配置
提 供 电 流 的 引 脚 可 利 用 IO_CONTROL_1寄 存 器 中 的
AD7124-8的模拟输入支持单极性或双极性输入电压范围,
IOUT1_CH和IOUT0_CH位设置(见表50)。各电流源的幅度
用户可以根据传感器输出范围调整ADC输入范围。使用分
利用IO_CONTROL_1寄存器中的IOUT1和IOUT0位独立设
离电源时,器件支持真双极性输入。使用单一电源时,双
置。此外,两个电流源可以输出到同一模拟输入引脚。
极性输入范围不代表器件可以耐受相对于系统AVSS的负电
注意,使用激励电流时,无需使能片内基准电压源。
压。AINP输入端的双极性和单极性信号以AINM输入端的
IOUT0 IOUT1
电压为基准。例如,如果AINM为1.5 V,ADC配置为单极性
VBIAS
模式且增益为1,VREF = AVDD = 3 V,则AINP输入端的输入电
压范围为1.5 V至3 V。如果ADC配置为双极性模式,则AINP
输入端的模拟输入范围为0 V至AVDD。双极性/单极性选项可
AVDD
AIN0
通过对配置寄存器中的bipolar位进行编程来选择。
AVSS
VBIAS
数据输出编码
AVDD
当ADC配置为单极性工作模式时,输出码为自然(直接)二
进制码;零差分输入电压对应的码为00 … 00,中间电平电
AVDD
AIN1
压对应的码为100 … 000,满量程输入电压对应的码为111 …
BURNOUT
CURRENTS
AVSS
111。任意模拟输入电压的输出码可以表示为:
PGA
TO ADC
Code = (2N × AIN × Gain)/VREF
当ADC配置为双极性工作模式时,输出码为偏移二进制
AVSS
码;负满量程电压对应的码为000 ... 000,零差分输入电压
VBIAS
对应的码为100 ... 000,正满量程输入电压对应的码为111 ...
AVDD
111。任意模拟输入电压的输出码可以表示为:
13048-083
AIN15
Code = 2N − 1 × [(AIN × Gain/VREF) + 1]
AVSS
其中:
图77. 激励电流和偏置电压连接
N = 24。
电桥关断开关
AIN为模拟输入电压。
在应变计和称重传感器等电桥应用中,电桥本身会消耗系
Gain为增益设置(1至128)。
统中的大部分电流。例如,采用3 V电源激励时,350 Ω称重
传感器需要8.6 mA电流。为降低系统功耗,可以利用电桥关
激励电流
AD7124-8还包含两个匹配的软件可配置恒流源,其可通过
编程设为50 µA、100 µA、250 µA、500 µA、750 µA或1 mA。
这些电流源可以用来激励外部阻性电桥或RTD传感器。两
断开关来断开电桥(当它不用时)。该开关可以承受30 mA的
连续电流,导通电阻最大值为10 Ω。IO_CONTROL_1寄存
器中的PDSW位控制该开关。
个电流源均从AVDD获得电流,并且可以流向任何模拟输入
引脚(见图77)。
表50. 输入/输出控制1寄存器
寄存器
0x03
名称
IO_
CONTROL_
1
位
[23:16]
[15:8]
[7:0]
位7
GPIO_DAT4
PDSW
位6
位5
GPIO_DAT3
GPIO_DAT2
0
IOUT1_CH
位4
GPIO_DAT1
IOUT1
位3
GPIO_CTRL4
Rev. B | Page 46 of 91
位2
GPIO_CTRL3
位1
GPIO_CTRL2
IOUT0
IOUT0_CH
位0
GPIO_CTRL1
复位
0x000000
RW
RW
AD7124-8
逻辑输出
时钟
AD7124-8具有4个通用数字输出:P1至P4。这些输出通过
AD7124-8内置一个614.4 kHz片内时钟,其容差为±5%。使
IO_CONTROL_1寄存器中的GPIO_CTRL位使能(见表50)。
用此时钟或外部时钟作为AD7124-8的时钟源。时钟源通过
这些引脚可以通过该寄存器中的GPIO_DATx位拉高或拉
ADC_CONTROL寄存器中的CLK_SEL位选择(见表53)。
低,即引脚的值由GPIO_DATx位的设置决定。这些引脚的
该内部时钟也可以通过CLK引脚提供。当应用中使用多个
逻辑电平由AVDD而不是IOVDD决定。读取IO_CONTROL_1
ADC,并且这些器件必须同步时,这种方法很有用。一个
寄存器时,GPIO_DATx位反映引脚的实际值,可用于短路
器件的内部时钟可以用作系统中所有ADC的时钟源。使用
检测。
公共时钟时,对所有器件施加公共复位信号,或者用脉冲
可以用这些引脚驱动外部电路,如外部多路复用器等。当
驱动SYNC引脚,便可使所有器件同步。
使用外部多路复用器来提高通道数时,多路复用器逻辑引
功耗模式
脚可以通过AD7124-8通用输出引脚进行控制。通用输出引
AD7124-8提供三种功耗模式:全功率模式、中功率模式和
脚可以用来选择有效的多路复用器引脚。由于多路复用器
低功耗模式。功耗模式通过ADC_CONTROL寄存器中的
的操作独立于AD7124-8,因此每次切换多路复用器通道
POWER_MODE位来选择。功耗模式会影响器件的功耗,
时,均应利用SYNC引脚或写入模式/配置寄存器来复位调
改变主时钟频率。器件使用614.4 kHz时钟。然而,内部会
制器和滤波器。
对此时钟进行分频,分频系数取决于功耗模式。因此,输
偏置电压发生器
出数据速率范围和性能会受到功耗模式影响。
AD7124-8内置一个偏置电压发生器(见图77)。它将选定输
表51. 功耗模式
入通道的负端偏置到(AVDD − AVSS)/2。此功能在热电偶应用
功耗
模式
全功率
中功率
低功耗
中很有用,因为当ADC采用单电源供电时,热电偶所产生
的电压必须相对于某个直流电压偏置。偏置电压发生器通
过IO_CONTROL_2寄存器中的VBIASx位控制(见表52)。偏
置电压发生器的上电时间取决于负载电容的大小。详情参
1
见“技术规格”部分。
主时钟
(kHz)
614.4
153.6
76.8
输出数据
速率1 (SPS)
9.37至19,200
2.34至4800
1.17至2400
电流
参见“技术
规格”部分
未建立,使用sinc3/sinc4滤波器。
表52. 输入/输出控制2寄存器
寄存器 名称
0x04
IO_CONTROL_2
位7
VBIAS15
VBIAS7
位6
VBIAS14
VBIAS6
位5
VBIAS13
VBIAS5
位4
VBIAS12
VBIAS4
位3
VBIAS11
VBIAS3
位2
VBIAS10
VBIAS2
位1
VBIAS9
VBIAS1
位0
VBIAS8
VBIAS0
复位
0x0000
RW
RW
复位
0x0000
RW
RW
表53. ADC控制寄存器
寄存器 名称
0x01
ADC_CONTROL
位7
位6
0
POWER_MODE
位5
位4
DOUT_
RDY_DEL
位3
CONT_READ
Mode
Rev. B | Page 47 of 91
位2
DATA_STATUS
位1
CS_EN
位0
REF_EN
CLK_SEL
AD7124-8
待机和关断模式
AD7124-8的串行接口包含四个信号:CS、DIN、SCLK和
在待机模式下,大部分模块被关断。LDO仍然有效,因此
D O U T / R DY 。 D I N 线 将 数 据 传 输 至 片 内 寄 存 器 ,
寄存器保持其内容不变。基准电压源、内部振荡器、数字
DOUT/RDY则从片内寄存器获取数据。SCLK是器件的串
输出P1至P4、偏置电压发生器和低端功率开关若使能,则
行时钟输入,所有数据传输(无论是DIN上还是DOUT/RDY
仍然有效。需要时,也可以通过设置相应的位来禁用这些
上)均与SCLK信号相关。DOUT/RDY引脚也可用作数据就
模块。在待机模式下,激励电流、基准电压检测和LDO电
绪信号;当输出寄存器中有新数据字可用时,该线路变为
容检测功能禁用。
低电平。对数据寄存器的读操作完成时,该线路复位为高
当ADC处于待机模式时,其它诊断若使能则继续有效。待
机模式下可以使能或禁用诊断功能。然而,任何需要主时钟
的诊断功能(欠压/过压检测、LDO跳闸测试、存储器映射
电平。数据寄存器更新之前,它也会变为高电平,以提示
此时不应读取器件,确保寄存器正在更新时不会发生数据
读取操作。CS用来选择器件。在多个器件与串行总线相连
CRC和MCLK计数器)都必须在ADC处于连续转换模式或空
的系统中,它可以用于对AD7124-8进行解码。
闲模式时使能;在待机模式下使能时,这些诊断不起作用。
图3和图4显示了与AD7124-8进行接口的时序图,其中CS用
仅使能LDO时,待机电流典型值为15 µA。如果偏置电压发
于解码该器件。图3显示了对AD7124-8的输出移位寄存器
生器等功能在待机模式下仍然有效,则电流典型值会提高
36 µA。如果内部振荡器在待机模式下仍然有效,则电流典
型值会提高22 µA。退出待机模式时,AD7124-8需要130个
执行读操作的时序。图4显示了对输入移位寄存器执行写
操作的时序。连续SPI通信之间需要一个延迟时间。图5显
示了SPI读/写操作之间所需的延迟。即使在第一次读操作
MCLK周期来完成上电和建立。
之后DOUT/RDY线路返回到高电平,也可以多次从数据寄
在关断模式下,所有模块均被关断,包括LDO。所有寄存
发生之前,这些读操作已完成。连续读取模式下,只能从
器丧失其内容,数字输出P1至P4被置于三态。为防止意外
数据寄存器读取一次。
存器中读取出相同的字。不过,必须确保在下一输出更新
进入关断模式,必须首先将ADC置于待机模式。退出关断
模式需要在CS = 0且DIN = 1时提供64个SCLK周期,即执行
串行接口复位。AD7124-8需要2 ms(典型值)来完成上电和建
立。可以监控状态寄存器中的POR_FLAG位来判断上电/建
立周期是否结束。经过此时间后,用户便可访问片内寄存
器。关断电流典型值为2 µA。
当CS处于低电平状态时,串行接口可以在三线式模式下工
作。这种情况下,SCLK、DIN和DOUT/RDY线路用于与
AD7124-8通信。可以用状态寄存器中的RDY位监视转换是
否结束。这种方案适合与微控制器进行接口。如果CS需要
用作解码信号,可以从端口引脚中产生。在微控制器接口
应用中,建议在每两次数据传输之间将SCLK置为高电平。
数字接口
AD7124-8利用一组片内寄存器控制其可编程功能。数据通
过串行接口写入这些寄存器。此接口还提供对这些片内寄
存器的读取访问。与器件进行的所有通信均必须以对通信
寄存器的写操作开始。上电或复位之后,器件期待对其通
CS也可以用作帧同步信号。这种方案适用于DSP接口。此
时,由于在DSP中,CS一般出现在SCLK的下降沿之后,因
此第一位(MSB)会被CS有效地送出。只要遵守时序数要
求,SCLK便可在数据转换之间继续运行。
信寄存器执行写操作。写入此寄存器的数据决定下一个操
当 诊 断 功 能 SPI_READ_ERR、 SPI_WRITE_ERR或 SPI_
作是读操作还是写操作,以及此读操作或写操作发生在哪
SCLK_CNT_ERR使能时,CS必须用于帧读写操作,ADC_
一个寄存器上。因此,对其它寄存器的写入访问是以对通
CONTROL寄存器中的CS_EN位必须置1。
信寄存器的写操作开始,然后是对选定的寄存器执行写操
对DIN输入写入一连串的1,可以复位串行接口。详情见
作。对其它寄存器的读操作(选择连续读取模式除外)是以
“复位”部分。复位操作使接口返回到等待对通信寄存器
对通信寄存器的写操作开始,然后是对选定的寄存器执行
执行写操作的状态。
读操作。
AD7124-8可以配置为连续转换模式或单次转换模式(参见
图78至图80)。
Rev. B | Page 48 of 91
AD7124-8
单次转换模式
连续转换模式
在单次转换模式下,AD7124-8执行一次转换,完成转换后
连续转换模式是上电后的默认转换模式。AD7124-8连续进
即被置于空闲模式。AD7124-8退出待机模式需要130个
行转换,每次完成转换后,状态寄存器中的RDY位变为低
MCLK周期。若主时钟存在(外部主时钟或内部振荡器使
电平。如果CS为低电平,则完成一次转换时,DOUT/RDY
能),则DOUT/RDY变为低电平表示转换完成。从数据寄
线路也会变为低电平。若要读取转换结果,应写入通信寄
存器中读取数据字后,DOUT/RDY变为高电平。如必要,
存器,指示下一操作为读取数据寄存器。从数据寄存器中
即使DOUT/RDY为高电平,也可以多次读取数据寄存器。
读取数据字后,DOUT/RDY变为高电平。如需要,用户可
如果使能了多个通道,ADC将自动遍历各使能通道,并在
各通道上执行转换。开始转换后,DOUT/RDY变为高电平
以多次读取该寄存器。但用户必须确保在下一次转换完成
前,不访问数据寄存器;否则,新的转换结果将丢失。
并保持该状态,直到获得有效转换结果且CS变为低电平。
如果使能了多个通道,ADC将自动遍历各使能通道,在每
一旦获得转换结果,DOUT/RDY便会变为低电平。然后,
个通道上执行一次转换。所有通道均转换完毕后,又从第
ADC选择下一个通道并开始转换。在执行下一转换过程
一个通道开始。使能的通道按从低到高的顺序转换。一旦
中,用户可以读取当前的转换结果。下一转换完成后,数
获得转换结果,就会立即更新数据寄存器。每次获得转换
据寄存器便会更新;因此,用户读取转换结果的时间有
结果时,DOUT/RDY引脚均会变为低电平。然后,用户可
限。ADC在各选择通道上均完成一次转换后,便会返回空
以读取转换结果,同时ADC转换下一个使能通道。
闲模式。
如果ADC_CONTROL寄存器中的DATA_STATUS位设置为
如果ADC_CONTROL寄存器中的DATA_STATUS位设置为
1,则每次读取数据寄存器时,状态寄存器的内容将与转
1,则每次执行数据读取时,状态寄存器的内容将与转换结
换数据一同输出。状态寄存器指示对应的转换通道。
果一同输出。状态寄存器的4个LSB表示对应的转换通道。
CS
DIN
0x01
0x0004
0x42
DATA
13048-087
DOUT/RDY
SCLK
图78. 单次转换配置
CS
DOUT/RDY
0x42
0x42
DATA
DATA
13048-088
DIN
SCLK
图79. 连续转换配置
Rev. B | Page 49 of 91
AD7124-8
CS
DIN
0x01
0x0800
DOUT/RDY
DATA
13048-089
DATA
SCLK
图80. 连续读取配置
连续读取模式
串行接口复位(DOUT_RDY_DEL和CS_EN位)
在连续读取模式下,读取ADC数据之前不需要写入通信寄
AD7124-8的DOUT/RDY引脚从DOUT引脚变为RDY引脚的
存器,只需在DOUT/RDY变为低电平(表示转换结束)后提
时刻是可编程的。默认情况下,DOUT/RDY引脚在最后一
供所需数量的SCLK。读取转换结果后,DOUT/RDY返回
个SCLK上升沿(即处理器读取LSB的SCLK沿)后的一定时间
到高电平,直到下一转换结果可用为止。这种模式下,数
之后改变功能。默认情况下,此时间的最小值为10 ns;将
据只能被读取一次,而且应确保在下一转换完成前读取数
ADC_CONTROL寄存器中的DOUT_RDY_DEL位置1,可
据字。如果在下一转换完成之前,用户尚未读取转换结
将其延长到110 ns(最小值)。
果,或者为AD7124-8提供的串行时钟数不足以完成对转换
字的读取,则当下一转换完成时,串行输出寄存器将复
位,新转换结果将置于输出串行寄存器中。要使用连续读
取模式,ADC必须配置为连续转换模式。
若将ADC_CONTROL寄存器中的CS_EN位置1,则功能变
换由CS上升沿控制。这种情况下,DOUT/RDY引脚继续输
出所读取寄存器的LSB,直到CS变为高电平。只有在CS上
升沿,该引脚才会从DOUT引脚变为RDY引脚。利用CS信
要 使 能 连 续 读 取 模 式 , 应 将 ADC_CONTROL寄 存 器 的
号控制所有读操作时,此配置很有用。如果不使用CS来控
CONT_READ位设置为1。此位设置为1时,唯一可能的串
制所有读操作,CS_EN应设为0,使得DOUT/RDY在读操
行接口操作是读取数据寄存器。要退出连续读取模式,应
作的最后一个SCLK沿之后改变功能。
在为RDY低电平时发出一个伪读取ADC数据寄存器命令
当 诊 断 功 能 SPI_READ_ERR、 SPI_WRITE_ERR和 SPI_
(0x42),或者应用软件复位,即在CS = 0且DIN = 1时提供64
个SCLK,从而复位ADC及所有寄存器内容。接口被置于
连续读取模式后只能识别这些命令。在连续读取模式下,
必须用于所有帧读写操作。
串行接口总是在CS上升沿复位,即接口复位到已知状态,
DIN必须保持低电平,直到有指令将要写入该器件。
使 能 多 个 ADC通 道 时 , 各 通 道 轮 流 输 出 ; 如 果 ADC_
CONTROL寄存器的DATA_STATUS置1,数据将为附加状
态位。状态寄存器指示对应的转换通道。
等待对通信寄存器的写操作。因此,若通过执行多个8位
数据传输来执行一次读或写操作,CS必须保持低电平,直
至所有位传输完毕。
复位
DATA_STATUS
可以将状态寄存器的内容附加到AD7124-8的每次转换结
果。使能多个通道时,此功能很有用。每次输出转换结果
时,都会附加状态寄存器的内容。状态寄存器的4个LSB表
示对应的转换通道。此外,用户可以通过ERROR_FLAG位
确定是否发生错误。要将状态寄存器的内容附加到各转换
结果上,应将ADC_CONTROL寄存器中的DAT_STATUS位
设置为1。
SCLK_CNT_ERR使能时,CS_EN位必须置1,并且CS信号
对AD7124-8连续写入64个1,可以将器件的电路和串行接
口复位。这将复位逻辑、数字滤波器和模拟调制器,从而
所有片内寄存器复位为默认值。上电时会自动执行复位操
作。复位需要90个MCLK周期的时间。状态寄存器中的
POR_FLAG位在复位启动时置1,在复位完成时置0。如果
SCLK线路上的噪声导致串行接口变为异步状态,则需要执
行复位以恢复同步功能。
Rev. B | Page 50 of 91
AD7124-8
校准
校准。因此,执行内部满量程校准之前应向失调寄存器写
AD7124-8提供四种校准模式,可用来在单设置基础上消除
入值0x800000,确保失调寄存器处于默认值。
失调和增益误差:
系统校准要求在启动校准模式之前,将系统零电平(失调)
• 内部零电平校准模式
和系统满量程(增益)电压施加于ADC引脚, 这样可以消除
• 内部满量程校准模式
ADC的外部误差。 系统零电平校准必须在系统满量程校准
• 系统零电平校准模式
之前执行。
• 系统满量程校准模式
从操作上来看,校准就像另一次ADC转换。对系统软件进
校准期间只能有一个通道有效。每次转换完成后,ADC转
行设置,以监视状态寄存器的RDY位或DOUT/RDY引脚,
换结果需利用ADC校准寄存器进行调整,然后写入数据寄
进而通过一个轮询序列或中断驱动的例行程序确定校准何
存器。
时结束。
失调寄存器的默认值是0x800000,增益寄存器的标称值是
完成内部/系统失调校准和系统满量程校准所需的时间等于
0x5XXXXX。ADC增益的校准范围是0.4 × VREF/增益至1.05 ×
所选滤波器的建立时间。内部满量程校准所需的时间等于
VREF/增益。
1个建立周期(增益为1时)或4个建立周期(增益大于1时)。
下面是各种模式使用的计算公式。在单极性模式下,理想
校准可以在任意输出数据速率下执行。使用较低的输出数
关系(即不考虑ADC增益误差和失调误差)如下:
据速率可以获得更高的校准精度,并且对所有输出数据速
 0.75 × VIN

Data = 
× 2 23 − (Offset − 0x800000)  ×
 VREF

Gain
×2
0x400000
率都是精确的。如果一个通道的基准电压源或增益发生改
在双极性模式下,理想关系(即不考虑ADC增益误差和失
用全功率模式时,用户必须选择中功率或低功耗模式来执
调误差)如下:
行内部满量程校准。然而,如果使用相同的增益,则在低
变,则该通道需要重新校准。
失调和系统满量程校准可以在任意功耗模式下执行。内部
满量程校准只能在低功耗或中功率模式下执行。因此,使
功耗或中功率模式下执行的内部满量程校准在全功率模式
 0.75 × VIN

Data = 
× 2 23 − (Offset − 0x800000)  ×
V
REF


Gain
+ 0x800000
0x400000
数据速率,失调误差典型值为(±200/增益) µV。内部或系统
为启动校准,应将适当的值写入ADC_CONTROL寄存器的
失调校准可将失调误差降至与噪声相当。增益误差在环境
mode位。启动校准后,DOUT/RDY引脚和状态寄存器的
温度下且增益为1时经过出厂校准。校准之后,增益误差
RDY位变为高电平。校准完成时,相应失调或增益寄存器
最大值为±0.0025%。因此,AD7124-8不支持增益为1时的
下也有效。
增益为1到8时,失调误差典型值为±15 µV;对于更高的输出
的内容会更新,状态寄存器的RDY位复位,DOUT/RDY引
内部满量程校准。对于其它增益,增益误差为−0.3%。增
脚变回低电平(如果CS为低电平),并且AD7124-8返回空闲
益为2到8时,环境温度下的内部满量程校准可将增益误差
模式。
最大值降至±0.016%;增益更高时,增益误差典型值降至
内部失调校准期间,所选正模拟输入引脚断开,内部连接
±0.025%。系统满量程校准可将增益误差降至与噪声相当。
到所选的负模拟输入引脚。因此,必须确保所选负模拟输
用户可以访问AD7124-8的片内校准寄存器,通过微处理器
入引脚上的电压不超过允许的限值,并且没有过大的噪声
读取器件的校准系数,以及写入自己在EEPROM中预先存
和干扰。
储的校准系数。读写失调和增益寄存器可以在内部或自校
为执行内部满量程校准,满量程输入电压会自动与此校准
准以外的任意时间执行。校准寄存器中的值为24位。也可
选定的模拟输入端相连。每次更改一个通道的增益时,均
以使用这些寄存器操控器件的跨度和失调。
建议执行满量程校准,从而使满量程误差最小。执行初始
校准时,必须先执行内部满量程校准,再执行内部零电平
Rev. B | Page 51 of 91
AD7124-8
跨度和失调限值
系统同步
使用系统校准模式时,可以支持的失调和跨度量总是有限
利用SYNC输入,用户可以复位调制器和数字滤波器,而不
的。确定器件可支持的失调和增益量的最重要要求是正满
会影响器件的任何设置条件。这样,用户就可以从已知时
量程校准限值≤1.05 × VREF/增益。这使得输入范围可以比标
间点,即SYNC的上升沿开始采集模拟输入的样本。要实现
称范围高出5%。AD7124-8模拟调制器的内在裕量确保在
同步功能,应让SYNC保持低电平至少4个主时钟周期。
正满量程电压比标称值高出5%时,器件仍能正常工作。
如果多个AD7124-8器件利用一个公共主时钟工作,则可以
单极性和双极性模式下的输入跨度范围最小值为0.8 × VREF/
让这些器件同步,使其数据寄存器同时更新。SYNC引脚的
增益,最大值为2.1 × VREF/增益。然而,跨度(AD7124-8输入
下降沿使数字滤波器和模拟调制器复位,并将AD7124-8置
范围底部与顶部之差)必须考虑正满量程电压的限制。可以
于一致的已知状态。在SYNC引脚为低电平期间,AD7124-8
支持的失调量取决于使用的是单极性模式还是双极性模
保持该状态。在SYNC上升沿,调制器和滤波器离开复位状
式。失调必须考虑正满量程电压的限制。单极性模式下,
态;在下一时钟沿,器件再次开始采集输入样本。在使用
处理负失调(相对于AINM)有相当大的灵活性。在单极性和
多个AD7124-8器件的系统中,施加于SYNC引脚的一个公共
双极性模式下,器件可以处理的正失调范围取决于所选的
信号会使这些器件的操作同步。这一般是在各AD7124-8已
跨度。因此,确定系统零电平和满量程校准的限值时,用
执行自身的校准或已将校准系数载入其校准寄存器之后进
户必须确保失调范围加跨度范围不超过1.05 × VREF/增益。这
行。这样,所有AD7124-8的转换结果将同步。
一点最好通过几个例子来说明。
该器件在SYNC由低到高跃迁之后的主时钟下降沿离开复
如果器件用在单极性模式下,所需的跨度为0.8 × V REF/增
位状态。因此,当同步多个器件时,在主时钟上升沿使
益,则系统校准可以处理的失调范围是从−1.05 × VREF/增益
SYNC引脚变为高电平,确保所有器件均在主时钟下降沿
到+0.25 × VREF/增益。如果器件用在单极性模式下,所需的
开始采样。如果SYNC引脚没有在充足的时间内变为高电
跨度为V REF/增益,则系统校准可以处理的失调范围是从
平,则器件之间可能相差一个主时钟周期,即对于不同器
−1.05 × VREF/增益到+0.05 × VREF/增益。同样,如果器件用
件,获得转换结果的时刻最多相差一个主时钟周期。
在单极性模式下,需要消除的失调为0.2 × VREF/增益,则系
SYNC引脚也可以用作启动转换命令。这种模式下,SYNC
统校准可以处理的跨度范围为0.85 × VREF/增益。
的上升沿启动转换,RDY的下降沿指示转换已完成。每次
如果器件用在双极性模式下,所需的跨度为±0.4 × VREF/增
数据寄存器更新时,必须预留滤波器的建立时间。例如,
益,则系统校准可以处理的失调范围是从−0.65 × VREF/增益
如果ADC配置为使用sinc4滤波器且禁用零延迟,则建立时
到+0.65 × VREF/增益。如果器件用在双极性模式下,所需的
间等于4/fADC,其中fADC为单个通道上连续转换时的输出数
跨度为±VREF/增益,则系统校准可以处理的失调范围是从
据速率。
−0.05 × VREF/增益到+0.05 × VREF/增益。同样,如果器件用在
双极性模式下,需要消除的失调为±0.2 × VREF/增益,则系
统校准可以处理的跨度范围为±0.85 × VREF/增益。
Rev. B | Page 52 of 91
AD7124-8
数字滤波器
表54. 滤波器寄存器
寄存器
0x21至
0x28
名称
FILTER_0至
FILTER_7
位7
位6
Filter
位5
位4
REJ60
位3
位2
位1
POST_FILTER
0
位0
SINGLE_CYCLE
FS[10:8]
复位
0x060180
RW
RW
FS[7:0]
AD7124-8在数字滤波器方面拥有很大的灵活性。该器件具
通道切换时,调制器和滤波器将复位。切换通道后,需要
有多个滤波器选项。所选的滤波器会影响输出数据速率、
为第一次转换留出足够的建立时间。接下来在这个通道上
建立时间和50 Hz/60 Hz抑制性能。下面详细介绍每种滤波
的转换会以1/fADC的速率进行。
还会讨论滤波器响应、建立时间及50 Hz/60 Hz抑制性能。
CHANNEL
CHANNEL A
CONVERSIONS CH A
滤波器寄存器中的filter位用于选择不同类型的sinc滤波器。
CHANNEL B
CH A CH A
NOTES
1. DT = DEAD TIME.
SINC4滤波器
CH B CH B CH B
1/fADC
13048-092
器,同时指出每个滤波器选项可用的输出数据速率。同时
DT/fCLK
图82. Sinc 4通道切换
AD7124-8上电时默认选择sinc4滤波器。该滤波器在整个输
在单个通道上进行转换且发生阶跃变化时,ADC不会检测
出数据速率范围内具有出色的噪声性能。同时还提供最佳
出模拟输入的变化。因此它会以设定的输出数据速率继续
50 Hz/60 Hz抑制性能,但建立时间较长。图81中的灰色模块
输出转换结果。然而,在输出数据精确反映模拟输入之
不使用。
前,至少要经过四次转换。如果在ADC处理转换过程中发
生阶跃变化,则ADC将在阶跃变化之后执行五次转换,以
SINC3 /SINC4
FILTER
AVERAGING
BLOCK
产生完全建立的结果。
ANALOG
INPUT
13048-091
MODULATOR
POST
FILTER
FULLY
SETTLED
ADC
OUTPUT
图81. Sinc 4滤波器
13048-093
Sinc4输出数据速率/建立时间
1/fADC
输出数据速率(ADC连续转换时,单一通道上提供转换结
图83. 模拟输入的异步阶跃变化
果的速率)等于:
sinc 滤波器的3 dB频率等于:
4
fADC = fCLK/(32 × FS[10:0])
f3dB = 0.23 × fADC
其中:
表55以部分示例展示了FS[10:0]值与相应的输出数据速率和
fADC为输出数据速率。
fCLK为主时钟频率(全功率模式下为614.4 kHz,中功率模式下
建立时间之间的关系。
为153.6 kHz,低功耗模式下为76.8 kHz)。
表55. 输出数据速率与相应的建立时间示例
(Sinc4滤波器)
FS[10:0]为滤波器寄存器中的FS[10:0]位的十进制等效值。
FS[10:0]值的范围是1到2047。
功耗模式
全功率(fCLK =
614.4 kHz)
输出数据速率的编程范围为:
• 9.38 SPS至19,200 SPS(全功率模式)
• 2.35 SPS至4800 SPS(中功率模式)
中功率(fCLK =
153.6 kHz)
• 1.17 SPS至2400 SPS(低功耗模式)
sinc4滤波器的建立时间等于:
低功耗(fCLK =
76.8 kHz)
tSETTLE = (4 × 32 × FS[10:0] + Dead Time)/fCLK
其中,Dead Time = 60(FS[10:0] = 1时)或94(FS[10:0] > 1时)。
Rev. B | Page 53 of 91
FS[10:0]
1920
384
320
480
96
80
240
48
40
输出数据
速率(SPS)
10
50
60
10
50
60
10
50
60
建立时间
(ms)
400.15
80.15
66.82
400.61
80.61
67.28
401.22
81.22
67.89
AD7124-8
Sinc4零延迟
当模拟输入不变或者通道发生变化时,将以几乎恒定的输
将滤波器寄存器中的SINGLE_CYCLE位设置为1可使能零
出数据速率提供有效的转换结果。在单通道上进行转换且
延迟。采用零延迟时,单通道连续转换的转换时间约等于
模拟输入发生阶跃变化时,如果阶跃变化与转换过程同
建立时间。该模式的优势在于,无论转换是在一个通道上
步,则ADC会继续输出完全建立的转换结果。如果阶跃变
发生的还是使用了多个通道,所有转换之间的时间间隔都
化不同步,则ADC会输出一个未完全建立的转换结果(见
类似。当模拟输入在单个通道上连续采样时,输出数据速
图84)。
率等于:
ANALOG
INPUT
FULLY
SETTLED
fADC = fCLK/(4 × 32 × FS[10:0])
ADC
OUTPUT
其中:
13048-094
fADC为输出数据速率。
1/fADC
fCLK为主时钟频率。
图84. Sinc 4零延迟操作
FS[10:0]为设置滤波器寄存器中的FS[10:0]位的十进制等
序列器
效值。
当用户选择另一个通道时,第一次转换有一个额外延迟,
其等于:
手动切换通道时,例如写入器件以更改通道时,“Sinc4滤
波器”部分中的说明是有效的。使能多个通道时,器件会
自动使用片内序列器,自动按顺序转换所有使能的通道。
Dead Time/fCLK
这种情况下,第一个转换需要表55所列出的完整建立时
其中,Dead Time = 60(FS[10:0] = 1时)或94(FS[10:0] > 1时)。
采用低输出数据速率时,该额外延迟几乎不会对建立时间
间。对于随后的所有转换,各转换所需的时间同样等于建
立时间,但死区时间减至30。
的数值造成影响。不过,采用高输出数据速率时,必须考
Sinc4 50 Hz和60 Hz抑制
虑到该延迟。表56通过部分FS[10:0]值总结了单通道连续转
图85显示了输出数据速率设置为50 SPS且禁用零延迟时sinc4
换时的输出数据速率和切换通道时的建立时间。
滤波器的频率响应特性。对于相同的配置但零延迟使能
切换通道时,AD7124-8允许利用完整的建立时间来在通道
时,滤波器响应保持不变,但输出数据速率为12.5 SPS。假
改变后产生第一个转换结果。因此,使能多个通道时,ADC
会自动进入零延迟模式,也就是说设置SINGLE_CYCLE位
设主时钟保持稳定,则sinc4滤波器可提供120 dB(最小值)以
上的50 Hz (±1 Hz)抑制性能。
0
不会产生任何作用。
–10
表56. 输出数据速率与相应的建立时间示例
(Sinc4滤波器,零延迟)
低功耗(fCLK =
76.8 kHz)
输出数据
速率(SPS)
2.5
12.5
15
2.5
12.5
15
2.5
12.5
15
建立时间
(ms)
400.15
80.15
66.82
400.61
80.61
67.28
401.22
81.22
67.89
Rev. B | Page 54 of 91
–40
–50
–60
–70
–80
–90
–100
–110
–120
0
25
50
75
100
125
150
FREQUENCY (Hz)
图85. Sinc 4滤波器响应(50 SPS输出数据速率、零延迟禁用
或12.5 SPS输出数据速率、零延迟使能)
13048-095
中功率(fCLK =
153.6 kHz)
FS[10:0]
1920
384
320
480
96
80
240
48
40
–30
FILTER GAIN (dB)
功耗模式
全功率(fCLK =
614.4 kHz)
–20
AD7124-8
图86显示了输出数据速率设置为60 SPS且禁用零延迟时sinc4
0
–10
滤波器的频率响应特性。对于相同的配置但零延迟使能
–20
时,滤波器响应保持不变,但输出数据速率为15 SPS。假
60 Hz (±1 Hz)抑制性能。
0
–10
–20
–30
FILTER GAIN (dB)
设主时钟保持稳定,则sinc 滤波器可提供120 dB(最小值)的
4
–50
–60
–70
–80
–90
–30
–100
–40
–110
–50
–120
–60
0
25
–70
75
100
125
150
FREQUENCY (Hz)
图88. Sinc 4滤波器响应(50 SPS输出数据速率、零延迟禁用
或12.5 SPS输出数据速率、零延迟使能,REJ60 = 1)
–80
–90
SINC3滤波器
–100
–110
可以用sinc3滤波器代替sinc4滤波器。滤波器通过滤波器寄
0
30
60
90
120
150
FREQUENCY (Hz)
13048-096
–120
50
13048-098
FILTER GAIN (dB)
–40
图86. Sinc 4滤波器响应(60 SPS输出数据速率、零延迟禁用
或15 SPS输出数据速率、零延迟使能)
存器中的filter位来选择。此滤波器具有良好的噪声性能,
建立时间和50 Hz/60 Hz (±1 Hz)抑制性能属于中等水平。图
89中的灰色模块不使用。
当输出数据速率为10 SPS且禁用零延迟时,或当输出数据速
假设主时钟保持稳定,则sinc4滤波器可提供120 dB(最小值)
MODULATOR
AVERAGING
BLOCK
的50 Hz (±1 Hz)和60 Hz (±1 Hz)抑制性能。
0
图89. Sinc 3滤波器
–10
FILTER GAIN (dB)
POST
FILTER
SINC3 /SINC4
FILTER
13048-099
率为2.5 SPS且使能零延迟时,可实现50 Hz和60 Hz同时抑制。
–20
Sinc3输出数据速率和建立时间
–30
输出数据速率(ADC连续转换时,单一通道上提供转换结
–40
果的速率)等于:
–50
fADC = fCLK/(32 × FS[10:0])
–60
–70
其中:
–80
fADC为输出数据速率。
–90
fCLK为主时钟频率(全功率模式下为614.4 kHz,中功率模式下
–110
为153.6 kHz,低功耗模式下为76.8 kHz)。
–120
0
30
60
90
120
150
FREQUENCY (Hz)
13048-097
–100
图87. Sinc 4滤波器响应(10 SPS输出数据速率、零延迟禁用
或2.5 SPS输出数据速率、零延迟使能)
FS[10:0]值的范围是1到2047。
输出数据速率的编程范围为:
也可以利用滤波器寄存器中的REJ60位,实现50 Hz/60 Hz同
时抑制。当sinc滤波器将陷波频率置于50 Hz时,REJ60位可
将一阶陷波频率置于60 Hz。禁用零延迟时,输出数据速率
为50 SPS,使能零延迟时为12.5 SPS。图88所示为sinc4滤波
器的频率响应。假设主时钟保持稳定,则该滤波器可提供
82 dB(最小值)的50 Hz ± 1 Hz和60 Hz ± 1 Hz抑制性能。
FS[10:0]为滤波器寄存器中的FS[10:0]位的十进制等效值。
• 9.38 SPS至19,200 SPS(全功率模式)
• 2.35 SPS至4800 SPS(中功率模式)
• 1.17 SPS至2400 SPS(低功耗模式)
sinc3滤波器的建立时间等于:
tSETTLE = (3 × 32 × FS[10:0] + Dead Time)/fCLK
其中,Dead Time = 60(FS[10:0] = 1时)或94(FS[10:0] > 1时)。
3 dB频率等于
f3dB = 0.272 × fADC
Rev. B | Page 55 of 91
AD7124-8
表57给出了部分FS[10:0]设置以及相应的输出数据速率和建
立时间的示例。
fADC = fCLK/(3 × 32 × FS[10:0])
表57. 输出数据速率与相应的建立时间示例
(Sinc3滤波器)
FS[10:0]
1920
384
320
480
96
80
240
48
40
功耗模式
全功率(fCLK =
614.4 kHz)
中功率(fCLK =
153.6 kHz)
低功耗(fCLK =
76.8 kHz)
当模拟输入在单个通道上连续采样时,输出数据速率等于:
其中:
输出数据
速率(SPS)
10
50
60
10
50
60
10
50
60
fADC为输出数据速率。
建立时间
(ms)
300.15
60.15
50.15
300.61
60.61
50.61
301.22
61.22
51.22
fCLK为主时钟频率。
FS[10:0]为滤波器寄存器中的FS[10:0]位的十进制等效值。
切换通道时,第一次转换有一个额外延迟,其等于:
Dead Time/fCLK
其中,Dead Time = 60(FS[10:0] = 1时)或94(FS > 1时)。
采用低输出数据速率时,该额外延迟几乎不会对建立时间
的数值造成影响。不过,采用高输出数据速率时,必须考
通道切换时,调制器和滤波器将复位。通道发生变化后,
虑到该延迟。表58通过部分FS[10:0]示例总结了单通道连续
需要为第一次转换留出完整的建立时间(见图90)。接下来
转换时的输出数据速率和切换通道时的建立时间。
在这个通道上的转换会以1/fADC的速率进行。
当用户选择另一个通道时,AD7124-8允许利用完整的建立
CHANNEL A
CHANNEL
时间来在通道改变后产生第一个转换结果。因此,使能多
CHANNEL B
个通道时,ADC会自动进入零延迟模式,也就是说设置
CH A
CH B
1/fADC
NOTES
1. DT = DEAD TIME.
SINGLE_CYCLE位不会产生任何作用。
CH B
13048-100
CH A
CONVERSIONS
DT/fCLK
图90. Sinc 3通道切换
当模拟输入不变或者通道发生变化时,将以几乎恒定的输
出数据速率提供有效的转换结果。在单通道上进行转换且
模拟输入发生阶跃变化时,如果阶跃变化与转换过程同
在单个通道上进行转换且发生阶跃变化时,ADC不会检测
步,则ADC会继续输出完全建立的转换结果。如果阶跃变
出模拟输入的变化。因此它会以设定的输出数据速率继续
化不同步,则ADC会输出一个未完全建立的转换结果(见
输出转换结果。然而,在输出数据精确反映模拟输入之
图92)。
前,至少要经过三次转换。如果在ADC处理转换过程中发
ANALOG
INPUT
生阶跃变化,则ADC将在阶跃变化之后执行四次转换,以
FULLY
SETTLED
产生完全建立的结果。
ADC
OUTPUT
FULLY
SETTLED
1/fADC
ADC
OUTPUT
13048-102
ANALOG
INPUT
1/fADC
13048-101
图92. Sinc 3零延迟操作
表58. 输出数据速率与相应的建立时间示例
(Sinc3滤波器,零延迟)
图91. 模拟输入的异步阶跃变化
Sinc 零延迟
3
将滤波器寄存器中的SINGLE_CYCLE位设置为1可使能零
延迟。采用零延迟时,单通道连续转换的转换时间约等于
建立时间。该模式的优势在于,无论转换是在一个通道上
发生的还是使用了多个通道,所有转换之间的时间间隔都
功耗模式
全功率(fCLK =
614.4 kHz)
中功率(fCLK =
153.6 kHz)
类似。
低功耗(fCLK =
76.8 kHz)
Rev. B | Page 56 of 91
FS[10:0]
1920
384
320
480
96
80
240
48
40
输出数据
速率(SPS)
3.33
16.67
20
3.33
16.67
20
3.33
16.67
20
建立时间
(ms)
300.15
60.15
50.15
300.61
60.61
50.61
301.22
61.22
51.22
AD7124-8
当输出数据速率为10 SPS且禁用零延迟时,或当输出数据
序列器
手动切换通道时,例如写入器件以更改通道时,“Sinc 滤
速率为3.33 SPS且使能零延迟时,可实现50 Hz和60 Hz同时
波器”部分中的说明是有效的。使能多个通道时,器件会
抑制。sinc3滤波器可提供100 dB(最小值)的50 Hz ± 1 Hz和
自动使用片内序列器,自动按顺序转换所有使能的通道。
60 Hz ± 1 Hz抑制性能(见图95)。
3
这种情况下,第一个转换需要表57所列出的完整建立时
0
间。对于随后的所有转换,各转换所需的时间同样等于建
–10
–20
立时间,但死区时间减至30。
Sinc3 50 Hz和60 Hz抑制
图93显示了输出数据速率设置为50 SPS且禁用零延迟时sinc3
滤波器的频率响应特性。对于相同的配置但零延迟使能
时,滤波器响应保持不变,但输出数据速率为16.67 SPS。
FILTER GAIN (dB)
–30
–40
–50
–60
–70
–80
–90
假设主时钟保持稳定,则sinc3滤波器可提供95 dB(最小值)
–100
的50 Hz ±1 Hz抑制性能。
0
60
90
120
150
图95. Sinc 3滤波器响应(10 SPS输出数据速率、零延迟禁用
或3.33 SPS输出数据速率、零延迟使能)
–20
–30
–40
也可以利用滤波器寄存器中的REJ60位,实现50 Hz和60 Hz
–50
同时抑制。当sinc滤波器将陷波频率置于50 Hz时,REJ60位
–60
可将一阶陷波频率置于60 Hz。禁用零延迟时,输出数据速
–70
率为50 SPS,使能零延迟时为16.67 SPS。图96所示为sinc3滤
–80
波器在这种配置下的频率响应。假设时钟保持稳定,50 Hz
–90
和60 Hz(±1 Hz)的抑制性能超过67 dB(最小值)
–100
–110
25
50
75
100
125
150
FREQUENCY (Hz)
图93. Sinc 3滤波器响应(50 SPS输出数据速率、零延迟禁用
或16.67 SPS输出数据速率、零延迟使能)
–10
–20
–30
图94显示了输出数据速率设置为60 SPS且禁用零延迟时sinc3
滤波器的频率响应特性。对于相同的配置但零延迟使能
时,滤波器响应保持不变,但输出数据速率为20 SPS。假
FILTER GAIN (dB)
0
13048-103
0
–120
设主时钟保持稳定,则sinc3滤波器可提供95 dB(最小值)的
–40
–50
–60
–70
–80
–90
60 Hz ±1 Hz抑制性能。
–100
–110
0
–120
–10
–20
0
25
50
75
100
125
150
FREQUENCY (Hz)
13048-106
FILTER GAIN (dB)
30
FREQUENCY (Hz)
–10
图96. Sinc 3滤波器响应(50 SPS输出数据速率、零延迟禁用
或16.67 SPS输出数据速率、零延迟使能,REJ60 = 1)
–30
–40
快速建立模式(SINC4 + SINC1滤波器)
–50
–60
在快速建立模式下,建立时间接近第一个滤波器陷波频率的
–70
–80
倒数;因此,在接近1/50 Hz或1/60 Hz的输出数据速率下,
–90
用户可以实现50 Hz和/或60 Hz抑制性能。建立时间约等于1/
–100
输出数据速率。因此,在单个通道上进行转换或者在多个
–110
–120
通道上进行转换的转换时间几乎是恒定的。
0
30
60
90
FREQUENCY (Hz)
120
150
13048-104
FILTER GAIN (dB)
0
13048-105
–110
–120
图94. Sinc 3滤波器响应(60 SPS输出数据速率、零延迟禁用
或20 SPS输出数据速率、零延迟使能)
Rev. B | Page 57 of 91
AD7124-8
4
1
建立模式下,在sinc 滤波器之后有一个sinc 滤波器。sinc
1
CONVERSIONS CH A
滤波器在全功率和中功率模式下以16为基数求均值,在低
CH B CH B CH B CH B
1/fADC DT/fCLK
图98. 快速建立(Sinc 4 + Sinc 1滤波器)
当器件在单个通道上进行转换且模拟输入发生阶跃变化
POST
FILTER
时,ADC不会检测出变化,并继续输出转换结果。如果阶
AVERAGING
BLOCK
跃变化与转换同步,则ADC只会输出完全建立的结果。然
13048-107
而,如果阶跃变化与转换过程不同步,则会立即产生结
图97. 快速建立模式(Sinc 4 + Sinc 1滤波器)
果,即未完全建立的转换结果(见图99)。
输出数据速率和建立时间(Sinc4 + Sinc1滤波器)
ANALOG
INPUT
单通道连续转换时,输出数据速率为:
VALID
fADC = fCLK/((4 + Avg − 1) × 32 × FS[10:0])
ADC
OUTPUT
其中:
fADC为输出数据速率。
1/fADC
13048-109
MODULATOR
CHANNEL B
CH A CH A CH A CH A
NOTES
1. DT = DEAD TIME.
功耗模式下以8为基数求均值。图97中的灰色模块不使用。
SINC3/SINC4
FILTER
CHANNEL A
CHANNEL
13048-108
通过滤波器寄存器中的filter位使能快速建立模式。在快速
图99. 模拟输入的阶跃变化(Sinc + Sinc 滤波器)
4
fCLK为主时钟频率(全功率模式下为614.4 kHz,中功率模式下
1
为153.6 kHz,低功耗模式下为76.8 kHz)。
序列器
Avg为16(全功率和中功率模式)或8(低功耗模式)。
手动切换通道时,例如写入器件以更改通道时,“快速建
FS[10:0]为滤波器寄存器中的FS[10:0]位的十进制等效值。
立模式(Sinc4 + Sinc1滤波器)”部分中的说明是有效的。使能
FS[10:0]值的范围是1到2047。
多个通道时,器件会自动使用片内序列器,自动按顺序转
当用户选择另一个通道时,第一次转换有一个额外延迟。
建立时间等于
换所有使能的通道。这种情况下,第一个转换需要表59所
列出的完整建立时间。对于随后的所有转换,各转换所需
的时间同样等于建立时间,但死区时间减至30。
tSETTLE = ((4 + Avg − 1) × 32 × FS[10:0] + Dead Time)/ fCLK
50 Hz和60 Hz抑制(Sinc4 + Sinc1滤波器)
其中,Dead Time = 94。
图100所示为FS[10:0]设为24(全功率模式)或6(中功率模式或
3 dB频率等于
低功耗模式)时的频率响应。表59列出了相应的输出数据速
率。sinc滤波器将第一个陷波频率置于
f3dB = 0.44 × fADC
表59给出了部分FS[10:0]设置以及相应的输出数据速率和建
fNOTCH = fCLK/(32 × FS[10:0])
立时间的示例。
sinc1滤波器将陷波频率置于fNOTCH/Avg(Avg在全功率和中功
表59. 输出数据速率与相应的建立时间示例
(快速建立模式,Sinc4 + Sinc1)
率模式下为16,在低功耗模式下为8)。此频率的倍数也是
功耗模式
全功率(fCLK =
614.4 kHz,以16
为基数求均值)
中功率(fCLK =
153.6 kHz,以16
为基数求均值)
低功耗(fCLK =
76.8 kHz,以8
为基数求均值)
FS[10:0]
120
24
20
30
6
5
30
6
5
第一
陷波
(Hz)
10
50
60
10
50
60
10
50
60
输出数
据速率
(SPS)
8.42
42.11
50.53
8.42
42.11
50.53
7.27
36.36
43.64
陷波频率;因此,当FS[10:0]设为6(全功率或中功率模式)
建立
时间
(ms)
118.9
23.9
19.94
119.36
24.36
20.4
138.72
28.72
24.14
时,sinc滤波器导致的陷波频率为800 Hz,均值导致的陷波
频率为50 Hz及其倍数。在低功耗模式下,sinc滤波器导致的
陷波频率为400 Hz,均值导致的陷波频率为50 Hz及其倍数。
50 Hz的陷波为一阶陷波,因此,该陷波并不宽。假设主时
钟保持稳定,这就意味着50 Hz处可以取得良好的抑制性能。
然而,在50 Hz ± 1 Hz频段,抑制性能会显著下降。假设时钟
保持稳定,50 Hz ± 0.5 Hz时的抑制性能为40 dB(最小值);
因此,使用快速建立模式时,建议采用优质的主时钟源。
当模拟输入不变或者通道发生变化时,将以几乎恒定的输
出数据速率提供有效的转换结果。
Rev. B | Page 58 of 91
AD7124-8
快速建立模式(SINC3 + SINC1滤波器)
0
–10
在快速建立模式下,建立时间接近第一个滤波器陷波频率的
–30
倒数;因此,在接近1/50 Hz或1/60 Hz的输出数据速率下,
–40
用户可以实现50 Hz和/或60 Hz抑制性能。建立时间约等于1/
–50
输出数据速率。因此,在单个通道上进行转换或者在多个
–60
通道上进行转换的转换时间几乎是恒定的。
–70
–80
通过滤波器寄存器中的filter位使能快速建立模式。在快速
–90
建立模式下,在sinc3滤波器之后有一个sinc1滤波器。sinc1滤
–100
波器在全功率和中功率模式下以16为基数求均值,在低功
–110
耗模式下以8为基数求均值。图103中的灰色模块不使用。
0
30
60
90
120
150
FREQUENCY (Hz)
13048-110
–120
图100. 50 Hz抑制
MODULATOR
图101所示为FS[10:0]设为20(全功率模式)或5(中功率和低功
0
图103. 快速建立模式(Sinc 3 + Sinc 1滤波器)
输出数据速率和建立时间(Sinc3 + Sinc1滤波器)
单通道连续转换时,输出数据速率为:
–10
–20
fADC = fCLK/((3 + Avg − 1) × 32 × FS[10:0])
–30
FILTER GAIN (dB)
SINC3 /SINC4
FILTER
AVERAGING
BLOCK
耗模式)时的滤波器响应。这种情况下,陷波频率为60 Hz及
其倍数。60 Hz ± 0.5 Hz时的抑制性能等于40 dB(最小值)。
–40
其中:
–50
fADC为输出数据速率。
–60
fCLK为主时钟频率(全功率模式下为614.4 kHz,中功率模式下
–70
–80
为153.6 kHz,低功耗模式下为76.8 kHz)。
–90
Avg为16(全功率和中功率模式)或8(低功耗模式)。
FS[10:0]为滤波器寄存器中的FS[10:0]位的十进制等效值。
–100
–110
FS[10:0]值的范围是1到2047。
0
30
60
90
120
150
FREQUENCY (Hz)
13048-111
–120
当用户选择另一个通道时,第一次转换有一个额外延迟。
建立时间等于
图101. 60 Hz抑制
当FS[10:0]设为384(全功率模式)或30(中功率和低功耗模式)
tSETTLE = ((3 + Avg − 1) × 32 × FS[10:0] + Dead Time)/ fCLK
时,可实现50 Hz/60 Hz同时抑制。陷波频率为10 Hz及其倍
其中,Dead Time = 94。
数,因而能够同时抑制50 Hz和60 Hz。50 Hz ± 0.5 Hz和60 Hz
3 dB频率等于
± 0.5 Hz的抑制性能典型值为44 dB。
f3dB = 0.44 × fNOTCH
0
表60给出了部分FS[10:0]设置以及相应的输出数据速率和建
–10
立时间的示例。
–20
表60. 输出数据速率与相应的建立时间示例
(快速建立模式,Sinc3 + Sinc1)
–30
–40
–50
–60
–70
–80
–90
–100
–110
–120
0
30
60
90
FREQUENCY (Hz)
图102. 50 Hz和60 Hz同时抑制
120
150
13048-112
FILTER GAIN (dB)
POST
FILTER
13048-113
FILTER GAIN (dB)
–20
第一陷波
功耗模式
FS[10:0] (Hz)
全功率(fCLK =
120
10
614.4 kHz,以16 24
50
为基数求均值)
20
60
中功率(fCLK =
30
10
153.6 kHz,以16 6
50
为基数求均值)
5
60
低功耗(fCLK =
30
10
76.8 kHz,以8
6
50
为基数求均值)
5
60
Rev. B | Page 59 of 91
输出数据
速率(SPS)
8.89
44.44
53.33
8.89
44.44
53.33
8
40
48
建立时间
(ms)
112.65
22.65
18.9
113.11
23.11
19.36
126.22
26.22
22.06
AD7124-8
当模拟输入不变或者通道发生变化时,将以几乎恒定的输
设时钟保持稳定,50 Hz ± 0.5 Hz时的抑制性能为40 dB(最
出数据速率提供有效的转换结果。
小值);因此,使用快速建立模式时,建议采用优质的主时
CHANNEL
CHANNEL A
CONVERSIONS CH A
钟源。
CHANNEL B
CH A CH A CH A CH A
0
CH B CH B CH B CH B
1/fADC DT/fCLK
图104. 快速建立(Sinc 3 + Sinc 1滤波器)
当器件在单个通道上进行转换且模拟输入发生阶跃变化
时,ADC不会检测出变化,并继续输出转换结果。当阶跃
变化与转换同步时,ADC只会输出完全建立的结果。然
–20
–30
FILTER GAIN (dB)
NOTES
1. DT = DEAD TIME.
13048-114
–10
而,如果阶跃变化与转换过程不同步,则会立即产生未完
–40
–50
–60
–70
–80
–90
全建立的转换结果(见图105)。
–100
–120
VALID
0
30
60
90
120
150
FREQUENCY (Hz)
ADC
OUTPUT
13048-116
–110
ANALOG
INPUT
图105. 模拟输入的阶跃变化(Sinc 3 + Sinc 1滤波器)
图107所示为FS[10:0]设为20(全功率模式)或5(中功率和低功
耗模式)时的滤波器响应。这种情况下,陷波频率为60 Hz及
其倍数。60 Hz ± 0.5 Hz时的抑制性能等于40 dB(最小值)。
序列器
0
手动切换通道时,例如写入器件以更改通道时,“快速建
–10
–20
多个通道时,器件会自动使用片内序列器,自动按顺序转
–30
换所有使能的通道。这种情况下,第一个转换需要表60所
列出的完整建立时间。对于随后的所有转换,各转换所需
的时间同样等于建立时间,但死区时间减至30。
FILTER GAIN (dB)
立模式(Sinc3 + Sinc1滤波器)”部分中的说明是有效的。使能
50 Hz和60 Hz抑制(Sinc3 + Sinc1滤波器)
–40
–50
–60
–70
–80
–90
–100
图106所示为FS[10:0]设为24(全功率模式)或6(中功率模式
–110
或低功耗模式)时的频率响应。表60列出了相应的输出数据
–120
速率。
0
30
60
90
FREQUENCY (Hz)
sinc滤波器将第一个陷波频率置于
120
150
13048-117
1/fADC
13048-115
图106. 50 Hz抑制
图107. 60 Hz抑制
当FS[10:0]设为384(全功率模式)或30(中功率和低功耗模式)
fNOTCH = fCLK/(32 × FS[10:0])
均值模块将陷波频率置于fNOTCH/Avg(Avg在全功率和中功率
模式下为16,在低功耗模式下为8)。此频率的倍数也是陷
波频率;因此,当FS[10:0]设为6(全功率或中功率模式)
时,可实现50 Hz/60 Hz同时抑制。陷波频率为10 Hz及其倍
数,因而能够同时抑制50 Hz和60 Hz。50 Hz ± 0.5 Hz和60 Hz
± 0.5 Hz的抑制性能典型值为42 dB。
时,sinc滤波器导致的陷波频率为800 Hz,均值导致的陷波
频率为50 Hz及其倍数。在低功耗模式下,sinc滤波器导致的
陷波频率为400 Hz,均值导致的陷波频率为50 Hz及其倍数。
50 Hz的陷波为一阶陷波,因此,该陷波并不宽。假设主时
钟保持稳定,这就意味着50 Hz处可以取得良好的抑制性
能。然而,在50 Hz ± 1 Hz频段,抑制性能会显著下降。假
Rev. B | Page 60 of 91
AD7124-8
0
干扰。这些滤波器是通过对sinc3滤波器输出进行后滤波实
–10
现的。要使能后置滤波器,filter位必须设为全1。后置滤波
–30
器选项通过滤波器寄存器中的POST_FILTER位来选择。图
–40
109中的灰色模块不使用。
–50
–60
–70
MODULATOR
–80
SINC3/SINC4
FILTER
AVERAGING
BLOCK
–90
–100
图109. 后置滤波器
0
30
60
90
FREQUENCY (Hz)
120
150
13048-118
–110
–120
POST
FILTER
图108. 50 Hz和60 Hz同时抑制
表61显示了输出数据速率及相应的建立时间和抑制性能。
单通道连续转换时,第一个转换需要的时间为tSETTLE。后续
转换以1/fADC的速率进行。使能多个通道时(手动或利用序
后置滤波器
列器),每个使能的通道都需要建立时间以便产生有效转换
后置滤波器提供50 Hz和60 Hz同时抑制,并且允许用户用建
结果。
立时间交换抑制性能。这些滤波器可以最高27.27 SPS的速率
工作,或者可以抑制最高90 dB的50 Hz ± 1 Hz和60 Hz ± 1 Hz
表61. AD7124-8后置滤波器:输出数据速率、建立时间(tSETTLE)和抑制性能
输出数据
速率(SPS)
27.27
25
20
16.67
1
13048-119
FILTER GAIN (dB)
–20
f3dB
(Hz)
17.28
15.12
13.38
12.66
tSETTLE,全功率
模式(ms)
38.498
41.831
51.831
61.831
tSETTLE,中功率
模式(ms)
38.998
42.331
52.331
62.331
tSETTLE,低功耗
模式(ms)
39.662
42.995
52.995
62.995
使用稳定的主时钟。
Rev. B | Page 61 of 91
50 Hz ± 1 Hz和60 Hz ± 1 Hz
同时抑制(dB)1
47
62
86
92
0
–10
–20
–20
–30
–30
–40
–50
–60
–70
–60
–70
–80
–90
–90
100
200
300
400
500
600
–100
40
图110. DC至600 Hz,27.27 SPS输出数据速率,36.67 ms建立时间
–10
–20
–20
–30
–30
FILTER GAIN (dB)
–10
–60
–70
–80
60
65
70
–40
–50
–60
–70
–100
45
50
55
60
65
70
FREQUENCY (Hz)
13048-121
–90
–100
40
0
–10
–20
–20
–30
–30
FILTER GAIN (dB)
0
–40
–50
–60
–70
图112. DC至600 Hz,25 SPS输出数据速率,40 ms建立时间
–100
40
13048-122
FREQUENCY (Hz)
600
–70
–90
600
500
–60
–90
500
400
–50
–80
400
300
–40
–80
300
200
图114. DC至600 Hz,20 SPS输出数据速率,50 ms建立时间
–10
200
100
FREQUENCY (Hz)
图111. 放大40 Hz至70 Hz,27.27 SPS输出数据速率,36.67 ms
建立时间
100
0
13048-124
–80
–90
–100
40
55
图113. 放大40 Hz至70 Hz,25 SPS输出数据速率,40 ms建立时间
0
–50
50
FREQUENCY (Hz)
0
–40
45
45
50
55
FREQUENCY (Hz)
60
65
70
13048-125
0
FREQUENCY (Hz)
FILTER GAIN (dB)
–50
–80
–100
FILTER GAIN (dB)
–40
13048-123
FILTER GAIN (dB)
0
–10
13048-120
FILTER GAIN (dB)
AD7124-8
图115. 放大40 Hz至70 Hz,20 SPS输出数据速率,50 ms建立时间
Rev. B | Page 62 of 91
0
–10
–20
–20
–30
–30
–40
–50
–60
–70
–40
–50
–60
–70
–80
–80
–90
–90
–100
0
100
200
300
FREQUENCY (Hz)
400
500
600
图116. DC至600 Hz,16.667 SPS输出数据速率,60 ms建立时间
Rev. B | Page 63 of 91
–100
40
45
50
55
60
65
70
FREQUENCY (Hz)
图117. 放大40 Hz至70 Hz,16.667 SPS输出数据速率,60 ms
建立时间
13048-127
FILTER GAIN (dB)
0
–10
13048-126
FILTER GAIN (dB)
AD7124-8
AD7124-8
滤波器选项小结
表62所示为部分示例配置以及相应的性能参数,包括吞吐
AD7124-8具有多个滤波器选项。不同的选项会影响输出数
量和50 Hz/60 Hz抑制性能。
据速率、建立时间、均方根噪声、阻带衰减和50 Hz/60 Hz
抑制性能。
表62. 滤波器小结1
滤波器
Sinc4
Sinc4,零延迟
Sinc3
快速建立(Sinc4 + Sinc1)
快速建立(Sinc3 + Sinc1)
后置滤波器
1
2
功耗模式
全部
全部
全部
全部
全部
全部
全部
全部
全部
全部
全部
全/中
低
全/中
低
全/中
低
全/中
低
全/中
低
全/中
低
全部
全部
全部
全部
输出数据速率(SPS)
10
50
50
60
12.5
12.5
15
10
50
50
60
50.53
43.64
42.11
36.36
8.4
7.27
53.33
48
44.44
40
8.89
8
27.27
25
20
16.67
REJ60
0
0
1
0
0
1
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
50 Hz抑制(dB)2
120 dB(50 Hz和60 Hz)
120 dB(仅50 Hz)
82 dB(50 Hz和60 Hz)
120 dB(仅60 Hz)
120 dB(仅50 Hz)
82 dB(50 Hz和60 Hz)
120 dB(仅60 Hz)
100 dB(50 Hz和60 Hz)
95 dB(仅50 Hz)
67 dB(50 Hz和60 Hz)
95 dB(仅60 Hz)
40 dB(仅60 Hz)
40 dB(仅60 Hz)
40 dB(仅50 Hz)
40 dB(仅50 Hz)
40 dB(50 Hz和60 Hz)
40 dB(50 Hz和60 Hz)
40 dB(仅60 Hz)
40 dB(仅60 Hz)
40 dB(仅50 Hz)
40 dB(仅50 Hz)
40 dB(50 Hz和60 Hz)
40 dB(50 Hz和60 Hz)
47 dB(50 Hz和60 Hz)
62 dB(50 Hz和60 Hz)
85 dB(50 Hz和60 Hz)
90 dB(50 Hz和60 Hz)
这些计算均假设采用稳定的主时钟。
对于快速建立模式,50 Hz/60 Hz抑制在50 Hz和/或60 Hz左右±0.5 Hz的频段内测量得出。对于所有其他模式,则采用50 Hz和/或60 Hz ±1 Hz的频段范围。
Rev. B | Page 64 of 91
AD7124-8
诊断
AD7124-8具有多种片内诊断功能。使用这些功能可确保:
用户不愿意每次执行校准时都要验证是否存在有效的基准
• 仅对有效寄存器执行读/写操作
电压源,则应在校准周期结束时检查REF_DET_ERR位的
• 仅将有效数据写入片内寄存器
状态。
• LDO上使用适当的去耦
当器件退出待机模式时,基准电压检测标志可能会设置。
• 存在外部基准电压源(如使用)
因此,退出待机模式后应读取错误寄存器,以将该标志复
• ADC调制器和滤波器在规格范围内工作
位为0。
信号链检查
校准、转换和饱和错误
可以选择基准电压和电源电压等功能作为ADC的输入。这
转换过程和校准过程也可以通过AD7124-8监控。这些诊断
样,AD7124-8就能检查连接到器件的电压。AD7124-8还能
功能检查转换或校准期间使用的模拟输入以及调制器和数
产生一个20 mV内部信号,在通道寄存器中选择V_20MV_P
字滤波器。利用ERROR_EN寄存器中的ADC_CAL_ERR_
至V_20MV_M通道,便可将该信号内部施加到一个通道。
EN、ADC_CONV_ERR_EN和ADC_SAT_ERR_EN位可以使
可利用此功能来检查PGA。例如,当PGA设置提高时,信
能这些功能。这些功能使能后,若发生错误,ADC_CAL_
号占模拟输入范围的百分比降低2倍。这样,用户就能检
ERR、ADC_CONV_ERR或ADC_SAT_ERR位就会置1。
查PGA是否正常工作。
如果数字滤波器上溢或下溢,ADC_CONV_ERR标志就会
基准电压检测
置1。ADC转换结果也会箝位到全0或全1。此标志与数据
AD7124-8含有片内基准电压检测电路,当用户选择外部基
寄存器一同更新,只能通过读取错误寄存器来清0。
准电压为基准电压源时,该电路可以检测器件是否有用于
如果调制器输出20个连续的1或0,ADC_SAT_ERR标志就
转换或校准的有效基准电压。在从外部获得基准电压的
会置1。这说明调制器已饱和。
RTD或应变计等应用中,这是一个很有价值的功能。
执行失调校准时,得到的失调系数必须介于0x7FFFFF和
COMPARATOR
0.7V
0xF80000之间。如果该系数不在此范围内,失调寄存器就
OUTPUT: 0 WHEN REFIN ≤0.7
1 WHEN REFIN <0.7
13048-128
REFIN (REFINx(+) – REFINx(–))
图118. 基准电压检测电路
将ERROR_EN寄存器中的REF_DET_ERR_EN位设置为1,
不会更新,ADC_CAL_ERR标志置1。满量程校准期间会检
查数字滤波器是否上溢。如果发生上溢,错误标志就会置
1,增益寄存器不会更新。
可以使能此特性。 如果选定的REFINx(+)与REFINx(–)引脚
过压/欠压检测
之间的电压降至0.7 V以下,或者REFINx(+)或REFINx(–)输
过压/欠压监控器检查AINx模拟输入引脚上的绝对电压。
入开路,AD7124-8就会检测到它不再具有有效的基准电
绝对电压必须在数据手册规格范围内。如果ADC在数据手
压。 此时,错误寄存器中的REF_DET_ERR位设置为1。 状
册限值以外工作,线性度会下降。
态寄存器中的ERR位也会置1。
OVERVOLTAGE
COMPARATOR
AV DD + 40mV
AINx_OV_ERR: SET IF AINx IS
40mV ABOVE AVDD
为有效,则转换结果变为全1。因此,并无必要在执行转
换时持续监视REF_DET_ERR位的状态,只需在从ADC数
AINx
据寄存器读取的转换结果为全1时验证其状态。
如果AD7124-8正在执行失调或满量程校准,而REF_DET_
ERR位变为有效,则将禁止相应校准寄存器更新,以免寄
存器载入错误的系数,同时REF_DET_ERR位会置1。如果
Rev. B | Page 65 of 91
UNDERVOLTAGE
COMPARATOR
AINx_UV_ERR: SET IF AINx IS
40mV ABOVE AVSS
AVSS – 40mV
NOTE: AINx IS AINP OR AINM
图119. 模拟输入过压/欠压监控器
13048-129
如果AD7124-8正在执行正常转换,而REF_DET_ERR位变
AD7124-8
正(AINP)和负(AINM)模拟输入可以单独检查,是否发生
AD7124-8还能测试用于电源监控的电路。当ALDO_PSM_
过压和欠压。ERROR_EN寄存器中的AINP_OV_ERR_EN
TRIP_TEST_EN或DLDO_PSM_TRIP_TEST_EN位置1时,
和AINP_UV_ERR_EN位分别用于使能过压和欠压诊断。
测试电路的输入连接到GND,而非LDO输出。电路有故障
当AINP上的电压超过AVDD时,过压标志就会置1;当AINP
则设置相应的ALDO_PSM_ERR或DLDO_PSM_ERR位。
上的电压低于AVSS时,欠压标志就会置1。同样,负模拟输
入引脚上的过压/欠压检查通过ERROR_EN寄存器中的
AINM_OV_ERR_EN和AINM_UV_ERR_EN位来使能。错
误标志为错误寄存器中的AINP_OV_ERR、 AINP_UV_
ERR、AINM_OV_ERR和AINM_UV_ERR。
LDO电容检测
模拟和数字LDO需要0.1 μF的外部去耦电容。AD7124-8可以
检查此去耦电容是否存在。使用ERROR_EN寄存器中的
LDO_CAP_CHK位,关闭要检查的LDO,监控LDO输出电
压。如果电压下降,则认为失败,错误寄存器中的LDO_
使能此功能时,错误寄存器中就可以设置相应的标志位。
因此,使能过压/欠压检查时,用户必须读取错误寄存器,
确保标志位复位为0。
CAP_ERR位置1。
任一时间只能测试模拟LDO或数字LDO有无去耦电容。此
测试还会干扰转换过程。
电源监控器
ADC除了能够转换外部电压以外,还能监控AVDD引脚和
IOVDD引脚上的电压。选择AVDD至AVSS或IOVDD至DGND的
输入后,电压(AVDD至AVSS或IOVDD至DGND)在内部衰减6
倍,由此产生的电压施加于Σ-Δ调制器。此特性的用处在
用于检查有无去耦电容的电路也可以通过AD7124-8来测
试。当ERROR_EN寄存器中的LDO_CAP_CHK_TEST_EN
位置1时,去耦电容与LDO在内部断开,强制产生故障。
因此,当执行LDO电容测试时,就会报告故障状况,即错
误寄存器中的LDO_CAP_ERR位会置1。
于可以监控电源电压的波动。
MCLK计数器
LDO监控
AD7124-8含有多种LDO检查。像外部电源一样,模拟和数
字 LDO产 生 的 电 压 也 可 以 被 选 为 ADC的 输 入 。 此 外 ,
AD7124-8可以连续监控LDO电压。
稳定的主时钟非常重要,因为输出数据速率、滤波器建立
时间和滤波器陷波频率均依赖于主时钟。AD7124-8允许用
户监控主时钟。当ERROR_EN寄存器中的MCLK_CNT_EN
位置1时,每经过131个主时钟周期,MCLK_COUNT寄存
电源监控器
器就会递增1。用户可以在固定时间内监控此寄存器。根
ALDO和DLDO产生的电压可以通过使能ERROR_EN寄存
据MCLK_COUNT寄存器的结果可以确定主时钟频率。
器中的ALDO_PSM_ERR_EN位和DLDO_PSM_ERR_EN位
MCLK_COUNT寄存器达到最大值后会绕回。
来监控。使能后,器件会连续监控LDO的输出电压。如果
SPI SCLK计数器
ALDO电压低于1.6 V,ALDO_PSM_ERR标志就会置位。如
果DLDO电压低于1.55 V,DLDO_PSM_ERR标志就会置位。
此位保持置位状态,直到相应的LDO电压恢复正常。然
而,此位只能通过读取错误寄存器来清0。
用此功能时,CS必须对每次读写操作进行帧控制。所有读
写操作都是8个SCLK脉冲的倍数(8、16、32、40、48)。如
果SCLK计数器计数SCLK脉冲数,而结果不是8的倍数,那
OVERVOLTAGE
COMPARATOR
么错误标志就会置1;错误寄存器中的SPI_SCLK_CNT_ERR
SET IF ALDO OUTPUT VOLTAGE IS
LESS THAN 1.6V
1.6V
13048-130
位会置1。如果执行的是写操作,而SCLK包含的SCLK脉冲
ALDO
图120. 模拟LDO监控器
数不正确,则不会将该值写入所寻址的寄存器,写操作会
被中止。
SCLK计数器通过设置ERROR_EN寄存器中的SPI_SCLK_
OVERVOLTAGE
COMPARATOR
CNT_ERR_EN位来使能。
SET IF DLDO OUTPUT VOLTAGE IS
LESS THAN 1.55V
1.55V
13048-131
DLDO
SPI SCLK计数器计数每次读写操作使用的SCLK脉冲数。使
图121. 数字LDO监控器
Rev. B | Page 66 of 91
AD7124-8
SPI读/写错误
除了SCLK计数器以外,AD7124-8还能检查读写操作,确
8-BIT COMMAND
UP TO 24-BIT INPUT
8-BIT CRC
CS
DATA
CRC
CS
保寻址的是有效寄存器。当ERROR_EN寄存器中的SPI_
检查读/写操作的地址。如果用户试图写入或读取的寄存器
DIN
SCLK
13048-132
READ_ERR_EN位或SPI_WRITE_ERR_EN位置1时,AD7124-8
不是本数据手册所述的用户寄存器,错误标志就会置1;
错误寄存器中的SPI_READ_ERR位或SPI_WRITE_ERR位会
图122. 使能CRC的SPI写处理
置1,并且中止读/写操作。
8-BIT COMMAND
UP TO 32-BIT OUTPUT
8-BIT CRC
CS
此功能连同SCLK计数器和CRC,使得串行接口更加鲁棒。
用户无法写入或读取无效的寄存器。SCLK脉冲数不正确可
能引起串行接口不同步,导致访问错误的寄存器。
AD7124-8通过诊断功能防止这些问题发生。
DIN
CMD
DOUT/
RDY
某些时候可能无法访问片内寄存器。例如,在上电期间,
SCLK
CRC
13048-133
SPI_IGNORE错误
DATA
片内寄存器设为默认值。用户必须等待此操作完成,然后
才能读取或写入寄存器。另外,执行失调或增益校准时也
图123. 使能CRC的SPI读处理
无法访问寄存器。错误寄存器中的SPI_IGNORE_ERR位指
连续读取模式有效时,如果使能校验和保护,则每次数据
示此时无法访问片内寄存器。此诊断功能默认使能。利用
传输前存在暗含的读取数据命令0x42,计算校验和值时必
ERROR_EN寄存器中的SPI_IGNORE_ERR_EN位可以禁用
须予以考虑。这是为了确保即使ADC数据等于0x000000,
该功能。
校验和值也不是零。
任何在SPI_IGNORE_ERR使能时执行的读或写操作都会被
存储器映射校验和保护
忽略。
为了增强鲁棒性,还会对片内寄存器执行CRC计算。此检
校验和保护
查不包括状态寄存器、数据寄存器和MCLK计数器寄存
AD7124-8具有校验和模式,可用来提高接口的鲁棒性。使
器,因为这些寄存器的内容会持续改变。CRC以1/2400秒
用校验和可确保仅将有效数据写入寄存器,并且可以对从
的速率执行。每次访问存储器映射时,就会重新计算
寄存器读取的数据进行验证。如果寄存器写入期间发生错
CRC。引起CRC重新计算的事件包括:
误,错误寄存器的CRC_ERR位将置1。然而,为确保寄存
• 用户写入
器写入成功,必须回读该寄存器并验证校验和。
• 失调/满量程校准
CRC校验和计算始终使用如下多项式:
• 器件工作在单次转换模式,完成转换后ADC进入空闲
模式
x8 + x2 + x + 1
• 离开连续读取模式(ADC_CONTROL寄存器的CONT_
ERROR_EN寄存器中的CRC_ERR_EN位用于使能和禁用校
READ位设置为0)
验和。
存 储 器 映 射 CRC功 能 通 过 设 置 ERROR_EN寄 存 器 中 的
校验和附加于每次读和写处理的末尾。写处理的校验和利
MM_CRC_ERR_EN位来使能。若发生错误,错误寄存器的
用8位命令字和8位至24位数据计算。读处理的校验和利用
MM_CRC_ERR位将置1。
命令字和8位至32位数据输出计算。图122和图123分别显示
了SPI读和写处理。
Rev. B | Page 67 of 91
AD7124-8
CRC计算
校验和为8位宽,利用以下多项式产生:
x8 + x2 + x + 1
要生成校验和,需将数据左移8位,产生一个后8位为逻辑0的数值。对齐多项式,使其MSB与该数据最左侧的逻辑1对齐。对
该数据施加一个异或(XOR)函数,以产生一个更短的新数。再次对齐多项式,使其MSB与新结果最左侧的逻辑1对齐,重复
上述步骤。最后,原始数据将减少至小于多项式的值。此值即是8位校验和。
多项式CRC计算示例—24位字:0x654321(8位命令和16位数据)
下例使用基于多项式的校验和生成8位校验和:
011001010100001100100001
初始值
8
2
x +x +x+1
01100101010000110010000100000000
左移8位
=
多项式
100000111
100100100000110010000100000000
XOR结果
100000111
多项式
100011000110010000100000000
XOR结果
100000111
多项式
11111110010000100000000
XOR结果
100000111
多项式值
1111101110000100000000
XOR结果
100000111
多项式值
111100000000100000000
XOR结果
100000111
多项式值
11100111000100000000
XOR结果
100000111
多项式值
1100100100100000000
XOR结果
100000111
多项式值
100101010100000000
XOR结果
100000111
多项式值
101101100000000
XOR结果
100000111
多项式值
1101011000000
XOR结果
100000111
多项式值
101010110000
XOR结果
100000111
多项式值
1010001000
XOR结果
100000111
多项式值
10000110
校验和 = 0x86
Rev. B | Page 68 of 91
AD7124-8
开路测试电流
当转换结果接近满量程时,用户必须检查是否存在这三种
AD7124-8包含两个可设置为0.5 µA、2 µA或4 µA的恒流发生
情况,然后做出判断。如果测得的电压为0 V,则可能是传
器。一个发生器提供从AVDD到AINP的电流,另一个吸收
感器短路。正常工作时,应将burnout位设为0,以关闭这
从AINM到AVSS的电流。利用这些电流可进行开路检测。
些开路测试电流。电流源工作在常规绝对输入电压范围
内,缓冲器开启。
AVDD
温度传感器
AD7124-8中嵌入了一个温度传感器,用于监控芯片温度。
BURNOUT
DETECT
这可以利用通道寄存器中的AINP[4:0]和AINM[4:0]位来选
PGA1
择。灵敏度约为13,584码/°C。温度传感器的计算公式为:
温度 (°C) = ((转换结果 − 0x800000)/13,584) − 272.5
AVSS
13048-134
温度传感器的精度典型值为±0.5°C。
1.2
这些电流切换至选定的模拟输入对。两个电流或开或关。
配置寄存器中的burnout位使能/禁用开路测试电流并设置
幅度。在模拟输入通道上执行测量操作之前,可以利用这
些电流来确认外部传感器是否正常工作。接通开路测试电
流后,电流流入外部传感器电路,然后便可在模拟输入通
道上测量输入电压。如果测得的电压接近满量程,用户必
须确认为何如此。接近满量程读数可能意味着前端传感器
TEMPERATURE SENSOR ERROR (°C)
图124. 开路测试电流
开路;也可能是前端传感器过载,通过满量程输出表现出
来;或者缺少基准电压,并且REF_DET_ERR位已置1,导
32 UNITS
1.0
0.8
0.6
0.4
0.2
0
–0.2
–0.4
–0.6
–40 –30 –20 –10
0
15
25
40
50
60
70
85
TEMPERATURE (°C)
致数据箝位在全1。
图125. 温度传感器误差与温度的关系
Rev. B | Page 69 of 91
95 105
13048-135
X-MUX
AD7124-8
接地和布局布线
由于模拟输入和基准输入均为差分输入,因此模拟调制器
阻抗路径,并减小电源线路上的毛刺噪声。应利用数字地
中的多数电压都是共模电压。器件的高共模抑制性能可消
屏蔽时钟等快速切换信号,以免向电路板的其他部分辐射
除这些输入信号中的共模噪声。为将模拟部分与数字部分
噪声,并且绝不应将时钟信号走线布设在模拟输入附近。
之间的耦合降至最低,AD7124-8的模拟电源和数字电源彼
避免数字信号与模拟信号交叠。电路板相反两侧上的走线
此独立,各有单独的引脚排列。数字滤波器可抑制电源上
应彼此垂直。这样有助于减小电路板上的馈通效应。微带
的宽带噪声,但无法抑制那些频率为主时钟频率的整数倍
线技术是目前的最佳选择,但这种技术对于双面电路板未
的噪声。
必总是可行。采用这种技术时,电路板的元件侧专用于接
另外,数字滤波器还能够消除来自模拟和基准输入端的噪
地层,信号走线则布设在焊接侧。
声,但前提是这些噪声源没有使模拟调制器饱和。因此,
使用高分辨率ADC时,良好的去耦十分重要。AD7124-8有
与传统高分辨率转换器相比,AD7124-8具有更强的抗噪能
两个电源引脚:AVDD和IOVDD。AVDD引脚以AVSS为基准,
力。不过,由于AD7124-8的分辨率较高,而转换器的噪声
IOVDD引脚以DGND为基准。通过1 µF钽电容与0.1 µF电容的
电平极低,因此必须谨慎对待接地和布局布线。
并联组合将AVDD去耦至各引脚上的AVSS。使各电源的0.1 µF
ADC所在的PCB必须采用模拟部分与数字部分分离设计,
并限制在电路板的一定区域内。为实现最佳屏蔽,接地层
一般应尽量少采用蚀刻技术。
无论采取何种布局,用户均必须注意规划系统中电流的回
流路径,确保所有电流的回流路径均尽可能靠近电流到达
目的地所经过的路径。
避免在该器件下方布设数字线路,否则会将噪声耦合至芯
片;将模拟接地层放在AD7124-8下方可以防止噪声耦合。
AD7124-8的电源线路必须采用尽可能宽的走线,以提供低
电容应尽可能靠近该器件,最好正对着该器件。通过1 µF钽
电容与0.1 µF电容的并联组合将IOVDD去耦至DGND。所有
模拟输入都必须去耦至AVSS。如果使用外部基准电压源,
应将REFINx(+)和REFINx(−)引脚去耦至AVSS。
AD7124-8还有两个片上LDO稳压器,一个调节AV DD 电
源,另一个调节IOVDD电源。对于REGCAPA引脚,建议利
用0.1 µF电容将其去耦至AVSS。同样,对于REGCAPD引脚,
建议利用0.1 µF电容将其去耦至DGND。
如果AD7124-8采用分离电源供电,AVSS必须使用单独的层。
Rev. B | Page 70 of 91
AD7124-8
应用信息
AD7124-8为低成本、高分辨率模数转换器。模数转换功能
多数转换结果是从热电偶读取,冷结只是定期读取,因为
由Σ-Δ结构提供,因此该器件的抗噪能力很强,非常适合
冷结温度稳定或变化很缓慢。使用T型热电偶时,可测量的
传感器测量、工业和过程控制应用。
温度范围是−200°C至+400°C。在该温度范围内产生的电压范
围是−8.6 mV至+17.2 mV。AD7124-8内部基准电压为2.5 V。
利用热电偶测量温度
图126是一个热电偶与AD7124-8连接的示意图。在热电偶应
用中,由热电偶产生的电压的测量值与绝对基准电压值呈
比例变化;因此,内部基准电压可用于该转换。冷结测量
需要利用比率式配置;因此,需要提供外部基准电压源。
因此,PGA设置为128。如果热电偶使用AIN0/AIN1通道,
热敏电阻连接到AIN12/AIN13通道,则转换过程如下:
1. 复位ADC。
2. 选择功耗模式。
将CHANNEL_0寄存器模拟输入设置为AIN0/AIN1。将设
热电偶输出的信号很小,AD7124-8的PGA须使能以放大热
置0分配给该通道。配置设置0的增益为128,并选择内
电偶信号。由于输入通道具有缓冲功能,可将大去耦电容
置于前端,以便于消除可能出现在热电偶引脚上的噪声影
响。偏置电压发生器提供一个共模电压,使得热电偶产生
的电压最高偏置到(AVDD − AVSS)/2。对于以地为中心的热电
部基准电压源。选择滤波器类型并设置输出数据速率。
3. 使能AIN0上的VBIAS。
4. 将CHANNEL_1寄存器模拟输入设置为AIN12/AIN13。
将设置1分配给该通道。配置设置1的增益为1,并选择
偶电压,AD7124-8可以采用分离电源(±1.8 V)工作。
外部基准电压源REFIN2(±)。选择滤波器类型并设置输
冷结补偿利用图126中的热敏电阻实现。片内激励电流为
该热敏电阻提供激励。此外,冷结测量的基准电压来自一
出数据速率。
5. 使能激励电流(IOUTx)并选择合适的值。将此电流输出
个与该热敏电阻串联的精密电阻。由此可实现比率式测
量,在此情况下,激励电流的波动不会对测量产生影响(测
到AIN4引脚。
6. 使能AIN0/AIN1通道。等待直到RDY变为低电平。读取
量结果是精密参考电阻值与热敏电阻值的比值)。
转换结果。
7. 继续从AIN0/AIN1通道读取9个转换结果。
8. 禁用CHANNEL_0并使能CHANNEL_1。
9. 等待直到RDY变为低电平。读取一个转换结果。
10. 重复步骤5至步骤8。
利用T型热电偶的线性化公式处理热电偶电压和热敏电阻
电压,并计算热电偶头部的实际温度。
AVDD
R
C
AVDD
REFIN1(+)
THERMOCOUPLE JUNCTION
R
AIN0
AIN1
VBIAS
C
COLD JUNCTION
BAND GAP
REFERENCE
Σ-Δ
ADC
PGA
AIN12
X-MUX
AIN13
REFIN2(+)
REFIN2(–)
AVSS
RREF
REFERENCE
DETECT
AVDD
DIGITAL
FILTER
SERIAL
INTERFACE
AND
CONTROL
LOGIC
CHANNEL
SEQUENCER
TEMP
SENSOR
VDD
DIAGNOSTICS
REFIN1(–)
PSW
DOUT/RDY
DIN
SCLK
CS
IOVDD
INTERNAL
CLOCK
CLK
SYNC
REGCAPA
NOTES
1. SIMPLIFIED BLOCK DIAGRAM SHOWN.
图126. 热电偶应用
Rev. B | Page 71 of 91
REGCAPD
AVSS
DGND
13048-136
AD7124-8
AD7124-8
为清楚起见,图中省去了外部抗混叠滤波器。但是,为了
利用RTD测量温度
抑制调制器频率及其倍数处的干扰,必须使用这种滤波
为了优化三线RTD配置,需要2个完美匹配的电流源。
器。此外,为了消除EMI,也可能需要进行一些滤波。模
AD7124-8就包含两个精密匹配的电流源,非常适合此类应
拟输入和基准电压输入均可缓冲,以便用户将RC组合连接
用。图127显示了一种可能的3线配置。在此3线配置中,如
到基准电压或模拟输入引脚。
果只使用一个电流(AIN0的输出),则引线电阻会造成误差,
所需的功耗模式取决于系统的性能要求和容许的电流消
因为激励电流流经RL1,在AIN1与AIN2之间产生电压误
耗。在现场变送器中,低电流消耗至关重要。对于这种应
差。在所示的原理图中,第二个RTD电流源(通过AIN3提供)
用,低功耗模式或中功率模式最适合。在过程控制应用
用于补偿流经RL1的激励电流所引入的误差。第二个RTD电
中,功耗不是优先考虑。因此,可以选择全功率模式。全
流流经RL2。假设RL1与RL2相等(引线一般为同种材料且长
功率模式提供较高的吞吐量和较低的噪声。
度相同),激励电流匹配,则RL2上的误差电压将等于RL1上
利用AD7124-8片内诊断功能,用户可以检查电路连接,监
控电源、基准电压和LDO电压,检查所有转换和校准有无
错误,监控所有读写操作。在热电偶应用中,电路连接通
过基准电压检测和开路测试电流来验证。如果外部基准电
压源REFIN2(±)缺失,REF_DET_ERR标志就会置1。开路测
试电流(通过配置寄存器使用)检测开路。例如,如果热电
偶未连接且该通道的开路测试电流已使能,ADC将输出一
的误差电压,因而AIN1与AIN2之间不会产生误差电压。
RL3上会产生两倍的该电压,但它是共模电压,不会引入误
差。AD7124-8的基准电压也是利用匹配电流源之一产生。
此基准电压利用一个精密电阻产生,应用于ADC的差分基
准电压引脚。这种方案可确保模拟输入电压范围始终与基
准电压成比例。激励电流的温度漂移所引起的模拟输入电
压的任何误差,都会通过基准电压的变化予以补偿。
个等于或接近满量程的转换结果。为实现最佳性能,应定
举例来说,PT100测量的温度范围是−200°C至+600°C。0°C
期使能开路测试电流以检查连接,但验证连接后应立即禁
时的电阻典型值为100 Ω,600°C时为313.71 Ω。如果使用
用开路测试电流,因为它会给转换结果带来误差。还可以
500 µA激励电流和RTD的全温度范围,则RTD上产生的最
检查LDO上的去耦电容。ADC可以指示该电容是否存在。
大电压为:
作为转换过程的一部分,模拟输入过压/欠压监控器可用于
500 µA × 313.71 Ω = 156.86 mV
检测AINP和AINM上的过压情况。可以选择电源电压和基
如果增益设为16,它将放大到2.51 V,在AD7124-8支持的范
准电压作为ADC的输入。因此,用户可以定期检查这两个
围以内。
电压,确认其是否在系统规格范围内。另外,用户可以检
基准电阻上产生的电压至少必须为2.51 V。因此,基准电阻
查LDO电压是否在规格范围内。还可以检查转换过程和校
准过程,确保发现任何无效的转换或校准并告知用户。
最后,CRC检查、SCLK计数器和SPI读/写检查可检测到任
何无效的读/写操作,使接口更加鲁棒。在处理器与ADC
之间传输数据时,CRC检查可以指示是否有数据位损坏。
值至少必须等于:
2.51 V/500 µA = 5020 Ω
所以,可以使用5.11 kΩ电阻。
5.11 kΩ × 激励电流 = 5.11 kΩ × 500 µA = 2.555 V
还有一个考虑是输出依从电源轨。输出依从电压等于AVDD
− 0.37 V。如果使用3.3 V电源,则AIN0处的电压必须小于
(3.3 V − 0.37 V) = 2.93 V。从上述计算可知,电路满足这一
要求,因为AIN0的最大电压等于基准电阻上的电压加上
RTD上的电压,等于:
2.555 V + 156.86 mV = 2.712 V
Rev. B | Page 72 of 91
AD7124-8
读取RTD的典型程序如下所述:
使用的功耗模式取决于系统的性能要求和容许的电流消
1. 复位ADC。
耗。在现场变送器中,低电流消耗至关重要。对于这种应
用,低功耗模式或中功率模式最适合。在过程控制应用
2. 选择功耗模式。
中,功耗不是优先考虑。因此,可以选择全功率模式。全
3. 将CHANNEL_0寄存器模拟输入设置为AIN1/AIN2。将
功率模式提供较高的吞吐量和较低的噪声。
设置0分配给该通道。配置设置0的增益为16,并选择基
准电压源REFIN2(±)。选择滤波器类型并设置输出数据
利用AD7124-8片内诊断功能,用户可以检查电路连接,监
速率。
控电源、基准电压和LDO电压,检查所有转换和校准有无
4. 将激励电流设置为500 µA,并将该电流输出到AIN0和
错误,监控所有读写操作。在RTD应用中,电路连接通过
AIN3引脚。
基准电压检测和开路测试电流来验证。如果外部基准电压
5. 等待直到RDY变为低电平。读取转换值。
源REFIN2(±)缺失,REF_DET_ERR标志就会置1。开路测
6. 重复步骤4。
试电流(通过配置寄存器使用)检测开路。还可以检查LDO
上的去耦电容。ADC可以指示该电容是否存在。
在处理器中实现PT100的线性化例程。
作为转换过程的一部分,模拟输入过压/欠压监控器可用于
为清楚起见,图中省去了外部抗混叠滤波器。但是,为了
检测AINP和AINM上的过压情况。可以选择电源电压和基
抑制调制器频率及其倍数处的干扰,必须使用这种滤波
准电压作为ADC的输入。因此,用户可以定期检查这两个
器。此外,为了消除EMI,也可能需要进行一些滤波。模
电压,确认其是否在系统规格范围内。另外,用户可以检
拟输入和基准电压输入均可缓冲,以便用户将RC组合连接
查LDO电压是否在规格范围内。还可以检查转换过程和校
到基准电压或模拟输入引脚。
准过程,确保发现任何无效的转换或校准并告知用户。
AD7124-8的激励电流可通过输入引脚提供,例如:AIN3
最后,CRC检查、SCLK计数器和SPI读/写检查可检测到任
引脚不仅可以输出电流源,还可以用作模拟输入。利用该
何无效的读/写操作,使接口更加鲁棒。在处理器与ADC
方案可将多个传感器使用最少的引脚连接到ADC。然而,
之间传输数据时,CRC检查可以指示是否有数据位损坏。
抗混叠滤波器的电阻与RTD串联,这会在转换中引入误
差,因为抗混叠电阻上会产生一个电压。为使该误差最
小,应尽量降低抗混叠滤波器的电阻。
AVDD
AVDD
REFIN1(+)
VBIAS
REFERENCE
DETECT
AIN0
AVDD
REFIN2(+)
RREF
REFIN2(–)
PGA
X-MUX
RL1
RTD
RL2
AIN1
AIN2
AIN3
RL3
REFIN1(–)
Σ-Δ
ADC
AVSS
DIGITAL
FILTER
SERIAL
INTERFACE
AND
CONTROL
LOGIC
CHANNEL
SEQUENCER
TEMP
SENSOR
VDD
DIAGNOSTICS
DOUT/RDY
DIN
SCLK
CS
IOVDD
INTERNAL
CLOCK
CLK
PSW
SYNC
NOTES
1. SIMPLIFIED BLOCK DIAGRAM SHOWN.
REGCAPA
图127. 3线RTD应用
Rev. B | Page 73 of 91
REGCAPD
AVSS
DGND
13048-137
AD7124-8
AD7124-8
流量计
读取传感器的典型程序如下所述:
图128显示AD7124-8在流量计中的应用,该流量计由两个压
1. 复位ADC。
力传感器组成,流量等于压力差。压力传感器位于电桥网络
中,在其OUT+与OUT–引脚之间提供差分输出电压。对于
传感器的额定满量程压力(本例中为300 mmHg),差分输出
2. 选择功耗模式。
3. 将CHANNEL_0寄存器模拟输入设置为AIN0/AIN1。将
设置0分配给该通道。配置设置0的增益为128,并选择
电压为输入电压(即IN+端与IN–端之间的电压)的3 mV/V。
基准电压源REFIN1(±)。选择滤波器类型并设置输出数
假设激励电压为3 V,则传感器的满量程输出电压为9 mV。
据速率。
电桥的激励电压可以直接用来提供ADC的基准电压,因为
设置0分配给该通道(两个通道使用相同设置)。
基准电压输入范围包括电源电压。
在基于传感器的应用中使用AD7124-8的第二个好处,是低
功耗应用可以充分利用低端功率开关。低端功率开关与电
桥的冷端串联。正常工作时,该开关闭合,以便执行测
量。在要求低功耗的应用中,AD7124-8可以处于待机模
式,从而显著降低应用的功耗。此外,在待机模式下,低
端功率开关可以断开,以免前端传感器不必要地耗费功
率。当器件离开待机模式且低端功率开关闭合时,用户必
须确保前端电路完全建立,然后才能尝试读取AD7124-8。
若需要,功率开关可以在器件离开待机模式之前闭合,以
便在ADC上电并开始对模拟输入进行采样之前,传感器有
时间上电并建立。
图中,温度补偿是通过热敏电阻来执行。片内激励电流为
该热敏电阻提供激励。此外,温度测量的基准电压是从一
个与该热敏电阻串联的精密电阻获得。由此可实现比率式
测量,在此情况下,激励电流的波动不会对测量产生影响
(测量结果是精密参考电阻值与热敏电阻值的比值)。
如果传感器灵敏度为3 mV/V且激励电压为3 V,则传感器的
最大输出为9 mV。AD7124-8 PGA可以设为128来放大传感
器信号。
AD7124-8 PGA将该信号放大至
9 mV × 128 = 1.152 V
此值未超过基准电压(3 V)。
4. 将CHANNEL_1寄存器模拟输入设置为AIN2/AIN3。将
5. 将CHANNEL_2寄存器模拟输入设置为AIN4/AIN5。将
设置1分配给该通道。配置设置1的增益为1,并选择基
准电压源REFIN2(±)。选择滤波器类型并设置输出数据
速率。
6. 设置激励电流并将该电流输出到AIN4引脚。
7. 使能CHANNEL_0和CHANNEL_1。使能DATA_STATUS
位以识别提供转换结果的通道。ADC自动按顺序转换
这些通道。
8. 等待直到RDY变为低电平。读取转换值。
9. 重复步骤8,直至读取温度(例如,每10个压力传感器读
数转换结果)。
10. 禁用CHANNEL_0和CHANNEL_1。使能CHANNEL_2。
11. 等待直到RDY变为低电平。读取转换结果。
12. 重复步骤6至步骤10。
在处理器中,转换结果信息被转换为压力,由此便可计算
流量。对于每种压力传感器,处理器通常包含一个查找
表,以便补偿其随温度的变化。
为清楚起见,图中省去了外部抗混叠滤波器。但是,为了
抑制调制器频率及其倍数处的干扰,必须使用这种滤波
器。此外,为了消除EMI,也可能需要进行一些滤波。模
拟输入和基准电压输入均可缓冲,以便用户将RC组合连接
到基准电压或模拟输入引脚。
使用的功耗模式取决于系统的性能要求和容许的电流消
耗。在现场变送器中,低电流消耗至关重要。对于这种应
用,低功耗模式或中功率模式最适合。在过程控制应用
中,功耗不是优先考虑。因此,可以选择全功率模式。全
功率模式提供较高的吞吐量和较低的噪声。
Rev. B | Page 74 of 91
AD7124-8
利用AD7124-8片内诊断功能,用户可以检查电路连接,监
准电压作为ADC的输入。因此,用户可以定期检查这两个
控电源、基准电压和LDO电压,检查所有转换和校准有无
电压,确认其是否在系统规格范围内。另外,用户可以检
错误,监控所有读写操作。如果外部基准电压源REFIN2(±)
查LDO电压是否在规格范围内。还可以检查转换过程和校
或REFIN1(±)缺失,REF_DET_ERR标志就会置1。还可以检
准过程,确保发现任何无效的转换或校准并告知用户。
查LDO上的去耦电容。ADC可以指示该电容是否存在。
最后,CRC检查、SCLK计数器和SPI读/写检查可检测到任
作为转换过程的一部分,模拟输入过压/欠压监控器可用于
何无效的读/写操作,使接口更加鲁棒。在处理器与ADC
检测AINP和AINM上的过压情况。可以选择电源电压和基
之间传输数据时,CRC检查可以指示是否有数据位损坏。
AVDD
OUT–
IN+
OUT–
AVDD
REFIN1(+)
IN+
VBIAS
OUT+
AIN0
AIN1
AIN2
AIN3
AIN4
AIN5
REFIN2(+) X-MUX
REFIN2(–)
IN–
OUT+
IN–
RREF
REFERENCE
DETECT
AVDD
Σ-Δ
ADC
PGA
AVSS
DIGITAL
FILTER
SERIAL
INTERFACE
AND
CONTROL
LOGIC
CHANNEL
SEQUENCER
TEMP
SENSOR
VDD
DIAGNOSTICS
REFIN1(–)
PSW
DOUT/RDY
DIN
SCLK
CS
IOVDD
INTERNAL
CLOCK
CLK
SYNC
AD7124-8
REGCAPA
NOTES
1. SIMPLIFIED BLOCK DIAGRAM SHOWN.
图128. 流量计应用
Rev. B | Page 75 of 91
REGCAPD
AVSS
DGND
13048-138
AVSS
AD7124-8
片内寄存器
ADC通过许多片内寄存器进行控制和配置,下面的章节将说明这些寄存器。在下面的描述中,“置1”表示逻辑1状态,
“清0”表示逻辑0状态,除非另有说明。
表63. 寄存器小结
地址
0x00
名称
COMMS
位7
位6
WEN
R/W
0x00
状态
RDY
ERROR_FLAG
0x01
ADC_
CONTROL
0x02
数据
0x03
IO_
CONTROL_1
GPIO_DAT4
GPIO_DAT3
PDSW
0
0x04
IO_
CONTROL_2
VBIAS15
VBIAS7
VBIAS14
VBIAS6
0x05
ID
0x06
错误
位5
位4
0
POR_FLAG
0
位3
0x07
0x08
0x09
至
0x18
0x19
至
0x20
0x21
至
0x28
ERROR_EN
MCLK_
COUNT
CHANNEL_0
至
CHANNEL_15
CONFIG_0至
CONFIG_7
FILTER_0至
FILTER_7
DATA_STATUS
CS_EN
Mode
GPIO_DAT2
VBIAS12
VBIAS4
AINP_OV_ERR
AINP_UV_ERR
AINM_OV_ERR
ALDO_PSM_
ERR
0
SPI_IGNORE_
ERR
MCLK_CNT_EN
AINP_OV_ERR_
EN
ALDO_PSM_
ERR_EN
AINP_UV_ERR_
EN
SPI_IGNORE_
ERR_EN
SPI_SCLK_CNT_
ERR
LDO_CAP_CHK_
TEST_EN
AINM_OV_ERR_
EN
SPI_SCLK_CNT_
ERR_EN
Enable
0x00
R
REF_EN
0x0000
RW
0x000000
R
GPIO_CTRL3
GPIO_CTRL2
GPIO_CTRL1
0x000000
RW
RW
IOUT0
VBIAS11
VBIAS3
IOUT0_CH
VBIAS10
VBIAS9
VBIAS2
VBIAS1
SILICON_REVISION
VBIAS8
VBIAS0
0x0000
0x12
R
LDO_CAP_ERR
ADC_CAL_ERR
ADC_SAT_ERR
0x000000
R
0x000040
RW
0x00
R
0x80011
RW
REF_BUFP
0x0860
RW
SINGLE_CYCLE
0x060180
RW
0x800000
RW
0x5XXXXX
RW
AINM_UV_
REF_DET_ERR
ERR
SPI_READ_
SPI_WRITE_
ERR
ERR
LDO_CAP_CHK
0
SPI_CRC_ERR
ADC_CAL_ERR_
EN
DLDO_PSM_
TRIP_TEST_EN
SPI_CRC_ERR_EN
AINM_UV_
REF_DET_ERR_
ERR_EN
EN
SPI_READ_
SPI_WRITE_
ERR_EN
ERR_EN
MCLK_COUNT
Setup
ADC_CONV_
ERR
DLDO_PSM_
ERR
MM_CRC_ERR
ADC_CONV_
ERR_EN
DLDO_PSM_
ERR_EN
MM_CRC_ERR_
EN
0
AINP[2:0]
0
0
ADC_SAT_
ERR_EN
ALDO_PSM_
TRIP_TEST_EN
0
AINP[4:3]
AINM[4:0]
0
AIN_BUFP
复位
0x00
CLK_SEL
IOUT1
IOUT1_CH
VBIAS13
VBIAS5
DEVICE_ID
RW
W
位0
Bipolar
AIN_BUFM
Filter
Burnout
REF_SEL
REJ60
PGA
POST_FILTER
0
FS[10:8]
FS[7:0]
0x29
至
0x30
OFFSET_0至
OFFSET_7
0x31
至
0x38
GAIN_0至
GAIN_7
1
CONT_READ
Data [23:16]
Data [15:8]
Data [7:0]
GPIO_DAT1
GPIO_CTRL4
0
REF_BUFM
位1
CH_ACTIVE
DOUT_RDY_
DEL
POWER_MODE
位2
RS[5:0]
Offset [23:16]
Offset [15:8]
Offset [7:0]
Gain [23:16]
Gain [15:8]
Gain [7:0]
CHANNEL_0复位值为0x8001。所有其它通道的复位值为0x0000。
Rev. B | Page 76 of 91
AD7124-8
通信寄存器
接口返回到对通信寄存器执行写操作的状态。这是接口的
RS[5:0] = 0, 0, 0, 0, 0, 0
默认状态,在上电或复位后,ADC将处于此默认状态,等
通信寄存器是一个8位只写寄存器。与器件的所有通信均必
待对通信寄存器的写操作。
须以对通信寄存器的写操作开始。写入通信寄存器的数据
当接口时序丢失之后,执行一个占用至少64个串行时钟周
决定了下一个操作是读操作还是写操作,以及此操作的操
期的写操作,并使DIN处于高电平状态,将可以复位整个
作对象是哪一个寄存器,RS[5:0]位选择要访问的寄存器。
器件,从而让ADC返回此默认状态。表64列出了通信寄存
对于读或写操作,当对选定寄存器的读或写操作完成后,
器位功能描述。位7表示数据流的第一位。
位7
WEN (0)
位6
R/W (0)
位5
位4
位3
位2
RS[5:0] (0)
位1
位0
表64. 通信寄存器位功能描述
位
7
位名称
WEN
6
R/W
5:0
RS[5:0]
描述
写入使能位。必须将0写入此位,才能对通信寄存器执行写操作。
如果第一位写入1,则器件不会将后续位载入寄存器,而是停留
在此位的位置,直到此位写入0。将0写入WEN位后,器件便会
将后续7位载入通信寄存器。
如果此位为0,则表示下一个操作是对指定寄存器执行写操作。
如果此位为1,则表示下一个操作是对指定寄存器执行读操作。
寄存器地址位。这些地址位决定串行接口通信期间选择ADC的
哪些寄存器。参见表63。
状态寄存器
RS[5:0] = 0, 0, 0, 0, 0, 0
上电/复位 = 0x00
状态寄存器是一个8位只读寄存器。要访问ADC状态寄存器,用户必须写入通信寄存器,选择下一个操作为读操作,
并将寄存器地址位RS[5:0]设为0。
表65列出了状态寄存器各位的名称和意义。位7表示数据流的第一位。括号中的数值表示该位的上电/复位默认状态。
位7
RDY (0)
位6
ERROR_FLAG (0)
位5
0 (0)
位4
POR_FLAG (0)
位3
位2
位1
CH_ACTIVE (0)
表65. 状态寄存器位功能描述
位
7
位名称
RDY
6
ERROR_FLAG
5
4
0
POR_FLAG
描述
ADC就绪位。数据写入ADC数据寄存器后此位清0。读取ADC数据寄存器之后,
或者在用新转换结果更新数据寄存器之前的一段时间内,RDYB位自动置1,
以告知用户不应读取转换数据。当器件处在关断或待机模式时,该位也置1。
DOUT/RDY引脚也会指示转换何时结束。该引脚可以代替状态寄存器来监视
ADC有无转换数据。
ADC错误位。此位指示错误寄存器中的某个错误位已置位。如果错误寄存器中
的一个或多个错误位置1,则此位为1。读取错误寄存器时,此位清0。
此位置0。
上电复位标志。此位表示发生上电复位。上电时,电源电压低于阈值电压时,
执行复位时,以及退出关断模式时,都会发生上电复位。要将此位清0,
必须读取状态寄存器。
Rev. B | Page 77 of 91
位0
AD7124-8
位
3:0
位名称
CH_ACTIVE
描述
这些位表示ADC正在对哪一通道执行转换操作。
0000 = 通道0。
0001 = 通道1。
0010 = 通道2。
0011 = 通道3。
0100 = 通道4。
0101 = 通道5。
0110 = 通道6。
0111 = 通道7。
1000 = 通道8。
1001 = 通道9。
1010 = 通道10。
1011 = 通道11。
1100 = 通道12。
1101 = 通道13。
1110 = 通道14。
1111 = 通道15。
ADC_CONTROL寄存器
RS[5:0] = 0, 0, 0, 0, 0, 1
上电/复位 = 0x0000
表66列出了该寄存器位功能描述。位15是数据流的第一位。括号中的数值表示该位的上电/复位默认状态。
位7
0 (0)
位6
0 (0)
位5
0 (0)
POWER_MODE (0)
位4
DOUT_RDY_DEL (0)
位3
CONT_READ (0)
位2
DATA_STATUS (0)
位1
CS_EN (0)
Mode (0)
位0
REF_EN (0)
CLK_SEL (0)
表66. ADC控制寄存器位功能描述
位
15:13
12
位名称
0
DOUT_RDY_DEL
描述
必须将这些位编程为逻辑0才能正常工作。
控制SCLK无效沿到DOUT/RDY高电平时间。当DOUT_RDY_DEL清0时,
延迟为10 ns(最小值)。当DOUT_RDY_DEL置1时,延迟提高到100 ns
(最小值)。当CS接低电平(CS_EN位设为0)时,此功能有作用。
11
CONT_READ
连续读取数据寄存器。当此位为1(并且已选择数据寄存器)时,串行接口可以
连续读取数据寄存器;即在RDY引脚变为低电平(表示转换已完成)后施加SCLK
脉冲时,数据寄存器的内容将自动置于DOUT引脚上。对于后续数据读取,不必
对通信寄存器执行写操作。要使能连续读取,CONT_READ位应置1。要禁用连续
读取,应在DOUT/RDY引脚为低电平时写入一个读取数据命令。使能连续读取后,
ADC将监控DIN线路上的活动,以便能接收指令,从而禁用连续读取。另外,如果
DIN上连续出现64个1,ADC将复位;因此,DIN应保持低电平,直到有指令写入
器件为止。
10
DATA_STATUS
9
CS_EN
每次数据寄存器读操作之后,状态寄存器内容传输的使能位。
DATA_STATUS置1后,状态寄存器的内容将与每次从数据寄存器
读取的数据一同传输。此功能在选定多个通道的情况下很有用,
因为状态寄存器可确定哪一通道与数据寄存器值对应。
此位控制数据读取操作期间DOUT/ RDY引脚何时从DOUT引脚变为RDY引脚。
CS_EN清0时,DOUT引脚在SCLK无效沿的数纳秒内变为RDY引脚
(延迟由DOUT_RDY_DEL位决定)。
置1时,DOUT/RDY引脚在SCLK无效沿之后继续用作DOUT引脚。
当CS变为高电平时,该引脚变为RDY引脚。要使用诊断功能
SPI_WRITE_ERR、SPI_READ_ERR和SPI_SCLK_CNT_ERR,CS_EN必须置1。
Rev. B | Page 78 of 91
AD7124-8
位
8
位名称
REF_EN
7:6
POWER_MODE
5:2
1:0
Mode
CLK_SEL
描述
内部基准电压使能。此位置1时,内部基准电压源使能,并通过REFOUT引脚输出。
此位清0时,内部基准电压源禁用。
功耗模式选择。这些位用于选择功耗模式。
电流消耗和输出数据速率范围取决于功耗模式。
00 = 低功耗。
01 = 中功率。
10 = 全功率。
11 = 全功率。
这些位控制ADC的工作模式。参见表67。
这些位选择ADC的时钟源。可以使用片内614.4 kHz时钟或外部时钟。
使用外部时钟时,多个AD7124-8器件可以同步。此外,当采用精确的
外部时钟驱动该ADC时,可以改善50 Hz/60 Hz抑制性能。
00 = 内部614.4 kHz时钟。CLK引脚不提供内部时钟。
01 = 内部614.4 kHz时钟。CLK引脚提供此时钟。
10 = 外部614.4 kHz时钟。
11 = 外部时钟。该外部时钟在AD7124-8内被4分频。
表67. 工作模式
模值
0000
0001
0010
0011
0100
0101
0110
描述
连续转换模式(默认)。在连续转换模式下,ADC连续执行转换,并将结果置于数据寄存器中。
RDY在完成转换时变为低电平。用户可以将器件置于连续读取模式下,以读取这些转换结果;
当施加SCLK脉冲时,转换结果自动置于DOUT线路上。另一方面,用户可以通过对通信寄存器
进行写操作,指示ADC输出转换结果。ADC上电、复位或重新配置之后,产生第一个有效转换
结果所需的时间为滤波器完全建立的时间。后续转换结果将以选定的输出数据速率
(取决于滤波器选择)提供。
单次转换模式。选择单次转换模式时,ADC上电并在选定通道上执行单次转换。
转换需要滤波器的完整建立时间。转换结果置于数据寄存器中,RDY变为低电平,
然后ADC返回待机模式。在数据被读取或执行另一次转换之前,转换结果将一直
被保存在数据寄存器中,并且RDY保持有效(低电平)。
待机模式。待机模式下,AD7124-8除LDO以外的所有部分都可以关断。
内部基准电压源、片内振荡器、低端功率开关和偏置电压发生器在待机
模式下可以使能或禁用。片内寄存器在待机模式下保持其内容。
当ADC处于空闲模式时,使能的诊断仍然有效。待机模式下可以使能或禁用诊断功能。
然而,任何需要主时钟的诊断功能(基准电压检测、欠压/过压检测、LDO跳闸测试、
存储器映射CRC和MCLK计数器)都必须在ADC处于连续转换模式或空闲模式时使能;
在待机模式下使能时,这些诊断不起作用。
关断模式。在关断模式下,AD7124-8所有电路都关断,包括电流源、功率开关、
开路测试电流、偏置电压发生器和时钟电路。LDO也关断。在关断模式下,
片内寄存器不保留其内容。因此,退出关断模式时,所有寄存器必须重新编程。
空闲模式。在空闲模式下,ADC滤波器和调制器保持复位状态,
但会继续提供调制器时钟。
内部零电平(失调)校准。内部短路自动连接到输入端。RDY在校准启动时变为高电平,
在校准完成时返回低电平。校准操作完成后,ADC处于空闲模式。测得的失调系数保存
在所选通道的失调寄存器中。执行零电平校准时,只能选择一个通道。完成内部零电
平校准需要一个建立周期的时间。
内部满量程(增益)校准。对于该校准,满量程输入电压会自动连接到选定的模拟输入。
RDY在校准启动时变为高电平,在校准完成时返回低电平。校准操作完成后,ADC处于
空闲模式。测得的满量程系数保存在所选通道的增益寄存器中。每次更改一个通道的
增益时,均需要执行满量程校准,使满量程误差最小。执行满量程校准时,只能选择
一个通道。完成内部满量程校准所需的时间为1个建立周期(增益为1时)或4个建立
周期(增益大于1时)。
在全功率模式下,无法执行内部满量程校准。因此,使用全功率模式时,应选择中功率
或低功耗模式来执行内部满量程校准。此校准在全功率模式下有效,因为使用的是相同
的基准电压源和增益。执行内部零电平和内部满量程校准时,必须先执行内部满量程
校准,再执行内部零电平校准。因此,执行内部满量程校准之前应向失调寄存器写入
0x800000,以将失调寄存器复位到默认值。
Rev. B | Page 79 of 91
AD7124-8
模值
0111
1000
1001
至1111
描述
系统零电平(失调)校准。将系统零电平输入连接到所选通道的通道输入引脚。
RDY在校准启动时变为高电平,在校准完成时返回低电平。校准操作完成后,
ADC处于空闲模式。测得的失调系数保存在所选通道的失调寄存器中。每次
更改一个通道的增益时,均需要执行系统零电平校准。执行满量程校准时,
只能选择一个通道。完成系统零电平校准需要一个建立周期的时间。
系统满量程(增益)校准。将系统满量程输入连接到所选通道的通道输入引脚。
RDY在校准启动时变为高电平,在校准完成时返回低电平。校准操作完成后,
ADC处于空闲模式。测得的满量程系数保存在所选通道的增益寄存器中。每次
更改一个通道的增益时,都需要执行满量程校准。执行满量程校准时,只能选择
一个通道。完成系统满量程校准需要一个建立周期的时间。
保留。
数据寄存器
RS[5:0] = 0, 0, 0, 0, 1, 0
上电/复位 = 0x000000
此数据寄存器存储ADC的转换结果。这是一个只读寄存器。完成对此寄存器的读操作后,RDY位/引脚置1。
IO_CONTROL_1寄存器
RS[5:0] = 0, 0, 0, 0, 1, 1
上电/复位 = 0x000000
表68列出了该寄存器位功能描述。位23是数据流的第一位。括号中的数值表示该位的上电/复位默认状态。
位7
GPIO_DAT4 (0)
PDSW (0)
位6
位5
GPIO_DAT3 (0) GPIO_DAT2 (0)
0 (0)
IOUT1_CH (0)
位4
GPIO_DAT1 (0)
IOUT1 (0)
位3
GPIO_CTRL4 (0)
位2
GPIO_CTRL3 (0)
位1
GPIO_CTRL2 (0)
IOUT0 (0)
IOUT0_CH (0)
表68. IO_CONTROL_1寄存器位功能描述
位
23
位名称
GPIO_DAT4
22
GPIO_DAT3
21
GPIO_DAT2
20
GPIO_DAT1
19
GPIO_CTRL4
描述
数字输出P4。GPIO_CTRL4置1时, GPIO_DAT4位设置通用输出引脚P4的值。
GPIO_DAT4为高电平时,输出引脚P4为高电平。GPIO_DAT4为低电平时,
输出引脚P4为低电平。读取IO_CONTROL_1寄存器时,如果GPIO_CTRL4置1,
GPIO_DAT4位将反映P4引脚的状态。
数字输出P3。GPIO_CTRL3置1时, GPIO_DAT3位设置通用输出引脚P3的值。
GPIO_DAT3为高电平时,输出引脚P3为高电平。GPIO_DAT3为低电平时,
输出引脚P3为低电平。读取IO_CONTROL_1寄存器时,如果GPIO_CTRL3置1,
GPIO_DAT3位将反映P3引脚的状态。
数字输出P2。GPIO_CTRL2置1时, GPIO_DAT2位设置通用输出引脚P2的值。
GPIO_DAT2为高电平时,输出引脚P2为高电平。GPIO_DAT2为低电平时,
输出引脚P2为低电平。读取IO_CONTROL_1寄存器时,如果GPIO_CTRL2置1,
GPIO_DAT2位将反映P2引脚的状态。
数字输出P1。GPIO_CTRL1置1时, GPIO_DAT1位设置通用输出引脚P1的值。
GPIO_DAT1为高电平时,输出引脚P1为高电平。GPIO_DAT1为低电平时,
输出引脚P1为低电平。读取IO_CONTROL_1寄存器时,如果GPIO_CTRL1置1,
GPIO_DAT1位将反映P1引脚的状态。
数字输出P4使能。GPIO_CTRL4置1时,数字输出P4有效。GPIO_CTRL4清0时,
该引脚用作模拟输入引脚AIN5。
Rev. B | Page 80 of 91
位0
GPIO_CTRL1 (0)
AD7124-8
位
18
位名称
GPIO_CTRL3
17
GPIO_CTRL2
16
GPIO_CTRL1
15
PDSW
14
13:11
0
IOUT1
10:8
IOUT0
7:4
IOUT1_CH
描述
数字输出P3使能。GPIO_CTRL3置1时,数字输出P3有效。GPIO_CTRL3清0时,
该引脚用作模拟输入引脚AIN4。
数字输出P2使能。GPIO_CTRL2置1时,数字输出P2有效。GPIO_CTRL2清0时,
该引脚用作模拟输入引脚AIN3。
数字输出P1使能。GPIO_CTRL1置1时,数字输出P1有效。GPIO_CTRL1清0时,
该引脚用作模拟输入引脚AIN2。
电桥关断开关控制位。此位置1时,电桥关断开关PDSW闭合(与AGND相连)。
该开关可提供30 mA的吸电流。此位清0时,电桥关断开关断开。当ADC处于
待机模式时,电桥关断开关仍然有效。
必须将此位编程为逻辑0才能正常工作。
这些位设置IOUT1激励电流的值。
000 = 关闭。
001 = 50 µA。
010 = 100 µA。
011 = 250 µA。
100 = 500 µA。
101 = 750 µA。
110 = 1000 µA。
111 = 1000 µA。
这些位设置IOUT0激励电流的值。
000 = 关闭。
001 = 50 µA。
010 = 100 µA。
011 = 250 µA。
100 = 500 µA。
101 = 750 µA。
110 = 1000 µA。
111 = 1000 µA。
IOUT1激励电流的通道选择位。
0000 = IOUT1通过AIN0引脚提供。
0001 = IOUT1通过AIN1引脚提供。
0010 = IOUT1通过AIN2引脚提供。
0011 = IOUT1通过AIN3引脚提供。
0100 = IOUT1通过AIN4引脚提供。
0101 = IOUT1通过AIN5引脚提供。
0110 = IOUT1通过AIN6引脚提供。
0111 = IOUT1通过AIN7引脚提供。
1000 = IOUT1通过AIN8引脚提供。
1001 = IOUT1通过AIN9引脚提供。
1010 = IOUT1通过AIN10引脚提供。
1011 = IOUT1通过AIN11引脚提供。
1100 = IOUT1通过AIN12引脚提供。
1101 = IOUT1通过AIN13引脚提供。
1110 = IOUT1通过AIN14引脚提供。
1111 = IOUT1通过AIN15引脚提供。
Rev. B | Page 81 of 91
AD7124-8
位
3:0
位名称
IOUT0_CH
描述
IOUT0激励电流的通道选择位。
0000 = IOUT0通过AIN0引脚提供。
0001 = IOUT0通过AIN1引脚提供。
0010 = IOUT0通过AIN2引脚提供。
0011 = IOUT0通过AIN3引脚提供。
0100 = IOUT0通过AIN4引脚提供。
0101 = IOUT0通过AIN5引脚提供。
0110 = IOUT0通过AIN6引脚提供。
0111 = IOUT0通过AIN7引脚提供。
1000 = IOUT0通过AIN8引脚提供。
1001 = IOUT0通过AIN9引脚提供。
1010 = IOUT0通过AIN10引脚提供。
1011 = IOUT0通过AIN11引脚提供。
1100 = IOUT0通过AIN12引脚提供。
1101 = IOUT0通过AIN13引脚提供。
1110 = IOUT0通过AIN14引脚提供。
1111 = IOUT0通过AIN15引脚提供。
IO_CONTROL_2寄存器
RS[5:0] = 0, 0, 0, 1, 0, 0
上电/复位 = 0x0000
表69列出了该寄存器位功能描述。位15是数据流的第一位。括号中的数值表示该位的上电/复位默认状态。内部偏置电压可
以在多个通道上使能。
位7
VBIAS15 (0)
VBIAS7 (0)
位6
VBIAS14 (0)
VBIAS6 (0)
位5
VBIAS13 (0)
VBIAS5 (0)
位4
VBIAS12 (0)
VBIAS4 (0)
位3
VBIAS11 (0)
VBIAS3 (0)
位2
VBIAS10 (0)
VBIAS2 (0)
表69. IO_CONTROL_2寄存器位功能描述
位
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
位名称
VBIAS15
VBIAS14
VBIAS13
VBIAS12
VBIAS11
VBIAS10
VBIAS9
VBIAS8
VBIAS7
VBIAS6
VBIAS5
VBIAS4
VBIAS3
VBIAS2
VBIAS1
VBIAS0
描述
使能AIN15通道上的偏置电压。置1时,内部偏置电压通过AIN15提供。
使能AIN14通道上的偏置电压。置1时,内部偏置电压通过AIN14提供。
使能AIN13通道上的偏置电压。置1时,内部偏置电压通过AIN13提供。
使能AIN12通道上的偏置电压。置1时,内部偏置电压通过AIN12提供。
使能AIN11通道上的偏置电压。置1时,内部偏置电压通过AIN11提供。
使能AIN10通道上的偏置电压。置1时,内部偏置电压通过AIN10提供。
使能AIN9通道上的偏置电压。置1时,内部偏置电压通过AIN9提供。
使能AIN8通道上的偏置电压。置1时,内部偏置电压通过AIN8提供。
使能AIN7通道上的偏置电压。置1时,内部偏置电压通过AIN7提供。
使能AIN6通道上的偏置电压。置1时,内部偏置电压通过AIN6提供。
使能AIN5通道上的偏置电压。置1时,内部偏置电压通过AIN5提供。
使能AIN4通道上的偏置电压。置1时,内部偏置电压通过AIN4提供。
使能AIN3通道上的偏置电压。置1时,内部偏置电压通过AIN3提供。
使能AIN2通道上的偏置电压。置1时,内部偏置电压通过AIN2提供。
使能AIN1通道上的偏置电压。置1时,内部偏置电压通过AIN1提供。
使能AIN0通道上的偏置电压。置1时,内部偏置电压通过AIN0提供。
Rev. B | Page 82 of 91
位1
VBIAS9 (0)
VBIAS1 (0)
位0
VBIAS8 (0)
VBIAS0 (0)
AD7124-8
ID寄存器
RS[5:0] = 0, 0, 0, 1, 0, 1
上电/复位 = 0x12
ID寄存器存储AD7124-8的识别号。这是一个只读寄存器。
错误寄存器
RS[5:0] = 0, 0, 0, 1, 1, 0
上电/复位 = 0x000000
AD7124-8具有诊断功能,例如检查过压和SPI接口等。错误寄存器包含不同诊断功能的标志位。各功能通过ERROR_EN寄存
器使能或禁用。
表70列出了该寄存器位功能描述。位23是数据流的第一位。括号中的数值表示该位的上电/复位默认状态。
位7
位6
位5
位4
位3
位2
位1
位0
AINM_UV_ERR
(0)
SPI_READ_ERR
(0)
LDO_CAP_ERR
(0)
REF_DET_ERR
(0)
SPI_WRITE_ERR
(0)
ADC_CAL_ERR
(0)
0 (0)
ADC_CONV_ERR
(0)
DLDO_PSM_ERR
(0)
MM_CRC_ERR
(0)
ADC_SAT_ERR
(0)
0 (0)
0 (0)
AINP_OV_ERR
(0)
ALDO_PSM_ERR
(0)
AINP_UV_ERR (0)
AINM_OV_ERR (0)
SPI_IGNORE_ERR
(0)
SPI_SCLK_CNT_ERR
(0)
SPI_CRC_ERR
(0)
表70. 错误寄存器位功能描述
位
23:20
19
位名称
0
LDO_CAP_ERR
18
ADC_CAL_ERR
17
16
15
14
13
12
11
ADC_CONV_ERR
ADC_SAT_ERR
AINP_OV_ERR
AINP_UV_ERR
AINM_OV_ERR
AINM_UV_ERR
REF_DET_ERR
10
9
8
7
6
0
DLDO_PSM_ERR
0
ALDO_PSM_ERR
SPI_IGNORE_ERR
5
SPI_SCLK_CNT_ERR
4
3
2
1
SPI_READ_ERR
SPI_WRITE_ERR
SPI_CRC_ERR
MM_CRC_ERR
0
0
描述
必须将这些位编程为逻辑0才能正常工作。
模拟/数字LDO去耦电容检查。如果模拟和数字LDO需要的去耦电容
未连接到AD7124-8,此标志位置1。
校准检查。如果校准已启动但未完成,此标志位置1表示校准发生错误。
相关的校准寄存器不会更新。
此位表示转换结果是否有效。如果转换过程中发生错误,此标志位置1。
ADC饱和标志。如果转换过程中调制器饱和,此标志位置1。
AINP上的过压检测。
AINP上的欠压检测。
AINM上的过压检测。
AINM上的欠压检测。
基准电压检测。当ADC所用的外部基准电压开路或小于0.7 V时,
此标志位置1。
必须将此位编程为逻辑0才能正常工作。
数字LDO错误。如果数字LDO检测到错误,此标志位置1。
必须将此位编程为逻辑0才能正常工作。
模拟LDO错误。如果模拟LDO电压检测到错误,此标志位置1。
执行内部寄存器的CRC检查时,无法访问片内寄存器。ADC会忽略用户指令。
当寄存器的CRC检查正在进行时,此位置1。当检查完成时,此位清0;
只有这时候才能执行读写操作。
所有串行通信都是8位的某一倍数。当SCLK周期数不是8的倍数时,
此位置1。
SPI读操作期间发生错误时,此位置1。
SPI写操作期间发生错误时,此位置1。
串行通信的CRC检查发生错误时,此位置1。
存储器映射错误。每次写入寄存器时,都会对存储器映射执行CRC计算。
随后会对片内寄存器定期执行CRC检查。如果寄存器内容发生改变,
MM_CRC位就会置1。
必须将此位编程为逻辑0才能正常工作。
Rev. B | Page 83 of 91
0 (0)
AD7124-8
ERROR_EN寄存器
RS[5:0] = 0, 0, 0, 1, 1, 1
上电/复位 = 0x000040
通过设置此寄存器中的相应位,可以使能或禁用所有诊断功能。
表71列出了该寄存器位功能描述。位23是数据流的第一位。括号中的数值表示该位的上电/复位默认状态。
位7
0 (0)
AINP_OV_
ERR_EN (0)
ALDO_PSM_
ERR_EN (0)
位6
MCLK_CNT_
EN (0)
AINP_UV_
ERR_EN (0)
SPI_IGNORE_
ERR_EN (0)
位5
LDO_CAP_CHK_
TEST_EN (0)
AINM_OV_ERR_
EN (0)
SPI_SCLK_CNT_
ERR_EN (0)
位4
位3
LDO_CAP_CHK (0)
AINM_UV_
ERR_EN (0)
SPI_READ_
ERR_EN (0)
REF_DET_ERR_
EN (0)
SPI_WRITE_
ERR_EN (0)
位2
ADC_CAL_ERR_
EN (0)
DLDO_PSM_
TRIP_TEST_EN (0)
SPI_CRC_ERR_
EN (0)
位1
ADC_CONV_ERR_
EN (0)
DLDO_PSM_ERR_
EN (0)
MM_CRC_ERR_
EN (0)
位0
ADC_SAT_
ERR_EN (0)
ALDO_PSM_
TRIP_TEST_EN (0)
0 (0)
表71. ERROR_EN寄存器位功能描述
位
23
22
位名称
0
MCLK_CNT_EN
21
LDO_CAP_CHK_TEST_EN
20:19
LDO_CAP_CHK
18
17
ADC_CAL_ERR_EN
ADC_CONV_ERR_EN
16
15
14
13
12
11
ADC_SAT_ERR_EN
AINP_OV_ERR_EN
AINP_UV_ERR_EN
AINM_OV_ERR_EN
AINM_UV_ERR_EN
REF_DET_ERR_EN
10
DLDO_PSM_TRIP_TEST_EN
9
DLDO_PSM_ERR_ERR
8
ALDO_PSM_TRIP_TEST_EN
7
ALDO_PSM_ERR_EN
6
SPI_IGNORE_ERR_EN
描述
必须将此位编程为逻辑0才能正常工作。
主时钟计数器。此位置1时,主时钟计数器使能,结果通过
MCLK_COUNT寄存器报告。计数器监控ADC所用的主时钟。
如果时钟源为外部时钟,MCLK计数器将监控此外部时钟。
同样,如果选择片内振荡器作为ADC的时钟源,MCLK计数器
将监控片内振荡器。
模拟/数字LDO去耦电容检查的测试。此位置1时,去耦电容与LDO
在内部断开,强制产生故障。这样,用户就可以测试模拟和数字
LDO去耦电容检查所用的电路。
模拟/数字LDO去耦电容检查。这些位使能电容检查。
检查使能后,ADC检查所选电源有无外部去耦电容。
检查完毕时,LDO_CAP_CHK位均复位为0。
00 = 检查未使能。
01 = 检查模拟LDO电容。
10 = 检查数字LDO电容。
11 = 检查未使能。
此位置1时,校准故障检查使能。
此位置1时,监控转换;发生转换故障时,
ADC_CONV_ERR位置1。
此位置1时,ADC调制器饱和检查使能。
此位置1时,所有使能的AINP通道上的过压监控器使能。
此位置1时,所有使能的AINP通道上的欠压监控器使能。
此位置1时,所有使能的AINM通道上的过压监控器使能。
此位置1时,所有使能的AINM通道上的欠压监控器使能。
此位置1时,连续监控ADC使用的外部基准电压源。如果
外部基准电压源开路或其值小于0.7 V,错误标志位就会置1。
检查监控数字LDO的测试机制。此位置1时,测试电路的输入连接到DGND,
而非LDO输出。设置错误寄存器中的DLDO_PSM_ERR位。
此位置1时,连续监控数字LDO电压。如果数字LDO输出的电压不在规格范围内,
错误寄存器中的DLDO_PSM_ERR位就会置1。
检查监控模拟LDO的测试机制。此位置1时,
测试电路的输入连接到AVSS,而非LDO输出。
设置错误寄存器中的ALDO_PSM_ERR位。
此位置1时,连续监控模拟LDO电压。如果模拟LDO输出的电压不在规格范围内,
错误寄存器中的ALDO_PSM_ERR位就会置1。
执行内部寄存器的CRC检查时,无法访问片内寄存器。ADC会忽略用户指令。
应将此位置1,以便通过错误寄存器中的SPI_IGNORE_ERR位来告知用户何时
不能执行读写操作。
Rev. B | Page 84 of 91
AD7124-8
位
5
位名称
SPI_SCLK_CNT_ERR_EN
描述
此位置1时,SCLK计数器使能。所有对ADC的读写操作都是8位的倍数。
对于每次串行通信,SCLK计数器计数SCLK脉冲数。必须使用CS来对
读写操作进行帧控制。如果通信期间使用的SCLK脉冲数不是8的倍数,
那么错误寄存器中的SPI_SCLK_CNT_ERR位就会置1。例如,读或写操作
期间SCLK引脚上的故障可能会被解读为一个SCLK脉冲。这种情况下,
SPI_SCLK_CNT_ERR位会置1,因为检测到过多的SCLK脉冲。使用SCLK
计数器功能时,ADC_CONTROL寄存器中的CS_EN必须置1。
此位置1时,如果读操作期间发生错误,错误寄存器中的SPI_READ_ERR位就会置1。
如果用户试图读取无效地址,就会出错。
使用SPI读操作检查功能时,ADC_CONTROL寄存器中的CS_EN必须置1。
4
SPI_READ_ERR_EN
3
SPI_WRITE_ERR_EN
此位置1时,如果写操作期间发生错误,错误寄存器中的SPI_WRITE_ERR位就会置1。
如果用户试图写入无效地址或只读寄存器,就会出错。使用SPI写操作检查功能时,
ADC_CONTROL寄存器中的CS_EN必须置1。
2
SPI_CRC_ERR_EN
1
MM_CRC_ERR_EN
0
0
此位使能对所有读写操作的CRC检查。如果CRC检查失败,
错误寄存器中的SPI_CRC_ERR位就会置1。此位,所有从
AD7124-8读取的数据都会附加一个8位CRC字。
如果此位置1,则每次写入寄存器时,都会对存储器映射执行CRC计算。
随后会对片内寄存器定期执行CRC检查。如果寄存器内容发生改变,
MM_CRC位就会置1。
必须将此位编程为逻辑0才能正常工作。
MCLK_COUNT寄存器
RS[5:0] = 0, 0, 1, 0, 0, 0
上电/复位 = 0x00
主时钟频率可利用此寄存器来监控。
表72列出了该寄存器位功能描述。位7是数据流的第一位。括号中的数值表示该位的上电/复位默认状态。
位7
位6
位5
位4
位3
MCLK_COUNT (0)
位2
位1
表72. MCLK_COUNT寄存器位功能描述
位
7:0
位名称
MCLK_COUNT
描述
利用此寄存器,用户可确定内部/外部振荡器的频率。每出现131个采样时钟
(全功率模式下为614.4 kHz,中功率模式下为153.6 kHz,低功耗模式下为768 kHz)
脉冲,器件内部的一个时钟计数器就会递增。该8位计数器达到最大值后会绕回。
计数器输出通过此寄存器回读。
Rev. B | Page 85 of 91
位0
AD7124-8
通道寄存器
RS[5:0] = 0, 0, 1, 0, 0, 1至0, 1, 1, 0, 0, 0
上电/复位 = CHANNEL_0为0x8001,所有其它通道寄存器设置为0x0001
AD7124-8有16个通道寄存器:CHANNEL_0至CHANNEL_15。通道寄存器的起始地址为0x09 (CHANNEL_0),结束地址为
0x18 (CHANNEL_15)。通过各寄存器,用户可以配置通道(AINP输入和AINM输入),使能或禁用通道,以及选择设置。设
置可从用户定义的8种不同选项中选择。当ADC转换时,它会自动遍历所有使能的通道。如果需要,用户可以在一个序列
中对某些通道多次采样。此位,用户还可以将诊断功能包括在序列之中。
表73列出了该寄存器位功能描述。位15是数据流的第一位。括号中的数值表示该位的上电/复位默认状态。
位7
Enable(1)
位6
位5
位4
Setup (0)
位3
(0)
AINP[2:0] (000)
位2
位1
0 (0)
AINM[4:0] (00001)
位0
AINP[4:3] (00)
表73. 通道寄存器位功能描述
位
15
位名称
Enable
描述
通道使能位。此位置1会使能器件通道进入转换序列。默认情况下,
仅通道0的Enable位置1。转换顺序是从编号最小的使能通道开始,
然后遍历编号依次提高的通道,最后绕回编号最小的通道。
当ADC写入特定通道的结果时,状态寄存器的4个LSB设置为该通道编号(0至15),
这样就可以知道数据所对应的通道。当ADC_CONTROL寄存器的DATA_STATUS位置1时,
状态寄存器的内容会添加到所读取的各转换结果中。当有多个通道使能时,
利用此功能可确定读取的转换值对应于哪个通道。
14:12
Setup
11:10
9:5
0
AINP[4:0]
设置选择。这些位决定该通道使用8种设置中的哪一种来配置ADC。设置由四个寄存器组成:
模拟配置、输出数据速率/滤波器选择、失调寄存器和增益寄存器。所有通道可以使用相同
的设置,此时对于所有有效的通道,必须将相同的3位值写入这些位。或者,最多可以定义
8个不同的通道。
必须将这些位编程为逻辑0才能正常工作。
正模拟输入AINP输入选择。这些位选择哪个模拟输入连接到此通道的正输入。
00000 = AIN0(默认值)。
00001 = AIN1。
00010 = AIN2。
00011 = AIN3。
00100 = AIN4。
00101 = AIN5。
00110 = AIN6。
00111 = AIN7。
01000 = AIN8。
01001 = AIN9。
01010 = AIN10。
01011 = AIN11。
01100 = AIN12。
01101 = AIN13。
01110 = AIN14。
01111 = AIN15。
10000 = 温度传感器。
10001 = AVSS。
10010 = 内部基准电压源。
10011 = DGND。
10100 = (AVDD − AVSS)/6+。与(AVDD − AVSS)/6−一同使用以监控电源AVDD − AVSS。
10101 = (AVDD − AVSS)/6−。与(AVDD − AVSS)/6+一同使用以监控电源AVDD − AVSS。
10110 = (IOVDD − DGND)/6+。与(IOVDD − DGND)/6−一同使用以监控IOVDD − DGND。
10111 = (IOVDD − DGND)/6−。与(IOVDD − DGND)/6+一同使用以监控IOVDD − DGND。
Rev. B | Page 86 of 91
AD7124-8
位
位名称
4:0
AINM[4:0]
描述
11000 = (ALDO − AVSS)/6+。与(ALDO − AVSS)/6−一同使用以监控模拟LDO。
11001 = (ALDO − AVSS)/6−。与(ALDO − AVSS)/6+一同使用以监控模拟LDO。
11010 = (DLDO − DGND)/6+。与(DLDO − DGND)/6−一同使用以监控数字LDO。
11011 = (DLDO − DGND)/6−。与(DLDO − DGND)/6+一同使用以监控数字LDO。
11100 = V_20MV_P。与V_20MV_M一同使用,以将20 mV p-p信号施加于ADC。
11101 = V_20MV_M。与V_20MV_P一同使用,以将20 mV p-p信号施加于ADC。
10010 = REFOUT。
10011 = DGND。
负模拟输入AINM输入选择。这些位选择哪个模拟输入连接到此通道的负输入。
00000 = AIN0(默认值)。
00001 = AIN1。
00010 = AIN2。
00011 = AIN3。
00100 = AIN4。
00101 = AIN5。
00110 = AIN6。
00111 = AIN7。
01000 = AIN8。
01001 = AIN9。
01010 = AIN10。
01011 = AIN11。
01100 = AIN12。
01101 = AIN13。
01110 = AIN14。
01111 = AIN15。
10000 = 温度传感器。
10001 = AVSS。
10010 = 内部基准电压源。
10011 = DGND。
10100 = (AVDD − AVSS)/6+。与(AVDD − AVSS)/6−一同使用以监控电源AVDD − AVSS。
10101 = (AVDD − AVSS)/6−。与(AVDD − AVSS)/6+一同使用以监控电源AVDD − AVSS。
10110 = (IOVDD − DGND)/6+。与(IOVDD − DGND)/6−一同使用以监控IOVDD − DGND。
10111 = (IOVDD − DGND)/6−。与(IOVDD − DGND)/6+一同使用以监控IOVDD − DGND。
11000 = (ALDO − AVSS)/6+。与(ALDO − AVSS)/6−一同使用以监控模拟LDO。
11001 = (ALDO − AVSS)/6−。与(ALDO − AVSS)/6+一同使用以监控模拟LDO。
11010 = (DLDO − DGND)/6+。与(DLDO − DGND)/6−一同使用以监控数字LDO。
11011 = (DLDO − DGND)/6−。与(DLDO − DGND)/6+一同使用以监控数字LDO。
11100 = V_20MV_P。与V_20MV_M一同使用,以将20 mV p-p信号施加于ADC。
11101 = V_20MV_M。与V_20MV_P一同使用,以将20 mV p-p信号施加于ADC。
11110 = 保留。
11111 = 保留。
Rev. B | Page 87 of 91
AD7124-8
配置寄存器
RS[5:0] = 0, 1, 1, 0, 0, 1至1, 0, 0, 0, 0, 0
上电/复位 = 0x0860
AD7124-8有8个配置寄存器:CONFIG_0至CONFIG_7。每个配置寄存器与一种设置相关联,即CONFIG_x与设置x相关联。
在配置寄存器中可以配置基准电压源、极性、基准电压缓冲器的使能或禁用。
表74列出了该寄存器位功能描述。位15是数据流的第一位。括号中的数值表示该位的上电/复位默认状态。
位7
位6
REF_BUFM (0)
位5
0 (0)
AIN_BUFP (1) AIN_BUFM (1)
位4
位3
Bipolar (1)
REF_SEL (0)
位2
位1
Burnout (0)
表74. 配置寄存器位描述
位
15:12
11
位名称
0
Bipolar
10:9
Burnout
8
REF_BUFP
7
REF_BUFM
6
AIN_BUFP
5
AIN_BUFM
4:3
REF_SEL
2:0
PGA
描述
必须将这些位编程为逻辑0才能正常工作。
极性选择位。此位置1时,选择双极性工作模式。
此位清0时,选择单极性工作模式。
这些位选择传感器开路检测电流源的幅度。
00 = 开路检测电流源关闭(默认)。
01 = 开路检测电流源开启,0.5 μA。
10 = 开路检测电流源开启,2 μA。
11 = 开路检测电流源开启,4 μA。
REFINx(+)上的缓冲器使能。此位置1时,缓冲正基准电压输入(内部或外部)。
此位清0时,不缓冲正基准电压输入(内部或外部)。
REFINx(−)上的缓冲器使能。此位置1时,缓冲负基准电压输入(内部或外部)。
此位清0时,不缓冲负基准电压输入(内部或外部)。
AINP上的缓冲器使能。此位置1时,缓冲所选的正模拟输入引脚。此位清0时,
不缓冲所选的正模拟输入引脚。
AINM上的缓冲器使能。此位置1时,缓冲所选的负模拟输入引脚。此位清0时,
不缓冲所选的负模拟输入引脚。
基准电压源选择位。利用此配置寄存器转换任何通道时,
这些位选择要使用的基准电压源。
00 = REFIN1(+)/REFIN1(−)。
01 = REFIN2(+)/REFIN2(−)。
10 = 内部基准电压源。
11 = AVDD。
增益选择位。利用此配置寄存器转换任何通道时,这些位选择要使用的增益。
VREF = 2.5 V时的输入范围(双极性模式)
PGA
增益
000
001
010
011
100
101
110
111
1
2
4
8
16
32
64
128
±2.5 V
±1.25 V
± 625 mV
±312.5 mV
±156.25 mV
±78.125 mV
±39.06 mV
±19.53 mV
Rev. B | Page 88 of 91
位0
REF_BUFP (0)
PGA (0)
AD7124-8
滤波器寄存器
RS[5:0] = 1, 0, 0, 0, 0, 1至1, 0, 1, 0, 0, 0
上电/复位 = 0x060180
AD7124-8有8个滤波器寄存器:FILTER_0至FILTER_7。每个滤波器寄存器与一种设置相关联;FILTER_x与设置x相关
联。在滤波器寄存器中可以设置滤波器类型和输出字速率。
表75列出了该寄存器位功能描述。位15是数据流的第一位。括号中的数值表示该位的上电/复位默认状态。
位7
位6
Filter (0)
位5
位4
位3
REJ60(0)
0(0)
位2
POST_FILTER(0)
位1
位0
SINGLE_CYCLE(0)
FS[10:8](0)
FS[7:0](0)
表75. 滤波器寄存器位功能描述
位
23:21
位名称
Filter
20
REJ60
19:17
POST_FILTER
16
SINGLE_CYCLE
15:11
10:0
0
FS[10:0]
描述
滤波器类型选择位。这些位选择滤波器类型。
000 = sinc4滤波器(默认)。
001 = 保留。
010 = sinc3滤波器。
011 = 保留。
100 = 使用sinc4滤波器的快速建立滤波器。sinc4滤波器后接一个均值模块,
导致建立时间等于转换时间。在全功率和中功率模式下,以16为基数求均值;
而在低功耗模式下,则是以8为基数求均值。
101 = 使用sinc3滤波器的快速建立滤波器。sinc3滤波器后接一个均值模块,
导致建立时间等于转换时间。在全功率和中功率模式下,以16为基数求均值;
而在低功耗模式下,则是以8为基数求均值。
110 = 保留。
111 = 后置滤波器使能。AD7124-8包括多个后置滤波器,可利用POST_FILTER位选择。
后置滤波器具有单周期建立特性,建立时间显著优于简单的sinc3/sinc4滤波器。
这些滤波器提供出色的50 Hz和60 Hz抑制性能。
此位置1时,如果sinc滤波器的第一陷波频率为50 Hz,则一阶陷波频率被置于60 Hz,
从而实现50 Hz和60 Hz同时抑制。
后置滤波器类型选择位。这些滤波器位置1时,sinc3后接一个后置滤波器,
其能在具有接近零延迟的输出数据速率时提供良好的50 Hz和60 Hz抑制。
POST_FILTER
输出数据速率(SPS)
50 Hz和60 Hz ± 1 Hz抑制(dB)
000
保留
不适用
010
保留
不适用
010
27.27
47
011
25
62
100
保留
不适用
101
20
86
110
16.7
92
111
保留
不适用
单周期转换使能位。此位置1时,AD7124-8在一个转换周期内建立,以便用作零延迟ADC。
如果使能多个模拟输入通道,或者选择单次转换模式,则此位无作用。使用快速滤波器时,
此位不起作用。
必须将这些位编程为逻辑0才能正常工作。
滤波器输出数据速率选择位。 这些位设置sinc3滤波器、sinc4滤波器和快速建立滤波器的
输出数据速率。 此外还会影响sinc滤波器第一陷波频率的位置以及截止频率。 若配合
增益选择,还能决定器件的输出噪声,因而也能决定有效分辨率(参见噪声表)。
FS值的范围是1到2047。
Rev. B | Page 89 of 91
AD7124-8
失调寄存器
增益寄存器
RS[5:0] = 1, 0, 1, 0, 0, 1至1, 1, 0, 0, 0, 0
RS[5:0] = 1, 1, 0, 0, 0, 1至1, 1, 1, 0, 0, 0
上电/复位 = 0x800000
上电/复位 = 0x5XXXXX
AD7124-8有8个失调寄存器:OFFSET_0至OFFSET_7。每
AD7124-8有8个增益寄存器:GAIN_0至GAIN_7。每个增
个失调寄存器与一种设置相关联;OFFSET_x与设置x相关
益寄存器与一种设置相关联;GAIN_x与设置x相关联。增
联。失调寄存器是24位寄存器,用来保存ADC的失调校准
益寄存器是24位寄存器,用来保存ADC的满量程校准系
系数,其上电复位值为0x800000。各寄存器均为读写寄存
数。AD7124-8出厂校准至1倍的增益。上电时和复位后,
器。这些寄存器与相关的增益寄存器一同使用,以构成寄
增益寄存器包含该工厂产生值。增益寄存器是读/写寄存
存器对。如果用户启动内部或系统零电平校准,上电复位
器。不过,写入这些寄存器时,ADC必须处于待机模式或
值将被自动覆盖。写入失调寄存器时,ADC必须处于待机
空闲模式。如果用户启动内部或系统满量程校准,或者写
模式或空闲模式。
入满量程寄存器,该默认值将被自动覆盖。
Rev. B | Page 90 of 91
AD7124-8
外形尺寸
0.30
0.25
0.18
32
25
1
24
0.50
BSC
*3.75
3.60 SQ
3.55
EXPOSED
PAD
17
TOP VIEW
0.80
0.75
0.70
0.50
0.40
0.30
8
16
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
SEATING
PLANE
PIN 1
INDICATOR
9
BOTTOM VIEW
0.25 MIN
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
*COMPLIANT TO JEDEC STANDARDS MO-220-WHHD-5
WITH THE EXCEPTION OF THE EXPOSED PAD DIMENSION.
08-16-2010-B
PIN 1
INDICATOR
5.10
5.00 SQ
4.90
图129. 32引脚引脚架构芯片级封装[LFCSP_WQ]
5 mm x 5 mm,超薄四方体
(CP-32-12)
尺寸单位:mm
订购指南
型号1
AD7124-8BCPZ
AD7124-8BCPZ-RL
AD7124-8BCPZ-RL7
EVAL-AD7124-8SDZ
EVAL-SDP-CB1Z
1
温度范围
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
封装描述
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
32引脚引线框芯片级封装[LFCSP_WQ]
评估板
评估控制板
Z = 符合RoHS标准的器件。
©2015 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D13048sc-0-7/15(B)
Rev. B | Page 91 of 91
封装选项
CP-32-12
CP-32-12
CP-32-12
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement