回路ノート CN-0232

回路ノート CN-0232
日本語参考資料
最新版英語回路ノートはこちら
回路ノート
CN-0232
接続/参考にしたデバイス
Circuits from the Lab™ 実用回路は今日のアナログ・ミ
ックスド・シグナル、RF 回路の設計上の課題の解決
に役立つ迅速で容易なシステム統合を行うために作
製、テストされました。さらに詳しい情報と支援につ
いては www.analog.com/jp/CN0232 をご覧ください。
ADF4350
VCO 内蔵、フラクショナル N 型 PLL
シンセサイザ
ADF4153
フラクショナル N 型 PLL 周波数シン
セサイザ
VCO 内蔵シンセサイザに別置シンセサイザを
組み合わせてスプリアスを最小にする
評価と設計支援
回路の機能とその利点
回路評価基板
ADF4350 評価用ボード(EVAL-ADF4350EB2Z)
ADF4153 評価用ボード(EVAL-ADF4153)
設計と統合ファイル
回路図、レイアウト・ファイル、部品表
図 1 に示す回路は、スプリアスを最小にするために、PLL シ
ンセサイザを VCO から分離したものです。VCO 内蔵シンセ
サイザ ADF4350 と、別置の PLL シンセサイザ IC を使用しま
す。
DVDD
1nF 1nF
29
REFIN
1
CLK
2
DATA
3
LE
22
RSET
10
26
4
6
30
32
VP
28
25
51Ω
51Ω
1nF
RFOUTA+
1nF
51Ω
1nF
RFOUTB+
RFOUTB+ 14
51Ω
SPI COMPATIBLE SERIAL BUS
VVCO
MUXOUT LD
SDVDD
17
VVCO
LOCK
DETECT
VDD
CE
16
3.3V
PDBRF
VVCO
AVDD
3.3V
RFOUTB– 15
VVCO
PHASE
FREQUENCY
DETECTOR
CHARGE
PUMP
VCO
51Ω
51Ω
RFOUTA– 13
4.7kΩ
COUNTERS
RFOUTA+ 12
1nF
51Ω
VTUNE 20
ADF4350
CPOUT 7
REFERENCE
VCO
TUNING
VOLTAGE
SW 5
CPGND SDGND AGND AGNDVCO DGND TEMP VCOM VREF
TCXO
26MHz
8
31
9
11 18
21
27
10pF
3.3V
19
0.1µF
23
24
10pF
0.1µF 10pF
0.1µF
VDD
7
15
16
AVDD
DVDD
VP
10
SDVDD
14
MUXOUT
8
REFIN
11
CLK
12
DATA
13
LE
PHASE
FREQUENCY
DETECTOR
CHARGE
PUMP
CP 2
LOOP FILTER
360Ω
100nF
22nF
4.7nF
200Ω
1
RSET
COUNTERS
4.7kΩ
ADF4153
CPGND
AGND
DGND
3
4
9
100pF
RFINA 6
100pF
RFINB 5
RF IN
51Ω
51Ω
10125-001
SPI COMPATIBLE SERIAL BUS
1nF 1nF
図 1. ADF4350 に ADF4153 を接続(簡略化した回路。接続およびデカップリングのすべては示されていません)
Rev. 0
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の
利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま
せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので
もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの
所有者の財産です。
※日本語資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2012 Analog Devices, Inc. All rights reserved.
本
社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03(5402)8200
大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06(6350)6868
CN-0232
回路ノート
PLL と VCO が集積されたデバイスでは、デジタル PLL 回路
から VCO へのフィードスルーがあります。PLL 回路が VCO
に接近しすぎる事で、スプリアスレベルが高くなる恐れがあ
ります。
図 1 に示す回路は 、フラクショナル N 型 PLL と VCO が集積
された ADF4350 を、PLL シンセサイザ IC ADF4153 と共に使
用したものです。ADF4350 は 137.5 MHz ~4400 MHz の周波
数を発生させることができます。
外部 PLL を使用する利点として、スプリアス性能が向上する
ことに加え、周波数分解能を向上できることがあります。た
とえば ADF4153 の代わりに PLL シンセサイザ IC ADF4157 を
選べば、0.7 Hz 程度もの微細な PLL 周波数分解能を実現でき
る可能性があります。
回路の説明
ADF4350 は広帯域 PLL と、それぞれ帯域の異なる 3 つの
VCO で構成された IC です。各 VCO は、VCO 周波数間で多
少のオーバーラップはありますが、それぞれ約 700 MHz の帯
域をカバーします。これにより 2.2 GHz ~ 4.4 GHz の基本波
による VCO 発振周波数範囲が可能になっています。2.2 GHz
以下の周波数も、ADF4350 の内蔵分周器で生成できます。
ほとんどのアプリケーションでは、VCO をロックするために
ADF4350 内蔵の PLL 回路を使用します。この内蔵 PLL 回路
は PLL をロックする事に加え、「内蔵 VCO のバンドセレク
ト」という重要な動作を行っています。これは内蔵 PLL 回路
の内部リファレンス(R)カウンタ値とフィードバック(N)
カウンタ値を使用して、VCO 出力周波数と基準周波数入力を
比較するものです。
周波数生成のために内蔵 PLL 回路をイネーブルにし、目的の
周波数をプログラムします。その後に VCO のバンドセレクト
動作に十分な時間経過したら、内蔵 PLL 回路をディスエーブ
ルにして、外部(ADF4153)の PLL 回路をイネーブルにしま
す。この外部 PLL 回路は基準周波数と VCO 出力周波数を比
較して、PLL をロックするための安定した DC 電圧を生成し
ます。
図 2 は ADF4153 の PLL 回路をディスエーブルにして、
ADF4350 の内蔵 PLL 回路と内蔵 VCO を使用して、RFOUTA+
で測定した出力信号のスプリアスです。13 MHz と 26 MHz に
位相比較周波数のスプリアスが見えます。
図 3 は ADF4350 の内蔵 PLL 回路をディスエーブル、外部
PLL の ADF4153 をイネーブルにして、RFOUTA+で測定したス
プリアスです。ここでは ADF4153 のチャージポンプ出力でル
ープ・フィルタをドライブし、ループ・フィルタ出力が
ADF4350 の VTUNE 入力をドライブします。VTUNE 入力で
ADF4350 の VCO 出力周波数を制御します。
図 2 と 図 3 を比較すると、 図 2 で観測された 13 MHz と 26
MHz の位相比較周波数によるスプリアスが、図 3 ではノイズ
フロア以下になっていることがわかります。
バリエーション回路
異なる PLL IC を選ぶ事もできます。 ADF4350 と ADF4153 の
フラクショナル N 型 PLL は、PFD/4095 が最小周波数分解能
です(PFD は位相比較周波数)。より細かな分解能が必要な
場合は、ADF4157 を選択する事ができます。この PLL の分解
能は PFD/225 で、1 Hz 以下の超高分解能を実現できます。
PLL IC の ADF4150 は ADF4350 とソフトウェア互換です。簡
単にソフトウェアでプログラムしたいアプリケーションには、
ADF4150 を使用すれば、ソフトウェア・プロブラミング・シ
ーケンスが簡単になります。
Rev. 0 | Page 2 of 6
CN-0232
回路ノート
R&S FSUP SIGNAL SOURCE ANALYZER
RESIDUAL NOISE
(T1 WITHOUT SPURS)
SETTINGS
SIGNAL FREQUENCY:
SIGNAL LEVEL:
CROSS CORR MODE:
INTERNAL REF TUNED:
1.6000GHz
5.44dBm
HARMONIC 1
INTERNAL PHASE DET
PHASE NOISE (dBc/Hz)
RF ATTEN: 5dB
TOP –70dBc/Hz
MARKER 1 (T1)
1kHz
–91.84dBc/Hz
INT PHN (1.0k .. 30.0M):
RESIDUAL PM:
RESIDUAL FM:
RMS JITTER:
MARKER 2 (T1)
10.98633kHz
–93.42dBc/Hz
SPUR LIST
–49.1dBc 1.000MHz
2.001MHz
0.285°
3.000MHz
3.24kHz
0.4946ps 13.000MHz
–83.82dBc
–99.68dBc
–89.92dBc
–94.70dBc
MARKER 3 (T1) MARKER 4 (T1)
13.00011MHz
26.00002MHz
–94.7dBc
–87.89dBc
–70
LOOP BW 300Hz
–80
1
SPUR POWER (dBc)
–90
4
2
3
–100
–110
–120
–130
–140
–150
–170
1k
10k
100k
1M
10M
30M
FREQUENCY OFFSET (Hz)
10125-002
SPR OFF
TH 0dB
–160
図 2. ADF4350 の位相比較周波数スプリアス(1.6 GHz)
R&S FSUP SIGNAL SOURCE ANALYZER
RESIDUAL NOISE
(T1 WITHOUT SPURS)
SETTINGS
SIGNAL FREQUENCY:
SIGNAL LEVEL:
CROSS CORR MODE:
INTERNAL REF TUNED:
1.6000GHz
1.71dBm
HARMONIC 1
INTERNAL PHASE DET
PHASE NOISE (dBc/Hz)
RF ATTEN: 5dB
TOP –70dBc/Hz
MARKER 1 (T1)
1kHz
–101.23dBc/Hz
INT PHN (1.0k .. 30.0M):
RESIDUAL PM:
RESIDUAL FM:
RMS JITTER:
MARKER 2 (T1)
1kHz
–101.23dBc/Hz
SPUR LIST
–53.3dBc
0.174°
1.846kHz
0.3025ps
1000.0kHz –90.44dBc
2.000MHz –85.60dBc
3.000MHz –96.36dBc
4.000MHz –99.28dBc
MARKER 3 (T1) MARKER 4 (T1)
100kHz
1MHz
–120.62dBc
–144.68dBc
–70
LOOP BW 300Hz
–80
12
SPUR POWER (dBc)
–90
–100
–110
3
–120
–130
4
–140
–150
–160
SPR OFF
TH 0dB
10k
100k
1M
10M
30M
FREQUENCY OFFSET (Hz)
図 3. ADF4153 を使用した時の ADF4350 の位相比較周波数スプリアス(1.6 GHz)
Rev. 0 | Page 3 of 6
10125-003
–170
1k
CN-0232
回路ノート
回路評価とテスト
機能ブロック図
この CN-0232 では回路評価に EVAL-ADF4350EB2Z 評価用ボ
ードを使用していますが、セットアップと評価を速やかに行
うため多少修正しています。EVAL-ADF4350EB2Z 評価用ボー
ドは評価用ボード同梱の CD に入っている標準の ADF4350 プ
ログラミング用ソフトウェアを使用します。EVAL-ADF4153
評価用ボードには PLL シンセサイザ ADF4153 のソフトウェ
アが同梱されています。
実験には EVAL-ADF4153 と EVAL-ADF4350EB2Z を使用しま
す。 EVAL-ADF4350EB2Z を選んだ理由は、図 4 に示すよう
に補助 RFOUTB+出力段があるからです(SMA ケーブルを介
して EVAL-ADF4153 に接続できる)。
必要な装置
余計なノイズやスプリアスが VTUNE ピンに乗らないように、
EVAL-ADF4153 のループ・フィルタ出力は、シールドした同
軸ケーブルを介して ADF4350 の VTUNE ピンに接続します。2
つの IC は別々にプログラミングします。PC ハードウェアの
ドライバ間が競合しないように、それぞれの評価用ボードに
異なる PC を使用する必要があるかもしれません。
•
•
•
•
•
プログラミング用ソフトウェア付き EVALADF4350EB2Z
プログラミング用ソフトウェア付き EVAL-ADF4153
5.5V 電源
信号発生器 R&S SMA100A 又は同等品
スペクトラム・アナライザ R&S FSUP26 又は同等品
PC 2 台:Windows® XP、Windows Vista(32 ビット)又
は Windows 7(32 ビット)対応で、1 台は USB ポート、
もう1台はプリンタポートがあるもの。プリンタポート
が無ければ、代わりに USB アダプタ キット EVALADF4xxxX-USB が使用できます
始めてみよう
EVAL-ADF4350EB2Z 評価ソフトウェアのインストールと使
用方法の詳細は、ユーザー・ガイド UG-110 に記載されてい
ます。UG-110 には評価用ボードのセットアップの説明、評価
用ボードの回路図、ボード・レイアウト、部品表も記載され
ています。
SMA 同軸ケーブルで EVAL-ADF4350EB2Z の RFOUTB+を
EVAL-ADF4153 の RFIN に接続します。リファレンス周波数
源を 2 つの評価用ボードで共用するため、簡単な SMA スプリ
ッタも必要です。 ADF4153 のループ・フィルタ出力を
ADF4350 の VTUNE 入力に接続するため、柔らかい細い同軸ケ
ーブルが必要です。不必要な干渉ノイズを最小限に抑えるた
め、各ボードの適切な GND ポイントにケーブルの両側を接
地します。
ユーザー・ガイド UG-167 は、EVAL-ADF4153 の同様の情報
が含まれています。この評価用ボードで必要な修正は VCO
(Y1)を取り去る事です。この評価用ボードを信号入力用と
して再設定するため、抵抗 R7 を取り去り、R8 と R9 を 0 Ω
に変更してください。
ADF4350 評価用ボードの PLL ループ・フィルタは使用しない
ので、取り去る必要があります。ADF4153 のループ・フィル
タ(T7)出力を ADF4350(T4)の VTUNE 入力に細い同軸ケー
ブルで接続します。重要な事はこの同軸ケーブルの外側のシ
ールドを 2 つの評価用ボードのグラウンドに接続する事です。
POWER
SUPPLY
5.5V
COM
J14
USB
RFOUTA+
J15
PC
RFOUTA−
J3
ADF4350
J1 EVALUATION BOARD
(EVAL-ADF4350EB2Z)
J4
T4
50Ω
TERM
RFOUTB+
RFOUTB−
REFERENCE
FREQUENCY
GENERATOR
(R&S SMA100A)
SPECTRUM
ANALYZER
(R&S FSUP26)
J2
J5
50Ω
TERM
VTUNE
CP OUT
T7
ADF4153
EVALUATION BOARD
(EVAL-ADF4153EBZ1)
J5
EVALADF4xxxX-USB
PC
USB
PRINTER
9V BATTERY
RFIN+
J2
図 4. テスト・セットアップ機能ブロック図
Rev. 0 | Page 4 of 6
10125-004
•
2 つの PLL IC は同じリファレンス入力(REFIN)周波数を使
用します。SMA スプリッタで同じリファレンス周波数源を両
方の評価用ボードに接続します。
CN-0232
回路ノート
初期化の手順
ADF4350 は周波数を更新するごとにバンドセレクト動作を行
っています。
2.
3.
ADF4350 を通常動作として初期化(R0, R1, R2, R3, R4,
R5 を設定)してください。 ADF4350 のチャージポンプ
は使用しないので、 R2 の DB4 は「1」(ICP をスリース
テートにする)に設定してください。分周した VCO 出力
を RFOUTB+出力にするため、R4 の DB9 を「0」に設定し
てください。 RFOUTB+ (補助出力)をイネーブルにし
てください。同軸ケーブルを通してこの信号が ADF4153
に印加されます
さきの VCO 出力を RF 入力とするように(データシート
に従い)ADF4153 を初期化してください。なお ADF4350
のバンドセレクト用スイッチは IC 内部にあります。その
ため ADF4350 の VTUNE 端子を切り離すための外部スイッ
チは不要です
ADF4153 がロックしたら、ADF4350 のカウンタ・リセッ
ト機能を「1」(R2 の DB3)にしてカウンタを停止する
必要があります。カウンタを停止しておかないと、スプ
リアス特性が劣化します。テストモード・ビット( R5
の DB10)を使えば、 ADF4350 の PLL シンセサイザ回路
全体をパワーダウンする事ができます
図 5. ADF4350 のソフトウェアの画面
周波数の更新
1.
2.
3.
4.
5.
10125-005
1.
ADF4350 の PLL シンセサイザ回路を再起動するため、R5
の DB10 を「0」に設定してください
ADF4350 の R2 の DB3 を「0」に設定して、カウンタ・
リセット機能を解除してください。バンドセレクト動作
のためにカウンタの機能が必要だからです
ADF4350 と ADF4153 の N カウンタ・レジスタを新しい
周波数に設定してください
ADF4153 がロックしたら、ADF4350 のカウンタ・リセッ
ト機能(R2 の DB3) を設定します。テストモード・ビッ
ト(R5 の DB10)を使えば、ADF4350 の PLL シンセサイ
ザ回路全体をパワーダウンする事ができます
周波数を更新するごとに、必要に応じてステップ 1~ス
テップ 4 を繰り返してください
セットアップ後、出力信号のスペクトル純度の測定には、一
般的な RF テスト方法を使用してください。
Rev. 0 | Page 5 of 6
10125-006
図 5 と 図 6 に示す画面は、 REFIN=26 MHz(ADF4350)、PFD
=13 MHz(ADF4153)の状態を示しています。
図 6. ADF4153 のソフトウェアの画面
CN-0232
回路ノート
さらに詳しくは
CN0232 Design Support Package:
http://www.analog.com/CN0232-DesignSupport
UG-110 User Guide :
User Guide for the EVAL-ADF4350EB2Z board
UG-167 User Guide :
User Guide for the EVAL-ADF4153 board
MT-031 Tutorial : Grounding Data Converters and Solving the
Mystery of “AGND” and “DGND”
MT-086 Tutorial : Fundamentals of Phase Locked Loops (PLLs)
MT-101 Tutorial : Decoupling Techniques
ADIsimPLL Design Tool
データシートと評価用ボード
ADF4153 データシート/評価用ボード
ADF4350 データシート/評価用ボード
改訂履歴
4/12—Revision 0:初版
「Circuits from the Lab/実用回路集」はアナログ・デバイセズ社製品専用に作られており、アナログ・デバイセズ社またはそのライセンスの供与者の知的所有物です。お客さ
まは製品設計で「Circuits from the Lab/実用回路集 」を使用することはできますが、その回路例を利用もしくは適用したことにより、特許権またはその他の知的所有権のも
とでの暗示的許可、またはその他の方法でのライセンスを許諾するものではありません。アナログ・デバイセズ社の提供する情報は正確でかつ信頼できるものであることを
期しています。しかし、「Circuits from the Lab/実用回路集 」は現状のまま、かつ商品性、非侵害性、特定目的との適合性の暗示的保証を含むがこれに限定されないいかな
る種類の明示的、暗示的、法的な保証なしで供給されるものであり、アナログ・デバイセズ社はその利用に関して、あるいは利用によって生じる第三者の特許権もしくはそ
の他の権利の侵害に関して一切の責任を負いません。アナログ・デバイセズ社はいつでも予告なく「Circuits from the Lab/実用回路集 」を変更する権利を留保しますが、そ
れを行う義務はありません。 商標および登録商標は各社の所有に属します。
©2012 Analog Devices, Inc. All rights reserved. 商標および登録商標は、それぞれの所有者の財産です。
CN10125-0-4/12(0)
Rev. 0 | Page 6 of 6
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement