应用框图

应用框图
18位、1.5 LSB INL、250 kSPS PulSAR
差分ADC,采用MSOP或QFN封装
AD7691
应用框图
产品特性
+2.5V TO +5V
IN+
REF VDD VIO
SDI
IN–
SDO
SCK
±10V, ±5V, ...
GND
+1.8V TO VDD
3- OR 4-WIRE
INTERFACE
(SPI, DAISY CHAIN, CS)
CNV
ADA4941
AD7691
图2.
表1. MSOP、QFN (LFCSP)/SOT-23
14/16/18位PulSAR® ADC
100
kSPS
类型
18位真差分
250
kSPS
AD7691
400 kSPS至
500 kSPS
AD7690
16位真差分 AD7684
AD7687
16位伪差分 AD7680
AD7683
14位伪差分 AD7940
AD7685
AD7694
AD7942
AD7688
AD7693
AD7686
≥1000
kSPS
AD7982
AD7984
AD7980
AD7946
ADC
驱动器
ADA4941-1
ADA4841-x
ADA4941-1
ADA4841-x
ADA4841-x
ADA4841-1
概述
AD7691是一款18位、电荷再分配、逐次逼近型模数转换器
应用
(ADC),采用2.3 V至5 V单电源(VDD)供电。该器件内置一
电池供电设备
数据采集
地震数据采集系统
仪器仪表
医疗仪器
个低功耗、高速、18位无失码采样ADC、一个内部转换时
钟和一个多功能串行接口端口。在CNV上升沿,该器件对
IN+与IN−引脚之间的电压差进行采样。这两个引脚上的电
压摆幅在0 V和REF之间,相位相反。基准电压REF由外部
1.5
提供,并且可以设置为电源电压。
POSITIVE INL = 0.43LSB
NEGATIVE INL = –0.62LSB
INL (LSB)
+0.5V TO VDD
06146-001
18位分辨率、无失码
吞吐速率:250 kSPS
积分非线性(INL):典型值±0.75 LSB,最大值±1.5 LSB(FSR的±6
ppm)
动态范围:102 dB(典型值,250 kSPS)
过采样动态范围:125 dB (1 kSPS)
无噪声分辨率:20位(1 kSPS)
有效分辨率:22.7位(1 kSPS)
信纳比(SINAD):101.5 dB(典型值,1 kHz)
总谐波失真(THD):−125 dB(典型值,1 kHz)
真差分模拟输入范围:±VREF
0 V至VREF,两个输入上的VREF 均可高达VDD
无流水线延迟
2.3 V至5 V单电源供电
1.8 V/2.5 V/3 V/5 V逻辑接口
串行接口:SPI/QSPI™/MICROWIRE™/DSP兼容
能够以菊花链形式连接多个ADC
可选的繁忙指示功能
功耗
1.35 mW (2.5 V/100 kSPS)、4 mW (5 V/100 kSPS)
1.4 μW (2.5 V/100 SPS)
待机电流:1 nA
10引脚封装:MSOP(MSOP-8尺寸)和
3 mm × 3 mm QFN (LFCSP)(SOT-23尺寸)
与18位AD7690和16位AD7693、AD7688、AD7687引脚兼容
1.0
该器件的功耗和吞吐速率呈线性变化关系。
0.5
SPI兼容串行接口还能够利用SDI输入,将几个ADC以菊花
链形式连结到一个三线式总线上,并提供一个可选的繁忙
指示。采用独立的VIO电源时,该器件与1.8 V、2.5 V、3 V
0
或5 V逻辑兼容。
–0.5
AD7691采用10引脚MSOP封装或10引脚QFN (LFCSP)封装,
–1.0
–1.5
0
65536
131072
CODE
Rev. C
196608
图1. 积分非线性与代码的关系,5 V
262144
06146-025
工作温度范围为−40°C至+85°C。
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113 ©2006–2012 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性,请参考ADI提供
的最新英文版数据手册。
AD7691
目录
产品特性 ...........................................................................................1
应用....................................................................................................1
应用框图 ...........................................................................................1
概述....................................................................................................1
修订历史 ...........................................................................................2
技术规格......................................................................................3
时序规格 ...........................................................................................5
绝对最大额定值..............................................................................7
热阻 ..............................................................................................7
ESD警告.......................................................................................7
引脚配置和功能描述 .....................................................................8
典型性能参数 ..................................................................................9
术语................................................................................................. 13
工作原理 ........................................................................................ 14
电路信息................................................................................... 14
转换器操作 .............................................................................. 14
典型连接图 .............................................................................. 15
模拟输入................................................................................... 15
驱动放大器选择...................................................................... 16
单端至差分驱动器 ................................................................. 16
基准电压输入 .......................................................................... 16
电源 ........................................................................................... 17
从基准电压源为ADC供电.................................................... 17
数字接口................................................................................... 17
CS 模式(三线式但无繁忙指示) ........................................... 18
CS 模式(三线式且有繁忙指示) ........................................... 19
CS 模式(四线式但无繁忙指示) ........................................... 20
CS 模式(四线式且有繁忙指示) ........................................... 21
链模式(无繁忙指示) .............................................................. 22
链模式(有繁忙指示) .............................................................. 23
应用须知 ........................................................................................ 24
布局 ........................................................................................... 24
评估AD7691性能 .................................................................... 24
外形尺寸 ........................................................................................ 25
订购指南................................................................................... 25
修订历史
2012年3月—修订版B至修订版C
更改表9 .......................................................................................... 14
更改“订购指南” ........................................................................... 25
2011年7月—修订版A至修订版B
更改共模输入范围最小值参数 ...................................................3
图6和表8增加EPAD注释...............................................................8
更新“外形尺寸” ........................................................................... 25
2007年11月—修订版0至修订版A
删除对开发中QFN封装的引用 ............................................通篇
更改“产品特性”、“应用”、图1和图2 ........................................1
更改表2中的精度............................................................................3
更改表3中的功耗............................................................................4
增加“热阻”部分...............................................................................7
更改图22 ........................................................................................ 11
更改格式 ........................................................................................ 12
更改“术语”部分............................................................................ 13
更改格式和图29 ........................................................................... 15
插入图31 ........................................................................................ 15
更改格式 ........................................................................................ 17
更改图44 ........................................................................................ 22
更改图46 ........................................................................................ 23
更新QFN外形尺寸 ...................................................................... 25
更改“订购指南” ........................................................................... 25
2006年7月—修订版0:初始版
Rev. C | Page 2 of 28
AD7691
技术规格
除非另有说明,VDD = 2.3 V至5.25 V,VIO = 2.3 V至VDD,VREF = VDD,所有规格均相对于TMIN至TMAX而言。
表2 .
参数
分辨率
模拟输入
VIN电压范围
绝对输入电压
共模输入范围
模拟输入CMRR
25°C时漏电流
输入阻抗1
吞吐速率
转换速率
瞬态响应
精度
无失码
积分线性误差
差分线性误差
跃迁噪声
增益误差3
增益误差温漂
零点误差3
零 温漂
电源灵敏度
交流精度4
动态范围
过采样动态范围5
信噪比
无杂散动态范围
总谐波失真
信纳比
条件/注释
最小值
典型值
最大值
18
IN+ − (IN−)
IN+, IN−
IN+, IN−
fIN = 250 kHz
采集阶段
−VREF
−0.1
VREF/2 − 0.1
VDD = 4.5 V至5.25 V
VDD = 4.5 V至5.25 V
满量程阶跃
0
0
18
−1.5
−1
REF = VDD = 5 V
VDD = 4.5 V至5.25 V
VDD = 2.3 V至4.5 V
−40
−80
VDD = 4.5 V至5.25 V
VDD = 2.3 V至4.5 V
−0.8
−3.5
VDD = 5 V ± 5%
VREF = 5 V
fIN = 1 kSPS
fIN = 1 kHz, VREF = 5 V
fIN = 1 kHz, VREF = 2.5 V
fIN = 1 kHz, VREF = 5 V
fIN = 1 kHz, VREF = 5 V
fIN = 1 kHz, VREF = 5 V
fIN = 1 kHz, VREF = 2.5 V
101
100
95
100
95
交调失真6
1
参见“模拟输入”部分。
LSB表示最低有效位。±5 V输入范围时,1 LSB = 38.15 μV。
3
参见“术语”部分。这些规格包括整个温度范围内的波动,但不包括外部基准电压源的误差贡献。
4
所有以dB为单位的交流精度规格均参考满量程输入FSR。除非另有说明,测试条件为输入信号比满量程低0.5 dB。
5
动态范围的获得方式是在吞吐速率fS为250 kSPS时对ADC执行过采样,然后使用fO的输出字速率执行数字后滤波。
6
fIN1 = 21.4 kHz且fIN2 = 18.9 kHz,每个信号音均位于满量程以下−7 dB。
2
Rev. C | Page 3 of 28
单位
位
VREF/2
65
1
±0.75
±0.5
0.75
±2
±2
±0.3
±0.1
±0.7
±0.3
±0.25
102
125
101.5
96.5
−125
−118
101.5
96.5
115
+VREF
VREF + 0.1
VREF/2 + 0.1
V
V
V
dB
nA
250
180
1.8
kSPS
kSPS
+1.5
+1.25
+40
+80
+0.8
+3.5
位
LSB 2
LSB2
LSB2
LSB2
LSB2
ppm/°C
mV
mV
ppm/°C
LSB2
dB
dB
dB
dB
dB
dB
dB
dB
dB
AD7691
除非另有说明,VDD = 2.3 V至5.25 V,VIO = 2.3 V至VDD,VREF = VDD,所有规格均相对于TMIN至TMAX而言。
表3.
参数
基准电压
电压范围
负载电流
采样动态性能
−3 dB输入带宽
孔径延迟
数字输入
逻辑电平
VIL
VIH
IIL
IIH
数字输出
数据格式
流水线延迟1
VOL
VOH
电源
VDD
VIO
VIO范围
待机电流2, 3
功耗
每次转换的能量
温度范围4
额定性能
条件/注释
最小值
典型值
0.5
最大值
单位
VDD + 0.3
250 kSPS, REF = 5 V
60
V
µA
VDD = 5 V
2
2.5
MHz
ns
−0.3
0.7 × VIO
−1
−1
+0.3 × VIO
VIO + 0.3
+1
+1
V
V
µA
µA
0.4
V
V
5.25
VDD + 0.3
VDD + 0.3
50
V
V
V
nA
µW
mW
mW
mW
mW
nJ/采样
串行18位二进制补码
ISINK = +500 µA
ISOURCE = −500 µA
VIO − 0.3
2.3
2.3
1.8
额定性能
额定性能
VDD和VIO = 5 V,TA = 25°C
VDD = 2.5 V,100 SPS吞吐速率
VDD = 2.5 V,100 kSPS吞吐速率
VDD = 2.5 V,180 kSPS吞吐速率
VDD = 5 V,100 kSPS吞吐速率
VDD = 5 V,250 kSPS吞吐速率
TMIN至TMAX
1
1.4
1.35
2.4
4.24
10.6
50
−40
1
转换完成后立即提供转换结果。
根据需要,所有数字输入强制接VIO或GND。
3
在采集阶段。
4
欲了解扩展温度范围,请联系ADI公司销售代表。
2
Rev. C | Page 4 of 28
5
12.5
+85
°C
AD7691
时序规格
除非另有说明,VDD = 4.5 V至5.25 V,VIO = 2.3 V至VDD,VREF = VDD,所有规格均相对于TMIN至TMAX而言。1
表4.
参数
转换时间:CNV上升沿至数据可用
采集时间
转换间隔时间
CNV脉冲宽度(CS模式)
SCK周期(CS模式)
SCK周期(链模式)
VIO高于4.5 V
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
SCK低电平时间
SCK高电平时间
SCK下降沿至数据仍然有效
SCK下降沿至数据有效延迟时间
VIO高于4.5 V
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
CNV或SDI低电平至SDO D17 MSB有效(CS模式)
VIO高于4.5 V
VIO高于2.7 V
VIO高于2.3 V
CNV或SDI高电平或最后一个SCK下降沿至SDO高阻态(CS模式)
CNV上升沿至SDI有效建立时间(CS模式)
CNV上升沿至SDI有效保持时间(CS模式)
CNV上升沿至SCK有效建立时间(链模式)
CNV上升沿至SCK有效保持时间(链模式)
SCK下降沿至SDI有效建立时间(链模式)
SCK下降沿至SDI有效保持时间(链模式)
SDI高电平至SDO高电平(链模式且有繁忙指示)
VIO高于4.5 V
VIO高于2.3 V
1
负载条件参见图3和图4。
Rev. C | Page 5 of 28
符号
tCONV
tACQ
tCYC
tCNVH
tSCK
tSCK
tSCKL
tSCKH
tHSDO
tDSDO
最小值
0.5
1.8
4
10
15
典型值
最大值
2.2
17
18
19
20
7
7
4
单位
µs
µs
µs
ns
ns
ns
ns
ns
ns
ns
ns
ns
14
15
16
17
ns
ns
ns
ns
15
18
22
25
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
15
26
ns
ns
tEN
tDIS
tSSDICNV
tHSDICNV
tSSCKCNV
tHSCKCNV
tSSDISCK
tHSDISCK
tDSDOSDI
15
0
5
10
3
4
AD7691
除非另有说明,VDD = 2.3 V至4.5 V,VIO = 2.3 V至VDD,VREF = VDD,所有规格均相对于TMIN至TMAX而言。1
表5.
参数
转换时间:CNV上升沿至数据可用
采集时间
转换间隔时间
CNV脉冲宽度(CS模式)
SCK周期(CS模式)
SCK周期(链模式)
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
SCK低电平时间
SCK高电平时间
SCK下降沿至数据仍然有效
SCK下降沿至数据有效延迟时间
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
CNV或SDI低电平至SDO D17 MSB有效(CS模式)
VIO高于2.7 V
VIO高于2.3 V
CNV或SDI高电平或最后一个SCK下降沿至SDO高阻态(CS模式)
CNV上升沿至SDI有效建立时间(CS模式)
CNV上升沿至SDI有效保持时间(CS模式)
CNV上升沿至SCK有效建立时间(链模式)
CNV上升沿至SCK有效保持时间(链模式)
SCK下降沿至SDI有效建立时间(链模式)
SCK下降沿至SDI有效保持时间(链模式)
SDI高电平至SDO高电平(链模式且有繁忙指示)
tSCKL
tSCKH
tHSDO
tDSDO
最小值
0.5
1.8
5.5
10
25
典型值
最大值
3.7
29
35
40
12
12
5
单位
µs
ns
µs
ns
ns
ns
ns
ns
ns
ns
ns
24
30
35
ns
ns
ns
18
22
25
ns
ns
ns
ns
ns
ns
ns
ns
ns
tEN
tDIS
tSSDICNV
tHSDICNV
tSSCKCNV
tHSCKCNV
tSSDISCK
tHSDISCK
tDSDOSDI
30
0
5
8
8
10
36
负载条件参见图3和图4。
70% VIO
IOL
30% VIO
tDELAY
TO SDO
1.4V
CL
50pF
500µA
IOH
tDELAY
2V OR VIO – 0.5V1
2V OR VIO – 0.5V1
0.8V OR 0.5V2
0.8V OR 0.5V2
12V IF VIO ABOVE 2.5V, VIO – 0.5V IF VIO BELOW 2.5V.
20.8V IF VIO ABOVE 2.5V, 0.5V IF VIO BELOW 2.5V.
图4. 时序的电平
图3. 数字接口时序的负载电路
Rev. C | Page 6 of 28
06146-003
500µA
06146-002
1
符号
tCONV
tACQ
tCYC
tCNVH
tSCK
tSCK
AD7691
绝对最大额定值
热阻
表6.
参数
模拟输入(IN+, IN−)1
REF
电源电压
VDD、VIO至GND
VDD至VIO
数字输入至GND
数字输出至GND
存储温度范围
结温
引脚温度范围
1
θ JA 针 对 最 差条 件, 即器 件 焊 接在 电路 板 上 以 实 现 表 贴
额定值
GND − 0.3 V至VDD + 0.3 V
或±130 mA
GND − 0.3 V至VDD + 0.3 V
封装。
表7. 热阻
封装类型
10引脚MSOP
10引脚QFN (LFCSP)
−0.3 V至+7 V
±7 V
−0.3 V至VIO + 0.3 V
−0.3 V至VIO + 0.3 V
−65°C至+150°C
150°C
JEDEC J-STD-20
θJA
200
43.4
θJC
44
6.5
单位
°C/W
°C/W
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路,但在遇到高
参见“模拟输入”部分。
能量ESD时,器件可能会损坏。因此,应当采取适当
注意,超出上述绝对最大额定值可能会导致器件永久性损
坏。这只是额定最值,并不能以这些条件或者在任何其它
超出本技术规范操作章节中所示规格的条件下,推断器件
能否正常工作。长期在绝对最大额定值条件下工作会影响
器件的可靠性。
Rev. C | Page 7 of 28
的ESD防范措施,以避免器件性能下降或功能丧失。
AD7691
引脚配置和功能描述
REF 1
IN+ 3
10
VIO
AD7691
9
SDI
TOP VIEW
(Not to Scale)
8
SCK
7
SDO
6
CNV
VDD 2
IN+ 3
IN– 4
GND 5
GND 5
AD7691
TOP VIEW
(Not to Scale)
9
SDI
8
SCK
7
SDO
6
CNV
NOTES
1. THE EXPOSED PAD IS NOT CONNECTED
INTERNALLY. FOR INCREASED RELIABILITY OF
THE SOLDER JOINTS, IT IS RECOMMENDED THAT
THE PAD BE SOLDERED TO THE GROUND PLANE.
06146-004
REF 1
IN– 4
10 VIO
图5. 10引脚MSOP的引脚配置
06146-005
VDD 2
图6. 10引脚QFN (LFCSP)的引脚配置
表8. 引脚功能描述
引脚编号 引脚名称
1
REF
类型1
AI
2
3
VDD
IN+
P
AI
4
IN−
AI
5
6
GND
CNV
P
DI
7
8
9
SDO
SCK
SDI
DO
DI
DI
10
VIO
P
EPAD
1
描述
基准输入电压。REF范围为0.5 V至VDD。此引脚参考GND引脚。
此引脚应通过与之靠近的10 μF电容进行去耦。
电源。
正向差分模拟输入。参考IN−。IN+的输入范围介于0 V和VREF之间,
中心点约在VREF/2,且必须驱动为与IN−呈180°反相。
负向差分模拟输入。参考IN+。IN-的输入范围介于0 V和VREF之间,
中心点约在VREF/2,且必须驱动为与IN+呈180°反相。
电源地。
转换输入。此输入具有多个功能。在上升沿可启动转换并选择器件的接口模式:链模式或CS模式。
CS模式下,CNV为低电平时SDO引脚使能。
链模式下,数据应在CNV为高电平时读取。
串行数据输出。转换结果通过此引脚输出。它与SCK同步。
串行数据时钟输入。器件被选择时,转换结果通过此时钟移出。
串行数据输入。此输入提供多个功能。
如下选择ADC的接口模式:如果SDI在CNV上升沿期间为低电平,则选择链模式。
此模式下,SDI用作数据输入,以将两个或更多ADC的转换结果以菊花链方式传输
到单一SDO线路上。SDI上的数字数据电平通过SDO输出,延迟18个SCK周期。
如果SDI在CNV上升沿期间为高电平,则选择CS模式。
此模式下,SDI或CNV在低电平时均可使能串行输出信号。
当转换完成时,如果SDI或CNV为低电平,繁忙指示功能被使能。
输入/输出接口数字电源。此引脚的标称电源与主机接口电源相同
(1.8 V、2.5 V、3 V或5 V)。
裸露焊盘。底部焊盘不在内部连接。
为提高焊接接头的可靠性,建议将焊盘焊接到接地层。
AI = 模拟输入,DI = 数字输入,DO = 数字输出,而P = 电源。
Rev. C | Page 8 of 28
AD7691
典型性能参数
1.5
1.0
POSITIVE INL = 0.39LSB
NEGATIVE INL = –0.73LSB
POSITIVE DNL = 0.37LSB
NEGATIVE DNL = –0.33LSB
1.0
0.5
DNL (LSB)
INL (LSB)
0.5
0
0
–0.5
–0.5
65536
0
131072
196608
–1.0
06146-026
262144
CODE
0
65536
图10. 差分非线性与代码的关系(5 V)
70k
45k
VDD = REF = 5V
σ= 0.76LSB
69769
40k
30k
COUNTS
40k
28527
30k
27770
25k
20k
17460
14362
15k
20k
10k
10k
0
26
25
26
27
5k
2904
28
2062
29
2A
2B
2C
14
0
0
2D
2E
2F
CODE IN HEX
0
06146-027
0
0
–60
910 78
29 501
9
0
23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 30 31
0
32768 POINT FFT
VDD = REF = 2.5V
fS = 180kSPS
fIN = 2kHz
SNR = 96.4dB
THD = –120.3dB
2ND HARMONIC = –132.5dB
3RD HARMONIC = –121.2dB
–20
AMPLITUDE (dB of Full Scale)
–40
12
图11. 码中心处直流输入的直方图(2.5 V)
32768 POINT FFT
VDD = REF = 5V
fS = 250kSPS
fIN = 2kHz
SNR = 101.4dB
THD = –120.1dB
2ND HARMONIC = –140.7dB
3RD HARMONIC = –120.3dB
–20
4055
2997
0
CODE IN HEX
图8. 码中心处直流输入的直方图(5 V)
–80
–100
–120
–140
–160
–40
–60
–80
–100
–120
–140
–160
0
20
40
60
80
100
FREQUENCY (kHz)
120
–180
06146-028
AMPLITUDE (dB of Full Scale)
28179
24411
06146-030
COUNTS
50k
–180
VDD = REF = 2.5V
σ= 1.42LSB
38068
35k
60k
0
262144
196608
CODE
图7. 积分非线性与代码的关系(2.5 V)
80k
131072
0
10
20
30
40
50
60
70
FREQUENCY (kHz)
图9. 2 kHz FFT曲线图(5 V)
图12. 2 kHz FFT曲线图(2.5 V)
Rev. C | Page 9 of 28
80
90
06146-031
–1.5
06146-029
–1.0
AD7691
104
18
SNR
–105
102
–110
SINAD
17
16
94
ENOB (Bits)
ENOB
96
THD, SFDR (dB)
98
92
–115
THD
–120
–125
15
90
–130
88
3.2
3.5
3.8
4.1
4.4
4.7
5.0
14
5.3
–135
2.3
REFERENCE VOLTAGE (V)
2.6
2.9
3.2
3.5
3.8
4.1
4.4
4.7
5.0
5.3
06146-038
2.9
06146-032
2.6
105
125
06146-039
SFDR
86
2.3
REFERENCE VOLTAGE (V)
图13. SNR、SINAD和ENOB与基准电压的关系
图16. THD、SFDR与基准电压的关系
105
–90
VREF = 5V
100
–100
95
THD (dB)
90
–110
VREF = 5V
–120
85
VREF = 2.5V
–35
–15
5
25
45
65
85
105
125
TEMPERATURE (°C)
–130
–55
06146-033
80
–55
–35
–15
25
45
65
图17. THD与温度的关系
–60
VREF = 5V, –10dB
VREF = 5V, –1dB
100
–70
95
–80
90
–90
VREF = 5V, –1dB
THD (dB)
VREF = 2.5V, –1dB
VREF = 2.5V, –1dB
VREF = 2.5V, –10dB
85
–100
–110
75
–120
0
25
50
75
FREQUENCY (kHz)
100
125
06146-037
80
70
85
TEMPERATURE (°C)
图14. SNR与温度的关系
105
5
图15. SINAD与频率的关系
–130
VREF = 2.5V, –10dB
VREF = 5V, –10dB
0
25
50
75
FREQUENCY (kHz)
图18. THD与频率的关系
Rev. C | Page 10 of 28
100
125
06146-040
SNR (dB)
VREF = 2.5V
SINAD (dB)
SNR, SINAD (dB)
100
AD7691
–90
SNR 5V
GAIN ERROR
–95
SNR 2.5V
99
4
OFFSET, GAIN ERROR (LSB)
102
–100
–110
93
THD 5V
90
–115
87
–120
THD 2.5V
81
–10
–8
–6
–4
0
–2
2
0
–2
–4
–125
OFFSET ERROR
–130
–6
–55
06146-041
84
THD (dB)
–105
96
INPUT LEVEL (dB)
–15
25
45
65
85
105
125
图22. 零点误差和增益误差与温度的关系
1000
1000
fS =100kSPS
POWER-DOWN CURRENT (nA)
VDD = 5V
750
VDD = 2.5V
500
250
750
500
250
VDD + VIO
VIO
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
0
–55
06146-042
0
–55
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
图23. 关断电流与温度的关系
图20. 工作电流与温度的关系
1000
5
TEMPERATURE (°C)
图19. SNR和THD与输入电平的关系
OPERATING CURRENT (µA)
–35
06146-047
SNR (dB)
6
06146-044
105
25
fS =100kSPS
tDSDO DELAY (ns)
500
250
VDD = 5V, 85°C
10
VDD = 5V, 25°C
2.6
2.9
3.2
3.5
3.8
4.1
SUPPLY (V)
4.4
4.7
5.0
5.3
图21. 工作电流与电源的关系
Rev. C | Page 11 of 28
0
0
20
40
60
80
SDO CAPACITIVE LOAD (pF)
100
图24. tDSDO 延迟与电容负载和电源的关系
120
06146-034
VIO
0
2.3
15
5
06146-043
OPERATING CURRENT (µA)
20
VDD
750
AD7691
95
90
VREF = VDD = 5V
85
90
80
75
CMRR (dB)
80
75
70
65
60
55
50
70
1
10
100
1000
FREQUENCY (kHz)
10000
图25. PSSR与频率的关系
40
1
10
100
1000
FREQUENCY (kHz)
图26. 模拟输入CMRR与频率的关系
Rev. C | Page 12 of 28
10000
06146-036
45
65
06146-035
PSRR (dB)
85
AD7691
术语
最低有效位(LSB)
无噪声代码分辨率
最低有效位或LSB是转换器可以表示的最小增量。对于N位
无噪声代码分辨率是指这样一个位数,如果超过该位数,
分辨率的模数转换器,LSB用电压表示为:
则无法明确无误地解析各个代码,其计算公式为:
无噪声代码分辨率 = log2(2N/峰峰值噪声 )
它用位表示。
积分非线性误差(INL)
INL是指每个码与一条从负满量程画到正满量程的直线偏
差。用作负满量程的该点出现在第一个码跃迁之前的½
LSB处。正满量程定义为超出最后一个码跃迁1½ LSB的一
个电平。从各码的中心到该直线的距离即为偏差(见图
有效分辨率
其计算公式为:
有效分辨率 = log2(2N/均方根输入噪声 )
它用位表示。
28)。
总谐波失真(THD)
差分非线性误差(DNL)
THD指前五个谐波成分的均方根和与满量程输入信号的均
在一个理想ADC中,码跃迁相距1 LSB。DNL是指实际值与
方根值之比,用分贝(dB)表示。
此理想值的最大偏差。经常用保证无失码的分辨率来描述
动态范围
这一规格。
动态范围指满量程的均方根值与输入短接在一起时测得的
总均方根噪声之比,用分贝(dB)表示。
零点误差
理想中间值电压(即0 V)与产生中间值输出码(即0 LSB)的实
信噪比(SNR)
际电压之差称为零点误差。
SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐
波和直流以外所有其它频谱成分的均方根和之比,用分贝
增益误差
当模拟电压高于标称负满量程½ LSB时(对于±5 V范围来
(dB)表示。
说,应在−4.999981 V),发生第一个码跃迁(从100 ... 00跃迁
信纳比(SINAD)
至100 ... 01)。当模拟电压低于标称正满量程1½ LSB时(对于
SINAD指实际输入信号的均方根值与奈奎斯特频率以下包
±+4.999943 V范围来说,应在5 V),发生最后一个码跃迁(从
011 … 10跃迁至011 … 11)。增益误差指最后一个跃迁的实
括谐波但直流除外的所有其它频谱成分的均方根和之比,
用分贝(dB)表示。
际电平与第一个跃迁的实际电平之差与二者的理想电平之
差的偏差,单位为LSB(或满量程范围的百分值)。与之相似
的一个概念是满量程误差(也用LSB或满量程范围的百分值
孔径延迟
孔径延迟衡量采集性能,指从CNV输入的上升沿到输入信
号被保持后用于转换的时间。
表示),该误差包括了零点误差的贡献。
瞬态响应
无杂散动态范围(SFDR)
SFDR指输入信号与峰值杂散信号的均方根幅值之差,用分
贝(dB)表示。
瞬态响应是指施加满量程阶跃信号之后,ADC对输入进行
精确采集所需的时间。
有效位数(ENOB)
ENOB指利用正弦波输入测得的分辨率。它与SINAD的关
系可以表示为:
ENOB = (SINADdB − 1.76)/6.02
它用位表示。
Rev. C | Page 13 of 28
AD7691
工作原理
IN+
SWITCHES CONTROL
MSB
REF
131,072C 65,536C
LSB
4C
2C
C
SW+
C
BUSY
COMP
GND
131,072C 65,536C
4C
2C
C
CONTROL
LOGIC
OUTPUT CODE
C
MSB
LSB
SW–
06146-024
CNV
IN–
图27. ADC原理示意图
电路信息
重新回到平衡状态。完成此过程后,器件返回采集阶段,
AD7691是一款快速、低功耗、单电源、精密18位ADC,
而控制逻辑将产生ADC输出码和繁忙信号指示。
使用逐次逼近型架构。
AD7691具有一个片上转换时钟用于转换过程,转换过程不
该器件每秒能够转换250,000个样本(250 kSPS),两次转换
需要串行时钟SCK。
之间器件关断。以1 kSPS速率工作时,典型功耗为50 μW,
传递函数
非常适合电池供电的应用。
AD7691的理想传递特性如图28和表9所示。
AD7691为用户提供片内采样保持器,没有任何流水线延
ADC CODE (TWOS COMPLEMENT)
迟,堪称多路复用多通道应用的理想之选。
AD7691的额定工作电压为2.3 V至5.25 V,可以与任何1.8 V
至5 V数字逻辑系列接口。该器件提供10引脚MSOP封装或
小型10引脚QFN (LFCSP)封装,节省空间,配置灵活。
该器件与18位AD7690以及16位AD7687和AD7688引脚兼容。
转换器操作
AD7691是一款基于电荷再分配DAC的逐次逼近型ADC。
011...111
011...110
011...101
100...010
100...000
–FSR
相同的18位二进制加权电容阵列,分别连接到比较器的两
–FSR + 1LSB
+FSR – 1LSB
+FSR – 1.5LSB
–FSR + 0.5LSB
ANALOG INPUT
个输入端。
图28. ADC理想传递函数
在采集阶段,与比较器输入端相连的阵列端子通过SW+和
SW−连接到GND。所有独立开关都连接到模拟输入端。因
表9. 输出码和理想输入电压
此,电容阵列用作采样电容,并采集IN+和IN−输入端的模
描述
FSR − 1 LSB
中间值 + 1 LSB
中间值
中间值 − 1 LSB
−FSR + 1 LSB
−FSR
拟信号。当采集阶段完成且CNV输入变为高电平时,就会
启动转换阶段。当转换阶段开始时,SW+和SW−首先断
开。然后,两个电容阵列从输入端断开,并连接到GND输
入端。因此,采集阶段结束时捕获的输入(IN+和IN−)之间
的差分电压施加于比较器输入端,导致比较器不平衡。通
过在GND与REF之间切换电容阵列的各元件,比较器输入
将按照二进制加权电压步进(VREF/2、VREF/4 ... VREF/262,144)
1
2
模拟输入
VREF = 5 V
+4.999962 V
+38.15 µV
0V
−38.15 µV
−4.999962 V
−5 V
数字输出码
(十六进制)
0x1FFFF1
0x00001
0x00000
0x3FFFF
0x20001
0x200002
这也是超量程模拟输入(VIN+ − VIN−大于VREF − VGND)对应的代码。
这也是欠量程模拟输入(VIN+ − VIN−低于VGND)对应的代码。
变化。控制逻辑从MSB开始切换这些开关,以便使比较器
Rev. C | Page 14 of 28
06146-006
100...001
图27显示了该ADC的原理示意图。容性DAC包含两个完全
AD7691
典型连接图
图29所示的例子为采用多个电源时AD7691的建议连接图。
V+
REF1
5V
10µF2
100nF
V+
1.8V TO VDD
100nF
15Ω
REF
0 TO VREF
ADA4841-2 3
V–
VDD
IN+
2.7nF
AD7691
V+
4
IN–
GND
15Ω
VIO
SDI
SCK
3- OR 4-WIRE INTERFACE5
SDO
CNV
VREF TO 0
ADA4841-2 3
2.7nF
V–
1 SEE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION.
2C
REF IS USUALLY A 10µF CERAMIC CAPACITOR (X5R).
3 SEE TABLE 9 FOR ADDITIONAL RECOMMENDED AMPLIFIERS.
4 OPTIONAL FILTER. SEE ANALOG INPUT SECTION.
5 SEE THE DIGITAL INTERFACE SECTION FOR MOST CONVENIENT INTERFACE
06146-008
4
MODE.
图29. 采用多个电源的典型应用电路
模拟输入
在转换阶段,开关断开,输入阻抗仅包括C PIN。R IN和C IN
图30显示了AD7691输入结构的等效电路。
构成一个单极低通滤波器,可以降低不良混叠效应并限
两个二极管D1和D2为模拟输入IN+和IN−提供ESD保护。
制噪声。
切记,模拟输入信号决不能超过供电轨0.3 V以上,否则会
当驱动电路的源阻抗较低时,可以直接驱动AD7691。较大
造成二极管正偏,并开始传导电流。这些二极管可以处理
的源阻抗会显著影响交流性能,特别是总谐波失真
最高130 mA的正偏电流。例如,当输入缓冲器(U1)的电源
(THD)。直流特性对输入阻抗的敏感度相对较低。最大的
与VDD不同时,最终可能会发生这种情况。此时,如果输
源阻抗取决于可容许的总谐波失真(THD)。
入缓冲器短路,限流功能可以保护器件。
THD性能下降程度是源阻抗和最大输入频率的函数,如图
31所示。
VDD
CIN
–80
GND
VREF = VDD 5V
–85
D2
06146-007
CPIN
RIN
–90
–95
模拟输入结构支持IN+和IN−之间真差分信号的采样。借助
这些差分输入,可以抑制两个输入端的共模信号。
THD (dB)
图30. 等效模拟输入电路
在采集阶段,模拟输入(IN+和IN−)的阻抗可以看成是由RIN
和CIN串联构成的网络与电容CPIN的并联组合。CPIN主要包
括引脚电容。RIN典型值为3 kΩ,是由串联电阻与开关的导
通电阻构成的集总元件。CIN典型值为30 pF,主要包括ADC
采样电容。
250Ω
–100
100Ω
–105
33Ω
–110
15Ω
50Ω
–115
–120
–125
–130
0
10
20
30
40
50
60
70
80
FREQUENCY (kHz)
图31. THD与模拟输入频率和源电阻的关系
Rev. C | Page 15 of 28
90
06146-009
D1
IN+
OR IN–
AD7691
驱动放大器选择
单端至差分驱动器
虽然AD7691很容易驱动,但驱动放大器必须满足下列要
对于使用单端模拟信号(双极性或单极性)的应用,单端至
求:
差分驱动器ADA4941-1可以为该器件提供差分输入,原理
驱动器放大器所产生的噪声需尽可能低,以保持AD7691的
图见图32。
SNR和转换噪声性能。来自驱动器的噪声由RIN和CIN所构
成的AD7691模拟输入电路单极低通滤波器进行滤波,或者
R5
R6
R3
R4
+5V REF
由外部滤波器(如有)进行滤波。放大器引起的SNR性能下
10µF
+5.2V
+5.2V
降可表示为:
100nF
15Ω
2.7nF
2.7nF
100nF
15Ω
IN+
REF
VDD
AD7691
IN–
GND
±10V, ±5V, ...
其中:
R1
R2
VNADC是ADC的噪声,用μV表示,计算公式如下:
CF
06146-010
ADA4941
图32. 单端至差分驱动器电路
R1和R2设置输入范围与ADC范围(V REF )之间的衰减比。
f−3 dB为AD7691的输入带宽(2 MHz),单位为兆赫,或者是输
入滤波器(如有)的截止频率。
eN+和eN−是连接到IN+和IN−的运算放大器等效输入电压噪
声密度,单位为nV/√Hz。
放大器周边电阻较小时,可采用这种逼近法。如果使用更
大的电阻,其噪声贡献还必须对平方和求根。
入电路必须使电容阵列以18位水平(0.0004%,4 ppm)建立
满量程阶跃。在放大器的数据手册中,更常见的是规定
0.1%至0.01%的建立时间。这可能与18位水平的建立时间显
典型应用
超低噪声、低功耗、单端至差分
极低噪声、小尺寸、低功耗
5 V单电源、低噪声
极低噪声、高频
低噪声、高频
低功耗、低噪声、低频
5 V单电源、低功耗
的IN+输入的共模电压。共模电压应靠近VREF/2。但如果需
要单个电源,可以设为稍高于VREF/2,为ADA4941-1输出级
提供一些裕量。例如,对于使用单电源的±10 V范围,R3 =
基准电压输入
对于多通道、多路复用应用,驱动放大器和AD7691模拟输
放大器
ADA4941-1
ADA4841-x
AD8655
AD8021
AD8022
OP184
AD8605, AD8615
R3和R4设置ADC的IN−输入的共模电压,R5和R6设置ADC
8.45 kΩ,R4 = 11.8 kΩ,R5 = 10.5 kΩ且R6 = 9.76 kΩ。
对于交流应用,驱动器的THD性能应与AD7691相当。
表10. 推荐的驱动放大器
声贡献进行选择。例如,对于±10 V范围和4 kΩ阻抗,R2 =
1 kΩ,R1 = 4 kΩ。
N为放大器的噪声增益(例如,缓冲器配置时为1)。
著不同,因此选择之前应进行验证。
R1、R2和CF根据所需的输入电阻、信号带宽、抗混叠和噪
AD7691基准电压输入REF具有动态输入阻抗,因此应利用
低阻抗源驱动,REF与GND引脚之间应有效去耦,如“布局
布线”部分所述。
利用极低阻抗源(例如使用AD8031或AD8605的基准电压缓
冲器)驱动REF时,10 μF(X5R,0805尺寸)陶瓷芯片电容可实
现最佳性能。
如果使用无缓冲基准电压,去耦值取决于所使用的基准电
压源。例如,使用低温漂基准电压源ADR43x时,22 μF
(X5R,1206尺寸)陶瓷芯片电容可实现最佳性能。
如果需要,可以使用低至2.2 μF的更小基准电压去耦电容,
它对性能(特别是DNL)的影响极小。
无论如何,REF与GND引脚之间不需要额外的低值陶瓷去
耦电容(如100 nF)。
Rev. C | Page 16 of 28
AD7691
电源
5V
5V
AD7691使用两个电源引脚:内核电源(VDD)以及数字输入/
10�
输出接口电源(VIO)。VIO可以与1.8 V至VDD范围的任何
5V
10k�
AD8031
1µF
逻辑直接接口。为减少所需的电源,VIO和VDD引脚可以
10µF
1µF
1
连在一起。AD7691中VIO和VDD的电源时序无关。此外,
REF
该器件在很宽的频率范围内对电源变化非常不敏感,如图
VDD
VIO
AD7691在每个转换阶段结束时自动关断,因此功耗与采样
1OPTIONAL
REFERENCE BUFFER AND FILTER.
06146-046
AD7691
25所示。
图34. 应用电路示例
速率成线性比例关系。这使得该器件非常适合低采样速率
数字接口
(低至几赫兹)和电池供电的应用。
尽管引脚数很少,AD7691在串行接口模式上仍具有灵
活性。
OPERATING CURRENT (µA)
1000
CS模式下,AD7691与SPI、QSPI、数字主机和Blackfin®
VDD = 5V
ADSP-BF53x或ADSP-219x等DSP兼容。此模式下,AD7691
10
可使用三线式或四线式接口。三线式接口使用CNV、SCK
VIO
和SDO信号,可将线路连接减至最少,在隔离应用中非常
有用。四线式接口使用SDI、CNV、SCK和SDO信号,用
0.1
于启动转换的CNV与回读时序(SDI)独立,这在低抖动采样
0.001
10
100
1k
10k
100k
1M
SAMPLING RATE (SPS)
06146-045
或同步采样应用中很有用。
图33. 工作电流与采样速率的关系
似移位寄存器的单条数据线上实现多个ADC的级联。
器件工作模式取决于CNV上升沿出现时的SDI电平。如果
从基准电压源为ADC供电
对于简单的应用,由于工作电流很低,AD7691可以直接采
用图34所示的基准电压源电路供电。基准电压线路可以通
过以下方式驱动:
SDI为高电平,选择CS模式,而如果SDI为低电平,则选择
链模式。SDI保持时间是当SDI和CNV连接在一起时,就会
选择链模式。
任一模式下,AD7691均提供在数据位前强制加入起始位的
直接采用系统电源。
选项。此起始位可用作繁忙信号指示,以中断数字主机并
具有足够电流输出能力的基准电压源,例如ADR43x。
基准电压缓冲器,如AD8031,它也能对系统电源进行滤
波,如图34所示。
链模式下,AD7691提供菊花链特性,利用SDI输入可在类
触发数据读取。如果无繁忙指示,用户必须在回读前等待
最大转换时间。
繁忙指示功能在下列情况下使能:
CS模式下,如果ADC转换结束时CNV或SDI为低电平(参见
图38和图42)。
链模式下,如果CNV上升沿期间SCK为高电平(参见图
46)。
Rev. C | Page 17 of 28
AD7691
CS 模式(三线式且无繁忙指示)
沿均有效。虽然上升沿可以用于捕捉数据,但使用SCK下
在将单个AD7691连接到兼容SPI的数字控制器主机时,通
降沿的数字主机能实现更快的读取速率,只要它具有合理
常会使用此模式。连接图如图35所示,相应的时序如图36
的保持时间。在第18个SCK下降沿之后,或者当CNV变为
所示。
高电平时(以最先出现者为准),SDO返回高阻态。
将SDI连接到VIO时,CNV上的上升沿启动转换,选择CS
CONVERT
模式,并强制SDO进入高阻态。启动转换后,无论CNV为
何状态,转换都会执行到完成为止。这点非常有用,例如
DIGITAL HOST
CNV
VIO
可用于拉低CNV来选择其它SPI器件,如模拟多路复用
SDI
器;不过,在最小转换时间逝去前,CNV必须返回高电
AD7691
DATA IN
SDO
SCK
06146-011
平,接着在最大可能转换时间内保持高电平,以避免生成
CLK
繁忙信号指示。转换完成后,AD7691进入采集阶段并关
断。CNV变为低电平时,MSB输出至SDO。剩余数据位在
图35. CS模式(三线式且无繁忙指示)连接图
(SDI高电平)
随后的SCK下降沿逐个输出。数据在SCK的上升沿和下降
SDI = 1
tCYC
tCNVH
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
1
2
3
16
tHSDO
18
tSCKH
tDSDO
tEN
SDO
17
D17
D16
D15
tDIS
D1
D0
图36. CS模式(三线式且无繁忙指示)串行接口时序(SDI高电平)
Rev. C | Page 18 of 28
06146-012
SCK
AD7691
CS 模式(三线式且有繁忙指示)
上升沿和下降沿均有效。虽然上升沿可以用于捕捉数据,
在将单个AD7691连接到具有中断输入的兼容SPI的数字控
但使用SCK下降沿的数字主机能实现更快的读取速率,只
制器主机时,通常会使用此模式。
要它具有合理的保持时间。在可选的第19个SCK下降沿之
后,或者当CNV变为高电平时(以最先发生者为准),SDO
连接图如图37所示,相应的时序如图38所示。
返回高阻态。
将SDI连接到VIO时,CNV上的上升沿启动转换,选择CS
如果同时选择多个AD7691,SDO输出引脚可在不造成损坏
模式,并强制SDO进入高阻态。无论CNV状态如何,SDO
或引起闩锁的情况下处理此竞争。同时,建议使此竞争尽
都会保持高阻态,直至转换完成。最小转换时间之前,
可能短暂,以限制额外功耗。
CNV可用于选择其它SPI器件,如模拟多路复用器,但
CNV必须在最小转换时间逝去前返回低电平,接着在最大
CONVERT
可能转换时间内保持低电平,以保证生成繁忙信号指示。
VIO
DIGITAL HOST
CNV
VIO
47kΩ
SDI
的上拉,此转换可用作中断信号,以启动由数字主机控制
的数据读取。AD7691接着进入采集阶段并关断。数据位则
AD7691
DATA IN
SDO
SCK
IRQ
在随后的SCK下降沿逐个输出,MSB优先。数据在SCK的
06146-013
转换完成时,SDO从高阻态变为低阻态。结合SDO线路上
CLK
图37. CS模式(三线式且有繁忙指示)连接图
(SDI高电平)
SDI = 1
tCYC
tCNVH
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
1
2
3
17
tHSDO
18
19
tSCKH
tDSDO
SDO
D17
D16
tDIS
D1
图38. CS模式(三线式且有繁忙指示)串行接口时序(SDI高电平)
Rev. C | Page 19 of 28
D0
06146-014
SCK
AD7691
CS 模式(四线式且无繁忙指示)
转换时间逝去前返回高电平,接着在最大可能转换时间内
在将多个AD7691连接到SPI兼容数字主机时,通常会使用
保持高电平,以避免生成繁忙信号指示。转换完成后,
此模式。
AD7691进入采集阶段并关断。每个ADC结果可通过将SDI
输入拉低来读取,从而将MSB输出至SDO。剩余数据位在
使用两个AD7691的连接图示例如图39所示,相应的时序如
随后的SCK下降沿逐个输出。数据在SCK的上升沿和下降
图40所示。
沿均有效。虽然上升沿可以用于捕捉数据,但使用SCK下
将SDI置为高电平时,CNV上的上升沿启动转换,选择CS
降沿的数字主机能实现更快的读取速率,只要它具有合理
模式,并强制SDO进入高阻态。此模式下,CNV在转换阶
的保持时间。在第18个SCK下降沿之后,或者当SDI变为高
段和随后的数据回读期间保持高电平。(SDI和CNV为低电
电平时(以最先出现者为准),SDO返回高阻态,可读取另
平时,SDO变为低电平。)最小转换时间之前,SDI可用于
一个AD7691。
选择其它SPI器件,如模拟多路复用器,但SDI必须在最小
CS2
CS1
CONVERT
CNV
SDI
AD7691
DIGITAL HOST
CNV
SDO
SDI
AD7691
SCK
SDO
SCK
06146-015
DATA IN
CLK
图39. CS模式(四线式且无繁忙指示)连接图
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI (CS1)
tHSDICNV
SDI (CS2)
tSCK
tSCKL
1
2
tHSDO
tDSDO
tEN
SDO
D17
16
3
D16
D15
17
18
19
20
34
35
36
tSCKH
tDIS
D1
D0
D17
图40. CS模式(四线式且无繁忙指示)串行接口时序
Rev. C | Page 20 of 28
D16
D1
D0
06146-016
SCK
AD7691
CS 模式(四线式且有繁忙指示)
SDO从高阻态变为低阻态。结合SDO线路上的上拉,此转
在将单个AD7691连接到具有中断输入的SPI兼容数字主机
换可用作中断信号,以启动由数字主机控制的数据回读。
时,以及用于对模拟输入采样的CNV与用于选择数据读取
AD7691接着进入采集阶段并关断。数据位则在随后的SCK
的信号需要相互保持独立时,通常会使用此模式。该要求
下降沿逐个输出,MSB优先。数据在SCK的上升沿和下降
在需要CNV低抖动的应用中尤其重要。
沿均有效。虽然上升沿可以用于捕捉数据,但使用SCK下
降沿的数字主机能实现更快的读取速率,只要它具有合理
连接图如图41所示,相应的时序如图42所示。
的保持时间。在可选的第19个SCK下降沿或者SDI变为高电
将SDI置为高电平时,CNV上的上升沿启动转换,选择CS
平之后(以最先出现者为准),SDO返回高阻态。
模式,并强制SDO进入高阻态。此模式下,CNV在转换阶
CS1
CONVERT
段和随后的数据回读期间保持高电平。(SDI和CNV为低电
平时,SDO变为低电平。)最小转换时间之前,SDI可用于
VIO
DIGITAL HOST
CNV
转换时间逝去前返回低电平,接着在最大可能转换时间内
SDI
保持低电平,以保证生成繁忙信号指示。转换完成时,
AD7691
47kΩ
DATA IN
SDO
SCK
IRQ
06146-017
选择其它SPI器件,如模拟多路复用器,但SDI必须在最小
CLK
图41. CS模式(四线式且有繁忙指示)连接图
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI
tSCK
tHSDICNV
tSCKL
1
2
3
tHSDO
tEN
SDO
17
18
19
tSCKH
tDSDO
tDIS
D17
D16
D1
图42. CS模式(四线式且有繁忙指示)串行接口时序
Rev. C | Page 21 of 28
D0
06146-018
SCK
AD7691
链模式(无繁忙指示)
期 间 保 持 高 电 平 。 转 换 完 成 后 , MSB输 出 至 SDO, 而
此模式可用于在三线式串行接口上以菊花链形式连结多个
AD7691进入采集阶段并关断。存储在内部移位寄存器中的
AD7691。这一特性有助于减少器件数量和线路连接,例如
剩余数据位则在随后的SCK下降沿逐个输出。对于每个
在隔离式多转换器应用或接口能力有限的系统中。数据回
ADC,SDI为内部移位寄存器提供输入,并通过SCK下降
读与读取移位寄存器相似。
沿逐个输出。链内每个ADC首先输出数据MSB,回读N个
使用两个AD7691的连接图示例如图43所示,相应的时序如
ADC需要18 × N个时钟。数据在SCK的上升沿和下降沿均
有效。虽然上升沿可以用于捕捉数据,但使用SCK下降沿
图44所示。
的数字主机能实现更快的读取速率,从而在链中容纳更多
SDI和CNV为低电平时,SDO变为低电平。将SCK置为低
AD7691,只要数字主机具有合理的保持时间。最大转换速
电平时,CNV上的上升沿启动转换,选择链模式,并禁用
率可因总回读时间而降低。
繁忙指示。此模式下,CNV在转换阶段和随后的数据回读
CONVERT
CNV
AD7691
A
SDO
SDI
DIGITAL HOST
AD7691
SDO
B
SCK
DATA IN
SCK
06146-019
SDI
CNV
CLK
图43. 链模式(无繁忙指示)连接图
SDIA = 0
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
tSSCKCNV
SCK
1
tHSCKCNV
2
3
16
17
tSSDISCK
18
19
20
DA17
DA16
34
35
36
DA1
DA0
tSCKH
tHSDISCK
tEN
SDOA = SDIB
DA17
DA16
DA15
DA1
DA0
DB17
DB16
DB15
DB1
DB0
SDOB
图44. 链模式(无繁忙指示)串行接口时序
Rev. C | Page 22 of 28
06146-020
tHSDO
tDSDO
AD7691
链模式(有繁忙指示)
数 字 主 机 的 ADC的 SDO引 脚 ( 参 见 图 45中 标 示 为 C的
此模式也可用于在三线式串行接口上以菊花链形式连结多
AD7691 ADC)变为高电平。SDO上的这一转换可用作繁忙
个AD7691,同时提供繁忙指示。这一特性有助于减少器件
指示,以触发由数字主机控制的数据回读。AD7691接着进
数量和线路连接,例如在隔离式多转换器应用或接口能力
入采集阶段并关断。存储在内部移位寄存器中的剩余数据
有限的系统中。数据回读与读取移位寄存器相似。
位则在随后的SCK下降沿以MSB优先方式逐个输出。对于
每个ADC,SDI为内部移位寄存器提供输入,并通过SCK
使用三个AD7691的连接图示例如图45所示,相应的时序如
下降沿逐个输出。链内每个ADC首先输出数据MSB,回读
图46所示。
N个ADC需要18 × N + 1个时钟。虽然上升沿可以用于捕捉
SDI和CNV为低电平时,SDO变为低电平。将SCK置为高
数据,但使用SCK下降沿的数字主机能实现更快的读取速
电平时,CNV上的上升沿启动转换,选择链模式,并使能
率,从而在链中容纳更多AD7691,只要数字主机具有合理
繁忙指示功能。此模式下,CNV在转换阶段和随后的数据
的保持时间。
回读期间保持高电平。链内所有ADC完成转换后,最靠近
CONVERT
SDI
AD7691
A
CNV
SDO
SDI
SCK
AD7691
B
DIGITAL HOST
CNV
SDO
SDI
AD7691
SCK
C
DATA IN
SDO
SCK
IRQ
06146-021
CNV
CLK
图45. 链模式(有繁忙指示)连接图
tCYC
ACQUISITION
tCONV
tACQ
ACQUISITION
CONVERSION
tSSCKCNV
SCK
tHSCKCNV
1
tEN
SDOB = SDIC
2
tSSDISCK
SDOA = SDIB
3
4
17
18
19
20
21
35
36
37
38
39
tSCKL
tHSDISCK
DA17 DA16 DA15
tDSDOSDI
tSCK
tSCKH
DA1
54
55
tDSDOSDI
DA0
tHSDO
tDSDO
tDSDOSDI
DB17 DB16 DB15
DB1
DB0 DA17 DA16
DA1
DA0
DC17 DC16 DC15
DC1
DC0 DB17 DB16
DB1
DB0 DA17 DA16
tDSDOSDI
SDOC
53
tDSDOSDI
图46. 链模式(有繁忙指示)串行接口时序
Rev. C | Page 23 of 28
DA1
DA0
06146-022
CNV = SDIA
AD7691
应用须知
布局
AD7691所在的印刷电路板应采用模拟部分与数字部分分离
设计,并限制在电路板的一定区域内。AD7691的模拟信号
位于左侧,数字信号位于右侧,这种引脚配置可以简化
设计。
避免在器件下方布设数字线路,否则会将噪声耦合至芯片
管芯,除非在AD7691下方铺一个接地层用作屏蔽。诸如
CNV或时钟之类的快速开关信号不应靠近模拟信号路径。
应避免数字信号与模拟信号交叠。
06146-023
至少应使用一个接地层。数字和模拟部分可以共用或分
割使用接地层。对于后一种情况,接地层应在AD7691下
图47. AD7691的布局示例(顶层)
方连接。
AD7691的基准电压输入REF具有动态输入阻抗,应进行去
耦,并使寄生电感最小。实现方法是将基准电压源的去耦
陶瓷电容靠近(理想情况是正对)REF和GND引脚放置,并
用较宽的低阻抗走线进行连接。
最后,AD7691的电源VDD和VIO应通过陶瓷电容去耦,
其值通常为100 nF,靠近AD7691放置,并用短而宽的走
线连接,以提供低阻抗路径并减小电源线路上的毛刺噪
声影响。
06146-048
图47和图48是遵循这些规则的布局示例。
评估AD7691性能
AD7691评估板(EVAL-AD7691CBZ)的文档中给出了AD7691
的其它推荐布局。评估板套件包括装配完善且经过测试的
评估板、文档以及用于从PC通过EVAL-CONTROL BRD3Z
控制评估板的软件。
Rev. C | Page 24 of 28
图48. AD7691的布局示例(底层)
AD7691
外形尺寸
3.10
3.00
2.90
3.10
3.00
2.90
10
1
5.15
4.90
4.65
6
5
PIN 1
IDENTIFIER
0.50 BSC
0.95
0.85
0.75
15° MAX
1.10 MAX
0.30
0.15
0.70
0.55
0.40
0.23
0.13
6°
0°
091709-A
0.15
0.05
COPLANARITY
0.10
COMPLIANT TO JEDEC STANDARDS MO-187-BA
图49. 10引脚超小型封装[MSOP]
(RM-10)
图示尺寸单位:mm
2.48
2.38
2.23
3.10
3.00 SQ
2.90
0.50 BSC
6
PIN 1 INDEX
AREA
0.50
0.40
0.30
5
TOP VIEW
1.74
1.64
1.49
0.05 MAX
0.02 NOM
0.30
0.25
0.20
1
BOTTOM VIEW
PIN 1
INDICATOR
(R 0.15)
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
0.20 REF
121009-A
0.80
0.75
0.70
SEATING
PLANE
10
EXPOSED
PAD
图50. 10引脚引线框芯片级封装[QFN (LFCSP_WD)]
3 mm x 3 mm,超薄体,双引线
(CP-10-9)
图示尺寸单位:mm
订购指南
型号1
AD7691BCPZRL
AD7691BCPZRL7
AD7691BRMZ
AD7691BRMZ-RL7
EVAL-AD7691SDZ
EVAL-SDP-CB1Z
1
温度范围
–40°C 至+85°C
–40°C 至+85°C
–40°C 至+85°C
–40°C 至+85°C
封装描述
10引脚 QFN (LFCSP_WD)
10引脚 QFN (LFCSP_WD)
10引脚 MSOP
10引脚 MSOP
评估板
控制板
Z = 符合RoHS标准的器件。
Rev. C | Page 25 of 28
封装选项
CP-10-9
CP-10-9
RM-10
RM-10
标识
C4E
C4E
C4E
C4E
订购数量
卷盘,5,000
卷盘,1,500
卷带,50
卷盘,1,000
AD7691
注释
Rev. C | Page 26 of 28
AD7691
注释
Rev. C | Page 27 of 28
AD7691
注释
©2006–2012 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D06146sc-0-3/12(C)
Rev. C | Page 28 of 28
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement