正誤表

正誤表
この製品の和文データシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2014 年 6 月 27 日現在、アナログ・デバイセズ株式会社で確認した誤りを
記したものです。
なお、英語のデータシートは訂正されております。
正誤表作成年月日： 2014 年 6 月 27 日
製品名：
AD7699
対象となるデータシートのリビジョン(Rev)：Rev.0
訂正箇所：
P.5
和文データシートの表 3 tSDIN と tHDIN の条件で Falling Edge とありますが、正しくは Rising Edge
となります。
誤）
DIN Valid Setup Time from SCK Falling Edge
DIN Valid Hold Time from SCK Falling Edge
正）
DIN Valid Setup Time from SCK Rising Edge
DIN Valid Hold Time from SCK Rising Edge
P.27
和文データシートのオーダー・ガイドの注意書きの付き方とコントロールボードの型名が変更になり
ました。
注意書きについては、全ての Model に対し RoHS 対応であることの表記が変更。また、「このコン
トローラ・ボードを使うと、PC からの制御とモデル番号に EB サフィックスが付く全てのアナログ・
デバイセズ評価ボードとの通信が可能です」と EB サフィックスになる点が変更箇所です。
コントロールボードの型名変更
古）
EVAL-CONTROL BRD3Z
新）
EVAL-CED1Z
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹
芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大
阪 MT ビル 2 号
電話 06（6350）6868
16ビット8チャンネル
500 kSPS PulSAR ADC
AD7699
機能ブロック図
特長
0.5V TO 4.096V
0.1µF
ノーミス・コードの 16 ビット分解能
次の入力が選択可能な 8 チャンネル・マルチプレクサ
REFIN
ユニポーラ・シングルエンド
差動(GND 検出)
REF
BAND GAP
REF
疑似バイポーラ
スループット: 500 kSPS
5V
0.5V TO VDD
10µF
VDD
1.8V
VIO TO
VDD
AD7699
TEMP
SENSOR
INL: ±0.5 LSB typ、±1.5 LSB max (FSR の±23 ppm )
CNV
IN0
IN1
IN2
IN3
IN4
IN5
IN6
IN7
ダイナミック・レンジ: 93.3 dB
SINAD: 20 kHz で 91.5 dB
THD: 20 kHz で-97 dB
アナログ入力範囲: 0 V～VREF (VREF は最大 VDD まで)
複数のリファレンス・タイプ
16-BIT SAR
ADC
MUX
ONE-POLE
LPF
SPI SERIAL
INTERFACE
SCK
SDO
DIN
SEQUENCER
07354-001
COM
内蔵 4.096 V
GND
バッファ付き外付け(最大 4.096 V まで)
外付け(最大 VDD まで)
図 1.
温度センサーを内蔵
チャンネル・シーケンサ、選択可能な 1 極フィルタ、ビジー・インジ
ケータ
表 1.マルチチャンネル 14/16 ビット PulSAR® ADC
パイプライン遅延なし(SAR アーキテクチャ)
Type
Channels
250 kSPS
1.8 ～5 V ロジック・インターフェースによる単電源 5 V 動作
14-Bit
16-Bit
8
4
AD7949
AD7682
16-Bit
8
AD7689
SPI、MICROWIRE、QSPI、DSP と互換のシリアル・インターフェー
ス
500 kSPS
ADC Driver
ADA4841-x
ADA4841-x
AD7699
ADA4841-x
消費電力
500 kSPS で 26 mW
概要
100 SPS で 5.2 µW
AD7699 は、電荷再配分逐次比較レジスタ(SAR)を採用した 8 チャ
ンネル 16 ビット A/D コンバータ(ADC)で、5 V の単電源(VDD)で
動作します。
スタンバイ電流: 50 nA
20 ピン 4 mm × 4 mm の LFCSP パッケージを採用
アプリケーション
AD7699 は、マルチチャンネルの低消費電力データ・アクイジショ
ン・システムで使用するすべてのコンポーネントを内蔵していま
す。内蔵コンポーネントとしては、ノー・ミッシング・コードの
真の 16 ビット SAR ADC;入力をシングルエンド(グラウンド検出あ
り/なし)、差動、またはバイポーラとして構成する際に便利な 8 チ
ャンネル低クロストーク・マルチプレクサ; 4.096 V の低ドリフ
ト・リファレンス電圧とバッファ;温度センサー;選択可能な 1 極フ
ィルタ;チャンネルを順次連続スキャンする際に便利なシーケンサ
などがあります。
バッテリ駆動の装置
医用機器: ECG/EKG
モバイル通信: GPS
パーソナル･デジタル・アシスタント
電源ラインのモニタリング
データ・アクイジション
地震データ・アクイジション・システム
計装機器
AD7699 では、シンプルなシリアル・ポート・インターフェース
(SPI)を使って、設定レジスタへの書込みと変換結果の受信を行い
ます。SPI インターフェースでは別電源 VIO を使っています。こ
の VIO はホストのロジック・レベルに設定されます。消費電力は
スループットに比例します。
プロセス・コントロール
AD7699 は、小型の 20 ピン LFCSP パッケージを採用し、動作は
−40°C～+85°C で規定されています。
Rev. 0
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2008 Analog Devices, Inc. All rights reserved.
本
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
AD7699
目次
特長......................................................................................................1
ドライバ・アンプの選択.............................................................18
アプリケーション ..............................................................................1
リファレンス電圧の出力/入力 ....................................................18
機能ブロック図 ..................................................................................1
電源 ................................................................................................19
概要......................................................................................................1
リファレンス電圧からADCへの電源供給 .................................19
改訂履歴..............................................................................................2
デジタル・インターフェース.........................................................20
仕様......................................................................................................3
変換中の読出し/書込み、高速ホスト ........................................20
タイミング仕様 ..................................................................................5
絶対最大定格 ......................................................................................6
ESDの注意.........................................................................................
..........................................................................................................6
アクイジション中の読出し/書込み、任意速度のホスト.........20
読出し/書込みスパンニング変換、任意速度のホスト.............20
設定レジスタ、CFG .....................................................................20
ピン配置およびピン機能説明 ..........................................................7
全体タイミング、ビジー・インジケータなし..........................22
代表的な性能特性 ..............................................................................8
用語....................................................................................................12
読出し/書込みスパンニング変換、
ビジー・インジケータなし .................................23
動作原理............................................................................................13
全体タイミング、ビジー・インジケータあり..........................24
概要 ....................................................................................................
........................................................................................................13
コンバータの動作.........................................................................13
伝達関数 ............................................................................................
........................................................................................................14
読出し/書込みスパンニング変換、ビジー・インジケータあり25
アプリケーション情報 ....................................................................26
レイアウト.........................................................................................
........................................................................................................26
AD7699 の性能評価 ......................................................................26
代表的な接続図.............................................................................15
外形寸法 ............................................................................................27
アナログ入力 ................................................................................16
オーダー・ガイド.........................................................................27
改訂履歴
10/08—Revision 0: Initial Version
Rev. 0
－ 2/27 －
AD7699
仕様
特に指定がない限り、VDD = 4.5 V～5.5 V、VREF = 4.096～VDD、VIO = 1.8 V～VDD、すべての仕様は TMIN～TMAX。
表 2.
Parameter
Conditions/Comments
Min
RESOLUTION
Typ
Max
16
Unit
Bits
ANALOG INPUT
Voltage Range
Absolute Input Voltage
Unipolar mode
0
+VREF
V
Bipolar mode
−VREF/2
+VREF/2
V
Positive input, unipolar and bipolar modes
−0.1
VREF + 0.1
V
Negative or COM input, unipolar mode
−0.1
+0.1
V
Negative or COM input, bipolar mode
VREF/2 − 0.1
VREF/2 + 0.1
V
VREF/2
Analog Input CMRR
fIN = 250 kHz
68
dB
Leakage Current at 25°C Input
Impedance1
Acquisition phase
1
nA
THROUGHPUT
Conversion Rate
Full Bandwidth2
0
500
kSPS
¼ Bandwidth2
0
125
kSPS
Full-scale step, full bandwidth
400
ns
Full-scale step, ¼ bandwidth
1600
ns
Transient Response
ACCURACY
No Missing Codes
16
Integral Linearity Error
−1.5
±0.5
+1.5
LSB3
−1
±0.25
+1.5
LSB
±1
+10
LSB
±1
+3
Differential Linearity Error
Transition Noise
REF = VDD = 5 V
Gain Error4
All modes
0.5
−10
Gain Error Match
−3
Gain Error Temperature Drift
Offset Error4
LSB
±0.3
All modes
Offset Error Match
LSB
ppm/°C
−10
±1
+10
LSB
−3
±1
+3
LSB
Offset Error Temperature Drift
Power Supply Sensitivity
Bits
VDD = 5 V  5%
±0.3
ppm/°C
±1.5
LSB
93.3
dB5
dB
AC Accuracy
Dynamic Range
Signal-to-Noise
SINAD
fIN = 20 kHz, VREF = 5 V
92
92.5
fIN = 20 kHz, VREF = 4.096 V internal REF
89.5
91.5
dB
fIN = 20 kHz, VREF = 5 V
90
91.5
dB
33.5
dB
89
90.5
dB
−97
dB
fIN = 20 kHz, VREF = 5 V, −60 dB input
fIN = 20 kHz, VREF = 4.096 V internal REF
Total Harmonic Distortion
fIN = 20 kHz
Spurious-Free Dynamic Range
fIN = 20 kHz
112
dB
Channel-to-Channel Crosstalk
fIN = 100 kHz on adjacent channel(s)
−125
dB
Full bandwidth
14
MHz
¼ bandwidth
3.6
MHz
VDD = 5 V
2.5
ns
SAMPLING DYNAMICS
−3 dB Input Bandwidth
Aperture Delay
Rev. 0
－ 3/27 －
AD7699
Parameter
Conditions/Comments
Min
REF Output Voltage
@ 25°C
4.086
REFIN Output Voltage6
@ 25°C
Typ
Max
4.096
4.106
Unit
INTERNAL REFERENCE
V
2.3
V
REF Output Current
±300
µA
Temperature Drift
±10
ppm/°C
Line Regulation
VDD = 5 V ± 5%
±15
ppm/V
Long-Term Drift
1000 hours
50
ppm
Turn-On Settling Time
CREF = 10 µF
5
ms
EXTERNAL REFERENCE
Voltage Range
Current Drain
REF input
0.5
VDD + 0.3
V
REFIN input (buffered)
0.5
VDD − 0.2
V
500 kSPS, REF = 5 V
100
µA
@ 25°C
283
mV
1
mV/°C
TEMPERATURE SENSOR
Output Voltage7
Temperature Sensitivity
DIGITAL INPUTS
Logic Levels
VIL
−0.3
+0.3 × VIO
VIH
0.7 × VIO
VIO + 0.3
V
V
IIL
−1
+1
µA
IIH
−1
+1
µA
DIGITAL OUTPUTS
Data Format8
Pipeline Delay9
VOL
ISINK = +500 µA
VOH
ISOURCE = −500 µA
0.4
VIO − 0.3
V
V
POWER SUPPLIES
VDD
Specified performance
4.5
5.5
VIO
Specified performance
1.8
VDD + 0.3
Standby Current10, 11
VDD and VIO = 5 V, @ 25°C
50
VDD = 5 V, 100 kSPS throughput
5.2
VDD = 5 V, 500 kSPS throughput
26
29
mW
28
32
mW
Power Dissipation
VDD = 5 V, 500 kSPS throughput with internal reference
Energy per Conversion
TEMPERATURE RANGE
Specified Performance
V
nA
µW
52
nJ
12
TMIN to TMAX
−40
1
+85
アナログ入力のセクションを参照
帯域幅は、設定レジスタで設定されます。
3
LSB は最下位ビットを意味します。 入力範囲が 5 V の場合、1LSB = 76.3μV。
4
用語のセクションを参照してください。 これらの仕様にはすべての温度範囲の変動が含まれますが、リファレンス電圧の誤差成分は含まれません。
5
デシベル値で表すすべての仕様はフル・スケール入力 FSR を基準とし、特に指定がない限り、フル・スケールより 0.5 dB 低い入力信号を使ってテスト。
6
これは、内蔵バンド・ギャップからの出力です。
7
出力電圧は内部電圧で、専用マルチプレクサ入力に現れます。
8
ユニポーラ・モード: 16 ビットのストレート・バイナリ。
バイポーラ・モード: シリアル 16 ビット 2 の補数。
9
変換結果は、変換完了後直ちに使用可能
10
すべてのデジタル入力を必要に応じて VIO または GND に接続。
11
アクイジション・フェーズ時。
12
拡張温度範囲については営業にご相談ください。
2
Rev. 0
V
－ 4/27 －
°C
AD7699
タイミング仕様
特に指定がない限り、VDD = 4.5 V～5.5 V、VREF = 4.096～VDD、VIO = 1.8 V～VDD、すべての仕様は TMIN～TMAX。
表 3.
Parameter1
Symbol
Conversion Time: CNV Rising Edge to Data Available
Acquisition Time
Time Between Conversions
CNV Pulse Width
Data Write/Read During Conversion
SCK Period
SCK Low Time
SCK High Time
SCK Falling Edge to Data Remains Valid
SCK Falling Edge to Data Valid Delay
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
VIO Above 1.8 V
CNV Low to SDO D15 MSB Valid
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
VIO Above 1.8 V
CNV High or Last SCK Falling Edge to SDO High Impedance
CNV Low to SCK Rising Edge
DIN Valid Setup Time from SCK Falling Edge
DIN Valid Hold Time from SCK Falling Edge
tCONV
tACQ
tCYC
tCNVH
tDATA
tSCK
tSCKL
tSCKH
tHSDO
tDSDO
1
Min
Unit
1.6
1.2
µs
ns
µs
ns
µs
ns
ns
ns
ns
16
17
18
21
28
ns
ns
ns
ns
ns
15
17
18
22
25
32
ns
ns
ns
ns
ns
ns
ns
ns
ns
tDSDO + 2
11
11
4
tEN
tDIS
tCLSCK
tSDIN
tHDIN
500µA
10
5
5
IOL
1.4V
TO SDO
500µA
07354-002
CL
50pF
IOH
図 2.デジタル・インターフェース・タイミングの負荷回路
70% VIO
30% VIO
tDELAY
2V OR VIO –
0.5V1
0.8V OR 0.5V2
2V OR VIO – 0.5V1
0.8V OR 0.5V2
2V IF VIO ABOVE 2.5V, VIO – 0.5V IF VIO BELOW 2.5V.
0.8V IF VIO ABOVE 2.5V, 0.5V IF VIO BELOW 2.5V.
図 3.タイミングの電圧レベル
－ 5/27 －
07354-003
tDELAY
Rev. 0
Max
400
2
10
負荷条件については、 図 2 と図 3 を参照してください。
1
2
Typ
AD7699
絶対最大定格
表 4.
Parameter
Analog Inputs
INx,1 COM1
REF, REFIN
Supply Voltages
VDD, VIO to GND
VDD to VIO
DIN, CNV, SCK to GND
SDO to GND
Storage Temperature Range
Junction Temperature
θJA Thermal Impedance (LFCSP)
θJC Thermal Impedance (LFCSP)
1
Rating
GND − 0.3 V to VDD + 0.3 V
or VDD ± 130 mA
GND − 0.3 V to VDD + 0.3 V
ESDの注意
−0.3 V to +7 V
±7 V
−0.3 V to VIO + 0.3 V
−0.3 V to VIO + 0.3 V
−65°C to +150°C
150°C
47.6°C/W
4.4°C/W
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知
されないまま放電することがあります。本製品は
当社独自の特許技術である ESD 保護回路を内蔵
してはいますが、デバイスが高エネルギーの静電
放電を被った場合、損傷を生じる可能性がありま
す。したがって、性能劣化や機能低下を防止する
ため、ESD に対する適切な予防措置を講じるこ
とをお勧めします。
アナログ入力のセクションを参照
Rev. 0
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久
的な損傷を与えることがあります。この規定はストレス定格の規
定のみを目的とするものであり、この仕様の動作のセクションに
記載する規定値以上でのデバイス動作を定めたものではありませ
ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼
性に影響を与えます。
－ 6/27 －
AD7699
20
19
18
17
16
VDD
IN3
IN2
IN1
IN0
ピン配置およびピン機能説明
1
2
3
4
5
PIN 1
INDICATOR
AD7699
TOP VIEW
(Not to Scale)
15
14
13
12
11
VIO
SDO
SCK
DIN
CNV
NOTES
1. THE EXPOSED PADDLE IS NOT CONNECTED INTERNALLY.
FOR INCREASED RELIABILITY OF THE SOLDER JOINTS,
IT IS RECOMMENDED THAT THE PAD BE SOLDERED TO
THE GND PLANE.
07354-004
IN4 6
IN5 7
IN6 8
IN7 9
COM 10
VDD
REF
REFIN
GND
GND
図 4.ピン配置
表 5.ピン機能の説明
ピン番号
記号
タイプ1
説明
1、20
VDD
P
電源。公称 4.5～5.5 V であり、10µF と 100 nF のコンデンサでデカップリングする必要があります。
2
REF
AI/O
リファレンス電圧入力/出力。リファレンス電圧の出力/入力のセクションを参照してください。内蔵リファ
レンス電圧をイネーブルした場合、このピンに 4.096 Vが出力されます。内蔵リファレンス電圧をディスエー
ブルし、かつバッファをイネーブルした場合、REFには、REFINピンの電圧をバッファした電圧(最大VDD –
0.5 V)が出力されます。これは、低価格低消費電力リファレンス電圧を使う場合に便利です。ドリフト性能
を向上させるためには、高精度リファレンス電圧をREFに接続してください(0.5 V～VDD)。すべてのリファ
レンス方式で、10 μFのコンデンサをREFピンのできるだけ近くに接続して、デカップリングする必要があ
ります。リファレンス電圧のデカップリングのセクションを参照してください。
3
REFIN
AI/O
内蔵リファレンス出力/リファレンス・バッファ入力。リファレンス電圧の出力/入力のセクションを参照し
てください。内部リファレンス電圧を使う場合は、バッファなしの内蔵リファレンス電圧が出力されるた
め、0.1 μFのコンデンサでデカップリングする必要があります。内蔵リファレンス・バッファを使用する
場合は、前述のようにREFピンに対してバッファされた 0.5 V～4.096 Vの電源を供給してください。
4、5
GND
P
電源グラウンド。
6～9
IN4～IN7
AI
アナログ入力チャンネル 4、アナログ入力チャンネル 5、アナログ入力チャンネル 6、アナログ入力チャンネル
7。
10
COM
AI
共通チャンネル入力。すべての入力チャンネル IN[7:0]は、同相モード・ポイント( 0 V または VREF/2 V)を基
準とすることができます。
11
CNV
DI
変換入力。立上がりエッジで、CNV が変換を起動します。変換中、CNV をハイ・レベルに維持すると、ビ
ジー・インジケータがイネーブルされます。
12
DIN
DI
データ入力。この入力は、14 ビット・コンフィギュレーション・レジスタの書込みに使われます。変換中
および変換後に、設定レジスタへの書込みが可能です。
13
SCK
DI
シリアル・データ・クロック入力。この入力を使ってデータを SDO に出力し、DIN 上のデータを入力しま
す(MSB ファースト)。
14
SDO
DO
シリアル・データ出力。変換結果がこのピンに出力され、SCK に同期化されます。変換結果は、ユニポー
ラ・モードではストレート・バイナリに、バイポーラ・モードでは 2 の補数に、それぞれなります。
15
VIO
P
入出力インターフェースのデジタル電源。公称では、ホスト・インターフェース(1.8 V、2.5 V、3 V、5 V)と
同じ電源。
16～19
IN0～IN3
AI
アナログ入力チャンネル 0、アナログ入力チャンネル 1、アナログ入力チャンネル 2、アナログ入力チャンネル
3。
21 (EPAD)
エクスポ
ーズド・
パドル
(EPAD)
1
エクスポーズド・パドルは内部で接続されていません。ハンダ接続の信頼性を向上させるために、このパッ
ドを GND プレーンにハンダ付けすることが推奨されます。
AI =アナログ入力、AI/O = アナログ入力/出力、DI =デジタル入力、DO =デジタル出力、P =電源。
Rev. 0
－ 7/27 －
AD7699
代表的な性能特性
特に指定がない限り、VDD = 5V、VREF = 5V、VIO = VDD。
1.5
1.5
1.0
1.0
0.5
(LSBS)
(LSBS)
0.5
0
0
–0.5
0
16,384
32,768
CODES
49,152
65,536
–1.0
07354-006
–1.5
0
16,384
図 5.コード対積分非直線性
49,152
65,536
図 8.コード対微分非直線性
250,000
250,000
σ = 0.51 LSB
VREF = 5V
220,840
σ = 0.78 LSB
VREF = 4.096V
200,000
200,000
150,000
150,000
COUNTS
COUNTS
32,768
CODES
07354-009
–0.5
–1.0
100,000
191,013
100,000
50,000
50,000
31,411
26,926
38,420
0
3
10
7FF9 7FFA 7FFB 7FFC 7FFD 7FFE 7FFF
CODE IN HEX
0
0
8000
8001
0
図 6.コード中心での DC 入力のヒストグラム
0
–60
–80
–120
–140
–160
0
0
8000
8001
–40
–60
–80
–100
–120
–140
25
50
75
100 125 150 175
FREQUENCY (kHz)
200
225
250
–180
0
25
50
75
100 125 150 175
FREQUENCY (kHz)
200
図 10.20 kHz FFT、VREF = 4.096 V
－ 8/27 －
225
250
07354-010
0
07354-007
–160
図 7.20 kHz FFT、VREF = 5 V
Rev. 0
157
VREF = 4.096V
fS = 500kSPS
fIN = 19.94kHz
SNR = 91.1dB
SINAD = 90.4dB
THD = –98dB
SFDR = 100dB
SECOND HARMONIC = –104dB
THIRD HARMONIC = –101dB
–20
–100
–180
119
0
AMPLITUDE (dB OF FULL SCALE)
AMPLITUDE (dB OF FULL SCALE)
–40
0
図 9.コード中心での DC 入力のヒストグラム
VREF = 5V
fS = 500kSPS
fIN = 19.94kHz
SNR = 92.3dB
SINAD = 91.5dB
THD = –98dB
SFDR = 100dB
SECOND HARMONIC = –111dB
THIRD HARMONIC = –101dB
–20
0
7FF9 7FFA 7FFB 7FFC 7FFD 7FFE 7FFF
CODE IN HEX
07354-008
0
07354-005
13,341
0
AD7699
100
100
VREF = 5V
VREF = 5V
95
95
–10dB
–10dB
90
90
85
SINAD (dB)
–0.5dB
80
75
80
75
70
70
65
65
0
50
100
150
200 250 300 350
FREQUENCY (kHz)
400
450
500
60
07354-011
60
–0.5dB
0
50
100
図 11.SNR の周波数特性
–60
400
450
500
16
VREF = 5V
–10dB
15
–70
–75
–0.5dB
–80
14
ENOB (Bits)
–10dB
–85
THD (dB)
200 250 300 350
FREQUENCY (kHz)
図 14.SINAD の周波数特性
VREF = 5V
–65
150
07354-014
SNR (dB)
85
–90
–95
13
–0.5dB
12
–100
–105
11
–110
50
100
150
200 250 300 350
FREQUENCY (kHz)
400
450
500
10
0
50
100
–80
fIN = 20kHz
SNR, VREF = 5V
SINAD, VREF = 5V
92
90
fIN = 20kHz
400
450
SFDR, VREF = 5V
SFDR,
VREF = 4.096V
–85
THD (dB)
SNR, SINAD (dB)
94
200 250 300 350
FREQUENCY (kHz)
500
図 15.ENOB の周波数特性
図 12.THD の周波数特性
96
150
–90
115
110
105
SFDR (dB)
0
07354-012
–120
07354-015
–115
SNR, VREF = 4.096V
SINAD, VREF = 4.096V
–95
THD, VREF = 5V
THD, VREF = 4.096V
100
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
–100
–55
07354-013
86
–55
–15
5
25
45
65
TEMPERATURE (°C)
85
図 16.THD、SFDR の温度特性
図 13.SNR、SINAD の温度特性
Rev. 0
–35
－ 9/27 －
105
95
125
07354-017
88
AD7699
17
fIN = 20kHz
SNR
110
–85
105
16
SFDR
90
15
ENOB
88
THD (dB)
SINAD
ENOB (Bits)
–90
95
–95
THD
–100
90
–105
85
–110
4.0
図 17.リファレンス電圧対 SNR、SINAD、ENOB
15.4
92
SINAD
15.3
15.2
90
15.1
ENOB
89
15.0
88
14.9
87
14.8
86
14.7
–8
–6
–4
INPUT LEVEL (dB)
–2
0
160
140
120
5000
100
80
VDD, EXT REF
60
VIO
40
14.6
4500
–55
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
20
125
図 21.動作電流の温度特性
図 18.入力レベル対 SNR、SINAD、ENOB
5750
3
100
fS = 500kSPS
4.096V INTERNAL REF
5500
2
VDD CURRENT (µA)
5250
BIPOLAR GAIN
UNIPOLAR OFFSET
–1
90
INTERNAL BUFFER, TEMP ON
UNIPOLAR GAIN
1
0
VDD, INT REF
4750
07354-018
91
180
fs = 500kSPS
5250
VDD CURRENT (µA)
SNR
ENOB (Bits)
93
85
–10
5500
15.5
VIO CURRENT (µA)
15.6
fIN = 20kHz
94 VREF = 5V
SNR (dB)
図 20.リファレンス電圧対 THD、SFDR
07354-022
95
80
5.5
4.5
5.0
REFERENCE VOLTAGE (V)
07354-019
13
5.5
4.5
5.0
REFERENCE VOLTAGE (V)
BIPOLAR OFFSET
80
INTERNAL BUFFER, TEMP OFF
5000
70
4750
60
4500
50
EXTERNAL REF, TEMP ON
4250
VIO CURRENT (µA)
86
4.0
ZERO ERROR, GAIN ERROR (LSB)
100
14
07354-016
SNR, SINAD (dB)
92
–80
SFDR (dB)
94
40
EXTERNAL REF, TEMP OFF
–2
4000
30
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
3750
4.5
07354-020
–3
–55
図 22.電源電圧対動作電流
図 19.オフセットとゲイン誤差の温度特性、非正規化
Rev. 0
5.0
VDD SUPPLY (V)
－ 10/27 －
20
5.5
07354-040
VIO
AD7699
25
4.099
4.098
20
tDSDO DELAY (ns)
VREF (V)
4.097
4.096
4.095
4.094
15
VDD = 5V, 85°C
10
VDD = 5V, 25°C
5
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
図 23.内蔵リファレンス出力電圧の温度特性、3 個のデバイス
Rev. 0
－ 11/27 －
0
0
20
40
60
80
SDO CAPACITIVE LOAD (pF)
100
図 24. SDO 容量負荷および電源対 tDSDO 遅延
120
07354-021
4.092
–55
07354-041
4.093
AD7699
用語
最下位ビット(LSB)
信号対ノイズ比(SNR)
LSB は、コンバータが表現できる最小増分です。N ビットの分解
能を持つ ADC の場合、ボルトで表した LSB は次のようになりま
す。
SNR は、実際の入力信号 rms 値の、ナイキスト周波数より下の全
スペクトル成分の rms 値総和から高調波成分と DC 成分を除いた
分に対する比です。SNR は、デシベル値で表されます。
LSB (V) 
V REF
2N
信号対ノイズおよび歪み比(SINAD)
積分非直線性誤差(INL)
INLは、負側のフルスケールと正側のフルスケールを結ぶ直線と実
際のコードとの誤差として定義されます。負側フルスケールとし
て使用されるポイントは、最初のコード遷移より 1/2 LSBだけ下に
存在します。正フルスケールは、最後のコード遷移より 1+1/2 LSB
だけ上のレベルと定義されます。偏差は各コードの中央と直線と
の間の距離として測定されます(図 26 参照)。
SINAD は、実際の入力信号 rms 値の、ナイキスト周波数より下の
全スペクトル成分の rms 値総和(DC 以外の高調波を含む)に対する
比です。SINAD は、デシベル値で表されます。
総合高調波歪み(THD)
THD は、基本波から 5 次高調波成分までの rms 値の総和の、フル
スケール入力信号の rms 値に対する比を意味し、デシベル値で表
します。
スプリアス・フリー・ダイナミック・レンジ(SFDR)
微分非直線性誤差(DNL)
SFDR は入力信号の rms 振幅値とピーク・スプリアス信号との差を
理論 ADC では、コード遷移は 1 LSB だけ離れた位置で発生します。 意味し、dB 値で表します。
DNL は、この理論値からの最大偏差を意味します。微分非直線性
実効ビット数(ENOB)
は、ノーミス・コードが保証される分解能として規定されること
ENOB は、正弦波を入力したときの分解能を表します。SINAD と
があります。
の関係は次のようになります。
オフセット誤差
ユニポーラ・モードでは、最初の変化はアナログ・グラウンドよ
り 1/2 LSB 上のレベルで発生する必要があります。ユニポーラ・
オフセット誤差は、そのポイントと実際の変化との差を意味しま
す。バイポーラ・モードでは、最初の変化は VREF/2 より 1/2 LSB
上のレベルで発生する必要があります。バイポーラ・オフセット
誤差は、そのポイントと実際の変化との差を意味します。
ゲイン誤差
最後の変化(111 … 10 →111 … 11)は、公称フルスケールより 1.5
LSB 低いアナログ電圧に対して発生する必要があります。ゲイン誤
差は、オフセット誤差を調整した後の、最後の変化の実際のレベ
ルと対応する理論レベルとの間の差を LSB 数(またはフルスケール
範囲のパーセント値)で表したものです。密接な関係があるのは、
フルスケール誤差(LSB 数またはフルスケール範囲のパーセント値)
で、これにはオフセット誤差の影響が含まれます。
ENOB = (SINADdB − 1.76)/6.02
ビット数で表されます。
チャンネル間クロストーク
チャンネル間クロストークは、2 つの隣接チャンネル間でのクロス
トークのレベルの大きさを表します。被テスト・チャンネルには
DC を、隣接チャンネルにはフルスケールの 100 kHz 正弦波信号を、
それぞれ入力して測定します。クロストークは、テスト・チャン
ネルに混入する信号の大きさで、デシベル値で表します。
リファレンス電圧の温度係数
リファレンス電圧の温度係数は、TMIN、T(25°C)、TMAX で測定され
た最大および最小リファレンス出力電圧(VREF)でのサンプル・デバ
イスの 25°C における出力電圧のシフト値(typ)から導出されます。
次のように ppm/°C で表されます。
TCVREF (ppm/ C ) 
アパーチャ遅延
アパーチャ遅延は、アクイジション性能を表します。CNV 入力の
立上がりエッジから入力信号が変換用に保持されまでの時間を表
します。
過渡応答
フルスケールのステップ関数が入力された後に ADC が正確に入力
を取得するまでに要する時間を表します。
ここで、
VREF (Max) = TMIN、T(25°C)、TMAX での最大 VREF。
VREF (Min) = TMIN、T(25°C)、TMAX での最小 VREF。
VREF (25°C) = 25°C での VREF。
TMAX = +85°C。
TMIN = -40°C。
ダイナミック・レンジ
入力を短絡して測定した合計 rms ノイズに対するフルスケールの
rms 値の比を表します。ダイナミック・レンジの値は dB で表され
ます。
Rev. 0
VREF ( Max ) – VREF ( Min)
VREF (25C )  (TMAX – TMIN )
－ 12/27 －
 10 6
AD7699
動作原理
INx+
SWITCHES CONTROL
MSB
32,768C
16,384C
LSB
4C
2C
C
SW+
C
BUSY
REF
COMP
GND
32,768C
16,384C
4C
2C
C
CONTROL
LOGIC
OUTPUT CODE
C
MSB
LSB
SW–
07354-023
CNV
INx– OR
COM
図 25.ADC の簡略化した回路図
概要
コンバータの動作
AD7699 は、電荷再分配逐次比較レジスタ(SAR)を採用した 8 チャ
ンネル 16 ビット A/D コンバータ(ADC)です。AD7699 は毎秒
500,000 サンプル(500 kSPS)の変換が可能で、変換と変換の間にパ
ワーダウンします。例えば、外付けリファレンス電圧を使った 1
kSPS 動作時の消費電力が 52 μW (typ)であるため、バッテリ駆動の
アプリケーションに最適です。
AD7699 は、電荷再配分式DACを採用した逐次比較型A/Dコンバー
タです。図 25 に、ADCの簡略化した回路図を示します。容量を使
用するこのDACは、2 進数の重みを持った 16 個コンデンサで構成
される 2 個の同じアレイで構成されており、各アレイは 2 個のコ
ンパレータ入力に接続されています。
AD7699 は、マルチチャンネルの低消費電力データ・アクイジショ
ン・システムで使用するすべてのコンポーネントを内蔵しており、
これには次が含まれます。






ノー・ミッシング・コードの 16 ビット SAR ADC
8 チャンネルの低クロストーク・マルチプレクサ
低ドリフト・リファレンスとバッファ
温度センサー
選択可能な 1 極フィルタ
チャンネル・シーケンサ
これらのコンポーネントは、SPI 互換の 14 ビット・レジスタを使
って設定します。変換結果も SPI 互換であり、設定リードバッ
ク・オプションを使って変換後または変換中に読出すことができ
ます。
AD7699 はトラック・アンド・ホールドを内蔵し、パイプライン遅
延またはレイテンシがありません。
AD7699 は 4.5～5.5 Vの仕様であるため、1.8～5 Vのデジタル・ロ
ジック・ファミリーとインターフェースすることができます。こ
のデバイスは、20 ピンの 4 mm × 4 mm LFCSPパッケージを採用し
てます。このパッケージは、省スペースと柔軟な構成を可能にし、
16 ビットの AD7682 および AD7689、さらに 14 ビットの AD7949
とピン互換です。
Rev. 0
アクイジション・フェーズでは、コンパレータ入力に接続された
アレイのピンは、SW+と SW-を経由して GND に接続されます。
独立なすべてのスイッチはアナログ入力に接続されます。
したがって、コンデンサ・アレイはサンプリング・コンデンサと
して使用されて、INx+入力と INx− (または COM)入力上のアナロ
グ信号が取り込まれます。アクイジション・フェーズが終わると、
CNV 入力がハイ・レベルになり、変換フェーズが開始されます。
変換フェーズが開始されると、先ず SW+と SW-が開きます。2 個
のコンデンサ・アレイは入力から切り離されて、GND 入力に接続
されます。そのため、アクイジション・フェーズの終わりに取り
込まれた、入力 INx+と INx−(または COM)の間の差動電圧がコン
パレータ入力に接続されて、コンパレータは平衡しなくなります。
コンデンサ・アレイの各エレメントを GND と REF の間でスイッ
チングすることにより、コンパレータ入力を 2 進数重みの電圧ス
テップ(VREF/2、VREF/4 ... VREF/32,768)で変えます。コントロール・
ロジックがこれらのスイッチをトグルして(MSB から開始)、コン
パレータが再度平衡するようにします。この処理が終了すると、
デバイスはアクイジション・フェーズに戻り、コントロール・ロ
ジックが ADC 出力コードとビジー表示を発生します。
AD7699 は変換クロックを内蔵しているため、変換プロセスのため
のシリアル・クロック、SCK は不要です。
－ 13/27 －
AD7699
入力がバイポーラ範囲に設定されている場合(COM = VREF/2 または
INx− = VREF/2 とした差動対)、データ出力は 2 の補数になります。
内蔵 4.096 Vリファレンスを使用したユニポーラ範囲とバイポーラ
範囲に対するAD7699 の理論伝達特性を 図 26 に示します。
011...111
111...111
011...110
011...101
111...110
111...101
100...010
000...010
100...001
000...001
100...000
000...000
–FSR
–FSR + 1LSB
–FSR + 0.5LSB
+FSR – 1LSB
+FSR – 1.5LSB
ANALOG INPUT
07354-024
入力がユニポーラ範囲に設定されている場合(シングルエンド、グ
ラウンド検出付き COM、または INx−をグラウンド検出とする差
動対)、出力データはストレート・バイナリになります。
TWOS
STRAIGHT
COMPLEMENT
BINARY
ADC CODE
伝達関数
図 26.ADC の理論伝達関数
表 6.出力コードと理論入力電圧
Description
Unipolar Analog Input1
VREF = 4.096 V
Digital Output Code (Straight
Binary Hex)
Bipolar Analog Input2
VREF = 4.096 V
Digital Output Code (Twos
Complement Hex)
FSR − 1 LSB
Midscale + 1 LSB
Midscale
Midscale − 1 LSB
−FSR + 1 LSB
−FSR
4.095938 V
2.048063 V
2.048 V
2.047938 V
62.5 μV
0V
0xFFFF3
0x8001
0x8000
0x7FFF
0x0001
0x00003
2.047938 V
62.5 μV
0V
−62.5 μV
−2.047938 V
−2.048 V
0x7FFF3
0x0001
0x0000
0xFFFF4
0x8001
0x8000
1
COM または INx− = 0 V、あるいはすべての INx が GND 基準。
COM または INx− = VREF/2。
3
これは、アナログ入力範囲より上に対するコードでもあります(VREF - VGND より上の VXIN+ - VXIN-または COM)。
4
これは、アナログ入力範囲より下に対するコードでもあります(VGND より下の VXIN+ - VXIN-または COM)。
2
Rev. 0
－ 14/27 －
AD7699
代表的な接続図
5V
V+
100nF
REFIN VDD
REF
0V TO VREF
VIO
IN0
V–
V+
IN[7:1]
AD7699
0V TO VREF
ADA4841-x 3
DIN
MOSI
SCK
SCK
SDO
MISO
CNV
SS
V–
0V OR
VREF /2
COM
GND
NOTES
1. INTERNAL REFERENCE SHOWN. SEE THE VOLTAGE REFERENCE OUTPUT/INPUT SECTION FOR
REFERENCE SELECTION.
2. CREF IS USUALLY A 10µF CERAMIC CAPACITOR (X5R).
3. SEE THE DRIVER AMPLIFIER CHOICE SECTION FOR ADDITIONAL RECOMMENDED AMPLIFIERS.
4. SEE THE DIGITAL INTERFACE SECTION FOR CONFIGURING AND READING CONVERSION DATA.
07354-025
ADA4841-x 3
100nF
100nF
10µF2
1.8V TO VDD
図 27.複数の電源を使用する代表的なアプリケーション図
5V
V+
100nF
100nF
10µF2
REF
REFIN VDD
1.8V TO VDD
100nF
VIO
ADA4841-x 3
IN0
V+
AD7699
ADA4841-x 3
VREF p-p
COM
VREF /2
DIN
MOSI
SCK
SCK
SDO
MISO
CNV
SS
GND
NOTES
1. INTERNAL REFERENCE SHOWN. SEE THE VOLTAGE REFERENCE OUTPUT/INPUT SECTION FOR
REFERENCE SELECTION.
2. CREF IS USUALLY A 10µF CERAMIC CAPACITOR (X5R).
3. SEE THE DRIVER AMPLIFIER CHOICE SECTION FOR ADDITIONAL RECOMMENDED AMPLIFIERS.
4. SEE THE DIGITAL INTERFACE SECTION FOR CONFIGURING AND READING CONVERSION DATA.
図 28.バイポーラ入力を使用する代表的なアプリケーション図
Rev. 0
－ 15/27 －
07354-026
IN[7:1]
AD7699
70
ユニポーラまたはバイポーラ
図 27 に、複数の電源が使用可能な場合のAD7699 の推奨接続図例
を示します。
65
60
バイポーラ単電源
55
アナログ入力
入力構造
図 29 に、AD7699 のアナログ入力構造の等価回路を示します。ダ
イオードD1 とD2 は、アナログ入力IN[7:0]とCOMに対するESD保
護用です。アナログ入力信号が電源レールより 0.3V以上高くなら
ないよう注意する必要があります。これは、これらのダイオード
が順方向にバイアスされてこの電圧から導通し始めるためです。
これらのダイオードは、最大 130 mA の順方向バイアス電流を処理
することができます。例えば、この状態は入力バッファの電源が
VDD と異なるときに発生します。このような場合(例えば入力バッ
ファが短絡)、電流制限機能を使ってデバイスを保護することがで
きます。
VDD
D1
CPIN
RIN
D2
GND
40
35
30
1
10
100
FREQUENCY (kHz)
1k
10k
図 30.アナログ入力 CMRR の周波数特性
アクイジション・フェーズでは、アナログ入力のインピーダンス
は、コンデンサ CPIN と、RIN および CIN の直列接続の回路との並列
組み合わせとしてモデル化することができます。CPIN は主にピン容
量です。RIN は 400Ω (typ)であり(1 極フィルタ使用の場合は 8.8 kΩ)、
直列抵抗とスイッチのオン抵抗から構成される集中定数です。CIN
は 27 pF(typ)であり、主に ADC サンプリング・コンデンサから構
成されています。
選択可能なローパス・フィルタ
スイッチが開いている変換フェーズでは、入力インピーダンスは
CPINに制限されます。AD7699 のアクイジション中、RINとCINによ
り 1 極ローパス・フィルタが構成されるため、不要な折り返し効
果が削減され、駆動回路からのノイズが制限されます。ローパ
ス・フィルタは、フル帯域幅または帯域幅の 1/4 にCFG[6]を使って
設定することができます(表 8)。フィルタを使うと、コンバータの
スループットも 1/4 だけ低下することに注意してください。BW =
1/4 で最大スループットを使用する場合は、コンバータ・アクイジ
ション・タイムtACQを満たさなくなるため、THDが大きくなります。
図 31 に、設定レジスタ(CFG[12:10])を使ってアナログ入力を設定
する別の方法を示します。詳細については、設定レジスタ、CFG
のセクションを参照してください。
図 29.等価アナログ入力回路
このアナログ入力構造を使うと、INx+とCOMの間またはINx+と
INx−の間の真の差動信号のサンプリングが可能になります(COM
またはINx− = GND ± 0.1 VまたはVREF ± 0.1 V)。この差動入力の採
用により、両入力に共存する信号が除去されます(図 30 参照)。
Rev. 0
45
入力構成
CIN
07354-027
INx+
OR INx–
OR COM
50
07354-028
この回路の場合、レールtoレールの入力/出力アンプを使うことが
できますが、オフセット電圧対入力同相モード範囲に注意する必要
があります(VREF = 4.096 Vで 1 LSB = 62.5 μV)。バイポーラ入力構
成では、変換結果が 2 の補数フォーマットであることに注意してく
だ さ い 。 単 電 源 ア ン プ 使 用 の 詳 細 に つ い て は 、
http://www.analog.com/jpから提供しているAN-581 アプリケーショ
ン ・ ノ ー ト 「 Biasing and Decoupling Op Amps in Single Supply
Applications」を参照してください。
CMRR (dB)
図 28 に、バイポーラ入力、単電源、内蔵リファレンス電圧(オプ
ションの異なるVIO電源)を使用したシステム例を示します。この
回路は、アンプ/シグナル・コンデショニング回路が離れて存在し、
同相モードが存在する場合にも役立ちます。すべての入力構成で、
入力INxがユニポーラであり、常にGND基準であることに注意し
てください(バイポーラ範囲でも負電圧なし)。
－ 16/27 －
AD7699
CH0+
IN0
CH0+
IN0
CH1+
IN1
CH1+
IN1
CH2+
IN2
CH2+
IN2
CH3+
IN3
CH3+
IN3
CH4+
IN4
CH4+
IN4
CH5+
IN5
CH5+
IN5
CH6+
IN6
CH6+
IN6
CH7+
IN7
CH7+
IN7
COM
COM–
COM
GND
A—8 CHANNELS,
SINGLE ENDED
シーケンサ
AD7699 は、IN0 から IN[7:0]へチャンネルをスキャンする際に便利
なチャンネル・シーケンサを内蔵しています。チャンネルは、シ
ーケンス内の最後のチャンネルの後に、温度センサーありまたは
なしで、単体または対としてスキャンされます。
シーケンサは、IN0 から始めて CFG[9:7]に設定された IN[7:0]で終
わります。チャンネル対の場合、CFG[9:7]内に設定された最後の
チャンネルに応じてチャンネル対が決定されます。チャンネル対
は、CFG[7]に無関係に、常に IN (偶数) = INx+かつ IN (奇数) =
INx−として構成されることに注意してください。
GND
シーケンサをイネーブルするときは、CFG[2:1]に書込みを行って
シーケンサを初期化します。CFG[13:0]を更新した後、データ読出
し中(少なくともビット 13 まで)、または CFG レジスタの更新が再
開されたとき、DIN をロー・レベルに維持する必要があります。
B—8 CHANNELS,
COMMON REFERENCE
CH0+ (–)
IN0
CH0+ (–)
IN0
CH0– (+)
IN1
CH0– (+)
IN1
CH1+ (–)
IN2
CH1+ (–)
IN2
CH1– (+)
IN3
CH1– (+)
IN3
CH2+ (–)
IN4
CH2+
IN4
CH2– (+)
IN5
CH3+
IN5
例
CH3+ (–)
IN6
CH4+
IN6
CH3– (+)
IN7
CH5+
IN7
ビット[13]、ビット[6:3]、ビット 0 が、入力とシーケンサに対して
設定されます。
GND
C—4 CHANNELS,
DIFFERENTIAL
COM–
COM
GND
D—COMBINATION
07354-029
COM
シーケンス動作中に、012 を CFG[2:1]へ書込むことにより、CFG レ
ジスタを変更できますが、CFG11 (対または単体チャンネル)また
は CFG[9:7] (シーケンス内の最後のチャンネル)を変更すると、シ
ーケンスが再初期化されるため、CFG が更新された後に IN0 (また
は IN1)が変換されます。
1 つ目の例として、温度センサーありで、COM = GND を基準とす
るすべての IN[7:0]をスキャンします。
13
CFG
図 31.マルチプレクスするアナログ入力構成
1
アナログ入力は次のように構成することができます。




図 31A、システム・グラウンドを基準とするシングルエンド;
CFG[12:10] = 1112。
図 31B、共通基準ポイントを使用するバイポーラ差動; COM =
VREF/2; CFG[12:10] = 0102。COMをグラウンド検出に接続した
ユニポーラ差動; CFG[12:10] = 1102.
図 31C、VREF/2 を基準としたINx−を使うバイポーラ差動対;
CFG[12:10] = 00X2。グラウンド検出を基準としたINx−を使う
ユニポーラ差動対; CFG[12:10] = 10X2。この構成では、INx+
はCFG[9:7]内のチャンネルにより指定されます。例えば、IN0
= IN1+かつIN1 = IN1−の場合、CFG[9:7] = 0002; IN1 = IN1+か
つIN0 = IN1−の場合、CFG[9:7] = 0012。
図 31D、上記の任意の組み合わせで構成した入力(AD7699 は
ダイナミックに構成できることを示しています)。
Rev. 0
12
11 10
INCC
1
0
9
8 7
INx
1 1 1
6
BW
5
4
3
REF
2 1
SEQ
1 0
0
RB
2 つ目の例として、温度センサーなしで、VREF/2 を基準とする 3 対
のチャンネルをスキャンします。
13
12
CFG
11
0
1
10
9
INCC
0
8
7
INx
X1
1
0
6
BW
X1
5
4
REF
3
2
1
SEQ
1
0
RB
1
X = don’t care
ソース抵抗
駆動回路のソース・インピーダンスが小さい場合は、AD7699 を直
接駆動することができます。ソース・インピーダンスが大きい場
合には、AC 性能、特に総合高調波歪み(THD)が大きい影響を受け
ます。DC 性能は、入力インピーダンスからあまり影響を受けませ
ん。最大ソース・インピーダンスは、許容可能な THD の大きさに
依存します。THD は、ソース・インピーダンスと最大入力周波数
の関数として性能低下します。
－ 17/27 －
AD7699
内蔵リファレンス電圧/温度センサー
ドライバ・アンプの選択
AD7699 の駆動は簡単ですが、ドライバ・アンプは次の条件を満た
す必要があります。

AD7699 の SNR 性能と遷移ノイズ性能を維持するためには、
ドライバ・アンプが発生するノイズをできるだけ低く抑える
必要があります。大部分の他の 16 ビット ADC に比べて
AD7699 のノイズはるかに小さいため、ノイズの多いアンプ
で駆動しても、与えられたシステム仕様を満たすことが可能
なことに注目してください。アンプから発生するノイズは、
AD7699 アナログ入力回路の RIN と CIN から構成される 1 極ロ
ーパス・フィルタまたは外付けフィルタ(使用した場合)によ
り除去されます。AD7699 のノイズ(typ 値)は 35 µV rms (VREF
= 5 V の場合)であるため、アンプに起因する SNR の性能低下
は、次式で与えられます。
SNRLOSS


35
 20 log 

π
2
2
 35  f  3dB (NeN )
2







ここで、

ACアプリケーションの場合、ドライバはAD7699 と釣り合う
THD性能を持つ必要があります。図 12 に、AD7699 のTHD周
波数特性を示します。
各入力または各入力対で多チャンネルをマルチプレクスする
アプリケーションの場合、ドライバ・アンプと AD7699 アナ
ログ入力回路は、コンデンサ・アレイへのフルスケール・ス
テップに対して 16 ビット・レベル(0.0015%)でセトリングす
る必要があります。アンプのデータシートでは、一般に 0.1～
0.01%でのセトリングが規定されています。16 ビット・レベ
ルでのセトリング・タイムから大幅に異なることがあるため、
ドライバを選択する前に確認する必要があります。
表 7.推奨ドライバ・アンプ
Amplifier
Typical Application
ADA4841-x
AD8655
AD8021
AD8022
OP184
AD8605, AD8615
Very low noise, small, and low power
5 V single supply, low noise
Very low noise and high frequency
Low noise and high frequency
Low power, low noise, and low frequency
5 V single supply, low power
リファレンス電圧をイネーブルすると、内部温度センサーもイネ
ーブルされます。これは、AD7699 の内部温度を測定するため、シ
ステム・キャリブレーションを実行するときに役立ちます。温度
センサーを使う場合、出力は AD7699 の GND ピンを基準とするス
トレート・バイナリになることに注意してください。
内部リファレンス電圧は、15 mV 以内になるように温度補償され
ています。リファレンス電圧は、3 ppm/°C(typ)のドリフトになる
ように調整されています。
外付けリファレンス電圧と内蔵バッファ
f–3dB は MHz で表した AD7699 の入力帯域幅(フル BW で 14.7
MHz または¼ BW で 670 kHz)、または入力フィルタ(使用した
場合)のカットオフ周波数。
N はアンプのノイズ係数(例えばバッファ構成の場合は 1)。
eN は nV/√Hz で表したオペアンプの等価入力ノイズ電圧。

内蔵リファレンス電圧は、表 8 に示すように 4.096 Vを出力するよ
うに設定することができます。内蔵リファレンス電圧をイネーブ
ルすると、バンド・ギャップ電圧がREFINピンにも出力され、こ
れには外付けの 0.1 μFコンデンサが必要です。REFINの電流出力
には制限があるため、AD8605 のような適切なバッファを接続する
と、電源として使うことができます。
ドリフト性能を良くするために、内蔵バッファと組み合わせて外
付けリファレンス電圧を使うこともできます。外付けリファレン
ス電圧をREFINに接続すると、REFピンに出力が得られます。外付
けリファレンス電圧は、温度センサーのイネーブルあり、または
なしで、内蔵バッファと組み合わせて使うことができます。レジ
スタの詳細については、表 8 を参照してください。バッファをイネ
ーブルすると、ゲイン= 1 となり、4.096 Vの入力/出力に限定されま
す。
内蔵リファレンス・バッファは、マルチコンバータ・アプリケー
ションで便利です。これらのアプリケーションでは一般にバッファ
が必要とされるためです。さらに、低消費電力リファレンス電圧を
使用することができます。これは、内蔵バッファが AD7699 の SAR
アーキテクチャの駆動に必要な性能を提供するためです。
外付けリファレンス電圧
5 種類のリファレンス電圧方式では、REFの出力インピーダンスが
5 kΩ以上であるため、外付けリファレンス電圧を直接REFピンに接
続することができます。消費電力を減らすときは、リファレンス
電圧とバッファを独立または一緒にパワーダウンして消費電力を
削減することができますが、温度センサーの使用が必要なアプリケ
ーションでは、リファレンス電圧をアクティブにしておく必要が
あります。レジスタの詳細については、表 8 を参照してください。
ドリフト性能を良くするために、ADR43x または ADR44x のよう
な外付けリファレンス電圧の使用が推奨されます。
リファレンス電圧のデカップリング
内蔵または外付けのリファレンス電圧の使用によらず、AD7699 の
リファレンス電圧出力/入力REFは動的入力インピーダンスを持っ
ています。このため、REF入力とGND入力との間で効果的にデカ
ップリングした低インピーダンス・電源から駆動する必要があり
ます。このデカップリングは電圧リファレンスの選択に依存しま
すが、一般に、REFとGNDに接続される最小寄生インダクタンス
を持つ低ESRのコンデンサから構成されます。内蔵リファレンス
リファレンス電圧の出力/入力
電圧、ADR43x/ADR44x 外付けリファレンス電圧、または AD8031
AD7699 では、温度ドリフトが非常に小さい内蔵リファレンス電圧、 や AD8605 のような低インピーダンス・バッファを使う場合には、
外付けリファレンス電圧または外付けのバッファ付きリファレン
10 µFのセラミック・チップ・コンデンサ(X5R、1206 サイズ)が適
ス電圧の使用を選択することができます。
しています。
AD7699 の内蔵リファレンス電圧は、優れた性能を提供するため、
ほとんどすべてのアプリケーションで使用することができます。
リファレンス電圧方式には 5 つの選択肢があります。表 8 に短く
説明し、次のセクションで詳しく説明します。
Rev. 0
－ 18/27 －
AD7699
AD7699 は各変換フェーズの終わりに自動的にパワーダウンするた
め、動作電流と消費電力はサンプリング・レートに比例します。
このため、低サンプリング・レート(例えば、数 Hz)とバッテリ駆
動アプリケーションに最適なデバイスになっています。
10,000
OPERATING CURRENT (µA)
REF ピンと GND ピンの間に小さい値のセラミック・デカップリン
グ・コンデンサ(例えば、100 nF)を追加する必要はありません。
複数の AD7699 または他の PulSAR を使用するアプリケーションで
は、内蔵バッファを使って外付けリファレンス電圧をバッファす
ることが効果的です。これにより SAR 変換クロストークが減少し
ます。
AD7699 は、アナログおよびデジタル・コア電源(VDD)とデジタル
入力/出力インターフェース電源(VIO)の 2 種類の電源ピンを使って
います。VIOを使うと、1.8 V～DVDDで動作するロジックとの直
接インターフェースが可能になります。必要な電源数を減らすと
きは、VIOピンとVDDピンを接続することができます。AD7699 は
VIOとVDDの間の電源シーケンスに依存しません。唯一の制約は、
AD7699 がパワーアップするときCNVがロー・レベルである必要
があることです。さらに、広い周波数範囲で電源変動に対して安
定です(図 32 参照)。
100
VDD = 5V, EXTERNAL REF
10
1
VIO
0.1
0.010
リファレンス電圧の温度係数(TC)はフルスケールに直接影響を与
えるため、フルスケール精度が問題となるアプリケーションでは、
TC に注意する必要があります。例えば、TC = ±15 ppm/°C のリフ
ァレンス電圧により、フルスケールは±1 LSB/°C で変化します。
電源
VDD = 5V, INTERNAL REF
1000
必要な場合には、2.2 µF までの小型なリファレンス・デカップリ
ング・コンデンサ値を使うことができ、性能特に DNL への影響は
最小に抑えられます。
0.001
100
10
1k
10k
SAMPLING RATE (sps)
100k
1M
07354-031
レイアウトのセクションで説明するように、リファレンス・デカ
ップリング・コンデンサの配置もAD7699 の性能にとって重要です。
デカップリング・コンデンサはADCと同じ側に実装し、REFピンに
太いPCBパターンで接続します。GNDもリファレンス・デカップ
リング・コンデンサに最短距離接続し、さらにアナログ・グラウ
ンド・プレーンに複数のビアで接続する必要があります。
図 33.サンプリング・レート対動作電流
リファレンス電圧からADCへの電源供給
アプリケーションを簡素化するため、AD7699 の動作電流は小さい
ので 図 34 に示すリファレンス電圧回路から直接給電することがで
きます。リファレンス・ラインは次から駆動することができます。


システム電源から直接
十分な電流出力能力を持つ ADR43x/ADR44x のようなリファ
レンス電圧から
図 34 に示すようにシステム電源のフィルタもできる AD8605
のようなリファレンス・バッファから

75
5V
5V
70
10Ω
5V
65
1µF
60
AD8605
1µF
10µF
0.1µF
1
55
REF
VDD
VIO
50
AD7699
45
40
1OPTIONAL
35
REFERENCE BUFFER AND FILTER.
図 34.アプリケーション回路の例
1
10
100
FREQUENCY (kHz)
1k
10k
07354-030
30
図 32.PSRR の周波数特性
Rev. 0
0.1µF
－ 19/27 －
07354-032
PSSR (dB)
10kΩ
AD7699
デジタル・インターフェース
AD7699 ではシンプルな 4 線式インターフェースを採用し、SPI、
MICROWIRE™ 、 QSPI™ 、 デ ジ タ ル ・ ホ ス ト 、 DSP( 例 え ば
Blackfin® ADSP-BF53x、SHARC®、ADSP-219x、ADSP-218x)と互
換性を持ちます。
必要とされる SCK 周波数は次式で計算されます。
このインターフェースでは、CNV 信号、DIN 信号、SCK 信号、
SDO 信号を使うため、CNV(変換を開始します)をリードバック・
タイミングに依存しないようにすることができます。この機能は、
低ジッタ・サンプリング・アプリケーションまたは同時サンプリ
ング・アプリケーションで便利です。
tDATA と tCONV との間の時間は安全時間であり、この間にデジタル動
作が発生しないようにする必要があります。そうしないと、ビッ
ト判定に誤りが発生する可能性があります。
14 ビットのレジスタCFG[13:0]を使って、変換対象チャンネルに対
してADCを設定し、リファレンス電圧と他のコンポーネントを選
択します。詳細については、設定レジスタ、CFGのセクションで
説明します。
CNV がロー・レベルの場合、変換時に、アクイジション時に、ス
パンニング変換時(アクイジション+変換)に、書込み/読出しを行う
ことができます(次のセクション参照)。CFG ワードは SCK の最初
の 14 個の立上がりエッジで更新され、変換結果は最初の 15 個(ビジ
ー・モードを選択したときは 16 個)の SCK 立下がりエッジで出力
されます。CFG リードバックがイネーブルされる場合、変換結果
に対応する CFG ワードの出力にさらに 14 個の SCK 立下がりエッ
ジが必要となり、変換結果の LSB の後ろに CFG MSB が続きます。
CNV =ロー・レベルでデバイスが選択され、SCK 動作により新し
い設定ワードの書込みが開始され、データの出力が開始されるた
め、不連続な SCK の使用が推奨されます。
次のセクションで、タイミング図により変換時のデジタル動作
(SCK、CNV、DIN、SDO)を示しますが、性能が低下する可能性が
あるため、デジタル動作は安全なデータ読出し/書込み時間 tDATA
の前にのみ発生する必要があります。これは、AD7699 がこの時間
内に正しくないビットを訂正できる誤り訂正回路を持っているた
めです。 tDATA から tCONV までの間は誤り訂正がないため、変換結果
が不正のままになることがあります。AD7699 を設定して、tDATA
の前に必要に応じてビジー・インジケータを開始させます。サン
プリング・タイミングの近くに SCK または DIN の変化を持ってく
ると、サンプルが破壊されることもあります。したがって、性能
低下を回避できるときは不連続な SCK を使って、CNV の立上がり
エッジの約 30 ns 前および 10 ns 後の間、デジタル・ピンを静止さ
せておくことが推奨されます。
変換中の読出し/書込み、高速ホスト
変換(n)中の読出し/書込みでは、変換結果は前の(n − 1)変換に対応
し、CFG への書込みは、次の(n + 1)アクイジションと変換に対応
します。
CNV をハイ・レベルにして変換を開始させた後、再度ロー・レベ
ルにして、変換中の読出し/書込みを可能にする必要があります。
読出し/書込みは tDATA までに行う必要があります。この時間が制
限されているため、ホストは高速な SCK を使う必要があります。
Rev. 0
f
SCK

Number _ SCK _ Edges
t
DATA
アクイジション中の読出し/書込み、任意速度のホ
スト
変換後またはアクイジション中(n)の読出し/書込みでは、変換結果
は前の(n − 1)変換に対応し、書込みは、(n + 1)アクイジションに対
応します。
最大スループットを得るためには、唯一の時間制約として、読出
し/書込みを tACQ (最小)時間の間に行うことが必要です。低速スル
ープットの場合、時間制約はユーザ指定のスループットにより決
まるため、ホストは任意の速度で動作できます。したがって、低
速ホストの場合、データ・アクセスはアクイジション・フェーズ
で発生する必要があります。
読出し/書込みスパンニング変換、任意速度のホス
ト
読出し/書込みスパンニング変換では、データのアクセスは現在のア
クイジション(n)で開始され、変換(n)まで続きます。変換結果は前
の(n − 1)変換に対応し、CFG レジスタへの書込みは、次の(n + 1)ア
クイジションと変換に対応します。
変換中の読出し/書込みと同様に、読出し/書込みは tDATA までに発生
する必要があります。最大スループットを得るためには、唯一の
時間制約として、読出し/書込みを tACQ (min)+ tDATA 時間の間に行う
ことが必要です。
低速スループットの場合、時間制約はユーザ指定のスループット
により決まるため、ホストは任意の速度で動作できます。アクイ
ジション中の読出し/書込みと同様に、低速ホストの場合、デー
タ・アクセスはアクイジション・フェーズで発生する必要があり、
残りの時間は変換まで続きます。
データ・アクセス・スパンニング変換では、CNV をハイ・レベル
にして新しい変換を開始させるため、CNV がハイ・レベルのとき
データ・アクセスを行うことはできないことに注意してください。
このため、この方法を使うとき、ホストはデータ・アクセスを 2
バーストで行う必要があります。
設定レジスタ、CFG
AD7699 では、表 8 に示す 14 ビット設定レジスタ(CFG[13:0])を使
って、入力、変換対象チャンネル、1 極フィルタ帯域幅、リファレ
ンス電圧、チャンネル・シーケンサの設定を行います。CFGレジ
スタは、14 個のSCK立上がりエッジを使ってDIN上でラッチされ
ます(MSBファースト)。CFGの更新はエッジに依存するため、非
同期ホストまたは同期ホストが可能です。
－ 20/27 －
AD7699
このレジスタは、変換中、アクイジション中、またはスパンニン
グ・アクイジション/変換中に書込むことができ、変換の終わり
tCONV (max)に更新されます。CFG レジスタへの書込みでは常に遅延
(1 ディープ・ディレイ)が存在します。パワーアップ時に CFG レ
ジスタは不定で、レジスタの更新には 2 回のダミー変換が必要な
ことに注意してください。CFG レジスタに出荷時設定値をプリロ
ードするときは、2 回の変換の間 DIN をハイ・レベルに維持して
ください。そうすると、CFG[13:0] = 0x3FFF になります。これに
より AD7699 は次ののように設定されます。



IN[7:0] GND を基準とするユニポーラ、順にシーケンス
1 極フィルタはフル帯域幅
内蔵リファレンス/温度センサーをディスエーブル、バッファ
をイネーブル
シーケンサをイネーブル
CFG レジスタのリードバックなし


表 8 に、設定レジスタ・ビットの一覧を示します。詳細については、
動作原理のセクションを参照してください。
13
12
11
10
9
8
7
6
5
4
3
2
1
0
CFG
INCC
INCC
INCC
INx
INx
INx
BW
REF
REF
REF
SEQ
SEQ
RB
表 8.設定レジスタの説明
Bit(s)
[13]
Name
CFG
[12:10]
INCC
[9:7]
INx
[6]
BW
[5:3]
REF
[2:1]
SEQ
0
RB
1
Description
Configuration update.
0 = Keep current configuration settings.
1 = Overwrite contents of register.
Input channel configuration. Selection of pseudobipolar, pseudodifferential, pairs, single-ended, or temperature sensor. Refer to the
Input Configurations section.
Bit 12
Bit 11
Bit 10
Function
0
0
X1
Bipolar differential pairs; INx− referenced to VREF/2 ± 0.1 V.
0
1
0
Bipolar; INx referenced to COM = VREF/2 ± 0.1 V.
0
1
1
Temperature sensor.
1
0
X1
Unipolar differential pairs; INx− referenced to GND ± 0.1 V.
1
1
0
Unipolar, IN0 to IN7 referenced to COM = GND ± 0.1 V (GND sense).
1
1
1
Unipolar, IN0 to IN7 referenced to GND.
Input channel selection in binary fashion.
Bit 9
Bit 8
Bit 7
Channel
0
0
0
IN0
0
0
1
IN1
…
…
…
…
1
1
1
IN7
Select bandwidth for low-pass filter. Refer to the Selectable Low-Pass Filter section.
0 = ¼ of BW, uses an additional series resistor to further bandwidth limit the noise. Maximum throughput must also be reduced to ¼.
1 = Full BW.
Reference/buffer selection. Selection of internal, external, and external buffered references, and enabling of the on-chip temperature
sensor. Refer to the Voltage Reference Output/Input section.
Bit 5
Bit 4
Bit 3
Function
0
0
0
Not used
0
0
1
Internal reference, REF = 4.096 V output.
0
1
0
External reference, temperature enabled.
0
1
1
External reference, internal buffer, temperature enabled.
1
1
0
External reference, temperature disabled.
1
1
1
External reference, internal buffer, temperature disabled.
Channel sequencer. Allows for scanning channels in an IN0 to IN[7:0] fashion. Refer to the Sequencer section.
Bit 2
Bit 1
Function
0
0
Disable sequencer.
0
1
Update configuration during sequence.
1
0
Scan IN0 to IN[7:0] (set in CFG[9:7]), then temperature.
1
1
Scan IN0 to IN[7:0] (set in CFG[9:7]).
Read back the CFG register.
0 = Read back current configuration at end of data.
1 = Do not read back contents of configuration.
X = don’t care
Rev. 0
－ 21/27 －
AD7699
については、図 36 と 図 37 を参照してください。これらの図では、
読出し/書込みスパンニング変換を図示し、セットアップ、ホール
ド、SCKを含むすべてのタイミング詳細も示してあります。
全体タイミング、ビジー・インジケータなし
図 35 に、変換中、変換後、スパンニング変換の読出し/書込みの 3
モードすべてのタイミングを示します。CFGとデータ・リードバ
ックのゲーティング項目は、変換の終わり(EOC)にあることに注意
してください。変換の終わり(EOC)では、CNVがハイ・レベルの
場合、ビジー・インジケータはディスエーブルされます。
EOC の後ろで、CNV をロー・レベルにすると、SDO はハイ・イン
ピーダンスから MSB へ駆動されます。SCK の立下がりエッジによ
り、ビットの出力が MSB − 1 から開始されます。
SPIを使用する場合のクロック極性(CPOL)とクロック位相(CPHA)の
設定値に応じて、SCKはハイ・レベルまたはロー・レベルでアイ
ドルすることができます。簡単なソリューションは、図 35 に示す
ようにSCKがロー・レベルでアイドルする場合、CPOL = CPHA =
0 とすることです。
前述のように、データ・アクセスは安全なデータ読出し/書込み時
間tDATAまでに行う必要があります。EOCの前にフルCFGワードが
書込まれなかった場合には無視され、現在の設定が維持されます。
EOCの前に変換結果がすべて読出されない場合には無視されて、
ADCが現在の変換のMSBでSDOを更新します。タイミングの詳細
START OF CONVERSION
tCYC
tCONV
PHASE
END OF CONVERSION (EOC)
tDATA
POWER
UP
CONVERSION (n – 2)
ACQUISITION
(n – 1)
CONVERSION (n – 1)
ACQUISITION
(n)
EOC
CONVERSION (n)
EOC
ACQUISITION
(n + 1)
CONVERSION (n + 1)
ACQUISITION
(n + 2)
READ/WRITE
DURING CONVERT
CNV
DIN
XXX
SDO
XXX
SCK
1
CFG (n)
MSB
(n – 2)
16/30
CFG (n + 1)
MSB
(n – 1)
DATA (n – 2)
1
16/30
CFG (n + 2)
MSB
(n)
DATA (n – 1)
1
16/30
MSB
(n + 1)
DATA (n)
1
16/30
DIN
CFG (n)
CFG (n + 1)
CFG (n + 2)
CFG (n + 3)
SDO
DATA
(n – 2)
DATA
(n – 1)
DATA (n)
DATA (n + 1)
READ/WRITE
SPANNING CONVERT
SCK
1
16/30
1
16/30
1
16/30
1
CNV
CFG (n)
DIN
DATA
(n – 2)
SDO
SCK
1
CFG (n + 1)
DATA
(n – 2)
16/30
DATA
(n – 1)
CFG (n + 2)
DATA
(n – 1)
1
16/30
DATA (n)
1
NOTES
1. CNV MUST BE HIGH PRIOR TO THE END OF CONVERSION (EOC) TO AVOID THE BUSY INDICATOR.
A TOTAL OF 16 SCK FALLING EDGES IS REQUIRED TO RETURN SDO TO HIGH-Z. IF CFG READBACK
IS ENABLED, A TOTAL OF 30 SCK FALLING EDGES IS REQUIRED TO RETURN SDO TO HIGH-Z.
図 35.AD7699 インターフェースの全体タイミング、ビジー・インジケータなし
Rev. 0
－ 22/27 －
CFG (n + 3)
DATA
(n + 1)
DATA (n)
16/30
1
07354-033
READ/WRITE
AFTER CONVERT
CNV
AD7699
更新を開始させる必要があります。 CNV がロー・レベルの間、
CFG の更新とデータのリードバックが実行されます。最初の 14 個
の SCK 立上がりエッジを使って CFG が更新され、最初の 15 個の
このモードは、AD7699 をSPI、シリアル・ポート、またはFPGAを
SCK 立下がりエッジで変換結果が MSB − 1 から出力されます。設
使って任意のホストに接続するときに使います。接続図を 図 36 に、 定と読出しの制約は、次の変換の tDATA 時間が経過する前にこれら
対応するタイミングを 図 37 に、それぞれ示します。SPIの場合、
を実行することです。CFG[13:0]の全 14 ビットを書込む必要があ
ホストはCPHA = CPOL = 0 を使う必要があります。読出し/書込み
ります。そうしないと無視されます。さらに、tDATA が経過する前
スパンニング変換を示します。これには、デジタル・インターフ
に 16 ビットの変換結果をリードバックしないと、失われてしまい
ェースのセクションで説明する 3 つのモードすべてが示してあり
ます。
ます。このモードの場合、ホストは変換時間に基づいてデータ転
SDO データは、両 SCK エッジで有効です。立上がりエッジを使っ
送を行う必要があります。割込み駆動の転送については、ビジ
てデータを取込むことができますが、SCK の立下がりエッジを使
ー・インジケータを使用する次のセクションを参照してください。
うデジタル・ホストを使うと、ホールド・タイムが許容できる限
CNV の立上がりエッジで変換が開始され、SDO はハイ・インピー
り、高速な読出しレートが可能になります。16 番目(または 30 番
ダンスになり、DIN 上のデータは無視されます。変換が開始され
目)の SCK 立下がりエッジの後、または CNV がハイ・レベルにな
ると、CNV の状態に関係なく完了するまで継続されます。安全デ
ったときのいずれか早い方で、SDO はハイ・インピーダンスに戻
ータ転送時間 tDATA の前に CNV がハイ・レベルに戻り、変換時間
ります。
tCONV を超えてハイ・レベルを維持して、ビジー信号の発生を防止
CFG リードバックがイネーブルされると、変換結果に対応する
する必要があります。
CFG が MSB ファーストでリードバックされ、変換結果の LSB が
変換が完了すると、AD7699 はアクイジション・フェーズに入りパ
後ろに続きます。この機能がイネーブルされた場合に SDO をハ
ワーダウンします。ホストが tCONV (max)後に CNV をロー・レベル
イ・インピーダンスに戻すためには、合計 30 個の SCK 立下がり
にすると、MSB が SDO 上でイネーブルされます。また、ホストは
エッジが必要です。
この時点で CFG の MSB をイネーブルして、(必要に応じて) CFG の
読出し/書込みスパンニング変換、ビジー・インジ
ケータなし
CNV
SS
SDO
MISO
DIN
MOSI
SCK
SCK
FOR SPI USE CPHA = 0, CPOL = 0.
07354-034
DIGITAL HOST
AD7699
図 36.AD7699 の接続図、ビジー・インジケータなし
tCYC
> tCONV
tCONV
tCONV
tDATA
tDATA
tCNVH
RETURN CNV HIGH
FOR NO BUSY
RETURN CNV HIGH
FOR NO BUSY
CNV
tACQ
(QUIET
TIME)
CONVERSION (n – 1)
tSCK
tSCKH
SCK
14
UPDATE (n)
CFG/SDO
15
16/
30
tCLSCK
CFG
LSB
DIN
X
tEN END CFG (n)
SDO
LSB + 1
tDIS
END DATA (n – 2)
tSDIN
CFG
MSB
X
tEN
14
15
16/
30
CFG
LSB
X
X
2
tHDIN
CFG
MSB – 1
BEGIN CFG (n + 1)
tHSDO
tDSDO
tEN
END CFG (n + 1)
SEE NOTE
MSB MSB – 1
LSB
tDIS
BEGIN DATA (n – 1)
LSB + 1
tDIS
END DATA (n – 1)
NOTES
1. THE LSB IS FOR CONVERSION RESULTS OR THE CONFIGURATION REGISTER CFG (n – 1) IF.
15 SCK FALLING EDGES = LSB OF CONVERSION RESULTS.
29 SCK FALLING EDGES = LSB OF CONFIGURATION REGISTER.
ON THE 16TH OR 30TH SCK FALLING EDGE, SDO IS DRIVEN TO HIGH IMPENDANCE.
図 37.AD7699 のシリアル・インターフェース・タイミング、ビジー・インジケータなし
Rev. 0
ACQUISITION
(n + 1)
UPDATE (n + 1)
CFG/SDO
SEE NOTE
1
tSCKL
(QUIET
TIME)
CONVERSION (n)
ACQUISITION (n)
－ 23/27 －
LSB
tDIS
07354-035
ACQUISITION
(n – 1)
AD7699
が残ります。このビットがロー・レベルの場合には、ビジー信号
インジケータを発生することができません。これは、デジタル出
力にはハイ・インピーダンスが必要なため、あるいはホストの割込
み入力のため、ハイ・レベルで残ったビットがロー・レベルへ変化
することが必要なためです。この例は、SPIホストが 16 個のSCKを
送信するときに起こります。これらは通常 8 ビットまたは 16 ビッ
トのバーストに制限されているので、LSBが残ってしまうためで
す。AD7699 の変化ノイズはピークtoピークで 4 LSB以上であるた
め、LSBは 50%の時間ロー・レベルです。このインターフェース
の場合、SPIホストは 24 個のSCKバーストを必要とするか、また
はQSPIインターフェースを使って、17 個のSCKを設定することが
できます。
全体タイミング、ビジー・インジケータあり
図 38 に、変換中、変換後、スパンニング変換の読出し/書込みの 3
モードすべてのタイミングを示します。CFGとデータ・リードバ
ックのゲーティング項目は、変換の終わり(EOC)にあることに注意
してください。前述のように、データ・アクセスは安全なデータ
読出し/書込み時間tDATAまでに行う必要があります。EOCの前にフ
ルCFGワードが書込まれなかった場合には無視され、現在の設定
が維持されます。
変換の終わり(EOC)では、CNVがロー・レベルの場合、ビジー・
インジケータがイネーブルされます。さらに、ビジー・インジケ
ータが正しく発生されるためには、ホストが最小 17 個のSCK立下
がりエッジをアサートして、SDOをハイ・インピーダンスに戻す
必要があります。これはデータの最終ビットがSDO上でアクティ
ブのままになっているためです。全体タイミング、ビジー・イン
ジケータなしのセクションで説明したケースとは異なり、EOCの
前に変換結果が完全に読出されない場合、出力された最終ビット
SPI を使用する場合の CPOL と CPHA の設定値に応じて、SCK はハ
イ・レベルまたはロー・レベルでアイドルすることができます。
簡単なソリューションは、 SCK をハイ・レベルでアイドルさせて、
CPOL = CPHA = 1(表示してありません)とすることです。
START OF CONVERSION
tCYC
tCONV
POWER
UP
READ/WRITE
AFTER CONVERT
ACQUISITION
(n –1)
CONVERSION (n – 1)
ACQUISITION
(n)
CONVERSION (n)
EOC
ACQUISITION
(n + 1)
CONVERSION (n + 1)
ACQUISITION
(n + 2)
CNV
DIN
XXX
CFG (n)
SDO
XXX
DATA
(n – 2)
SCK
1
17/31
1
CFG (n + 2)
CFG (n + 1)
DATA
(n – 1)
17/31
1
DATA (n)
17/31
1
17/31
CNV
DIN
CFG (n)
CFG (n + 1)
SDO
DATA
(n – 2)
DATA
(n – 1)
SCK
READ/WRITE
SPANNING CONVERT
CONVERSION (n – 2)
EOC
1
17/31
1
CFG (n + 2)
CFG (n + 3)
DATA (n)
17/31
1
DATA (n + 1)
17/31
1
CNV
SDO
SCK
DATA (n – 2)
1
CFG (n + 2)
CFG (n + 1)
CFG (n)
DIN
DATA
(n – 2)
17/31
DATA
(n – 1)
DATA
(n – 1)
1
17/31
DATA (n)
1
NOTES
1. CNV MUST BE HIGH PRIOR TO THE END OF CONVERSION (EOC) TO AVOID THE BUSY INDICATOR.
A TOTAL OF 17 SCK FALLING EDGES IS REQUIRED TO RETURN SDO TO HIGH-Z. IF CFG READBACK
IS ENABLED, A TOTAL OF 31 SCK FALLING EDGES IS REQUIRED TO RETURN SDO TO HIGH-Z.
図 38.AD7699 インターフェースの全体タイミング、ビジー・インジケータあり
Rev. 0
－ 24/27 －
CFG (n + 3)
DATA (n)
17/31
DATA (n + 1)
1
07354-036
READ/WRITE
DURING CONVERT
PHASE
END OF CONVERSION (EOC)
tDATA
AD7699
CNV がロー・レベルの間、CFG の更新とデータのリードバックが
実行されます。最初の 14 個の SCK 立上がりエッジを使って CFG
レジスタが更新され、最初の 16 個の SCK 立下がりエッジで変換
結果が MSB から出力されます。設定と読出しの制約は、次の変換
の tDATA 時 間 が 経 過 す る 前 に こ れ ら を 実 行 す る こ と で す 。
CFG[13:0]の全 14 ビットを書込む必要があります。そうしないと
無視されます。また、tDATA が経過する前に 16 ビットの変換結果を
リードバックしないと、失われてしまいます。
読出し/書込みスパンニング変換、ビジー・インジ
ケータあり
このモードは、割込み入力ありで、AD7699 をSPI、シリアル・ポ
ート、またはFPGAを使って任意のホストに接続するときに使いま
す。接続図を 図 39 に、対応するタイミングを 図 40 に、それぞれ
示します。SPIの場合、ホストはCPHA = CPOL = 1 を使う必要があ
ります。読出し/書込みスパンニング変換を示します。これには、
デジタル・インターフェースのセクションで説明する 3 つのモー
ドすべてが示してあります。
SDO データは、両 SCK エッジで有効です。立上がりエッジを使っ
てデータを取込むことができますが、SCK の立下がりエッジを使
うデジタル・ホストを使うと、ホールド・タイムが許容できる限
り、高速な読出しレートが可能になります。17 番目の SCK 立下が
りエッジの後に、SDO はハイ・インピーダンスに戻ります。オプ
ションの SCK 立下がりエッジを使わないと、変換の LSB がロー・
レベルの場合、ビジー機能が検出できないことに注意してくださ
い。
CNV の立上がりエッジで変換が開始され、SDO はハイ・インピー
ダンスになり、DIN 上のデータは無視されます。変換が開始され
ると、CNV の状態に関係なく完了するまで継続されます。安全デ
ータ転送時間 tDATA の前に CNV がロー・レベルに戻り、変換時間
tCONV を超えてロー・レベルを維持して、ビジー信号インジケータ
を発生させる必要があります。変換が完了すると、SDO はハイ・
インピーダンスから VIO へのプルアップを持つロー・レベルに変
化します。この変化は、データ転送を開始させるホストへの割込
みとして使うことができます。
CFG リードバックがイネーブルされると、変換結果 (n − 1) に対
応する CFG レジスタが MSB ファーストでリードバックされ、変
換結果の LSB が後ろに続きます。この機能がイネーブルされた場
合に SDO をハイ・インピーダンスに戻すためには、合計 31 個の
SCK 立下がりエッジが必要です。
変換が完了すると、AD7699 はアクイジション・フェーズに入りパ
ワーダウンします。ホストはこの時点で CFG の MSB をイネーブル
して、(必要に応じて) CFG の更新を開始させる必要があります。
VIO
AD7699
DIGITAL HOST
SDO
MISO
IRQ
DIN
MOSI
SCK
SCK
07354-037
SS
CNV
FOR SPI USE CPHA = 1, CPOL = 1.
図 39.AD7699 の接続図、ビジー・インジケータあり
tCYC
tCONV
tACQ
tDATA
tCNVH
tDATA
CNV
(QUIET
TIME)
CONVERSION (n – 1)
tSCK
tSCKH
15
SCK
16
17/
31
DIN
15
16
17/
31
X
X
X
tHDIN
tSDIN
X
X
LSB
+1
END DATA (n – 2)
CFG
CFG
MSB MSB –1
X
tDIS
END CFG (n)
SDO
2
BEIGN CFG (n + 1)
MSB
LSB
tEN
tHSDO
tDSDO
tEN
MSB
–1
BEGIN DATA (n – 1)
tDIS
END CFG (n + 1)
LSB
+1
tDIS
LSB
END DATA (n – 1) SEE NOTE
NOTES
1. THE LSB IS FOR CONVERSION RESULTS OR THE CONFIGURATION REGISTER CFG (n – 1) IF.
16 SCK FALLING EDGES = LSB OF CONVERSION RESULTS.
30 SCK FALLING EDGES = LSB OF CONFIGURATION REGISTER.
ON THE 17TH OR 31st SCK FALLING EDGE, SDO IS DRIVEN TO HIGH IMPENDANCE.
OTHERWISE, THE LSB REMAINS ACTIVE UNTIL THE BUSY INDICATOR IS DRIVEN LOW.
図 40.AD7699 のシリアル・インターフェース・タイミング、ビジー・インジケータあり
Rev. 0
ACQUISITION
(n + 1)
UPDATE (n + 1)
CFG/SDO
SEE NOTE
1
tSCKL
(QUIET
TIME)
CONVERSION (n)
ACQUISITION (n)
UPDATE (n)
CFG/SDO
－ 25/27 －
tEN
07354-038
CONVERSION
(n – 1)
AD7699
アプリケーション情報
レイアウト
AD7699 を実装するプリント回路ボードは、アナログ部とデジタル
部を分離して、ボード内でそれぞれをまとめて配置するようにデ
ザインする必要があります。AD7699 では、すべてのアナログ信号
を左側に、すべてのデジタル信号を右側に配置しているため、こ
の作業が容易になります。
AD7699 の下のグラウンド・プレーンがシールドして使われてない
限り、ノイズがチップに混入するので、デバイスの真下をデジタ
ル・ラインが通らないようにしてください。CNV やクロックのよ
うな高速なスイッチング信号は、アナログ信号パスの近くを通ら
ないようにしてください。デジタル信号とアナログ信号の交差は
回避する必要があります。
少なくとも 1 枚のグラウンド・プレーンを使う必要があります。
デジタル部とアナログ部に共通または分けて使うことができます。
後者の場合、各プレーンは AD7699 の下で接続する必要がありま
す。
Rev. 0
AD7699 のリファレンス電圧入力 REF は動的入力インピーダンス
を持つため、最小の寄生インダクタンスでデカップリングする必
要があります。これは、REF ピンと GND ピンの近くに、理想的に
は直接に、太い低インピーダンスのパターンでリファレンス電圧
のデカップリング・セラミック・コンデンサを接続することによ
り行われます。
最後に、AD7699 の電源 VDD と VIO は AD7699 の近くに配置した
セラミック・コンデンサ(一般に 100 nF)でデカップリングし、低
インピーダンス・パスを提供する短く太いパターンで接続して、
電源ライン上のグリッチの影響を軽減します。
AD7699 の性能評価
AD7699 のその他の推奨レイアウトは、AD7699 用評価ボード
(EVAL-AD76MUXCBZ)のドキュメントにも記載してあります。評
価ボードの梱包には、組み立て済みでテスト済みの評価ボード、
ドキュメント、評価用コントローラ・ボード(EVAL-CONTROL
BRD3)を介してPCからボードを制御するソフトウェアが添付され
ています。
－ 26/27 －
AD7699
外形寸法
0.60 MAX
4.00
BSC SQ
0.60 MAX
15
PIN 1
INDICATOR
20
16
1
PIN 1
INDICATOR
3.75
BSC SQ
0.50
BSC
2.65
2.50 SQ
2.35
EXPOSED
PAD
(BOTTOM VIEW)
5
1.00
0.85
0.80
12° MAX
SEATING
PLANE
0.50
0.40
0.30
0.80 MAX
0.65 TYP
0.30
0.23
0.18
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
10
6
0.25 MIN
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
COMPLIANT TO JEDEC STANDARDS MO-220-VGGD-1
090408-B
TOP VIEW
11
図 41.20 ピン・リード・フレーム・チップ・スケール・パッケージ(LFCSP_VQ)
4 mm × 4 mm ボディ、極薄クワッド
(CP-20-4)
寸法: mm
オーダー・ガイド
Model
Integral
Nonlinearity
No Missing
Code
Temperature
Range
Package Description
Package
Option
Ordering
Quantity
AD7699BCPZ1
AD7699BCPZRL71
±1.5 LSB max
±1.5 LSB max
16 bits
16 bits
−40°C to +85°C
−40°C to +85°C
20-Lead LFCSP_VQ
20-Lead LFCSP_VQ
CP-20-4
CP-20-4
Tray, 490
Reel, 1500
EVAL-AD7699CBZ1
EVAL-CONTROL BRD3Z1, 2
1
2
Evaluation Board
Controller Board
RoHS 準拠製品。
このコントローラ・ボードを使うと、PC からの制御とモデル番号に CB サフィックスが付くすべてのアナログ・デバイセズ評価ボードとの通信が可能です。
Rev. 0
－ 27/27 －