AD7982 18 MSOP/QFN 采用

AD7982 18 MSOP/QFN 采用
18位、1 MSPS PulSAR 7.0 mW ADC
采用MSOP/QFN封装
AD7982
特性
18位分辨率、无失码
吞吐速率:1 MSPS
低功耗
4 mW(1 MSPS,仅VDD)
7 mW(1 MSPS,总功耗)
70 μW at 10 kSPS
积分非线性(INL):典型值±1 LSB,最大值±2 LSB
动态范围:99 dB
真差分模拟输入范围:±VREF
0 V至VREF(VREF在2.5 V至5.0 V之间)
可使用任一输入范围
可采用ADA4941轻松驱动
无流水线延迟
采用2.5 V单电源供电,提供1.8 V/2.5 V/3 V/5 V逻辑接口
兼容专利串行接口:SPI®/QSPI™/MICROWIRE™/DSP
以菊花链形式连接多个ADC,并能提供繁忙指示
10引脚封装:MSOP(MSOP-8尺寸)和3 mm × 3 mm QFN
(LFCSP)(SOT-23尺寸)
应用
电池供电设备
数据采集系统
医疗仪器
地震数据采集系统
功能框图
图1.
概述
AD7982是一款18位、逐次逼近型模数转换器(ADC),采用
单电源(VDD)供电。它内置一个低功耗、高速、18位采样
ADC和 一 个 多 功 能 串 行 接 口 端 口 。 在 CNV上 升 沿 ,
AD7982对IN+与IN-引脚之间的电压差进行采样,这两个
引脚上的电压摆幅通常在0 V至VREF之间、相位相反。基准
电压(REF)由外部提供,并且可以独立于电源电压(VDD)。
其功耗和吞吐量呈线性变化关系。
SPI兼容串行接口还能够利用SDI输入,将几个ADC以菊花
链形式连结到一个三线式总线上,并提供一个可选的繁忙
指示。通过独立电源VIO,该器件可与1.8 V、2.5 V、3 V和
5 V逻辑兼容。
AD7982采用10引脚MSOP封装或10引脚QFN (LFCSP)封装,
工作温度范围为−40°C至+85°C。
表1. MSOP、QFN (LFCSP)14/16/18位PulSAR® ADC
400 kSPS至500 kSPS
ADC驱动器
18位真差分
16位真差分
16位伪差分
14位伪差分
ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性,请参考ADI提供
的最新英文版数据手册。
AD7982
目录
特性....................................................................................................1
驱动放大器选择...................................................................... 14
应用....................................................................................................1
单端至差分驱动器 ................................................................. 15
应用框图示例 ..................................................................................1
基准电压输入 .......................................................................... 15
概述....................................................................................................1
电源 ........................................................................................... 15
修订历史 ...........................................................................................2
数字接口................................................................................... 16
技术规格 ...........................................................................................3
CS模式(三线式且无繁忙指示) ............................................ 17
时序规格 .......................................................................................5
CS模式(三线式且有繁忙指示) ............................................ 18
绝对最大额定值..............................................................................6
CS模式(四线式且无繁忙指示) ............................................ 19
ESD警告 .......................................................................................6
CS模式(四线式且有繁忙指示) ............................................ 20
引脚配置和功能描述 .....................................................................7
链模式(无繁忙指示) .............................................................. 21
术语....................................................................................................8
链模式(有繁忙指示) .............................................................. 22
典型工作特性 ..................................................................................9
应用须知 ........................................................................................ 23
工作原理 ........................................................................................ 12
布局布线 .................................................................................... 23
电路信息 .................................................................................... 12
评估AD7982性能 ..................................................................... 23
转换器操作................................................................................ 12
外形尺寸 ........................................................................................ 24
典型连接图................................................................................ 13
订购指南 .................................................................................... 24
模拟输入 .................................................................................... 14
修订历史
2014年6月—修订版B至修订版C
增加专利尾注 ..................................................................................1
2007年10月—修订版0至修订版A
更改表1和布局 ................................................................................1
2013年7月 — 修订版A至修订版B
更改表2 .............................................................................................3
“特性”部分增加4 mW低功耗(1 MSPS,仅VDD)....................1
更改布局 ...........................................................................................5
更改表3中的功耗............................................................................4
更改布局 ...........................................................................................6
图5和表6增加“EPAD注释”...........................................................7
更改图5 .............................................................................................7
更新“外形尺寸”............................................................................ 24
更改图18和图20 ........................................................................... 11
更改“订购指南”............................................................................ 24
更改图23 ........................................................................................ 13
更改图26 ........................................................................................ 15
更改“数字接口”部分................................................................... 16
更改图38 ........................................................................................ 21
更改图40 ........................................................................................ 22
更新“外形尺寸”............................................................................ 24
更改“订购指南”............................................................................ 24
2007年3月—修订版0:初始版
Rev. C | Page 2 of 24
AD7982
技术规格
除非另有说明,VDD = 2.5 V,VIO = 2.3 V至5.5 V,REF = 5 V,TA = −40°C至+85°C。
表2.
参数
分辨率
模拟输入
电压范围
绝对输入电压
共模输入范围
模拟输入CMRR
25°C时漏电流
输入阻抗
精度
无失码
差分线性误差
积分线性误差
跃迁噪声
增益误差(TMIN至TMAX)2
增益误差温漂
零误差(TMIN至TMAX)2
零温漂
电源抑制比
吞吐速率
转换速率
瞬态响应
交流精度
动态范围
条件
最小值
典型值
参见“模拟输入”部分
位
满量程阶跃
无杂散动态范围
总谐波失真5
信纳比
2
3
4
5
单位
位
采集阶段
过采样动态范围4
信噪比
1
最大值
LSB表示最低有效位。±5 V输入范围时,1 LSB = 38.15 μV。
参见“术语”部分。这些规格包括整个温度范围内的波动,但不包括外部基准电压源的误差贡献。
除非另有说明,所有用分贝(dB)表示的规格均参考满量程输入FSR,并用低于满量程0.5 dB的输入信号进行测试。
动态范围的获得方式是ADC以吞吐速率Fs为1 MSPS执行过采样,然后使用FO的输出字速率执行数字后滤波。
生产时在fIN = 1 kHz下执行全面测试。
AD7982
除非另有说明,VDD = 2.5 V,VIO = 2.3 V至5.5 V,REF = 5 V,TA = −40°C至+85°C。
表3.
参数
基准电压
电压范围
负载电流
采样动态性能
−3 dB输入带宽
孔径延迟
数字输入
逻辑电平
条件
数字输出
数据格式
流水线延迟
最小值
典型值
最大值
单位
串行18位二进制补码
转换完成后转换结果立即可用
电源
额定性能
待机电流1, 2
功耗
总计
VDD和VIO = 2.5 V,25°C
10 kSPS吞吐速率
1 MSPS吞吐速率
仅VDD
仅REF
仅VIO
每次转换的能量
温度范围3
额定性能
1
2
3
根据需要,所有数字输入强制接VIO或GND。
在采集阶段。
欲了解温度范围,请联系ADI公司销售代表。
nJ/采样
AD7982
时序规格
除非另有说明,TA = −40°C至+85°C,VDD = 2.37 V至2.63 V,VIO = 2.3 V至5.5 V。1
表4.
参数
转换时间:CNV上升沿至数据可用
采集时间
转换间隔时间
CNV脉冲宽度(CS模式)
SCK周期(CS模式)
VIO高于4.5 V
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
SCK周期(链模式)
VIO高于4.5 V
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
SCK低电平时间
SCK高电平时间
SCK下降沿至数据仍然有效
SCK下降沿至数据有效延迟时间
VIO高于4.5 V
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
CNV或SDI低电平至SDO D15 MSB有效(CS模式)
VIO高于3 V
VIO高于2.3 V
CNV或SDI高电平或最后一个SCK下降沿至SDO高阻态(CS模式)
CNV上升沿至SDI有效建立时间
CNV上升沿至SDI有效保持时间(CS模式)
CNV上升沿至SDI有效保持时间(链模式)
CNV上升沿至SCK有效建立时间(链模式)
CNV上升沿至SCK有效保持时间(链模式)
SCK下降沿至SDI有效建立时间(链模式)
SCK下降沿至SDI有效保持时间(链模式)
SDI高电平至SDO高电平(链模式且有繁忙指示)
最小值 典型值
500
290
1000
10
最大值
710
单位
ns
ns
ns
ns
10.5
12
13
15
ns
ns
ns
ns
11.5
13
14
16
4.5
4.5
3
ns
ns
ns
ns
ns
ns
ns
tSCK
tSCKL
tSCKH
tHSDO
tDSDO
9.5
11
12
14
ns
ns
ns
ns
10
15
20
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
tEN
tDIS
tSSDICNV
tHSDICNV
tHSDICNV
tSSCKCNV
tHSCKCNV
tSSDISCK
tHSDISCK
tDSDOSDI
5
2
0
5
5
2
3
15
负载条件参见图2和图3。
IOL
Y% VIO1
X% VIO1
tDELAY
TO SDO
1.4V
CL
20pF
500µA
IOH
tDELAY
VIH2
VIL2
VIH2
VIL2
1FOR VIO ≤3.0V, X = 90, AND Y = 10; FOR VIO > 3.0V, X = 70, AND Y = 30.
2MINIMUM V AND MAXIMUM V USED. SEE DIGITAL INPUTS
IH
IL
SPECIFICATIONS IN TABLE 3.
图2. 数字接口时序的负载电路
图3. 时序的电平
Rev. C | Page 5 of 24
06513-003
500µA
06513-002
1
符号
tCONV
tACQ
tCYC
tCNVH
tSCK
AD7982
绝对最大额定值
表5.
参数
模拟输入
IN+、IN−至GND1
电源电压
REF、VIO至GND
VDD至GND
VDD至VIO
数字输入至GND
数字输出至GND
存储温度范围
结温
θJA热阻
10引脚 MSOP
10引脚 QFN (LFCSP_WD)
θJC热阻
10引脚 MSOP
10引脚 QFN (LFCSP_WD)
引脚温度
气相(60秒)
红外(15秒)
1
有关IN+和IN−的解释,请参见“模拟输入”部分。
注意,超出上述绝对最大额定值可能会导致器件永久性损
额定值
坏。这只是额定最值,不表示在这些条件下或者在任何其
它超出本技术规范操作章节中所示规格的条件下,器件能
−0.3 V至VREF + 0.3 V
或±130 mA
−0.3 V至+6.0 V
−0.3 V至+6.0 V
+3 V至-6 V
−0.3 V至VIO + 0.3 V
−0.3 V至VIO + 0.3 V
-65°C至+150°C
够正常工作。长期在绝对最大额定值条件下工作会影响器
件的可靠性。
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。尽
管本产品具有专利或专有保护电路,但在遇到高能量
ESD时,器件可能会损坏。因此,应当采取适当的ESD
防范措施,以避免器件性能下降或功能丧失。
AD7982
引脚配置和功能描述
REF 1
9
SDI
8
SCK
IN– 4
7
SDO
GND 5
6
CNV
IN+ 3
VDD 2
IN+ 3
IN– 4
GND 5
10 VIO
AD7982
9
SDI
TOP VIEW
(Not to Scale)
8
SCK
7
SDO
6
CNV
06513-004
REF 1
图4. 10引脚MSOP引脚配置
10 VIO
AD7982
TOP VIEW
NOTES
1. THE EXPOSED PAD SHOULD BE CONNECTED
TO GND. THIS CONNECTION IS NOT REQUIRED
TO MEET THE ELECTRICAL PERFORMANCES.
06513-005
VDD 2
图5. 10引脚QFN (LFCSP)引脚配置
表6. 引脚功能描述
引脚
编号 引脚名称
类型1
描述
基准输入电压。REF范围为2.4 V至5.1 V。此引脚参考GND引脚,应靠近使用10 μF电容去耦至GND引脚。
电源。
正向差分模拟输入。
负向差分模拟输入。
电源地。
转换输入。此输入具有多个功能。在上升沿可启动转换并选择器件的接口模式:链模式或CS模式。CS
模式下,CNV为低电平时SDO引脚使能。链模式下,数据应在CNV为高电平时读取。
串行数据输出。转换结果通过此引脚输出,与SCK同步。
串行数据输出。转换结果通过此引脚输出,与SCK同步。
串行数据输入。此输入提供多个功能。如下选择ADC接口模式:如果SDI在CNV上升沿期间为低电平,
则选择链模式。此模式下,SDI用作数据输入,以将两个或更多ADC的转换结果以菊花链方式传输到单
一SDO线路上。SDI上的数字数据电平通过SDO输出,延迟18个SCK周期。
如果SDI在CNV上升沿期间为高电平,则选择CS模式。此模式下,SDI或CNV在低电平时均可使能串行输
出信号。当转换完成时,如果SDI或CNV为低电平,繁忙指示功能被使能。
输入/输出接口数字电源。此引脚的标称电源与主机接口电源相同(1.8 V、2.5 V、3 V或5 V)。
裸露焊盘。对于引脚架构芯片级封装(LFSCP),裸露焊盘应连接GND。此连接无需满足电气性能。
1
AI = 模拟输入,DI = 数字输入,DO = 数字输出,而P = 电源。
AD7982
术语
积分非线性误差(INL)
有效分辨率
INL是指每个码与一条从负满量程画到正满量程的直线偏
有效分辨率的计算公式如下:
差。用作负满量程的该点出现在第一个码跃迁之前的½ LSB
处。正满量程定义为超出最后一个码跃迁1½ LSB的一个电
有效分辨率 = log2(2N/均方根输入噪声)
平。从各码的中心到该直线的距离即为偏差(见图22)。
它用位表示。
微分非线性误差(DNL)
总谐波失真(THD)
在一个理想ADC中,码跃迁相距1 LSB。DNL是指实际值与
THD指前五个谐波成分的均方根和与满量程输入信号的均
此理想值的最大偏差。经常用保证无失码的分辨率来描述
方根值之比,用分贝(dB)表示。
这一规格。
动态范围
零误差
动态范围指满量程的均方根值与输入短接在一起时测得的
理想中间电平电压(即0 V)与产生中间电平输出码(即0 LSB)
总均方根噪声之比,用分贝(dB)表示。它使用−60 dBF下的
的实际电压之差称为零电平误差。
信号测得,因此包括所有噪声源和DNL伪像。
增益误差
信噪比(SNR)
当模拟电压高于标称负满量程½ LSB时(对于±5 V范围来
SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐
说,应在−4.999981 V),发生第一个码跃迁(从100 ... 00跃迁
波和直流以外所有其它频谱成分的均方根和之比,用分贝
至100 ... 01)。当模拟电压低于标称正满量程1½ LSB时(对于
±5 V 范围来说,应在+4.999943 V),发生最后一个码跃迁
(从011 … 10跃迁至011 … 11)。增益误差指最后一个跃迁的
实际电平与第一个跃迁的实际电平之差与二者的理想电平
之差的偏差。
无杂散动态范围(SFDR)
SFDR指输入信号与峰值杂散信号的均方根幅值之差,用分
贝(dB)表示。
有效位数(ENOB)
ENOB指利用正弦波输入测得的分辨率。与SINAD的关系如
下:
ENOB = (SINADdB − 1.76)/6.02
它用位表示。
无噪声代码分辨率
无噪声代码分辨率是指这样一个位数,如果超过该位数,
则无法明确无误地解析各个代码,其计算公式为:
无噪声代码分辨率 = log2(2N/峰峰值噪声)
它用位表示。
(dB)表示。
信纳比(SINAD)
SINAD指实际输入信号的均方根值与奈奎斯特频率以下包
括谐波但直流除外的所有其它频谱成分的均方根和之比,
用分贝(dB)表示。
孔径延迟
孔径延迟用于衡量采集性能,指从CNV输入的上升沿到输
入信号被保持以用于转换的时间。
瞬态响应
瞬态响应是指施加满量程阶跃信号之后,ADC对输入进行
精确采集所需的时间。
AD7982
典型工作特性
VDD = 2.5 V,REF = 5.0 V,VIO = 3.3 V。
1.5
1.0
1.0
0.5
0.5
0
–0.5
0
–0.5
–1.0
–1.5
–1.5
65536
131072
CODE
196608
262144
06513-006
–1.0
–2.0
0
POSITIVE INL: +0.46 LSB
NEGATIVE INL: –0.49 LSB
1.5
DNL (LSB)
–2.0
0
65536
图6. 积分非线性与代码的关系
44806
43239
45000
50975
40000
35000
40000
COUNTS
32476
29064
30000
20000
30000
25000
20013
20000
16682
15000
10000
9064
7795
3FFF0
0
29
3FFF2
745
881
3FFF4
3FFF6
3FFF8
43
3FFFA
0
0
3FFFC
CODE IN HEX
06513-007
5000
0
0
0
7
145
0
1
2
3
4
5
6
7
8
9
222
7
0
0
A
B
C
D
CODE IN HEX
图10. 一个直流输入的直方图(码跃迁)
图7. 一个直流输入的直方图(码中心)
0
100
SNR (dB REFERRED TO FULL SCALE)
fS = 1MSPS
fIN = 2kHz
–20
SNR = 97.3dB
THD = –121.8dB
SFDR = 120.2dB
SINAD = 97.3dB
–40
–60
–80
–100
–120
–140
–160
100
200
300
FREQUENCY (kHz)
图8. FFT曲线图
400
500
06513-008
AMPLITUDE (dB OF FULL SCALE)
3158
2793
0
06513-010
10000
–180
0
262144
50000
50000
0
196608
图9. 微分非线性与代码的关系
60000
COUNTS
131072
CODE
99
98
97
96
95
94
93
92
91
90
–10
–9
–8
–7
–6 –5 –4 –3
INPUT LEVEL (dB)
–2
图11. SNR与输入电平的关系
–1
0
06513-032
INL (LSB)
2.0
POSITIVE INL: +0.79 LSB
NEGATIVE INL: –0.68 LSB
06513-009
2.0
AD7982
图12. SNR、SINAD和ENOB与基准电压的关系
图15. THD、SFDR与基准电压的关系
98
–117
96
–119
THD (dB)
–115
94
92
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
–125
–55
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
06513-041
–123
06513-042
90
–55
–121
1000
06513-030
SNR (dB)
100
图16. THD与温度的关系
图13. SNR与温度的关系
–80
100
–85
–90
95
THD (dB)
90
–100
–105
–110
85
–115
–120
80
0.1
1
10
FREQUENCY (kHz)
100
图14. SINAD与频率的关系
1000
06513-031
SINAD (dB)
–95
–125
0.1
1
10
FREQUENCY (kHz)
图17. THD与频率的关系
100
AD7982
1.4
1.4
IVDD
IVDD
1.0
0.8
0.6
IREF
0.4
IVIO
0.2
2.425
2.475
2.525
SUPPLY VOLTAGE (V)
2.575
2.625
图18. 工作电流与电源电压的关系
0.6
IREF
0.4
IVIO
7
6
5
4
3
IVDD + IVIO
2
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
06513-038
1
–35
0
–55
–35
–15
5
25
45
65
TEMPERATURE (°C)
图20. 工作电流与温度的关系
8
POWER-DOWN CURRENTS (µA)
0.8
0.2
0
2.375
0
–55
1.0
图19. 关断电流与温度的关系
Rev. C | Page 11 of 24
85
105
125
06513-035
OPERATING CURRENTS (mA)
1.2
06513-036
OPERATING CURRENTS (mA)
1.2
AD7982
工作原理
IN+
SWITCHES CONTROL
LSB
MSB
REF
GND
131,072C
65,536C
4C
2C
C
SW+
C
BUSY
COMP
131,072C
65,536C
4C
2C
C
CONTROL
LOGIC
C
MSB
OUTPUT CODE
LSB
SW–
06513-011
CNV
IN–
图21. ADC简化电路图
电路信息
在采集阶段,与比较器输入端相连的阵列端子通过SW+和
AD7982是一款快速、低功耗、单电源、精密18位ADC,
SW−连接到GND。所有独立开关都连接到模拟输入端。
使用逐次逼近型架构。
因此,电容阵列用作采样电容,并采集IN+和IN−输入端
AD7982每秒能够转换1,000,000个样本(1 MSPS),两次转换
的模拟信号。当采集阶段完成且CNV输入变为高电平时,
之间器件关断。以10 kSPS速率工作时,典型功耗为70 μW,
非常适合电池供电的应用。
AD7982为用户提供片内采样保持,没有任何流水线延
迟,堪称多路复用多通道应用的理想之选。
就会启动转换阶段。当转换阶段开始时,SW+和SW-首先
断开。然后,两个电容阵列从输入端断开,并连接到GND
输入端。因此,采集阶段结束时捕获的输入(IN+和IN−)之
间的差分电压施加于比较器输入端,导致比较器不平衡。
通过在GND与REF之间切换电容阵列的各元件,比较器输
AD7982可与任何1.8 V至5 V数字逻辑系列接口,提供10引
入 将 按 照 二 进 制 加 权 电 压 步 进 (VREF/2、 VREF/4...
脚MSOP封装或小型10引脚QFN (LFCSP)封装,节省空间,
VREF/262,144)变化。控制逻辑从MSB开始切换这些开关,
配置灵活。
以便使比较器重新回到平衡状态。完成此过程后,器件返
它与16位AD7980引脚兼容。
回采集阶段,而控制逻辑将产生ADC输出码和繁忙信号指
示。
转换器操作
AD7982是一款基于电荷再分配DAC的逐次逼近型ADC。
图21显示了该ADC的简化电路图。容性DAC包含两个完
全相同的18位二进制加权电容阵列,分别连接到比较器的
两个输入端。
AD7982具有一个片上转换时钟,因此转换过程不需要串
行时钟SCK。
AD7982
传递函数
表7. 输出码和理想输入电压
模拟输入
VREF = 5 V
描述
FSR – 1 LSB
中间电平 + 1 LSB
中间电平
中间电平 – 1 LSB
–FSR + 1 LSB
–FSR
011...111
011...110
011...101
1
2
100...010
数字输出码
(十六进制)
0x1FFFF1
0x00001
0x00000
0x3FFFF
0x20001
0x200002
+4.999962 V
+38.15 µV
0V
−38.15 µV
−4.999962 V
−5 V
这也是超量程模拟输入(VIN+ − VIN−高于VREF − VGND)对应的代码。
这也是欠量程模拟输入(VIN+ − VIN−低于VGND)对应的代码。
典型连接图
100...001
100...000
–FSR
–FSR + 1 LSB
–FSR + 0.5 LSB
图23所示的例子为采用多个电源时AD7982的建议连接图。
+FSR – 1 LSB
+FSR – 1.5 LSB
ANALOG INPUT
06513-012
图22. ADC理想传递函数
V+
REF1
2.5V
10µF2
100nF
V+
1.8V TO 5V
100nF
20Ω
0 TO VREF
REF
2.7nF
V–
V+
VDD
AD7982
4
IN–
20Ω
VREF TO 0
ADA48412, 3
VIO
SDI
IN+
GND
SCK
SDO
3-WIRE INTERFACE
CNV
2.7nF
V–
4
NOTES
1SEE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION.
2C
REF IS USUALLY A 10µF CERAMIC CAPACITOR (X5R).
SEE RECOMMENDED LAYOUT FIGURE 41 AND FIGURE 42.
3SEE DRIVER AMPLIFIER CHOICE SECTION.
4OPTIONAL FILTER. SEE ANALOG INPUT SECTION.
图23. 采用多个电源的典型应用电路
Rev. C | Page 13 of 24
06513-013
ADC CODE (TWOS COMPLEMENT)
AD7982的理想传递特性如图22和表7所示。
AD7982
入阻抗的敏感度相对较低。最大的源阻抗取决于可容许的
图24显示了AD7982输入结构的等效电路。
两个二极管D1和D2为模拟输入IN+和IN−提供ESD保护。
需要注意,模拟输入信号的电压值不能比基准输入电压
总谐波失真(THD)。THD性能下降程度是源阻抗和最大输
入频率的函数。
(REF)高0.3 V以上。如果模拟输入信号的电压超过这一水
驱动放大器选择
平,二极管将呈正偏并开始传导电流。这些二极管可以处
虽然AD7982很容易驱动,但驱动放大器必须满足下列要
理最高130 mA的正偏电流。然而,如果输入缓冲器的供
求:
电电压(例如:图23所示的ADA4841的供电电压)与REF不
• 驱动放大器所产生的噪声必须足够低,以保持AD7982
同,则模拟输入信号的电压可能比电源电压高超过0.3 V。
此时,(例如输入缓冲器短路)电流限制可以保护器件。
的SNR和转换噪声性能。来自驱动器的噪声由RIN和CIN
所构成的AD7982模拟输入电路单极低通滤波器进行滤
波,或者由外部滤波器(如有)进行滤波。AD7982的典
型噪声为40 μV rms,因此放大器引起的SNR性能降低
为:
模拟输入结构支持IN+和IN−之间真差分信号的采样。借
助这些差分输入,可以抑制两个输入端的共模信号。
其中:
f–3dB为AD7982的输入带宽(10 MHz),单位为兆赫,或者是
输入滤波器(如有)的截止频率。
N为放大器的噪声增益(例如,缓冲器配置时为1)。
eN为运算放大器的等效输入噪声电压,单位为nV/√Hz。
• 对于交流应用,驱动器的THD性能应与AD7982相当。
• 对于多通道、多路复用应用,驱动放大器和AD7982模
拟输入电路必须使电容阵列以18位水平(0.0004%,4 ppm)
建立满量程阶跃。在放大器的数据手册中,更常见的
是规定0.1%至0.01%的建立时间。这可能与18位水平的
建立时间显著不同,因此选择之前应进行验证。
表8. 推荐的驱动放大器
在采集阶段,模拟输入(IN+或IN−)的阻抗可以看成是由
RIN和CIN串联构成的网络与电容CPIN的并联组合。CPIN主要
包括引脚电容。RIN典型值为400 Ω,是由串联电阻与开关
的导通电阻构成的集总元件。CIN典型值为30 pF,主要包
括ADC采样电容。
在采样阶段,开关闭合时,输入阻抗受限于CPIN。RIN和
CIN构成一个单极低通滤波器,可以降低不良混叠效应并
放大器
ADA4941
ADA4841
AD8021
AD8022
OP184
AD8655
AD8605, AD8615
限制噪声。
当驱动电路的源阻抗较低时,可以直接驱动AD7982。高
源阻抗会显著影响交流特性,特别是THD。
Rev. C | Page 14 of 24
典型应用
极低噪声、低功耗、单端至差分
极低噪声、小尺寸、低功耗
极低噪声、高频
低噪声、高频
低功耗、低噪声、低频
5 V单电源、低噪声
5 V单电源、低功耗
AD7982
单端至差分驱动器
电源
对于使用单端模拟信号(双极性或单极性)的应用,单端至
AD7982使用两个电源引脚:内核电源(VDD)以及数字输入/
差分驱动器ADA4941可以为该器件提供差分输入,原理图
输出接口电源(VIO)。VIO可以与1.8 V至5.5 V的任何逻辑
见图26。
直接接口。为减少所需的电源数,VIO和VDD引脚可以连
R1、R2和CF根据所需的输入电阻、信号带宽、抗混叠和噪
声贡献进行选择。例如,对于±10 V范围和4 kΩ阻抗,R2 =
在一起。AD7982中VIO和VDD的电源时序无关。此外,该
器件在很宽的频率范围内对电源变化非常不敏感,如图27
所示。
95
1 kΩ,R1 = 4 kΩ。
90
R3和R4设置ADC的IN−输入的共模电压,R5和R6设置ADC
的IN+输入的共模电压。共模电压应靠近VREF/2。例如,对
85
PSRR (dB)
于使用单电源的±10 V范围,R3 = 8.45 kΩ,R4 = 11.8 kΩ,
R5 = 10.5 kΩ且R6 = 9.76 kΩ。
R5
R6
R3
R4
10µF
100nF
REF
OUTN
20Ω
2.7nF
2.7nF
OUTP
100nF
20Ω
IN
IN+
REF
+2.5V
65
VDD
60
1
AD7982
10
100
FREQUENCY (kHz)
1000
图27. PSRR与频率的关系
IN–
GND
为确保最佳性能,VDD应大致为基准输入电压REF的一
FB
ADA4941
半。例如,如果REF为5.0 V,VDD应设置为2.5 V (±5%)。
–0.2V
R1
AD7982在每个转换阶段结束时自动关断,因此功耗与采样
R2
06513-015
±10V,
±5V, ..
75
70
+5V REF
+5.2V
80
06513-039
R1和R2设置输入范围与ADC范围(V REF )之间的衰减比。
CF
图26. 单端至差分驱动器电路
基准电压输入
AD7982基准电压输入REF具有动态输入阻抗,因此应利用
速率成线性比例关系。这使得该器件非常适合低采样速率
(甚至几赫兹)和电池供电的应用。
10.000
布线”部分所述。
利用极低阻抗源(例如使用AD8031或AD8605的基准电压缓
冲器)驱动REF时,10 μF(X5R,0805尺寸)陶瓷芯片电容可
实现最佳性能。
如果使用无缓冲基准电压,去耦值取决于所使用的基准电
OPERATING CURRENTS (mA)
低阻抗源驱动,REF与GND引脚之间应有效去耦,如“布局
1.000
IVDD
0.100
IREF
IVIO
0.010
(X5R,1206尺寸)陶瓷芯片电容可实现最佳性能。
如果需要,可以使用低至2.2
μF的基准电压去耦电容,它
0.001
10000
100000
SAMPLING RATE (SPS)
图28. 工作电流与采样速率的关系
对性能(特别是DNL)的影响极小。
无论如何,REF与GND引脚之间不需要额外的低值陶瓷去
耦电容(如100 nF)。
Rev. C | Page 15 of 24
1000000
06513-037
压源。例如,使用低温漂基准电压源ADR43x时,22 μF
AD7982
数字接口
器件工作模式取决于CNV上升沿出现时的SDI电平。如果
尽管引脚数很少,AD7982在串行接口模式上仍具有
SDI为高电平,选择CS模式,而如果SDI为低电平,则选择
灵活性。
链模式。SDI保持时间是当SDI和CNV连接在一起时,始终
CS模式下,AD7982与SPI、QSPI、数字主机和DSP兼容。
选择链模式。
此模式下,AD7982可使用三线式或四线式接口。三线式接
任一模式下,AD7982均提供在数据位前强制加入起始位的
口使用CNV、SCK和SDO信号,可将线路连接减至最少,
选项。此起始位可用作繁忙信号指示,以中断数字主机并
在隔离应用中非常有用。四线式接口使用SDI、CNV、
触发数据读取。如果无繁忙指示,用户必须在回读前等待
SCK和SDO信号,用于启动转换的CNV与回读时序(SDI)独
最大转换时间。
立,这在低抖动采样或同步采样应用中很有用。
繁忙指示功能在下列情况下使能:
链模式下,AD7982提供菊花链特性,利用SDI输入可在类
• CS模式下,如果ADC转换结束时CNV或SDI为低电平
似移位寄存器的单条数据线上实现多个ADC的级联。
(参见图32和图36)。
• 链模式下,如果CNV上升沿期间SCK为高电平(参见图
40)。
AD7982
平,接着在最大可能转换时间内保持高电平,以避免生成
CS模式(三线式且无繁忙指示)
繁忙信号指示。转换完成后,AD7982进入采集阶段并关
在将单个AD7982连接到SPI兼容数字主机时,通常会使用
断。CNV变为低电平时,MSB输出至SDO。剩余数据位在
此模式。连接图如图29所示,相应的时序如图30所示。
随后的SCK下降沿逐个输出。数据在SCK的上升沿和下降
将SDI连接到VIO时,CNV上的上升沿启动转换,选择CS
沿均有效。虽然上升沿可以用于捕捉数据,但使用SCK下
模式,并强制SDO进入高阻态。启动转换后,无论CNV为
降沿的数字主机能实现更快的读取速率,只要它具有合理
何状态,转换都会执行到完成为止。这点非常有用,例如
的保持时间。在第18个SCK下降沿之后,或者当CNV变为
可用于拉低CNV来选择其它SPI器件,如模拟多路复用
高电平时(以最先出现者为准),SDO返回高阻态。
器;不过,在最小转换时间逝去前,
CONVERT
DIGITAL HOST
CNV
VIO
SDI
AD7982
DATA IN
SDO
06513-016
SCK
CLK
图29. CS模式(三线式且无繁忙指示)连接图(SDI高电平)
SDI = 1
tCYC
tCNVH
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
1
2
3
16
tHSDO
18
tSCKH
tDSDO
tEN
SDO
17
D17
D16
D15
图30. CS模式(三线式且无繁忙指示)串行接口时序(SDI高电平)
Rev. C | Page 17 of 24
tDIS
D1
D0
06513-017
SCK
AD7982
CS模式(三线式且有繁忙指示)
转换完成时,SDO从高阻态变为低阻态。结合SDO线路上
在将单个AD7982连接到具有中断输入的SPI兼容数字主机
的上拉,此转换可用作中断信号,以启动由数字主机控制
时,通常会使用此模式。
的数据读取。AD7982接着进入采集阶段并关断。数据位则
在随后的SCK下降沿逐个输出,MSB优先。数据在SCK的
连接图如图31所示,相应的时序如图32所示。
上升沿和下降沿均有效。虽然上升沿可以用于捕捉数据,
将SDI连接到VIO时,CNV上的上升沿启动转换,选择CS
但使用SCK下降沿的数字主机能实现更快的读取速率,只
模式,并强制SDO进入高阻态。无论CNV状态如何,SDO
要它具有合理的保持时间。在可选的第19个SCK下降沿之
都会保持高阻态,直至转换完成。最小转换时间之前,
后,或者当CNV变为高电平时(以最先发生者为准),SDO
CNV可用于选择其它SPI器件,如模拟多路复用器,但
返回高阻态。
CNV必须在最小转换时间逝去前返回低电平,接着在最大
如果同时选择多个AD7982,SDO输出引脚可在不造成损坏
可能转换时间内保持低电平,以保证生成繁忙信号指示。
或引起闩锁的情况下处理此竞争。同时,建议此竞争尽可
能短暂,以限制额外功耗。
CONVERT
VIO
CNV
SDI
DIGITAL HOST
47kΩ
AD7982
DATA IN
SDO
IRQ
SCK
06513-018
VIO
CLK
图31. CS模式(三线式且有繁忙指示)连接图(SDI高电平)
SDI = 1
tCYC
tCNVH
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
1
2
3
17
tHSDO
18
19
tSCKH
tDSDO
SDO
D17
D16
tDIS
D1
图32. CS模式(三线式且有繁忙指示)串行接口时序(SDI高电平)
Rev. C | Page 18 of 24
D0
06513-019
SCK
AD7982
最小转换时间之前,SDI可用于选择其它SPI器件,如模拟
CS模式(四线式且无繁忙指示)
多路复用器,但SDI必须在最小转换时间逝去前返回高电
在将多个AD7982连接到SPI兼容数字主机时,通常会使用
平,接着在最大可能转换时间内保持高电平,以避免生成
此模式。
繁忙信号指示。转换完成后,AD7982进入采集阶段并关
使用两个AD7982的连接图示例如图33所示,相应的时序如
断。每个ADC结果可通过将SDI输入拉低来读取,从而将
图34所示。
MSB输出至SDO。剩余数据位则在随后的SCK下降沿逐个
将SDI置为高电平时,CNV上的上升沿启动转换,选择CS
输出。数据在SCK的上升沿和下降沿均有效。虽然上升沿
模式,并强制SDO进入高阻态。此模式下,CNV在转换阶
可以用于捕捉数据,但使用SCK下降沿的数字主机能实现
段和随后的数据回读期间必须保持高电平。(如果SDI和
更快的读取速率,只要它具有合理的保持时间。在第18个
CNV为低电平,SDO变为低电平。)
SCK下降沿之后,或者当SDI变为高电平时(以最先出现者
为准),SDO返回高阻态,可读取另一个AD7982。
CS2
CS1
CONVERT
CNV
AD7982
SDO
SDI
AD7982
SCK
SDO
DIGITAL HOST
SCK
DATA IN
CLK
06513-020
SDI
CNV
图33. CS模式(四线式且无繁忙指示)连接图
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI(CS1)
tHSDICNV
SDI(CS2)
tSCK
tSCKL
1
2
tHSDO
tDSDO
tEN
SDO
D17
16
3
D16
D15
17
18
19
20
D1
D0
D17
D16
34
35
36
D1
D0
tSCKH
tDIS
图34. CS模式(四线式且无繁忙指示)串行接口时序
Rev. C | Page 19 of 24
06513-021
SCK
AD7982
SDI可用于选择其它SPI器件,如模拟多路复用器,但SDI
CS模式(四线式且有繁忙指示)
必须在最小转换时间逝去前返回低电平,接着在最大可能
在将单个AD7982连接到具有中断输入的SPI兼容数字主机
转换时间内保持低电平,以保证生成繁忙信号指示。转换
时,以及用于采样模拟输入的CNV与用于选择数据读取的
完成时,SDO从高阻态变为低阻态。结合SDO线路上的上
信号需要相互保持独立时,通常会使用此模式。该独立性
拉,此转换可用作中断信号,以启动由数字主机控制的数
在需要CNV低抖动的应用中尤其重要。
据回读。AD7982接着进入采集阶段并关断。数据位则在随
连接图如图35所示,相应的时序如图36所示。
后的SCK下降沿逐个输出,MSB优先。数据在SCK的上升
将SDI置为高电平时,CNV上的上升沿启动转换,选择CS
沿和下降沿均有效。虽然上升沿可以用于捕捉数据,但使
模式,并强制SDO进入高阻态。此模式下,CNV在转换阶
用SCK下降沿的数字主机能实现更快的读取速率,只要它
段和随后的数据回读期间必须保持高电平。(如果SDI和
具有合理的保持时间。在可选的第19个SCK下降沿或者SDI
CNV为低电平,SDO变为低电平。)最小转换时间之前,
变为高电平之后(以最先出现者为准),SDO返回高阻态。
CS1
CONVERT
VIO
CNV
AD7982
DATA IN
SDO
IRQ
SCK
06513-022
SDI
DIGITAL HOST
47kΩ
CLK
图35. CS模式(四线式且有繁忙指示)连接图
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI
tSCK
tHSDICNV
tSCKL
1
2
3
tHSDO
tEN
SDO
17
18
19
tSCKH
tDSDO
tDIS
D17
D16
图36. CS模式(四线式且有繁忙指示)串行接口时序
Rev. C | Page 20 of 24
D1
D0
06513-023
SCK
AD7982
链模式(无繁忙指示)
此模式下,CNV在转换阶段和随后的数据回读期间保持高
此模式可用于在三线式串行接口上以菊花链形式连接多个
电平。转换完成后,MSB输出至SDO,而AD7982进入采集
AD7982。这一特性有助于减少器件数量和线路连接;例如
阶段并关断。存储在内部移位寄存器中的剩余数据位则在
在隔离式多转换器应用或接口能力有限的系统中。数据回
随后的SCK下降沿逐个输出。对于每个ADC,SDI馈入内
读与读取移位寄存器相似。
部移位寄存器的输入,并通过SCK下降沿逐个输出。链内
每个ADC首先输出数据MSB,回读N个ADC需要18 × N个
使用两个AD7982的连接图示例如图37所示,相应的时序如
时钟。数据在SCK的上升沿和下降沿均有效。虽然上升沿
图38所示。
可以用于捕捉数据,但使用SCK下降沿的数字主机能实现
SDI和CNV为低电平时,SDO变为低电平。将SCK置为低
更快的读取速率,从而在链中容纳更多AD7982,只要数字
电平时,CNV上的上升沿启动转换,选择链模式,并禁用
主机具有合理的保持时间。最大转换速率可因总回读时间
繁忙指示。
而降低。
CONVERT
SDI
CNV
AD7982
SDO
SDI
DIGITAL HOST
AD7982
A
B
SCK
SCK
SDO
DATA IN
06513-024
CNV
CLK
图37. 链模式(无繁忙指示)连接图
SDIA = 0
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
tSSCKCNV
SCK
1
tHSCKCNV
2
3
16
17
tSSDISCK
18
19
20
DA17
DA16
34
35
36
DA1
DA0
tSCKH
tHSDISCK
tEN
SDOA = SDIB
DA17
DA16
DA15
DA1
DA0
DB17
DB16
DB15
DB1
DB0
SDOB
图38. 链模式(无繁忙指示)串行接口时序
Rev. C | Page 21 of 24
06513-025
tHSDO
tDSDO
AD7982
链模式(有繁忙指示)
数据回读期间保持高电平。链内所有ADC完成转换后,将
此模式也可用于在三线式串行接口上以菊花链形式连接多
最靠近数字主机的ADC的SDO引脚(参见图39中标示为C的
个AD7982,同时提供繁忙指示。这一特性有助于减少器件
ADC AD7982)驱动为高电平。SDO上的这一转换可用作繁
数量和线路连接;例如在隔离式多转换器应用或接口能力
忙指示,以触发由数字主机控制的数据回读。AD7982接着
有限的系统中。数据回读与读取移位寄存器相似。
进入采集阶段并关断。存储在内部移位寄存器中的剩余数
据位则在随后的SCK下降沿以MSB优先方式逐个输出。对
使用三个AD7982的连接图示例如图39所示,相应的时序如
于每个ADC,SDI馈入内部移位寄存器的输入,并通过
图40所示。
SCK下降沿逐个输出。链内每个ADC首先输出数据MSB,
SDI和CNV为低电平时,SDO变为低电平。将SCK置为高
回读N个ADC需要18 × N + 1个时钟。虽然上升沿可以用于
电平时,CNV上的上升沿启动转换,选择链模式,并启用
捕捉数据,但使用SCK下降沿的数字主机能实现更快的读
繁忙指示功能。此模式下,CNV在转换阶段和随后的
取速率,从而在链中容纳更多AD7982,只要数字主机具有
合理的保持时间。
CONVERT
SDI
CNV
AD7982
SDO
SDI
CNV
AD7982
SDO
AD7982
SDI
B
SCK
A
SCK
DIGITAL HOST
SDO
DATA IN
C
IRQ
SCK
06513-026
CNV
CLK
图39. 链模式(有繁忙指示)连接图
tCYC
ACQUISITION
tCONV
tACQ
ACQUISITION
CONVERSION
tSSCKCNV
SCK
tHSCKCNV
1
tEN
SDOB = SDIC
2
tSSDISCK
SDOA = SDIB
3
4
17
18
19
20
21
35
36
37
38
39
tSCKL
tHSDISCK
DA17 DA16 DA15
tDSDOSDI
tSCK
tSCKH
DA1
54
55
tDSDOSDI
DA0
tHSDO
tDSDO
tDSDOSDI
DB17 DB16 DB15
DB1
DB0 DA17 DA16
DA1
DA0
DC17 DC16 DC15
DC1
DC0 DB17 DB16
DB1
DB0 DA17 DA16
tDSDOSDI
SDOC
53
tDSDOSDI
图40. 链模式(有繁忙指示)串行接口时序
Rev. C | Page 22 of 24
DA1
DA0
06513-027
CNV = SDIA
AD7982
应用须知
布局布线
AD7982所在的印刷电路板应采用模拟部分与数字部分分离
设计,并各自限制在电路板的一定区域内。AD7982的模拟
AD7982
信号位于左侧,数字信号位于右侧,这种引脚排列可以简
化设计。
避免在器件下方布设数字线路,否则会将噪声耦合至芯片
管芯,除非在AD7982下方铺一个接地层用作屏蔽。诸如
CNV或时钟之类的快速开关信号不应靠近模拟信号路径。
应避免数字信号与模拟信号交叠。
至少应使用一个接地层。数字和模拟部分可以共用或分割
连接。
06513-028
使用接地层。对于后一种情况,接地层应在AD7982下方
图41. AD7982的示例布局布线(顶层)
AD7982的基准电压输入REF具有动态输入阻抗,应进行去
耦,并使寄生电感最小。实现方法是将基准电压源的去耦
陶瓷电容靠近(理想情况是正对)REF和GND引脚放置,并用
较宽的低阻抗走线进行连接。
最后,AD7982的电源VDD和VIO应通过陶瓷电容去耦,其
值通常为100 nF,靠近AD7982放置,并用短而宽的走线连
接,以提供低阻抗路径并减小电源线路上的毛刺噪声影响。
图41和图42是遵循这些规则的布局布线示例。
评估AD7982性能
06513-029
AD7982评估板(EVAL-AD7982SDZ)的文档中给出了AD7982
的其它推荐布局布线。评估板套件包括装配完善且经过测
试的评估板、文档以及用于从PC通过EVAL-SDP-CB1Z
制评估板的软件。
控
图42. AD7982的示例布局布线(底层)
AD7982
外形尺寸
3.10
3.00
2.90
10
3.10
3.00
2.90
5.15
4.90
4.65
6
1
5
PIN 1
IDENTIFIER
0.50 BSC
0.95
0.85
0.75
15° MAX
1.10 MAX
0.30
0.15
0.70
0.55
0.40
0.23
0.13
6°
0°
091709-A
0.15
0.05
COPLANARITY
0.10
COMPLIANT TO JEDEC STANDARDS MO-187-BA
图43. 10引脚超小型封装[MSOP]
(RM-10)
图示尺寸单位:mm
2.48
2.38
2.23
3.10
3.00 SQ
2.90
0.50 BSC
10
6
1.74
1.64
1.49
EXPOSED
PAD
0.50
0.40
0.30
1
5
BOTTOM VIEW
TOP VIEW
0.80
0.75
0.70
SEATING
PLANE
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.30
0.25
0.20
0.20 MIN
PIN 1
INDICATOR
(R 0.15)
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
0.20 REF
02-05-2013-C
PIN 1 INDEX
AREA
图44. 10引脚引脚架构芯片级封装[QFN (LFCSP_WD)]
3 mm × 3 mm,超薄体,双列引脚
(CP-10-9)
图示尺寸单位:mm
订购指南
型号1
AD7982BRMZ
AD7982BRMZRL7
AD7982BCPZ-RL7
AD7982BCPZ-RL
EVAL-AD7982SDZ
EVAL-SDP-CB1Z
1
2
3
注释
温度范围
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
封装描述
10引脚 MSOP
10引脚 MSOP
10引脚 QFN (LFCSP_WD)
10引脚 QFN (LFCSP_WD)
评估板
控制器板
2
3
Z = 符合RoHS标准的器件。
此板可单独用作评估板,或与EVAL-SDP-CB1Z 配合用于评估/演示。
此板允许PC对所有带SDZ标志后缀的ADI评估板进行控制并与之通信。
©2007–2014 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D06513sc –0–6/14(C)
Rev. C | Page 24 of 24
封装选项
RM-10
RM-10
CP-10-9
CP-10-9
订购数量
标识
卷带,50
C5F
卷盘,1000 C5F
卷盘,1500 C5F
卷盘,5000 C5F
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement