MSOP/LFCSP、100 kSPS/500 kSPS、18-ビット PulSAR ADC データシート AD7989-1/AD7989-5

MSOP/LFCSP、100 kSPS/500 kSPS、18-ビット PulSAR ADC データシート AD7989-1/AD7989-5
日本語参考資料
最新版英語データシートはこちら
MSOP/LFCSP、100 kSPS/500
kSPS、18-ビット PulSAR ADC
AD7989-1/AD7989-5
データシート
特長
概要
低消費電力
AD7988-1/AD7988-5 は、単電源(VDD)で動作する 18 ビットの逐次比
較型 A/D コンバータ(ADC)です。低消費電力の高速 18 ビット・
サンプリング ADC、融通性に優れたシリアル・インターフェース・
ポートを備えています。AD7989-1/AD7985-1 は、CNV の立ち上がり
エッジで、IN+ピンと IN-ピンとの電位差をサンプルします。これら
のピン上の電圧は通常、0 V と VREF 間で、逆位相で振幅します。
リファレンス電圧 REF は外部から供給し、電源電圧 VDD、とは別
に設定することができます。消費電力は、スループットと直線的に
比例して変化します。
AD7989-1
100 kSPS で 400 μW (VDD のみ)
100 kSPS で 700 μW (全体)
AD7989-5
500 kSPS で 2 mW (VDD のみ)
500 kSPS で 3.5 mW (全体)
ノーミッシング・コードの 18 ビット分解能
スループット・レート
:100 kSPS (AD7989-1) / 500 kSPS (AD7989-5)
INL:±1LSB(typ)、2LSB(max)
SNR:98 dB(@1 kHz、VREF = 5 V )
SINAD:97 dB (@1 kHz)
THD:-120 dB(@1 0kHz)
ダイナミック・レンジ:99 dB (VREF = 5 V)
真の差動アナログ入力範囲: ±VREF
0 V ~ VREF、VREF は 2.4 V から 5.1 までの間
パイプライン遅延なし
2.5V 単電源で動作、1.8 V/2.5 V/3 V/5 V のロジック・インター
フェース電源
SPI-/QSPI™-/MICROWIRE™-/DSP-互換 1 のシリアル・インタ
ーフェース
複数の ADC のデイジーチェーン接続
10 ピン・パッケージ:MSOP、3 mm×3 mm の LFCSP
AD7989-1/AD7989-5 の、SPI 互換のシリアル・インタフェース では、
SDI 入力を使用し、単一の 3 線式バス上で複数の ADC をデイジーチ
ェーン接続することができます。この 3 線式バスは、別の VIO 電源
を使うことで、1.8V、2.5V、3V、及び 5V ロジックと互換となりま
す。
AD7989-1/AD7989-5 は、10 ピン MSOP または 10 ピン LFCSP パッケー
ジで提供しており、-40~+85℃の温度範囲で仕様が規定されています。
表 1. MSOP、LFCSP 14-/16-/18-ビット PulSAR® ADC
Bits
1
18
100 kSPS
AD79892
1
250
kSPS
400 kSPS to 500
kSPS
AD7691
AD7690
2
AD7989-5
16
1
16
3
AD7684
AD7687
2
AD7688
AD7693
AD7680
アプリケーション
AD7683
AD7685
AD7694
バッテリ駆動の装置
データ・アクイジション・システム
医療用計測
地震データ・アクイジション・システム
AD79882
1
AD7940
AD7942
14
1
3
2
AD7686
AD7946
2
AD7984
2
2
2
2
2
AD7988-5
2
AD7982
AD7980
2
AD7983
2
2
2
真の差動 2 ピン互換 3 擬似差動
米国特許 No. 6,703,961 により保護されています。
アプリケーション回路図
2.5V TO 5V 2.5V
IN+
REF VDD VIO
SDI/CS
AD7989-1/ SCK
AD7989-5 SDO
±10V, ±5V, ..
IN–
ADA4941-1
GND
CNV
1.8V TO 5.5V
3- OR 4-WIRE
INTERFACE
(SPI, CS,
DAISY CHAIN)
10232-001
1
2
≥1000
kSPS
図 1.
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生
他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するも
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合
については、英語版をご参照ください。
Rev. A
©2010 Analog Devices, Inc. All rights reserved.
本
社/〒105-6891東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03(5402)8200
大阪営業所/〒532-0003大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06(6350)6868
AD7989-1/AD7989-5
データシート
目次
特長 ..................................................................................................... 1
ドライバ・アンプの選択 .. ..........................................................15
アプリケーション ............................................................................. 1
単相・差動変換ドライバ ............................................................ 16
概要 ..................................................................................................... 1
基準電圧入力 ................................................................................ 16
アプリケーション回路図.................................................................. 1
電源................................................................................................ 16
改訂履歴 ............................................................................................. 2
デジタル・インタフェース ........................................................ 16
仕様 ..................................................................................................... 3
CSモード、3 線 ............................................................................ 17
タイミング仕様 ............................................................................. 5
CSモード、4 線 ............................................................................ 18
絶対最大定格 ..................................................................................... 7
チェーン・モード ........................................................................ 19
ESD に関する注意 ......................................................................... 7
アプリケーション情報 .................................................................... 20
ピン配置および機能の説明.............................................................. 8
Blackfin® DSP とのインタフェース........................................... 20
代表的な性能特性 ............................................................................. 9
レイアウト .................................................................................... 20
用語 ....................................................................................................12
AD7989-1/AD7989-5 の性能評価 ................................................ 21
動作原理 ............................................................................................13
外形寸法 ............................................................................................ 22
回路説明 ........................................................................................13
オーダー・ガイド ........................................................................ 23
コンバータの動作 ........................................................................13
代表的な接続図 ............................................................................14
アナログ入力 ................................................................................15
改訂履歴
7/14—Rev. 0 to Rev. A
機能セクションを変更 ......................................................................1
表 1 を変更 ..........................................................................................1
表 8 を変更 ........................................................................................15
1/14—Revision 0: Initial Version
Rev. A | Page 2 of 24
AD7989-1/AD7989-5
データシート
仕様
特に指定のない限り、VDD = 2.5 V、VIO = 2.3 V~5.5 V、VREF = 5 V、TA = −40°C~+85°C
表 2.
Parameter
RESOLUTION
ANALOG INPUT
Voltage Range
Absolute Input Voltage
Common-Mode Input Range
Analog Input CMRR
Leakage Current at 25°C
Input Impedance
ACCURACY
No Missing Codes
Differential Nonlinearity Error
Integral Nonlinearity Error
Transition Noise
Gain Error, TMIN to TMAX 2
Gain Error Temperature Drift
Zero Error, TMIN to TMAX2
Zero Temperature Drift
Power Supply Rejection Ratio
THROUGHPUT
AD7989-1 Conversion Rate
AD7989-5 Conversion Rate
Transient Response
AC ACCURACY
Dynamic Range
Oversampled Dynamic Range 4
Signal-to-Noise Ratio
Spurious-Free Dynamic Range
Total Harmonic Distortion 5
Signal-to-Noise-and-Distortion
Ratio
Test Conditions/Comments
Min
18
IN+ − IN−
IN+, IN−
IN+, IN−
fIN = 450 kHz
Acquisition phase
−VREF
−0.1
VREF × 0.475
Typ
VREF = 5 V
−0.023
VDD = 2.5 V ± 5%
±0.5
±1
1.05
+0.004
±1
±100
0.5
90
0
0
+VREF
VREF + 0.1
VREF × 0.525
V
V
V
dB
nA
97
95.5
+1.5
+2
+0.023
+700
100
500
400
Full-scale step
1
Unit
Bits
VREF × 0.5
67
200
アナログ入力の項目をご覧ください
18
−0.85
−2
VREF = 5 V
VREF = 2.5 V
fO = 1 kSPS
fIN = 1 kHz, VREF = 5 V, TA = 25°C
fIN = 1 kHz, VREF = 2.5 V, TA = 25°C
fIN = 10 kHz
fIN = 10 kHz
fIN = 1 kHz, VREF = 5 V, TA = 25°C
Max
99
93
126
98
92.5
−115
−120
97
Bits
LSB
LSB
LSB 1
% of FS
ppm/°C
µV
ppm/°C
dB
kSPS
kSPS
ns
dB 3
dB3
dB3
dB3
dB3
dB3
dB3
dB3
LSB は最下位ビットを意味します。入力範囲が± 5 V の場合、1LSB = 38.15μV。
用語のセクションを参照してください。これらの仕様にはすべての温度範囲の変動が含まれますが、外付けリファレンス電圧の変動による影響は含まれ
ません。
3
デシベルで表示されているすべての仕様はフルスケール入力 FSR を基準とし、特に指定のない限り、フルスケールより 0.5 dB 小さい入力信号でテスト
されています。
4
ダイナミック・レンジは、ADC をオーバーサンプリングしてスループット fS=500kSPS で動作させ、 さらに fO のポストデジタル・フィルタ処理をして出
力ワードレートを取得して測定。
5
製造時に fIN = 1 kHz でテスト。
2
Rev. A | Page 3 of 24
AD7989-1/AD7989-5
データシート
特に指定のない限り、VDD = 2.3 V、VIO=2.3 V~5.5 V; VREF = 5 V; TA=–40℃~+85℃。
表 3.
Parameter
REFERENCE
Voltage Range
Load Current
SAMPLING DYNAMICS
−3 dB Input Bandwidth
Aperture Delay
DIGITAL INPUTS
Logic Levels
VIL
VIH
Test Conditions/Comments
Total
VDD Only
REF Only
VIO Only
AD7989-5 Power Dissipation
Total
VDD Only
REF Only
VIO Only
Energy per Conversion
TEMPERATURE RANGE
Specified Performance
1
2
Typ
2.4
Max
Unit
5.1
VREF = 5 V
250
V
µA
VDD = 2.5 V
10
2
MHz
ns
VIO > 3 V
VIO ≤ 3 V
VIO > 3 V
VIO ≤ 3 V
–0.3
–0.3
0.7 × VIO
0.9 × VIO
−1
−1
IIL
IIH
DIGITAL OUTPUTS
Data Format
Pipeline Delay
VOL
VOH
POWER SUPPLIES
VDD
VIO
VIO Range
Standby Current 1, 2
AD7989-1 Power Dissipation
Min
ISINK = +500 µA
ISOURCE = −500 µA
Specified performance
Functional range
VDD and VIO = 2.5 V, 25°C
VDD = 2.625 V, VREF = 5 V, VIO
=3V
10 kSPS throughput
100 kSPS throughput
Serial, 18 bits, twos complement
Conversion results available immediately
after completed conversion
0.4
VIO − 0.3
2.375
2.3
1.8
2.5
−40
すべてのデジタル入力を必要に応じて VIO またはグラウンドに接続。
アクイジション時。
Rev. A | Page 4 of 24
V
V
V
V
µA
µA
V
V
2.625
5.5
5.5
V
V
V
µA
70
700
400
170
130
86
860
µW
µW
µW
µW
µW
3.5
2
0.85
0.65
7.0
4.3
mW
mW
mW
mW
nJ/sample
+85
°C
0.35
VDD = 2.625 V, VREF = 5 V, VIO
=3V
500 kSPS throughput
TMIN to TMAX
+0.3 × VIO
+0.1 × VIO
VIO + 0.3
VIO + 0.3
+1
+1
AD7989-1/AD7989-5
データシート
タイミング仕様
特に指定のない限り、TA = -40℃~+85℃、VDD = 2.37 V~2.63 V、VIO = 2.3 V~5.5 V。負荷条件については図 2 と図 3 を参照してください。
表 4.
Parameter
AD7989-1
Throughput Rate
Conversion Time: CNV Rising Edge to Data Available
Acquisition Time
Time Between Conversions
AD7989-5
Throughput Rate
Conversion Time: CNV Rising Edge to Data Available
Acquisition Time
Time Between Conversions
CNV Pulse Width (CS Mode)
Symbol
SCK Period (CS Mode)
tSCK
tCONV
tACQ
tCYC
tCONV
tACQ
tCYC
tCNVH
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
SCK Period (Chain Mode)
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
SCK Low Time
SCK High Time
SCK Falling Edge to Data Remains Valid
SCK Falling Edge to Data Valid Delay
VIO Above 4.5 V
VIO Above 3 V
VIO Above 2.7 V
VIO Above 2.3 V
CNV or SDI Low to SDO D15 MSB Valid (CS Mode)
Min
Typ
Max
Unit
100
9500
kSPS
ns
ns
µs
500
1600
400
2
500
kSPS
ns
ns
μs
ns
10.5
12
13
15
ns
ns
ns
ns
11.5
13
14
16
4.5
4.5
3
ns
ns
ns
ns
ns
ns
ns
500
10
tSCK
tSCKL
tSCKH
tHSDO
tDSDO
9.5
11
12
14
ns
ns
ns
ns
10
15
20
ns
ns
ns
tEN
VIO Above 3 V
VIO Above 2.3V
CNV or SDI High or Last SCK Falling Edge to SDO High Impedance (CS Mode)
tDIS
SDI Valid Setup Time from CNV Rising Edge (CS Mode)
tSSDICNV
5
ns
SDI Valid Hold Time from CNV Rising Edge (CS Mode)
tHSDICNV
2
ns
SCK Valid Setup Time from CNV Rising Edge (Chain Mode)
SCK Valid Hold Time from CNV Rising Edge (Chain Mode)
SDI Valid Setup Time from SCK Falling Edge (Chain Mode)
SDI Valid Hold Time from SCK Falling Edge (Chain Mode)
tSSCKCNV
tHSCKCNV
tSSDISCK
tHSDISCK
5
5
2
3
ns
ns
ns
ns
Rev. A | Page 5 of 24
AD7989-1/AD7989-5
データシート
500µA
IOL
1.4V
TO SDO
500µA
10232-002
CL
20pF
IOH
図 2. デジタル・インターフェース・タイミングの負荷回路
Y% VIO1
X% VIO1
tDELAY
VIH2
VIL2
VIH2
VIL2
1FOR VIO ≤ 3.0V, X = 90 AND Y = 10; FOR VIO > 3.0V, X = 70 AND Y = 30.
2MINIMUM V AND MAXIMUM V USED. SEE DIGITAL INPUTS
IH
IL
SPECIFICATIONS IN TABLE 3.
図 3. タイミング測定の電圧レベル
Rev. A | Page 6 of 24
10232-003
tDELAY
AD7989-1/AD7989-5
データシート
絶対最大定格
表 5.
Parameter
Analog Inputs
IN+, IN− to GND 1
Supply Voltage
REF, VIO to GND
VDD to GND
VDD to VIO
Digital Inputs to GND
Digital Output to GND
Storage Temperature
Range
Junction Temperature
θJA Thermal Impedance
10-Lead MSOP
10-Lead LFCSP_WD
θJC Thermal Impedance
10-Lead MSOP
10-Lead LFCSP_WD
Reflow Soldering
1
Rating
−0.3 V to VREF + 0.3 V or ±130
mA
上記の絶対最大定格またはそれ以上のストレスを加えるとデバ
イスに恒久的な損傷を与えることがあります。この規定はスト
レス定格の規定のみを目的とするものであり、この仕様の動作
の節に記載する規定値以上での製品の動作を定めたものではあ
りません。製品を長時間最大動作条件以上で動作させると製品
の信頼性に影響を与えます。
ESD に関する注意
−0.3 V to +6.0 V
−0.3 V to +3.0 V
+3 V to −6 V
−0.3 V to VIO + 0.3 V
−0.3 V to VIO + 0.3 V
−65°C to +150°C
ESD(静電放電)の影響を受けやすいデバイスです。
電荷を帯びたデバイスや回路ボードは、検知されないまま放
電することがあります。本製品は当社独自の特許技術である
ESD 保護回路を内蔵してはいますが、デバイスが高エネルギ
ーの静電放電を被った場合、損傷を生じる可能性がありま
す。したがって、性能劣化や機能低下を防止するため、ESD
に対する適切な予防措置を講じることをお勧めします。
150°C
200°C/W
48.7°C/W
44°C/W
2.96°C/W
JEDEC Standard (J-STD-020)
IN+ および IN-についてはアナログ入力セクションの説明を参照してく
ださい。
Rev. A | Page 7 of 24
AD7989-1/AD7989-5
データシート
ピン配置およびピン機能説明
REF 1
IN+ 3
10
VIO
9
SDI/CS
IN+ 3
AD7989-1/
AD7989-5
8
SCK
IN– 4
TOP VIEW
(Not to Scale)
7
SDO
6
CNV
VDD 2
GND 5
IN– 4
GND 5
10232-004
REF 1
9
SDI_CS
TOP VIEW
(Not to Scale)
8
SCK
7
SDO
6
CNV
NOTES:
1. THE EXPOSED PAD CAN BE CONNECTED TO GND.
図 4. 10 ピン MSOP のピン配置
表 6.
10 VIO
AD7989-1/
AD7989-5
10232-005
VDD 2
図 5. 10 ピン LFCSP のピン配置
ピン機能の説明
1
ピン番号
記号
タイプ
1
REF
AI
リファレンス電圧入力。 REF の範囲は 2.4 V~5.1 V です。このピンの電圧は GND ピンに対する電圧であ
り、ピンの近くで 10 μF のコンデンサで GND にデカップリングする必要があります。
2
3
4
5
6
VDD
IN+
IN−
GND
CNV
P
AI
AI
P
DI
電源
7
8
SDO
SCK
DO
DI
シリアル・データ出力。 変換結果はこのピンに出力されます。SCK に同期します。
9
SDI/
CS
DI
シリアル・データ入力/チップセレクト。この入力は複数の機能を持っています。この入力は、ADC のインタ
フェース・モードを次のように選択します。
CNV の立ち上がりエッジで、このピンがロー・レベルであれば、チェーン・モードが選択されます。このモ
ードでは、SDI はデータ入力として使用され、複数の ADC の変換結果を 1 本の SDO 線にディジーチェーン
接続します。SDI/CS のデジタル・データ・レベルは SCK の 16 サイクル分の遅延で SDO に出力されます。
CNV の立ち上がりエッジで、SDI/CS がハイ・レベルであれば、CS モードが選択されます。このモードで
は、 SDI/CSまたは CNV のいずれかがロー・レベルのときに シリアル出力信号が有効になります。
10
VIO
P
入出力インタフェースのデジタル電源。 このピンには通常、ホスト・インタフェースと同じ電源電圧(1.8
V、2.5 V、3 V、または 5 V)が加えられます。
EP
説明
正側差動アナログ入力。
負側差動アナログ入力。
電源グラウンド
変換入力。この入力は複数の機能を持っています。入力信号の立ち上がりエッジで、変換が開始され、 デバ
イスのインターフェース・モード(チェーン・モードまたはチップセレクト(CS)モード)が選択されます。CS
モードでは、CNV がロー・レベルのときに SDO ピンがイネーブルされます。チェーン・モードでは、CNV
がハイ・レベルのときにデータを読み出します。
シリアル・データ・クロック入力。デバイスが選択されると、変換結果がこのクロックでシフト出力されま
す。
露出パッド。リードフレーム・チップスケール・パッケージ (LFCSP) の場合、露出パッドは GND に接続す
ることができます。この接続は、電気的性能を満たすためのものではありません。
1
AI =アナログ入力、DI =デジタル入力、DO =デジタル出力、P =電源
Rev. A | Page 8 of 24
AD7989-1/AD7989-5
データシート
代表的な性能特性
VDD = 2.5 V, VREF = 5.0 V, VIO = 3.3 V.
2.0
POSITIVE INL: +0.79 LSB
NEGATIVE INL: –0.68 LSB
1.5
1.5
1.0
1.0
0.5
0.5
DNL (LSB)
0
–0.5
–0.5
–1.0
–1.0
–1.5
–1.5
0
65536
131072
CODE
196608
262144
–2.0
10232-006
0
65536
図 6. 積分非直線性対コード
44806
43239
45k
50k
40k
35k
40k
32476
COUNTS
COUNTS
262144
50k
50975
29064
30k
20k
30k
25k
20013
20k
16682
15k
10k
10k
9064
7795
5k
0
29
3FFF2
745
881
3FFF4
3FFF6
3FFF8
43
0
3FFFA
0
3FFFC
CODE IN HEX
0
7
145
0
1
2
3
4
5
6
7
8
9
222
7
0
0
A
B
C
D
図 10. コード変化での DC 入力のヒストグラム
0
0
fS = 500kSPS
fIN = 1kHz
fS = 100kSPS
fIN = 1kHz
SNR = 97.2634dB
SINAD = 97.145dB
THD = –112.7dB
–20
AMPLITUDE (dB OF FULL SCALE)
SNR = 97.4361dB
SINAD = 97.3577dB
THD = –114.42dB
–40
0
CODE IN HEX
図 7. コード中央での DC 入力のヒストグラム
–20
3158
2793
0
10232-007
0
3FFF0
–60
–80
–100
–120
–140
–40
–60
–80
–100
–120
–140
–160
0
50
100
150
FREQUENCY (kHz)
200
250
10232-008
AMPLITUDE (dB OF FULL SCALE)
196608
図 9. 差動非直線性対コード
60k
0
131072
CODE
10232-010
–2.0
10232-009
0
POSITIVE INL: +0.46 LSB
NEGATIVE INL: –0.49 LSB
図 8. AD7989-5 FFT プロット
–160
0
10
20
30
FREQUENCY (kHz)
図 11. AD7989-1 FFT プロット
Rev. A | Page 9 of 24
40
50
10232-111
INL (LSB)
2.0
AD7989-1/AD7989-5
データシート
100
100
SNR (dB REFERRED TO FULL SCALE)
99
98
95
97
SINAD (dB)
96
95
94
90
93
85
92
–9
–8
–7
–3
–4
–5
–6
INPUT LEVEL (dB)
–2
0
–1
80
0.1
10232-011
90
–10
1
10
FREQUENCY (kHz)
100
1k
10232-014
91
図 15.SINAD 対周波数
図 12.SNR 対入力レベル
100
18
–100
130
–105
125
SNR, SINAD
17
–110
115
–115
110
–120
THD
15
105
–125
2.75
3.25
3.75
4.25
REFERENCE VOLTAGE (V)
14
5.25
4.75
10232-012
–130
2.25
3.25
3.75
4.25
REFERENCE VOLTAGE (V)
100
5.25
4.75
図 16. THD, SFDR 対リファレンス電圧
図 13. SNR、SINAD、ENOB 対リファレンス電圧
–115
98
–117
96
–119
THD (dB)
100
94
92
–121
–123
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
10232-013
90
–55
2.75
–125
–55
図 14.SNR 対温度
–35
–15
5
25
45
65
TEMPERATURE (°C)
図 17.THD 対温度
Rev. A | Page 10 of 24
85
105
125
10232-016
80
2.25
10232-015
85
SFDR (dB)
THD (dB)
16
ENOB
120
SFDR
ENOB (Bits)
90
SNR (dB)
SNR, SINAD (dB)
95
AD7989-1/AD7989-5
データシート
0.14
0.7
IVDD
IVDD
0.12
OPERATING CURRENTS (mA)
0.5
0.4
0.3
IREF
0.2
IVIO
0.10
0.08
0.06
0.04
IVIO
2.425
2.475
2.525
2.575
2.625
VDD VOLTAGE (V)
0
2.375
10232-118
0
2.375
2.425
2.475
2.625
図 21.動作電流対 VDD 電圧 (AD7989-1)
8
–85
7
POWER-DOWN CURRENTS (µA)
–80
–90
–95
–100
–105
–110
–115
6
5
4
3
IVDD + IVIO
2
1
10
FREQUENCY (kHz)
100
1k
0
–55
10232-017
–125
0.1
–35
–15
5
25
45
65
TEMPERATURE (°C)
85
105
125
10232-018
1
–120
図 22. パワーダウン電流対温度
図 19. THD 対周波数
0.7
0.14
IVDD
IVDD
0.6
OPERATING CURRENTS (mA)
0.12
0.5
0.4
0.3
IREF
0.2
IVIO
0.1
0.10
008
0.06
IREF
0.04
IVIO
0.02
–35
–15
5
25
45
65
85
TEMPERATURE (°C)
105
125
10232-120
OPERATING CURRENTS (mA)
2.575
VDD VOLTAGE (V)
図 18.動作電流対 VDD 電圧 (AD7989-5)
0
–55
2.525
10232-121
0.02
0.1
THD (dB)
IREF
図 20.動作電流対温度 (AD7989-5)
0
–55
–35
–15
5
25
45
65
85
TEMPERATURE (°C)
図 23.動作電流対温度 (AD7989-1)
Rev. A | Page 11 of 24
105
125
10233-123
OPERATING CURRENTS (mA)
0.6
AD7989-1/AD7989-5
データシート
用語
Integral Nonlinearity Error(INL:積分非直線性誤差)
IINL は、負側のフルスケールと正側のフルスケールを結ぶ直線
と実際のコード出力との誤差として定義されます。負側フルス
ケールとして使用されるポイントは、最初のコード遷移より 1/2
LSB だけ下に存在します。正側フルスケールは、最後のコード
遷移より 1/2 LSB だけ上のレベルと定義されます。偏差は各コ
ードの中央と直線との間の距離として測定されます(図 25)。
Differential Nonlinearity Error(DNL:微分非直線性誤差)
理想的な ADC では、各コード遷移は 1 LSB だけ離れた位置で
発生します。DNL は、この理論値からの最大偏差を意味します。
微分非直線性は、ノーミス・コードが保証される分解能として
規定されることがあります。
Zero Error(ゼロ誤差)
ゼロ誤差は、理想的なミッドスケール値入力電圧(0 V)とミッド
スケール出力コード(0LSB)を発生する実際の電圧との差を意味
します。
Gain Error(ゲイン誤差)
最初の変化(100...00 から 100...01 へ)は負の公称フルスケール
(±5 V の範囲で -4.999981 V)の 1/2 LSB 
上のレベルで発生し
なければなりません。最後の変化(011...011 から 011...11 へ)は
公称フルスケール(±5 V の範囲で +4.999943 V)の 1/2 LSB下
のアナログ電圧に対して発生します。ゲイン誤差は、最後の変
化の実際のレベルと最初の変化の実際のレベルとの差と、対応
する理論値レベル間の差との偏差を表します。
Spurious-Free Dynamic Range(SFDR:スプリアス・フリー・
ダイナミック・レンジ)
SFDR は入力信号の rms 振幅値とピーク・スプリアス信号との
差を意味し、dB 値で表します。
Effective Number of Bits ENOB:実効ビット数)
ENOB は、正弦波を入力したときの分解能を表します。ENOB
と SINAD の関係は次の式で表されます:
ENOB = (SINADdB − 1.76)/6.02
ビット数で表されます。
Noise-Free Code Resolution = log2(2N/Peak-to-Peak Noise)
ビット数で表されます。
Effective Resolution(有効分解能)
有効分解能は次式を使って計算します:
Effective Resolution = log2(2N/RMS Input Noise)
ビット数で表されます。
Total Harmonic Distortion(THD:総合高調波歪み)
THD とは、基本波から 5 次高調波成分までの rms 値の総和の、
フルスケール入力信号の rms 値に対する比を意味し、デシベル
値で表します。
Dynamic Range(ダイナミック・レンジ)
ダイナミック・レンジは、入力を短絡して測定した合計 rms ノ
イズに対するフルスケールの rms 値の比を表します。ダイナミ
ック・レンジの値は dB で表されます。ダイナミック・レンジ
は、すべての雑音源と DNL アーティファクトが含まれるように
-60dB の信号レベルで測定されます。
Signal-to-Noise Ratio(SNR:信号対ノイズ比)
SNR は、実際の入力信号 rms 値の、ナイキスト周波数より下の
全スペクトル成分の rms 値総和から高調波成分と DC 成分を除
いた値に対する比です。SNR の値は dB で表されます。
Signal-to-Noise-and-Distortion Ratio(SINAD:信号対ノイズお
よび歪み比)
SINAD は、測定した入力信号 rms 値の、ナイキスト周波数より
下の全スペクトル成分の rms 値総和(DC 以外の高調波を含む)
に対する比です。SINAD の値は dB で表されます。
Aperture Delay(アパーチャ遅延)
アパーチャ遅延はアクイジション性能を表し、CNV 入力の立ち
上がりエッジから入力信号が変換用にホールドされるまでの時
間として測定されます。
Transient Response(過渡応答)
過渡応答はフルスケールのステップ関数が与えられてから ADC
が正常に入力を取得するまでに要する時間を表します。
Noise-Free Code Resolution(NFCR:ノイズ・フリー・コード
分解能)
ノイズ・フリー・コード分解能は、それを超えると個々のコード
が区別できなくなるビット数。 NFCR は次式を使って計算しま
す:
Rev. A | Page 12 of 24
AD7989-1/AD7989-5
データシート
動作原理
IN+
SWITCHES CONTROL
LSB
MSB
REF
131,072C
65,536C
4C
2C
C
SW+
C
BUSY
COMP
GND
131,072C
65,536C
4C
2C
C
CONTROL
LOGIC
C
MSB
OUTPUT CODE
LSB
SW–
10232-020
CNV
IN–
図 24. ADC の簡略化した回路図
回路説明
AD7989-1/AD8989-5 は単電源動作の逐次比較型アーキテクチャ
を採用した高速、高精度、低消費電力の 18 ビット A/D コンバ
ータ(ADC)です。
AD7989-5 は毎秒 500,000 サンプルの AD 変換(500 kSPS) が、
AD7989-1 は毎秒 100,000 サンプルの AD 変換(100 kSPS) が可能
であり、変換動作の合間はパワーダウンします。AD7989-1 が
100 kSPS で動作する場合、その典型的消費電力は僅か 700 μW
であり、バッテリ駆動のアプリケーションに最適です。
AD7989-1/AD7989-5 はトラック&ホールドを内蔵し、パイプラ
イン遅延やレイテンシがないため、マルチプレクスされた複数
チャンネルのアプリケーションに最適です。
AD7989-1/AD7989-5 は、 1.8 V~5 V のデジタル・ロジック・フ
ァミリとインタフェースすることができます。どちらも省スペ
ースと柔軟な構成が可能な、10 ピン MSOP または 10 ピン
LFCSP パッケージを採用しています。
コンバータの動作
AD7989-1/AD7989-5 は、電荷再分配型 DAC をベースとする逐
次比較型 A/D コンバータです。図 24 に、ADC の簡単化した回
路図を示します。この容量性 DAC は、2 進数の重みを持った 18
個のコンデンサから成る 2 列の同じアレイで構成されており、
各アレイはコンパレータの 2 つの入力に接続されています。
アクイジション・フェーズでは、コンパレータの入力に接続さ
れたアレイの端子は、SW+と SW-を経由して GND に接続され
ます。すべての独立したスイッチはアナログ入力に接続されま
す。したがって、コンデンサ・アレイはサンプリング・コンデ
ンサとして使用され、IN+入力と IN-入力でアナログ信号が取り
込まれます。アクイジション・フェーズが終わると、CNV 入力
がハイ・レベルになり、変換フェーズが開始されます。変換フ
ェーズが開始されると、先ず SW+と SW-が開きます。次に、2 つ
のコンデンサ・アレイは入力から切り離されて、GND 入力に接
続されます。そうすると、アクイジション・フェーズの終わり
に取り込まれた、IN+と IN-間の差動電圧がコンパレータ入力に
接続されて、コンパレータは平衡しなくなります。コンデン
サ・アレイの各エレメントを GND と REF の間でスイッチング
することにより、コンパレータ入力は 2 進数重みの電圧ステッ
プ(VREF/2,VREF/4....VREF/262,144)で変化します。 コントロー
ル・ロジックがこれらのスイッチをトグルして(MSB から開始)、
コンパレータが再度平衡するようにします。この処理が終了す
ると、デバイスはアクイジション・フェーズに戻り、コントロ
ール・ロジックが ADC 出力コードを発生します。
AD7989-1/AD7989-5 は変換クロックを内蔵しているため、変換
プロセスの際にシリアル・クロック(SCK)は不要です。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生
他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するも
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合
については、英語版をご参照ください。
Rev. A
©2010 Analog Devices, Inc. All rights reserved.
本
社/〒105-6891東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03(5402)8200
大阪営業所/〒532-0003大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06(6350)6868
AD7989-1/AD7989-5
データシート
伝達関数
表 7. 出力コードと入力電圧の理論値
011...111
011...110
011...101
デジタル出力コー
ド(Hex)
0x1FFFF1
0x00001
0x00000
0x3FFFF
0x20001
0x200002
アナログ入力
VREF = 5 V
+4.999962 V
+38.15 µV
0V
−38.15 µV
−4.999962 V
−5 V
説明
+FSR – 1 LSB
Midscale + 1 LSB
Midscale
Midscale – 1 LSB
–FSR + 1 LSB
–FSR
1
アナログ入力範囲より上のコードでもあります(VREF ~VGND より上の
VIN+~VIN-)。
2
アナログ入力範囲より下のコードでもあります(VGND より下の VIN+
~VIN-)。
100...010
100...001
–FSR + 1 LSB
–FSR + 0.5 LSB
+FSR – 1 LSB
+FSR – 1.5 LSB
ANALOG INPUT
代表的な接続図
図 26 に、複数の電源を使用した場合の AD7989-1/AD7989-5 の
推奨接続図の例を示します。
図 25. ADC の理想的伝達関数
V+
REF1
2.5V
10µF2
100nF
V+
1.8V TO 5.5V
20Ω
0V TO VREF
100nF
REF
2.7nF
VDD
IN+
V–
AD7989-1/
AD7989-5
4
V+
IN–
20Ω
VREF TO 0V
ADA4841-x2, 3
VIO
SDI/CS
SCK
SDO
3-WIRE INTERFACE
CNV
GND
2.7nF
V–
4
1SEE THE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION.
2C
REF IS USUALLY A 10µF CERAMIC CAPACITOR (X5R).
SEE THE RECOMMENDED LAYOUT IN FIGURE 39 AND FIGURE 40.
3SEE THE DRIVER AMPLIFIER CHOICE SECTION.
4OPTIONAL FILTER. SEE THE ANALOG INPUTS SECTION.
図 26. 複数の電源を使用する代表的なアプリケーション図
Rev. A | Page 14 of 24
10232-022
100...000
–FSR
10232-021
ADC CODE (TWOS COMPLEMENT)
AD7989-1/AD7989-5 の理論伝達特性を図 25 と表 7 に示します。
AD7989-1/AD7989-5
データシート
アナログ入力
図 27 に、AD7989-1/AD7989-5 の入力構造の等価回路を示します。
ダイオード D1 と D2 は、アナログ入力 IN+と IN-に対する ESD
保護用です。アナログ入力信号は基準入力電圧(REF)より 0.3 V
以上高くならないよう注意する必要があります。アナログ入力
がこのレベルを超えると、ダイオードが順バイアスとなって電
流を通し始めます。これらのダイオードは、最大 130 mA の順
方向バイアス電流を処理することができます。しかし、入力バ
ッファの電源(例:図 26 の ADA4841-x の電源)が REF の電源
と異なる場合、アナログ入力信号が電源レールを 0.3 V 以上超
過することがあります。このような場合、たとえば短絡電流制
限機能を持つ入力バッファを使ってデバイスを保護することが
できます。
の大きさに依存します。THD の値は、ソース・インピーダンス
と最大入力周波数の関数として性能低下します。
ドライバ・アンプの選択
AD7989-1/AD7989-5 の駆動は簡単ですが、ドライバ・アンプは
次の条件を満たす必要があります。
• AD7989-1/AD7989-5 の SNR 性能と遷移ノイズ性能を維
持するためには、ドライバ・アンプが保証するノイズを
できるだけ低く抑える必要があります。ドライバから発
生するノイズは、AD7989-1/AD7989-5 アナログ入力回路
の RIN と CIN から構成される 1 次ローパス・フィルタま
たは外付けフィルタ(使用した場合)により除去されます。
AD7989-1/AD7989-5 のノイズは 40 μV rms(typ)であるた
め、アンプに起因する SNR の性能低下は次式で与えら
れます。
REF
D1
RIN


40
SNRLOSS = 20 log

π
2
2
 40 + f − 3dB (NeN )
2

CIN
IN+ OR IN–
D2
10232-023
CPIN
GND
•
図 27. アナログ入力等価回路
このアナログ入力構造を使うと、IN+と IN-との間の差動信号の
サンプリングが可能になります。この差動入力の採用により、
両入力に共通する小さい信号を除去することができます。
90
•
85
•
CMRR (dB)
80
75
70
65






ここで、f-3dB は AD7989-1/AD7989-5 (10 MHz)の入力帯域幅
(MHz)、または入力フィルタのカットオフ周波数(使用し
た場合)。N はアンプのノイズ・ゲイン(たとえば、バッ
ファ構成では 1)。
eN は、オペアンプの等価入力ノイズ電圧(nV/√Hz)。
AC アプリケーションの場合、ドライバは AD79891/AD7989-5 と釣り合う THD 性能を持つ必要があります。
多チャンネルをマルチプレクスするアプリケーションの場
合、ドライバ・アンプと AD7989-1/AD7989-5 アナログ入力
回路は、コンデンサ・アレイへのフル・スケール・ステッ
プに対して 18 ビット・レベル(0.0004%、4 ppm)でセトリン
グする必要があります。アンプのデータシートでは、一般
に 0.1~0.01%でのセトリングが規定されています。このセ
トリングは、18 ビット・レベルでのセトリング・タイムと
は大幅に異なることがあるため、ドライバを選択する前に確
認する必要があります。
1
10
100
FREQUENCY (kHz)
1k
10k
10232-024
表 8. 推奨されるドライバ・アンプ 1
60
アンプ
ADA4941-1
図 28. アナログ入力 CMRR の周波数特性
アクイジション・フェーズでは、アナログ入力(IN+または IN-)
のインピーダンスは、コンデンサ CPIN と、RIN および CIN の直列
接続の回路との並列組み合わせとしてモデル化することができ
ます。CPIN は主にピン容量です。RIN は 400 kΩ (typ)であり、直列
抵抗とスイッチのオン抵抗から構成される集中定数です。 CIN は
30 pF(typ)であり、主に ADC サンプリング・コンデンサから構
成されています。
スイッチが閉じているサンプリング・フェーズでは、入力インピ
ーダンスは CPIN に制限されます。RIN と CIN により、1 次ローパ
ス・フィルタが構成されるため、不要な折り返し効果が削減さ
れ、ノイズが制限されます。
ADA4841-1/
ADA4841-2
AD8021
AD8022
OP184
AD8655
AD8605,
AD8615
1
代表的アプリケーション
超低雑音、低消費電力、単相から差動への変
換
超低雑音、小型、低消費電力
超低雑音、高周波
低雑音、高周波
低消費電力、低雑音、低周波
5 V 単一電源、低雑音
5 V 単一電源、低消費電力
最新の推奨ドライバについては、製品 Web ページの推奨製品リストを
参照してください。
駆動回路のソース・インピーダンスが小さい場合は、AD79891/AD7989-5 を直接駆動することができます。ソース・インピー
ダンスが大きい場合には、AC 性能、特に THD が大きい影響を
受けます。DC 性能は、入力インピーダンスからあまり影響を
受けません。最大ソース・インピーダンスは、許容可能な THD
Rev. A | Page 15 of 24
AD7989-1/AD7989-5
データシート
単相・差動変換ドライバ
電源
シングルエンド・アナログ信号(バイポーラまたはユニポーラ)
を使うアプリケーションの場合、ADA4941-1 シングルエンド/差
動変換ドライバを使うと、差動入力をデバイスに入力すること
ができます。図 29 にこの回路図を示します。
AD7989-1/AD7989-5 は、コア電源(VDD)とデジタル入力/出力イン
タフェース電源(VIO)の 2 種類の電源ピンを使っています。VIO
は 1.8 V~5.5 V で動作するロジックとの直接インタフェースを
可能にします。所要電源数を減らすため、VIO と VDD はひと
つにまとめることができます。AD7989-1/AD7989-5 は VIO と
VDD の間の電源シーケンスに依存しません。さらに、図 30 に示
されるように広い周波数範囲で電源変動に対して安定です。
入力信号のレンジと AD コンバータの入力レンジ(VREF)間の
減衰比に応じて R1 と R2 を設定します。R1、R2、CF は、望ま
しい入力インピーダンス、信号帯域幅、アンチエリアシング、
およびノイズ量に依存して選択されます。たとえば、入力イン
ピーダンスが 4 kΩ で電圧範囲が±10 V の場合は、R2 = 1 kΩ、
R1 = 4 kΩ となります。
95
90
R5
R6
R3
R4
85
PSRR (dB)
R3 と R4 は、AD コンバータの IN-入力のコモンモード電圧を設定
し、R5 と R6 は IN+入力のコモンモード電圧を設定します。コモ
ンモード電圧が VREF/2 に近いことを確認してください。たとえば、
±10 V の範囲で、単電源動作の場合は、 R3 = 8.45 kΩ, R4 = 11.8
kΩ, R5 = 10.5 kΩ, and R6 = 9.76 kΩ となります。
80
75
70
+5V REF
REF
OUTN
20Ω
2.7nF
20Ω
IN
IN+
REF
60
VDD
AD7989-1/
AD7989-5
2.7nF
OUTP
100nF
65
+2.5V
GND
100
FREQUENCY (kHz)
1k
AD7989-1/AD7989-5 は、各変換フェーズが終る度に自動的にパ
ワーダウンします。
ADA4941
デジタル・インタフェース
–0.2V
R2
10232-025
R1
10
図 30. PSRR 対周波数
IN–
FB
±10V,
±5V, ..
1
10232-026
10µF
+5.2V
100nF
CF
図 29. シングルエンド/差動変換ドライバ
リファレンス電圧入力
AD7989-1/AD7989-5 のリファレンス電圧入力 REF は動的入力イ
ンピーダンスを持っています。このため、REF 入力と GND 入
力との間を効果的にデカップリングした低インピーダンス源か
ら駆動する必要があります(レイアウトの節参照)。
REF を非常に小さいインピーダンス源で駆動する場合 (たとえ
ば、AD8031 または AD8605 を使用するリファレンス・バッフ
ァ)は、10 μF のセラミック・チップ・コンデンサ(X5R、0805
サイズ)でデカップリングを行えば最適な性能を得ることができ
ます。
バッファなしでリファレンス電圧を使う場合は、デカップリン
グ値は使用するリファレンスに依存します。たとえば低温度ド
リフト ADR43x リファレンスを使用する場合は、22 μF のセラ
ミック・チップ・コンデンサ(X5R、1206 サイズ)を使って最適
な性能を得ることができます。
必要に応じて、2.2 μF までの小型なリファレンス・デカップリ
ング・コンデンサ値を使うことができ、性能、特に DNL への影
響は最小限に抑えることができます。
AD7989-1/AD7989-5 のピン数は少ないですが、シリアル・イン
ターフェース・モードが柔軟性を提供します。
CSモードの場合、AD7989-1/AD7989-5 は SPI、QSPI、デジタ
ル・ホスト、及び DSP と互換性があります。CNV 信号、SCK 信
号、SDO 信号を使う 3 線式インタフェースは、配線数が少ないた
め、たとえば、絶縁アプリケーションに適しています。SDI/CS信
号、CNV 信号、SCK 信号、SDO 信号を使う 4 線式インタフェ
ースを使用すると、変換を開始する CNV を読み出しタイミング
(SDI)と無関係に使用できます。この機能は、低ジッタ・サンプ
リング・アプリケーションや同時サンプリング・アプリケーシ
ョンに有用です。
AD7989-1/AD7989-5 をチェーン・モードで使うと、SDI 入力を使
って、シフト・レジスタに似た 1 本のデータ・ライン上で複数の
ADC をカスケード接続することができます。
デバイスがどのモードで動作するかは、CNV の立ち上がりエッ
ジでの SDI/CSのレベルで決定されます。SDI/CS がハイ・レベル
なら CS モードが選択され、SDI/CSがロー・レベルならチェー
ン・モードが選択されます。SDI と CNV を接続して SDI のホー
ルド時間を決めるときには、チェーン・モードが選択されます。
ユーザーは、読み出し前に最大変換時間の経過を待たなければ
なりません。
REF ピンと GND ピンの間に小さい値のセラミック・デカップリ
ング・コンデンサ(100 nF など)を追加する必要はありません。
Rev. A | Page 16 of 24
AD7989-1/AD7989-5
データシート
がロー・レベルになると、変換結果が MSB から SDO に出力さ
れます。残りのデータ・ビットは、後に続く SCK の立ち下がり
エッジで出力されます。SDO のデータは、SCK の両エッジで有
効です。SCK の立ち上がりエッジを使ってデータを取込むこと
ができますが、SCK の立ち下がりエッジを使うデジタル・ホス
トを使うと、ホールド・タイムが許容できる限り、高速な読み
出しレートが可能になります。18 番目の SCK 立ち下がりエッ
ジの後、または CNV がハイ・レベルになったときのいずれか早
い方で、SDO は高インピーダンスに戻ります。
CSモード、3 線
このモードは、1 個の AD7989-1/AD7989-5 を SPI 互換のデジタ
ル・ホストに接続する際に使用されます。図 31 に接続図を、図
32 に対応するタイミングを、それぞれ示します。
VIO へプルアップされた SDI/CSでは、CNV の立ち上がりエッ
ジで変換が開始され、CSモードが選択され、SDO は高インピー
ダンスになります。変換が終了すると AD7989-1/AD7989-5 はア
クイジッション・フェーズになり、パワーダウンします。CNV
CONVERT
DIGITAL HOST
CNV
VIO
SDI/CS
AD7989-1/
AD7989-5
DATA IN
SDO
10232-027
SCK
CLK
図 31. CSモード、3 線インタフェースの接続図 (SDH がハイ・レベル)
SDI/CS = 1
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
1
2
3
16
tHSDO
18
tSCKH
tDSDO
tEN
SDO
17
D17
D16
D15
tDIS
D1
D0
図 32. CS モード、3 線シリアル・インタフェースのタイミング図(SDI がハイ・レベル)
Rev. A | Page 17 of 24
10232-028
SCK
AD7989-1/AD7989-5
データシート
CSモード、4 線
を維持する必要があります。変換が完了すると、AD7989-
このモードは、複数の AD7989-1/AD7989-5 デバイスを SPI 互換
のデジタル・ホストに接続する際に使用されます。
1/AD7989-5 はアクイジション・フェーズに入り、パワーダウン
状態になります。SDI/CS入力にロー・レベルを入力すると、各
2 つの AD7989-1/AD7989-5 を用いた場合の接続図を図 33 に、対
応するタイミング図を図 34 に示します。
れます。残りのデータ・ビットは、後続の SCK の立ち下がりエ
ADC の変換結果を読み出すことができ、MSB が SDO へ出力さ
ッジで出力されます。データは、SCK の両エッジで有効です。
SDI がハイ・レベルの状態で、CNV の立ち上がりエッジで変換
が開始され、SDI/CSモードが選択され、SDO は高インピーダン
立ち上がりエッジを使ってデータを取込むことができますが、
SCK の立ち下がりエッジを使うデジタル・ホストを使うと、ホ
スになります。このモードでは、変換フェーズとそれに続くデ
ールド・タイムが許容できる限り、高速な読み出しレートが可
ータ読み出しの間、CNV がハイ・レベルに維持される必要があ
ります。(SDI/CSと CNV をロー・レベルにすると、SDO がロ
能になります。18 番目の SCK 立ち下がりエッジの後、または
SDI/CSがハイ・レベルになったときのいずれか早い方で、SDO
ー・レベルに駆動されます。最小変換時間の前に、SDI/CSを使
は高インピーダンスに戻り、もう一方の AD7989-1/AD7989-5 を読
ってアナログ・マルチプレクサのような他の SPI デバイスを選
択することができますが、最小変換時間が経過する前に SDI/CS
み出すことができるようになります。
がハイ・レベルに戻り、可能な最大変換時間の間ハイ・レベル
CS2
CS1
CONVERT
CNV
SDO
SDI/CS
AD7989-1/
AD7989-5
SCK
DIGITAL HOST
SDO
SCK
10232-029
SDI/CS
CNV
AD7989-1/
AD7989-5
DATA IN
CLK
図 33. CS モード、4 線インタフェースの接続図
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSSDICNV
SDI/CS (CS1)
tHSDICNV
SDI/CS (CS2)
tSCK
tSCKL
1
2
16
3
tHSDO
18
19
20
34
35
36
tDSDO
tEN
SDO
17
tSCKH
D17
D16
D15
tDIS
D1
D0
D17
D16
図 34. CSモード、4 線シリアル・インタフェースのタイミング図
Rev. A | Page 18 of 24
D1
D0
10232-030
SCK
AD7989-1/AD7989-5
データシート
変換が完了すると、SDO に MSB が出力され、AD79891/AD7989-5 はアクイジション・フェーズに入り、パワーダウン
状態になります。内部シフトレジスタに保存されている残りの
データ・ビットは、後続の SCK の立ち下がりエッジで出力され
ます。各 ADC で、SDI が内部シフトレジスタの入力に接続され、
SCK の立ち下がりエッジでクロック駆動されます。チェーン内
の各 ADC はデータの MSB を先頭に出力し、N 番目の ADC を
リードバックするためには 18×N 個のクロックが必要です。デ
ータは、SCK の両エッジで有効です。立ち上がりエッジを使っ
てデータを取込むことができますが、SCK の立ち下がりエッジ
を使うデジタル・ホストを使うと、ホールド・タイムが許容で
きる限り、高速な読み出しレートが可能になり、かつチェーン
内の AD7989-1/AD7989-5 の数を増やすことができます。最大変
換レートは、合計リードバック時間により低下することがありま
す。
チェーン・モード
このモードは、3 線シリアル・1インタフェースに複数の
AD7989-1/AD7989-5 をディジーチェーン接続するために使用さ
れます。この機能は部品数と接続配線数の削減に役立ちます。
たとえば、孤立した複数のコンバータを使用するアプリケーシ
ョンまたはインタフェース能力が制限されているシステムでは
この接続が使用されます。データのリードバックは、シフトレ
ジスタをクロック駆動するのに似ています。
2 つの AD7989-1/AD7989-5 を用いた場合の接続図を図 35 に、対
応するタイミング図を図 36 に示します。
SDI/CSと CNV をロー・レベルにすると、SDO がロー・レベル
に駆動されます。SCK がロー・レベルのとき、CNV の立ち上が
りエッジで変換が開始され、チェーン・モードが選択されます。
このモードでは、変換フェーズとそれに続くデータ・リードバ
ックの間、CNV がハイ・レベルに維持される必要があります。
CONVERT
CNV
SDO
SDI/CS
A
SCK
DIGITAL HOST
AD7989-1/
AD7989-5
SDO
DATA IN
B
SCK
10232-031
SDI/CS
CNV
AD7989-1/
AD7989-5
CLK
図 35. チェーン・モードの接続図
SDI/CSA = 0
tCYC
CNV
ACQUISITION
tCONV
tACQ
CONVERSION
ACQUISITION
tSCK
tSCKL
tSSCKCNV
SCK
1
tHSCKCNV
2
3
16
17
tSSDISCK
18
19
20
DA17
DA16
34
35
36
D A1
DA0
tSCKH
tHSDISCK
tEN
SDOA = SDI/CSB
DA17
DA16
DA15
DA1
DA0
DB17
DB16
DB15
DB1
D B0
SDOB
図 36. チェーン・モード、シリアル・インタフェースのタイミング図
Rev. A | Page 19 of 24
10232-032
tHSDO
tDSDO
AD7989-1/AD7989-5
データシート
アプリケーション情報
VDRIVE
BLACKFIN® DSP とのインタフェース
AD7989-1/AD7989-5 は、DSP の SPI、または SPORT と簡単に接
続することができます。図 37 に示すように、SPI は標準の SPI
インタフェースを用いて簡単に構成することができます。
DR
SPI_MISO
SDO
SPI_MOSI
CNV
AD7989-1/
AD7989-5
SCK
RFS
AD7989-1/
AD7989-5
TFS
CNV
10232-035
DSP
SCK
TSCLK
図 37. 代表的な Blackfin SPI インタフェース接続
10232-045
BLACKFIN
DSP
SPI_CLK
SDO
RSCLK
図 38. 評価ボードと Blackfin SPORT インタフェースの接続
レイアウト
同様に、この ADC との接続に DSP の SPORT インタフェースを
使用することもできます。SPORT インタフェースでは、ダイレ
クト・メモリ・アクセス(DMA)が使用でき、ハードウェア・
カウンタが生成する低ジッタの CNV 信号を使用できるという利
点があります。
SPORT と D7989-1/AD7989-5 を接続する際には、追加で外付け
ロジックが必要となることがあります。AD7989-1/AD7989-5 の
評価ボードは、SDP ボードに実装されている Blackfin DSP
(ADSP-BF527)の SPORT インタフェースに直接接続すること
ができます。SPORT インタフェースとの接続のために用いられ
る配線では、図 38 に示すようないくつかの外付けロジックを必
要とします。ADC への SCK 入力は、CNV がハイ・レベルの場
合はゲート・オフされ、データ変換を行いながら SCK ラインを
静止状態に維持します。これによって変換結果の完全性が保証
されます。この方法では、SCK 信号線に AND ゲートと NOT ゲ
ートが 1 個ずつ用いられます。RSCLK 及び RFS 信号線上で用
いられている他のロジック・ゲートは遅延を整合させることを
目的としており、信号線の配線長が短いのであれば不要の場合
もあります。
この回路は、この ADC と DSP の SPORT インタフェースとを接
続するための一例であり、他の回路構成もあり得ます。
AD7989-1/AD7989-5 を実装するプリント回路ボードは、アナロ
グ部とデジタル部を分離して、ボード内でそれぞれをまとめて
配置するようにデザインする必要があります。AD79891/AD7989-5 では、アナログ信号を左側に、デジタル信号を右側
に配置しているため、この作業が容易になります。
AD7989-1/AD7989-5 の下のグラウンド・プレーンがシールドし
て使われてない限り、ノイズがチップに混入するので、デバイ
スの真下をデジタル・ラインが通らないようにしてください。
CNV やクロックのような高速なスイッチング信号は、アナログ
信号パスの近くを通らないように配置してください。デジタル
信号とアナログ信号の交差は回避する必要があります。
グラウンド・プレーンを少なくとも 1 層以上使用することが推
奨されます。グラウンド・プレーンは、デジタル部とアナログ
部に共通または分けて使うことができます。後者の場合、
AD7989-1/AD7989-5 デバイスの下部に敷かれるグラウンド面を
結合してください。
AD7989-1/AD7989-5 のリファレンス電圧入力 REF はダイナミッ
クな入力インピーダンスを持っています。REF ピンと GND ピ
ンの近くに、理想的には直接に、リファレンス電圧デカップリ
ング・セラミック・コンデンサを、太い低インピーダンスのパ
ターンを用いた最小寄生インダクタンスの配線で接続すること
によって REF をデカップリングしてください。
最後に、AD7989-1/AD7989-5 の電源 VDD と VIO は AD79891/AD7989-5 の近くに配置したセラミック・コンデンサ(一般に 100
nF)でデカップリングし、低インピーダンス・パスを提供する短
く太いパターンで接続して、電源ライン上のグリッチの影響を軽
減します。
これらのルールに従ったレイアウトの例を図 39 と図 40 に示し
ます。
Rev. A | Page 20 of 24
AD7989-1/AD7989-5
データシート
AD7989-1/AD7989-5 の性能評価
AD7989-1/AD7989-5 のその他の推奨レイアウトは、AD79891/AD7989-5 (EVAL-AD7689-5SDZ)用評価ボードのドキュメント
にも記載してあります。評価ボードの梱包には、組み立て済み
でテスト済みの評価ボード、ユーザーガイド、及び EVAL-SDPCB1Z を介して PC からボードを制御するソフトウェアが添付さ
れています。
10232-034
AD7989-1/
AD7989-5
10232-033
図 40. AD7989-1/AD7989-5 の推奨レイアウト (裏面レイヤー)
図 39. AD7989-1/AD7989-5 の推奨レイアウト (表面レイヤー)
Rev. A | Page 21 of 24
AD7989-1/AD7989-5
データシート
外形寸法
3.10
3.00
2.90
10
3.10
3.00
2.90
1
5.15
4.90
4.65
6
5
PIN 1
IDENTIFIER
0.50 BSC
0.95
0.85
0.75
15° MAX
1.10 MAX
0.30
0.15
0.70
0.55
0.40
0.23
0.13
6°
0°
091709-A
0.15
0.05
COPLANARITY
0.10
COMPLIANT TO JEDEC STANDARDS MO-187-BA
図 41. 10 ピン・ミニ・スモール・アウトライン・パッケージ[MSOP]
(RM-10)
寸法表示: mm
2.48
2.38
2.23
3.10
3.00 SQ
2.90
0.50 BSC
10
6
1.74
1.64
1.49
EXPOSED
PAD
0.50
0.40
0.30
1
5
BOTTOM VIEW
TOP VIEW
0.80
0.75
0.70
SEATING
PLANE
0.30
0.25
0.20
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 MIN
PIN 1
INDICATOR
(R 0.15)
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
0.20 REF
図 42. 10 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_WD]
3 mm×3 mm ボディ、超薄型デュアル・ピン(CP-10-9)
寸法表示: mm
Rev. A | Page 22 of 24
02-05-2013-C
PIN 1 INDEX
AREA
AD7989-1/AD7989-5
データシート
オーダー・ガイド
Model 1, 2, 3
AD7989-1BRMZ
AD7989-1BRMZ-RL7
AD7989-1BCPZ-RL7
AD7989-1BCPZ-R2
AD7989-5BRMZ
AD7989-5BRMZ-RL7
AD7989-5BCPZ-RL7
AD7989-5BCPZ-R2
EVAL-AD7989-5SDZ
EVAL-SDP-CB1Z
Temperature
Range
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
−40°C to +85°C
Package Description
10-Lead MSOP, Tube
10-Lead MSOP, 7” Tape and Reel
10-Lead LFCSP_WD, 7” Tape and Reel
10-Lead LFCSP_WD
10-Lead MSOP, Tube
10-Lead MSOP, 7” Tape and Reel
10-Lead LFCSP_WD, 7” Tape and Reel
10-Lead LFCSP_WD
Evaluation Board with AD7989-5
Populated; Use for Evaluation of Both
AD7989-1 and AD7989-5
System Demonstration Board, Used as a
Controller Board for Data Transfer via USB
Interface to PC
1
Package
Option
RM-10
RM-10
CP-10-9
CP-10-9
RM-10
RM-10
CP-10-9
CP-10-9
Ordering
Quantity
50
1,000
1,500
250
50
1,000
1,500
250
Branding
C76
C76
C80
C80
C7N
C7N
C7Y
C7Y
Z = RoHS 準拠製品
EVAL-AD7989-5SDZ ボードは単独の評価ボードとして、または評価/デモ目的の EVAL-SDP-CB1Z と組み合わせて、使用することができます。
3
EVAL-SDP-CB1Z ボードを使うと、PC からの制御と SD サフィックスが付くすべてのアナログ・デバイセズ社評価ボードとの通信が可能です。
2
Rev. A | Page 23 of 24
AD7989-1/AD7989-5
データシート
メモ
Rev. A | Page 24 of 24
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement