Procesory a Mikrořadiče

Procesory a Mikrořadiče

Procesory pro vestavné aplikace – přehled, bloky v. 2014

A4M38AVS

ČVUT- FEL, katedra měření,

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

1

Procesor pro vestavné aplikace- mikrořadič, struktura

Procesorové jádro paměť programu ROM paměť dat - operační paměť

( R/W – čtení- zápis)

Možné bloky:

Generátor hodinového signálu

Reset genrátor - dohlížecí obvody

Periferní obvody (čítače, komunikační řadiče

UART, USART, ETHERNET, USB,

Sériová rozhraní SPI, IIC Bus

ADC, DAC, analogové komparátory

Obvod reálného času - RTC

Blok řízení napájení, vnitřní regulátor napětí

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

2

Typy pamětí – podle uchování obsahu

Dělení pamětí podle uchování informace po vypnutí napájení:

Volatilní paměti – Volatile memory – obsah se po vypnutí napájení ztratí

Nevolatilní – „Pevné“- paměti Nonvolatile memory - obsah zachován při vypnutí napájení

Dělení pamětí podle způsobu použití

RWM Read Write Memory – paměť pro zápis a čtení ( typicky jako datová paměť), jejich obsah se při činnosti procesoru obvykle mění

Varianty RWM ( SRAM, DRAM, FIFO, dvoubránová,..)

ROM Read Only Memory – paměť s pevným obsahem, který se nemění (typicky jako paměť programu nebo konstant, které jsou dány („napevno“), obsah je zadán technologicky – maskami propojení při jejich výrobě – proto také označení Mask

ROM

ROM typické použití- jako paměť programu mikrořadiče pro vestavný systém vyráběného ve velkých seríích

PROM Programmable ROM – použití vychází z ROM, avšak její obsah může uživatel nějakým způsobem nastavit (naprogramovat) jednou programovatelné OTP (One Time Programmable) PROM

Mazatelné programovatelné paměti EPROM, EEPROM, FLASH

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

3

Typy pamětí – podle způsobu přístupu

Paměť synchronní, asynchronní

Asynchronní paměť- okamžiky čtení, nebo zápisu jsou určeny okamžiky hran řídicích signálů, které mohou přicházet asynchronně- podle požadavku systému

Asynchronní SRAM, ROM, NOR FLASH DRAM (staré typy DRAM), FIFO

Synchronní paměť- veškerá činnost se děje v rytmu stálého hodinového signálu

Synchronní SRAM, Synchronní NOR FLASH,DRAM - SDRAM, DDR, FIFO

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

4

Nevolatilní paměti NOR FLASH

Paměti FLASH- NOR – jako interní, příp. externí paměti programu, čtení kódu přímo při vykonávání, náhodný (libovolný) přístup paměťový tranzistor MOS, plovoucí hradlo

– floating gate, informace ve formě - náboj na plov. hradle náboj je – náboj není tranzistor při čtení vede – nevede

Rychlé programování – přivedení náboje na plov.

hradlo „ horkými elektrony “ – velká intenzita proudu I

DS kanálem tranzistoru – v pam. matici,trvání desítky mikrosekund na Bajt

W

0

C

0

Programování v režimu Byte programming – může se programovat po jednotlivých bajtech (předem vymazaná paměť)

W

1

Mazání , mazání – tunelováním – pomalý proces – trvání milisekundy, pouze – buď celá paměť (bulk erase), případně celý blok (sector erase)

S plovoucí hradlo

T

C0

T

F00

T

F10 n

+

N kanál

B

0

G řídící hradlo izolant

D

P substrát.

výst. obvod

C

1

T

C1

T

F01

T

F11 n

+

B

1

První paměti FLASH byly určeny jako alternativa EPROM- programování a mazání pouze ve specializovaném přístroji – programátoru „Programmer“.

Pro programování a mazání bylo zapotřebí zvýšené napětí + 12 V

Ohledne programátorů- viz přiklady na www.elnec.sk

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

5

Nevolatilní paměti NOR FLASH jako paměť mikrořadiče

Podobné paměti NOR FLASH – použity jako paměť programu v 8- bitových mikrořadičích

AT89C51, AT89C52, AT89C2051,..( 8 9 C51 devítka – značí přítomnost paměti FLASH)

Programování je možné v paralelní formě pouze s využitím zvýšeného programovacího napětí + 12 V)

(Paralelní programování- data a adresy se na mikrořadič přivádějí v paralelní formě)

Postupný vývoj- úprava pamětí NOR FLASH – nábojová pumpa na čipu, programování pouze s využitím standarních napě´tových úrovní a napájení.

ICP In Circuit Programmable – možnost programovat paměť FLASH mikrořadiče zapájeného v obvodu. Typicky se využívá sériového rozhraní- obvykle SPI (Serial

Peripheral Interface), Např. AT89S51, AT89S8252,…. (89 S 51 zde značí možnost sériového programování v obvodu)

IAP – In Application Programmable FLASH NOR na čipu mikrořadiče – je možno programovat i uživatelským programem. IAP také In Application Programming

(STM32F207 – cvičení), použití jako paměť uživ. konstant .

Situace u současných mikrořadičů s jádrem ARM Cortex- M3 (M4, M0,.) - pro vestavné aplikace – typicky paměť NOR FLASH s možností IAP.

Program BOOT Loader- umístěn

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

6

Nevolatilní paměti NOR FLASH jako paměť mikrořadiče

Využití IAP - modifikace části FLASH – uložení uživatelských konstant a dat .

(Kalibrační konstanty přístroje, jazyková lokalizace přístroje)

Využití IAP - ve spolupráci s programem BOOT LOADER

V paměti ROM na čipu mikrořadiče umístěn zavaděč, který se aktivuje zvláštním nastavením pinů (u STM32 – piny BOOT 0, BOOT 1) ve spolupráci s nadřazeným počítačem čte data představující instrukční kód, který ukládá do paměti FLASH a který následně může spustit.

Funkce BOOT LOADER – typicky ve spolupráci s rozhraním UART, ale též USB,

CAN, IIC BUS, SPI

Funkce BOOT implementována v mikrořadičích s jádrem ARM CORTEX - M3

(a dalších CORTEX- M4, CORTEX-M0, ….) snad všech výrobců

Paměť NOR FLASH - omezený počet přeprogramování liší se podle výrobce a technologie

Typicky 10 000 x až 100 000, (v některých výjimečných případech i jen 1000 !!!)

Zohlednit počet možných mazání a zápisů - případě, že se FLASH paměť používá jako paměť procesních dat- poslední naměřené hodnoty.

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

7

Nevolatilní paměti EEPROM

EEPROM - elektricky programovatelná a mazatelná paměť, (po jednotlivých bajtech), často na čipu mikrořadiče jako paměť konstant, programování i mazání tunelováním elektronů pomalý proces, (milisekundy),

Částečně omezený počet zápisů (a mazání) – podle typu 100- ky tisíc

Paměť se před zápisem maže automaticky (pro uživatele to je transparentní)

Pokud je na čipu mikrořadiče pam, EEPROM, je přístupná uživateli pro čtení i zápis

(Paměť EEPROM – je využita jako paměť telefonních čísel na kartě SIM v mobtelefonu,..)

Paměť EEPROM - nyní nejčastěji používané- s malou kapacitou, jako paměť konfiguračních dat, informací o výrobku, pomocné konstanty, ukládání nezávisle na nikrořadiči.

Současné EEPROM – typicky se sériovým rozhraním IICBus(24C02,…24C256),

SPI (25C256,..)

Z hlediska bezpečnosti a spolehlivosti je vhodnější, aby mikrořadič nepřepisoval svou vnitřní paměť FLASH (na čipu mikrořadiče), ale aby využíval externí nevolatilní paměť EEPROM (případně FRAM).

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

8

Nevolatilní paměti FLASH – varianta NAND

Požadavek zvýšení kapacity paměti ( hustoty paměťových buněk) i počtu zápisů a mazání – vývoj paměti FLASH NAND

Paměť FLASH NAND - skupina ( typ. 16) paměťových tranzistorů v matici mezi slovním a bitovým vodičem,

FLASH NOR pouze jeden paměťový tranzistor

FLASH NAND- skupina pam. tranzistorů

W

0

W

1

B

0

B

1

Paměť FLASH NAND programování i mazání tunelováním elektronů

NAND relativně pomalý náhodný přístup (odezva – uS), rychlý přenos dathromadné čtení- sekvenční přístup

Rychlost FLASH NAND ( např. SSD,..) při čtení – dána hromadným paralelním čtením mnoha tisíc paměťových buněk do vnitřní vyrovnávací paměti stránky

(RAM), z které se pak data čtou rychle sekvenčně na výstup

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

9

Nevolatilní paměti FLASH NAND

Paměť FLASH NAND – pouze jako externí datové paměťové médium (uložení progr. kódu - před vykonáváním se kód musí načíst do operační paměti („Boot“)

FLASH NAND relativně pomalý náhodný přístup (odezva – uS), rychlý přenos dathromadné čtení- sekvenční přístup

Rychlost FLASH NAND ( např. SSD,..) při čtení – dána hromadným paralelním čtením mnoha tisíc paměťových buněk do vnitřní vyrovnávací paměti stránky

(RAM), z které se pak data čtou rychle sekvenčně na výstup

FLASH NAND – postupná degradace - poškozování pam. buněk při zápisu, nutná kontrola a potřebná správa chybných bloků uživatelským prog.

Viz též též snižování kapacity paměti FLASH NAND na pam. kartě, USB- FLASH,..

(V paměťové kartě – správa chybných bloků zajištěna interně řadičem na kartě)

Velké kapacity pamětí GByte,…

Paměti FLASH NAND – podstata SSD (Solid State Disk)

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

10

Nevolatilní paměti FRAM

FRAM Ferroelectric RAM – typicky jako paměť konstant (někde jako paměť) programu), velmi rychlé přepisování – jako čtení, výhoda- velký počet zápisůřádově miliony

FRAM relativně náročná konstrukce, - relativně malé kapacity, obvykle jednotky - desítky KByte,

Použití FRAM jako paměti konstant ve vestavném zařízení

Rychlý zápis do FRAM – podobně jako v SRAM

Zachování aktuálního obrazu periodicky přepisovaných dat

Pří výpadku napájení- není třeba dlouhé doby pro „záchranu“ důležitých dat . např. aktuální nastavení přístroje, poslední změřené hodnoty

V některých případech FRAM – jako vnitřní paměť programu (a dat) mikrořadiče –

TI- Texas Instruments (některá varianta MSP430)

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

11

Volatilní paměti (Read / write memory)

Read/ write memory

Paměti s náhodným (libovolným přístupem RAM), paměti s ( „omezeným“), přístupem – sekvenční - přístup paměti FIFO,…

Statické paměti SRAM,

Informace zůstává uložena v paměti po dobu přítomnosti napájení bez potřeby „ obsluhy“,

Dynamické paměti

DRAM- dynamické paměti RAM informace uložena ve formě náboje na paměťovém kapacitoru, paměťová buňka –

1 bit – 1 kapacitor + 1 výběrový tranzistor MOS

(paměť „postupně zapomíná, je nutno informaci ze všech buněk periodicky přečíst a obnovit)

Potřebné periodické obnovování informace s intervalem řádu zlomek sekundy

SDRAM – synchronní paměť DRAM

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

12

Volatilní paměti (Read / write memory) SRAM

SRAM – statické paměť RAM

Statická paměť – informace zůstane uložená v paměti po celou dobu, pokud je připojeno napájení, bez potřeby jakékoliv formy obnovování informace

Informace - uložena ve bistabilním klopném obvodu. Pam. buňka, 1 bit – 6 tranzistorů,

SRAM - v mikrořadiči jako vnitřní paměť,

(operační paměť), obvykle jako paměť dat

/B

T3

W

T5

T1

Ucc

T4

B

T2

T6

Pokud se z SRAM nečte – má v klidu velmi malý proudový odběr . Možnost uchování obsahu i při sníženém napájecím napětí - režim v klidu STAND BY

SRAM v mikrořadiči může být využita i jako rychlá paměť programu

Rychlost SRAM je vyšší, než je rychlost FLASH

High speed USB Řadič Cy7C68013A – jádro 8- bitového mikroproc. -8051

(Mikr. s 8051 - obvykle pam. prog. v NOR FLASH)

Rychlé SRAM 16kByte na čipu Cy7C68013 - jako pam. prog.

Boot programu z ext. sériové EEPROM 24C256 (32 kByte, rozhraní IIC Bus)

Podobně – signálových procesorů

BOOT programu z externí sériové FLASH s rozhraním SPI do rychlé vnitřní SRAM

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

13

Dynamické paměti

DRAM - dynamická pamět RAM

Informace uložena ve formě náboje na paměťovém kapacitoru C

P

1 kapacitor C

P

, pam. buňka

+ 1 tranzistor MOS – T

1

Kapacita C

P malá, hluboko pod 1 pF

W

B

C

P řízení

T

1 snímací zes.

řízení zap.

C čtecí a zapis.

zesil.

D

I/O

Vybíjení kapacitoru - potřebné periodické obnovování informace ( refresh ) s intervalem řádu zlomek sekundy

SDRAM – synchronní paměť DRAM

Čtení, zápis se děje pouze synchronně s vnějším hodinovým signálem

SDRAM – synchronous dynamic RAM s každou náběžnou hranou CLK,

DDR Double Data Rate – s každou (tedy náběžnou i spádovou hranou)

(synchronní systém - analogie- cesta metrem, mohu nastoupit a odjet jen v okamžiku daném rytmem dopravy např. Dejvická- 21:00, 21:10, 21:20, ale nemohu odjet ve

21:15)

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

14

Procesor pro vestavné aplikace- mikrořadič

Mikroprocesor -historický vývoj

Intel 4004 Mikroprocesor,

Intel 8008 8- bitový

Intel 8080 – široce rozšířený 8- bit.mikroproc.

Jednočipový mikropočítač – Intel 8048

Single chip microcomputer

(později označované jako microcontroller

(8048 zcela odlišná instr. sada od 8080)

8048 ROM – pam. progr. RAM- pam,. dat.

vstupy – výstupy čítač, přerušení

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

15

Mikroprocesory pro vestavné aplikace 8051 – rysy

Intel 8051, paměť ROM 4 kByte, paměť RAM 128 Byte, UART, řadič přerušení,2x čítač

Modifikace

Intel

8052 ROM 8 Kbyte, RAM 256 Byte, 3x čítač

Varianta Intel 8751 EPROM 4 kBbyte

UV zářením mazatelná paměť EPROM

Velké rozšíření řady 8051), zkráceně ´51

U Intel – označeno MCS51

Microcomputer set 51)

Firma Atmel AT89C51, AT89C52,

První uživatel jádra ´51 po Intel

Hromadné rozšíření, příhodná cena, paměť FLASH – programovatelná externě – v přístroji – „ programátor“

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

16

Mikroprocesory pro vestavné aplikace – rysy

8051 – vývoj stále používaná architektura,

Firma Zilog v r 2013 nově začala používat také ve svým mikrořadičích

Paradox – Zilog má dlohou dobu ( pře 30 let)vlastní architekturu mikrořadiče Z8

Z8 -lepší , než 8051

Další uživatelé jádra ´51 -

Silicon laboratories, Microchip, NXP, Texas Instruments, řada čínských výrobců

Doplnění řadou výkonných poeriferi, ADC, DAC, čítače,.. ( uroveń periferií značně přerostla úroveń vlastního jádra)( „turbo Trabant“

Proč 8051 ? dostupné nástroje,překladače,..

Integrace ´51 architektury do SoC – system on a chip (Texas Instruments,

Infineon,…)

Vhodné pro aplikace nenáročné na výpočetní výkon

( Intel architeltura I80C196 ( označené jako MCS96) 16- bitová, pokročilejší,

(vhodná pro překladač C) oproti 8051, historicky zapadla, stará ´51 se vyrábí – technický paradox.

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

17

Mikroprocesory pro vestavné aplikace – rysy

Široké spektrum procesorů pro vestavné aplikace od 4 – bitových po 32 – bitové

Historický typ – jádro 8051, stále využívané desítkami výrobců

Atmel AT89C 51,… jiná řada Atmel AVR, AT Mega www.atmel.com

Motorola – Freeescale rodina 68HC08, (68HCS908,…) rodina 68HCS12 a vyšší typy

ST Microelectronics STM8 8- bitový proc. firma Microchip , procesory PIC,

8- bitové mikrořadiče – relativně nízký výpočetní výkon ,

Instrukce násobení 8x8 bitů, u některých typů 16x 16 bitů

Jednoduché komunikační řadiče UART, USART

Moderní specializované 8- bitové mikrořadiče- rozhraní CAN, LIN, někdy USB

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

18

STM8S105

Mikrořadič, jednočipový mikropočítač pro vestavné aplikace 8- bitový obdobné periferie jako vyšší procesory

I2C, SPI, ADC, PWM, Čítače

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

19

Mikroprocesory pro vestavné aplikace – 16 bit.

16 – bitové mikrořadiče Siemens, (Infineon) 80C166,..

Texas Instruments MSP430 16 bitový proc., nízká spotřeba, www.ti.com

japonské firmy Fujitsu, Nes, Renesas, 8, 16 bitové proc.

Signálové procesory Analog Devices, Texas Instruments, Freescale aplikace – jednočipové, nebo i externími sběrnicemi možnost připojení externí SDRAM, možnost oprač. systému ( uCLinux., Linux)

Texas Instruments – kombinace DSP a procesoru ARM v jednom pouzdře

DSP – viz. příslušná přednáška A4M38AVS

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

20

Procesory s jádrem ARM pro vestavné aplikace

Nyní trend – používat jádro ARM firma ARM www. ARM. COM nejdříve jádro ARM 7, a především, jádro – pro vesatvné aplikace – jednočipová varianta

ARM Cortex M3,

ARM Cortex M0 další typy jádro ARM Cortex M4 (funkce DSP), ARM 9, ARM 11,

ARM Cortex A9 vyšší typy - již spolupráce s externími sběrnicemi , připojení SDRAM

Externí SDRAM, 32, 64, 256,… a více MByte, portování Linux – procesory s MMU(Memory Management Unit)

Omezená verze uCLinux, (procesory bez MMU - např. jádro ARM Cortex M3)

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

21

Hlavní bloky procesoru pro vestavné aplikace

• CPU – vlastní jádro procesoru

• vnitřní paměť programu (ve formě ROM, FLASH nebo SRAM)

• vnitřní paměť dat – SRAM

• Generátor hodinového signálu , vnější s XTAL ( krystalem), vnitřní RC – méně přesné – jednotky procent, možná kalibrace

• resetovací obvod ( Reset, POR,..)

• dohlížecí obvod Watch dog

• monitorovací obvod – kontrola napájení, monitorování teploty čipu, zálohování napáj. vybrané SRAM

• obvod reálného času RTC (Real Time Clock)

• jednotky čítačů, časovačů, (jednotky PCA – programmable counter array, funkce input capture, output compare, high speed output) ,generátory

PWM,

• vnitřní sběrnice,

• číslicové vstupně výstupní piny,

• analogové vstupy ADC

• analogové výstupy DAC

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

22

Signálové procesory pro vest. aplikace

DSP pro vest. aplikace- oproti původní variantám- určeným především pro zpracování audiosignálu – doplněny periferiemi a komunikačními rozhraním- srovnej Analog Device typ ADSP BF533 a typ ADSP504F

ADSP BF533

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

23

Signálový procesor ADSP BF504

ADSP BF504 F, jádro Blackfin BF5xx, ale doplněno periferiemi pro vestavné aplikace.

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

24

ADSP BF504F/ BF506F - hlavní rysy

Two 32-bit up/down counters with rotary support

Eight 32-bit timers/counters with PWM support

Two three-phase 16-bit center-based PWM units

Two dual-channel, full-duplex synchronous serial ports

(SPORTs), supporting eight stereo I2S channels

Two Serial Peripheral Interface (SPI) compatible ports

Two UARTs with IrDA® support

Parallel peripheral interface (PPI), supporting ITU-R 656 video data formats

Removable storage interface (RSI) controller for MMC, SD, SDIO, and CE-ATA

Internal ADC with 12 channels, 12 bits, and up to 2MSPS

Controller Area Network (CAN) controller

Two-wire interface (TWI) controller

12 peripheral DMAs, Two memory-to-memory DMA channels

Event handler with 52 interrupt inputs

35 general-purpose I/Os (GPIOs), with programmable hysteresis

On-chip PLL capable of frequency multiplication

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

25

STM32F10x jako příklad bloků mikrořadiče

STM32F1x jako příklad bloků a periferií mikrořadiče pro vestavné aplikace

Obdobně uP s jádrem ARM firma NXP, Ti, Sillabs,

Infineon, Toshiba,

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

26

Hlavní bloky procesoru pro vestavné aplikace

• CPU – vlastní jádro procesoru

• vnitřní paměť programu (ve formě ROM, Flash nebo SRAM)

• vnitřní paměť dat – SRAM

• Generátor hodinového signálu , vnější s XTAL ( krystalem), vnitřní RC – méně přesné – jednotky procent, možná kalibrace

• resetovací obvod ( Reset, Por,..)

• dohlížecí obvod Watch dog

• monitorovací obvod – kontrola napájení, monitorování teploty čipu, zálohování napáj. vybrané SRAM

• obvod reálného času RTC (Real Time Clock)

• jednotky čítačů, časovačů, (jednotky PCA – programmable counter array, funkce input capture, output compare, high speed output) ,generátory

PWM,

• vnitřní sběrnice,

• číslicové vstupně výstupní piny,

• analogové vstupy,

• analogové výstupy

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

27

Hodinový generátor

Pro každý procesor- nutný hodinový signál , potřebný hodinový generátor

Prostý generátor s XTAL (krystal), pevná frekvence

Generátor + děličky pro nižší frekvence, (mikrořadič AT89C51RC2, ,)

Generátor s PLL (Phase Locked Loop)), možné programování frekvence hodinového generátoru

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

28

Obvod PLL pro generování hodinového signálu

-PLL- „Phase lock loop“ - obvod fázového závěsu

Možno programově nastavit frekvenci hodinového generátoru

(Viz výklad na přenášce, jízda dvou cyklistů vedle sebe se zařazeným s rozdílným převodovým stupněm)

PLL- standardně v současných mikrořadičích, možnost dynamicky měnit frekvenci hod. signálu a tak i měnit výkon a proudovou spotřebu

Růst frekvence - růst výkonu výpočetního - ale i růst příkonu- elektrického příklad PLL v

ADSP BF504F

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

29

Příklady oscilátorů v STM32

HSE high speed ext. osc. -

HSI high speed int. osc.

LSI low speed int. RC osc.

(40 kHz)

LSE low speed ext osc. 32768 Hz

LSI i LSE (i pro autowake)

Obdobně i jiné mikrořadiče

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

30

Dohlížecí obvod ADM706

Power supply voltage monitor

-ADM706 T V

REF

= 3,08 V

MR manual reset (debounced

- ošetřeny odskoky reset. tlačítka)

Watchdog timer 1, 6 s reset impuls 200 ms garance /RESET i při U

CC

= 1V

Procesor musí vygenerovat impuls do 1,6 s přivedený na vstup WDI (Watch Dog Input) jinak je resetován

-asi zbloudil program a je třeba ukončit jeho činnost

(Analogie- řízení auta, opatření proti usínání řidiče, musí stále na spolujezdce mluvit)

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

31

Dohlížecí obvod ADM706

Generování Reset podle výstupu watch dog, vstupem manual reset

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

32

Dohlížecí obvod ADM706

Power supply voltage monitor

-ADM706 T VREF = 3,08 V

MR manual reset ( debounced) watchdog timer 1, 6 s reset impuls 200 ms garance /RESET i při U

CC

= 1V

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

33

-

Dohlížecí obvod ADM691

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

RAM write protection, /CE

IN

,

/CE

OUT

34

Reset STM32F1xx

Reset procesorů –

Uvedení do výchozího stavu po zapnutí napájení

Uvedení do výchozího stavu po zásadní chybě (návaznost watch dog)

Zastavení procesoru – zamezení nesprávné činnosti

Při vnitřní reset- výstup reset signálu pro vnější obvody, výstup typu

„Open Drain“

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

35

Čislicové vstupně – výstupní piny, možné konfigurace

V/V piny -konfigurace,

Vstupní pin

Výstup- pin „Push Pull“,

Výstup otevřený kolektor

(Open Drain)

Pull – up rezistor

Pull – down rezistor příklad na STM32F10x

Obdobně i u mikrořadičů jiných výrobců

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

36

Analogové vstupy, převodníky A/D

Aproximační převodníky A/D, váhové kapacitory, někdy též sigma delta A/D

- obvykle není vnitřní analogový buffer (zesilovač) nutno zajistit buzení, chování – kapacitní zátěž , typ 10 pF,

Pozor – rychlé nabití při odběru vzorku, nutný vnější budič nebo blokování vnějším C ( ? podle situace a rychlosti změny vnějšího signálu)

U uP, často vnitřní napěťová reference, s band gap,

STM 32 nemá vnitřní referenci pro A/D, samostatný vstup. ref. napětí

Převodníky A/D a D/A – mají často návaznost na DMA (Direct Memory Access)

Rychlé měření, synchronní odběr vzorků bez účasti procesoru

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

37

Převodníky A/D

Přídavné funkce logiky pro práci s převodníky A/D

(„funkce analog watchdog“ ),měření napětí a porovnání jeho velikosti s nastavenými mezemi- prahy hlídání mezí změřeného napětí , jeden kanál nebo všechny kanály, (horní, nebo dolní mez)

Při porušení mezí - vybočení z mezí- signalizace - příznakem, nebo případně přerušení procesoru odlehčení,

Monitorování napětí bez programové účasti procesoru,

Provedení u STM 32

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

38

Převodníky D/A

1, 2, někdy i 3 D/A, váhový převodník D/A /(s odporovou síťí)

D/A na čipu mikrořadiče – rozlišení typicky do 12 bitů.,

Někdy též převodníky D/A sigma delta, - audiocodec- externí, pro generování audiosignálu (zvukový signál)

Interní převodník D/A na čipu mirořadiče - Generování pevného nebo proměnného napětí, programově ovládané, někdy též pomocí DMA přenos dat z paměti do D/A danou frekvencí

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

39

Rozhraní pro paměťové karty, SPI

Připojení paměťových karet MMC, SD v základním módu – možné pomocí rozhraní SPI ( příp. i prostým programově ovládanými vst. výst. piny)

Paměťová karta, adresace po blocích 512 Byte,

Je možno pracovat s FAT, ale je možné mít i vlastní formát záznamu

(Možnost- atypicky –pro experimenty lineární adresování bloků bez FAT)

Doporučení – využívat FAT (File Allocation Table)

Pam. karty MMC, SD - možno při zjednodušení připojit i jen pomocí rozhraní SPI, relativně pomalý přenos

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

40

Rozhraní pro paměťové karty

Připojení paměťových karet MMC, SD pomocí specializovaného rozhraní SDIO

Rozhraní SDIO- možnost vysokých rychlostí přenosu dat do karty zmikrořadiče

10 MByte /sec a více.

Paměťová karta – jako externí paměťové medium pro záznam dat,…

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

41

Rozhraní pro I2S

Připojení audiokodeků (A/D a D/A převodníků pro audiosignály)

Jednosměrná synchronní komunikace

Rozhraní I2S - typicky v signálových procesorech

Nastavení parametrů kodeku, příp. možné pomocí rozhraní I2C Bu

(data - prostřednictvím I2S, nastavení I2C Bus)

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

42

Rozhraní UART

UART Universal Synchronous Asynchronous Transceiver Receiver) pro asynchronní komunikaci mikrořadiče – obsahují min. jeden obvod UART (mimo nejjednodušších typů)

USART (Universal Synchronous Asynchronous Transceiver Receiver) synchronní přenos

UART(často s využitím přenosu prostřednictvím rozhraní RS232) - velmi často využíván ve vestavných zařízeních – pro pomalý přenos dat.

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

43

Připojení Smart Card

-Smart Card , čipové karty,…

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

44

Připojení CE – ATA disku

Připojení disku (paralelní)

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

45

Spolupráce procesoru se sběrnicemi

Přenos dat po externí sběrnici procesoru- obecně (adresy, data, říd. signály)

A

15

- A

0 , a více adr. sběr.

dat. sběr.

říd. sig.

D

7

- D

0, a více

WR

RD

A

15

A

0

MPR

D

7

D

0

A

15

- A

0

D

7

- D

0

A

15

A

0 pam.

blok

D

7

D

0

WR

RD

WR

RD čtení zápis

ADR

/RD data z pam.

t platná adresa

DV

C platná data platná data

ADR data z MPR

WR platná adresa platná data

Z t

WP t

DWH

A

15

- A

0

D

8

- D

0

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

46

Externí sběrnice pro paměti - STM32F2x

Čtení na sběrnici STM32F2xx

A Address bus

D Data bus

NEx Chip select

NOE Output Enable

NWE Write Enable

NBL1 Upper Byte Enable

NBL0 Lower Byte Enable

Možnost připojit vnější statické paměti SRAM k procesoru

N – symbolizuje aktivitu signálu v ve stavu „L“

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

47

Externí sběrnice STM32F2x - STM32F2x

-Zápis na sběrnici STM32F2xx

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

48

Spolupráce STM32F2xx s externími pamětmi

-Možné modifikace chování procesoru STM32F2xx na externí sběrnici pro spolupráci s

• SRAM ( Statická) RAM)

• PSRAM (Pseudo Static Ram),

• paralelní NAND Flash ,

• paralelní NOR Flash

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

49

Vnitřní sběrnice STM32

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

50

Zápis na sběrnici DSP BF 533

Zápis do externí asynchronní SRAM s využitím externích sběrnic ADSP BF533

Podobně mohou být připojeny paměťově mapované výst. brány (registr 74LVC574)

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

51

Čtení na sběrnici ADSP BF533

Čtení dat z externí asynchronní SRAM s využitím externích sběrnic

Obdobně mohou být připojen paměťově mapované vstupní brány - 74LVC245

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

52

Spolupráce ADSP BF 533 s SDRAM

SDRAM Synchronní dynamická RAM

CLKOUT – hodinový signál pro synchronizaci spolupráce s SDRAM

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

53

Desky typu „evaluation board“

Desky pro seznámení s daným procesorem často je součástí dodávky emulátor

STM8, vývoj. deska Texas. Insruments -Stelaris

A4M38AVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha

54

Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement