část 1- pokračování logika

část 1- pokračování logika
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
A4B38NVS
Návrh vestavěných systémů ,2012,
J. Fischer, katedra měření, ČVUT - FEL, Praha
otočení ctrl shift +
Přednáška 4, 5
1
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Toto je grafický a heslovitý podkladový materiál určený pouze k přednášce
A4B38NVS.
Neobsahuje vlastní výklad, ani další informace, které jsou prezentovány při výkladu
„křídou“ na tabuli, jeho čtení nenahrazuje účast na přednášce.
Informace
2
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
.
.
3
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Pozor - kontrola propojení podélných napájecích sběrnic ( přerušení ve
středu ?)
Součástky a bloky používané na cvičeních - nepájivé kontaktní pole
4
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
+ ( plus) pól
svitkový kondenzátor 220 nF
s (-) pól je na plášti (+) pól je izolovaný
- ( minus) pól
tantalový kondenzátor 47 uF
keramické a svitkové kondenzátory nerozlišují polaritu
keramický
kondenzátor 100 nF
- pól je označen (- - - -)
- pól označen na pouzdře též jako - - -
+ ( plus) pól
- ( minus) pól
elektrolytický kondenzátor 22 uF
Elektrolytický kondenzátor a tantalový kondenzátor – rozlišení polarity !!!
přepólování vede k destrukci, použití – blokování napájení
Kondenzátory používané na cvičeních
5
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
u nové LED katoda má kratší vývod (kratší
vodič)
indexovou značkou (na spodní straně
pouzdra) je označena katoda
napětí v předním směru přibl. 2 V
Světlo emitující dioda červená – LED,
Si Dioda – křemíková dioda (s přechodem PN),
katoda je označena proužkem širším,
než jsou ostatní proužky
napětí v předním směru přibl. 0,7 V
Diody
katoda
indexová značka
katoda
indexová
značka - pruh
anoda
anoda
6
pin č. 8
pin č. 14
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
pin č. 7
pin č. 1
indexová značka
Pouzdro DIL – použito na cvičeních – pro kontaktní polepro kontakZákladní
parametry měřeného obvodu 74HC04,
aneb jak se orientovat v katalogu
Integrované obvody
7
GND
7
1
8
14
indexová značka
UCC
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
(neplatí však obecně, např. ATmega32,,,,,a další s vnitřním převodníkem A/D
svorky UCC a GND uprostřed na stranách pouzdra, pro zkrácení vnitřních přívodů v
nitřních přívodů v pouzdře a snížení jejich impedance )
Přívody napájení UCC a GND u TTL, TTL - LS,...,
CD4000, 74HC, 74HCT,..
- vlevo dole GND, vpravo nahoře UCC,
pouzdro 14 vývodů GND pin 7, Ucc pin 14
pouzdro 16 vývodů GND pin 8, Ucc pin 16
platí také u některých procesorů ( AT89C51,...)
pouzdro DIL 40 vývodů GND pin 20, Ucc pin 40
Číslování vývodů na pouzdře logického obvodu
proti směru hodinových ručiček
Vývod č. 1 umístěn vlevo od indexové značky
směr platí i u pouzder pro SMD (povrch. montáž)
směr číslování
vývodů
Opakování -pouzdro log. obvodu, číslování vývodů
7400
8
G
SiO2
P - Si
UG =0
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
substrát
poly - Si
N+ - Si
substrát
UG > UT
G
P - Si
inverzní
oblast
indukovaný
kanál N
N+ - Si
Substrát , polovodič P, izolant SiO2, Gate - polykrystalická Si elektroda
MOS Tranzistor
M - Metal poly Si (dříve i Al), izolant O - Oxid, S- Silicon substrát křemík
UG kladné, „přitahování“ elektronů, až počet elektronů přesáhne počet děr,
Při UG > UT - prahové napětí, vznik inverzní vrstvy pod G
indukovaný kanál n
tranzistor NMOS elektrody G- gate, S - Source („zdroj nosičů“), D – Drain
(„odvaděč nosičů“), pomocí oblastí N+ , kontakt –substrát P+
MOS tranzistor s indukovaným kanálem N
9
S
D
U2
+ UCC
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
U1
T1
R1
US
S - source
přítomnost přechodů PN ve struktuře MOS tranz.
mezi sub. a S, mezi sub. a D
spínač „proti zemi“, UG - UGS = UG - 0 > UT,
elementární invertor N- MOS , tvořen T1, R1
Napětí mezi elektrodami Gate a Source
UGS > UT (UT prahové napětí – threshold voltage)
V log. obvodech - MOS tranzistor jako spínač
UT
N+ - Si
substrát
UGS = UG - US > UT
IDS
Tranzistor NMOS s indukovaným kanálem - vlastnosti
UG
D - drain
N+ - Si
P - Si
UGS
10
S
U2
S
G
B- sub.
D
G
S
D
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Kanál n, elektrony, US nižší napětí oproti UD, symetrická
konstrukce, záměna funkce S a D – podle připojeného napětí
NMOS jako spínač - vzorkovače UG - US = UGS > UT , pozor UG > US + UT
! Diody tvořené D a S proti substrátu- musí být v závěrném směru- substrát
zapojit na „nejzápornější“ napětí vyskytující se v obvodu tranzistoru
Spínání napětí (-2 V až +2 V), substrát -2V, napětí UG ( -2V vyp, + 5 V zap.)
Pro přepínač, vzorkovač - použitelný pouze typ se samostatně vyvedeným
substrátem,
Pozor - substrátová dioda MOS tranzistorů
U1
D
+ UCC
Tranzistor NMOS jako spínač ve vzorkovači
11
S
U2
G
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Příklady: BS170, tři vývody
možné použití - spínání „proti zemi“
(pouze pro nezáporné napětí)
U1
D
+ UCC
Tranzistor NMOS jako spínač
S
B- sub.
D
BSS83 - čtyři vývody
tranzistor je možno použít jako spínač
ve vzorkovači, přepínači kanálů
(substrát NMOS tranzistoru připojit na
„nejzápornější“ napětí v obvodu)
S
D
G
12
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
U1
CGS
CGD
S
D
U2
+ Ucc
Statický proud do G při U1 > 0 blízký nule, pouze svodové proudy
ochrannými diodami v G (není zakreslena)
Proces spínání – nabít kapacitu CGS
změna napětí na CGD
(problém při velkých proudech IDS!!!, záporná zpětná vazba, u1 roste, u2 klesá
nutno budit proud IG= C (du2/dt)
výstupem procesoru není možno budit přímo výkonové tranzistory MOS
BS170 IDSmax = 0,5 A , UGS(th) min 0,8 V, max 3V ,
vstup kapacity typ. 20 pF
Buzení tranzistoru NMOS
13
substrát
UG
N - Si
P+ - Si
D - drain
U1
D
S
R
0
U2
+ Ucc
S
G
D
B- sub.
+ UCC
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Kanál P, nosiče náboje- díry, zdroj nosičů - source S, na vyšší (kladné) napětí
oproti D - drain,
Symetrická konstrukce, záměna funkce S a D podle orientace připojeného
napětí mezi elektrodami
U1 = Ucc PMOS rozepnut - nevede , U1 = 0 PMOS sepnut - vede
! Diody tvořené D a S proti B - substrátu- musí být polarizovány v závěrném
směru- substrát B – nutno zapojit na „nejkladnější“ napětí vyskytující se
v obvodu tranzistoru PMOS s kanálem P
US
P+ - Si
S - source
Tranzistor PMOS s indukovaným kanálem P jako spínač
14
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
(pozor na limit katalog. parametru UCC – UEE)
U1
Analogicky řešeny analogové vstupy (ADC) mikrořadičů
Rozšíření rozsahu na záporná napětí (- UEE až +UCC).
např. použito v analogovém
multiplexeru 74HC4052, 74LVXT4052,..
nutné záporné napájecí napětí – UEE
vstupní napětí se musejí pohybovat v rozmezí
(- UEE až +UCC). Pro nezáporná vstup napětí,
říz.
možno připojit napájecí vstup UEE na GND.
GN
GP
U2
+ UCC
Pro spínání napětí v přepínači analogových signálů ( analogový multiplexer) –
potřeba spínat napětí 0 až UCC, případně - UEE až +UCC
řešení –použití paralelní kombinace NMOS, PMOS
(podobně využito např. ve spínačích 74HC4066)
Použití kombinace tranzistorů NMOS a PMOS
15
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Rozšíření rozsahu spínaných napětí na záporná napětí (- UEE až +UCC).
např. použito v analogovém multiplexeru 74HC4052, 74LVXT4052,..
nutné záporné napájecí napětí – UEE.
Vstupní napětí se musejí pohybovat v rozmezí
(- UEE až +UCC). Pro nezáporná vstup napětí,
možno připojit napájecí vstup UEE na GND.
(pozor na limit katalog. parametru UCC – UEE)
Použití kombinace tranzistorů NMOS a PMOS v přepínači
16
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
saturace, dalším růstem proudu do báze IB se nezvětšuje proud ICE
činitel saturace ksat – kolikrát je větší proud do báze , než by odpovídalo
příslušné jeho velikosti pro dané ICE v lineárním stavu (.
zjednodušeně - ksat = IB / ( ICE / h21E)
potřeba při volbě rezistoru do báze pro spínací tranzistory
max. závěrné napětí UEB = - 5 až -7 V , pozor průraz
UCE max max napětí na tranzistoru – důležité při ovládání koncových stupňů,..
použití obvykle jako koncové stupně budičů, ovládání výkonových výstupů,
buzení LED, relé, motorků,…
parametry:
napětí UBE = 0,7 V
parametr h21E = řádově – stovky ( výkonové tranzistory- desítky)
Bipolární tranzistory NPN, PNP
viz. předchozí přednášky
Bipolární tranzistory – pro vestavěné systémy
17
zem- GND- (ground)
Ui
Ii
Ucc
Io
Uo
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
tedy UDD (napětí U - Drain, Drain - UDD, jako UCC kladné napájení)
U STM32F103,..logika společné elektrody Source ( USS - source, source) ekvivalent GND.
(u STM32 a dalších proc. označení VDD - napájení , VSS - zem)
Pomůcka pro zapamatování označení - Ucc (bipolární log. obvody, NPN
tranzistory, kolektory na kladné napět) UCC U - colector, colector
Podobně NMOS logika, Drain na kladné napětí
Kladný výstupní proud IO - „vtéká“ do výstupu (proud z výstupu přes rezistor
do GND - záporný) důležité kvůli orientaci v katalogových údajích
(pozn. v aglosaské lit. napětí onačeno jako V - Voltage, tedy Vi, VO,,....)
Výstup UO, IO, výstupní napětí, proud
Pozor na orientaci výstupního proudu.
Vstup, Ui, Ii vstupní napětí, proud
Ucc napájení ( UDD),
Logický obvod jako dvojbran- statické parametry 1
18
Ui
Ii
Ucc
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
IOH - výstupní proud při vysoké úrovni - H High
IOL - výstupní proud při nízké úrovni - L Low
UOH - napětí na výstupu obvodu generujícího vysokou úroveň - High
UOL - napětí na výstupu obvodu generujícího nízkou úroveň - Low
IiH - vstupní proud pro vysokou log. úroveň High připojenou na vstup
IiL- vstupní proud pro nízkou log. úroveň Low připojenou na vstup
(které obvod vyhodnotí jako úroveň Low)
UiL - vstup. napětí pro nízkou log. úroveň - Low ,
UiLmax - maximální vstupní napětí pro nízkou log. úroveň - Low !!!
(které obvod vyhodnotí jako úroveň High)
UiH - vstup. napětí pro vysokou log. úroveň - High
UiHmin - minimální vstupní napětí pro vysokou log. úroveň - High !!!
Charakteristické parametry obvodu
Logický obvod jako dvojbran- statické parametry 2
Io
Uo
19
B
A
T1
1k6
T2
1k
4k
D
GND
T3
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Y
T4
130
Ucc
Vstup na UIH - úroveň H, vtéká nulový nebo malý kladný proud do vstupu
UOH omezeno. Úbytek na UAK na diodě D a UCET4 (emitorový sledovač T4)
UOH < UCC - UCET4= 5 V - 0,7 V- 0,7 V= 3,6 V
- důsledek na výstupu Y hradla TTL není ve stavu H napětí 5 V ale nižší
omezení počtu vstupů, které může výstup ve stavu L budit; snaha snížit IIL
pro TTL logiku - kritický parametr-
Vstup na UIL - nízká úroveň,
vstupní proud IIL - záporný (= -1,6 mA) , vytéká
z emitoru T1 a vtéká do výstupu budicího obvodu
Logika TTL (nepoužívá se),
význam - definice standardu a úrovní
napájení Ucc = + 5V proti zemi - GND
příklad - obvod NAND 7400
vstupy A, B, výstup Y, Y = /(AxB)
Bipolární logické obvody
20
12k
1k5
4k
8k
3k
GND
Y
120
B
A
37k
2k8
50k
5k
5k6
14k
Y
GND
50
Ucc
ALS (Advanced Low Power Schottky)
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
IIL - záporný (= -0,4 mA)
IIL - záporný (= -0,1 mA)
Při definici parametrů CMOS log obvodů ( např. i mikroprocesorů) často
odkaz na parametry TTL, nebo TTL - LS, např. formou, že výstupu uP je
schopen budit vstup jednoho TTL hradla ( „to drive one TTL load“),
B
A
20k
Ucc
TTL - LS ( Low Power Schottky)
Snížení IIL i dalších proudů v obvodu, řady bipolárních log. obvodů
Bipolární logické obvody TTL -LS a TTL - ALS
21
0,8
0,8
0,8
S TTL
FAST
ALS
- 0,1
- 0,6
-2
- 0,4
2
2
2
2
2
[V]
UIHmin
20
20
50
20
40
[uA]
IIH
8
20
20
8
16
[mA]
0,5
0,4
0,5
0,5
0,4
[V]
IOLmax UOLmax
- 0,4
-2
-1
- 0,4
- 0,4
[mA]
IOH
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
3
3
2,4
2,7
2,4
[V]
UOHmin
pro TTL: UILmax = 0,8 V, UIHmin= 2 V, IILmax = - 1,6mA,
zpoždění tpd - jednotky ns, a více podle typu obvodu.
0,8
LS - TTL
- 1,6
[mA]
[V]
0,8
IILmax
UILmax
TTL
řada
Důležité údaje:
UILmax max. napětí pro úroveň L (nízká úroveň na vstupu)
UIHmin min. napětí pro úroveň H (vysoká úroveň na vstupu)
IILmax - vstupní proud pro UIL - nízkou úroveň na vstupu
Ut - rozhodovací napěťová úroveň na vstupu
UCC - napájecí napětí – typicky + 5 V ( + 4,75 až + 5,25 V)
Parametry řad bipolárních log. obvodů
6
3,3
4,7
10
10
[ns]
tPD
1,4
1,5
1,3
1,1
1,3
[V]
Ut
0,4
1,4
5
0,6
3
[mA]
ICCL
22
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
„Stopa“ obvodů TTL, nebo TTL LS v katalogových údajích obvodů CMOS:
obvod CMOS, příp. procesor je chopen budit (údaj v katalogu)
1 ( případně 2, a více) TTL LS loads
znamená to, že při UO = L může do výstupu obvodu vtékat proud 1 x 0,4 mA
( příp. 2 x 0,4 mA = 0, 8 mA)
Nezapojený vstup TTL, TTL – LS, TTL – ALS se chová jako by byl připojen na
úroveň H – ale není to korektní stav
Pro stav H připojit na výstup hradla s definovanou úrovní H
(invertor se vstupem na GND) nebo na UCC ( i přes odpor 2 - 5 kOhmů)
Nevyužité vstupy – u TTL, TTL – LS, TTL – ALS
Pro stav L – připojit na zem - GND,
Bipolární log. obvody
23
P+
UG
substrát
P - kanál
vstup
N - Si
P+
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
N+
(kontakt)
+ Ucc
invertor CMOS
(není CMOS tranzistor !)
N+
výstup
invertoru
vana P - Si
(N - kanál)
P+
(kontakt)
N+
Sn
Dn
Dp
Sp
CMOS - komplementární MOS logika využívající kombinaci
NMOS a PMOS tranzistorů
Invertor CMOS
GND
n kanál,
nosiče - el.
p kanál
nosiče - díry
+ Ucc
24
P+
UG
substrát
P - kanál
vstup
P+
N - Si
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
N+
(kontakt)
+ Ucc
D2
D1
N+
D3
výstup
invertoru
vana P - Si
(N - kanál)
GND
P+
(kontakt)
N+
Sn
Dn
Dn
Sp
CMOS - komplementární MOS logika využívající kombinaci
NMOS a PMOS tranzistorů
Invertor CMOS - diody ve struktuře výstupu
D3
D2
D1
+ Ucc
25
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
(Příklad- měřidla, rozpočítávací měřidlo topných nákladů - požadavek na
funkci 10 let z jediné baterie, el. vodoměr,…)
Tyto závěrně polarizované přechody PN - závěrný proud – problém
klidového odběru – „Stand By“ režim procesorů pro bateriové
napájení- při požadavku na etrémně malé klidové odběry- řádu uA.
CMOS - komplementární MOS logika využívající kombinaci
Důsledky
V každém logickém obvodu CMOS je záporně polarizovaný PN přechod
mezi svorkami Ucc – napájení a GND – zem.
Při přepólování napájení – substr. diody v propust.směru – destrukce?)
(pozn. Pro uživení zařízení – použít zdroj s omezením proudu)
Invertor CMOS
26
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Při změně stavu,
malý okamžik vedou oba tranzistory
proudový impuls mezi UCC a GND
Náhradní schéma:
Zdroj UCC do série RP_ON
nebo GND ( 0 V) do série RN_ON
u řady HCMOS a dalších ,
odpory 100 Ohmů a nižší
( 74LVCxxx RN_ON ~15 Ohmů, podle typu)
RN_ON
RP_ON
RN
U2
U2
GND
+UCC
GND
Sériově zapojené tranzistory PMOS a NMOS,
Klidový stav Rp,nebo Rn se blíží nekonečnu – rozepnutý stav
+UCC
Druhý tranzistor – sepnutý RON
CMOS invertor
RP
( není CMOS tranzistor !)
Náhradní schéma výstupu CMOS
27
15
40
Sn
Dn
Dp
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Řada CD 4000 - mnoho typů, široce rozšířené, nejsou kompatibilní s řadou TTL
(jiné rozložení vývodů, jiné funkce)
CD 4011 hradlo NAND rozložení vývodů jiné než u NAND TTL 7400
obecné vlastnosti řady CD4000 viz. dokument family.hef4000.specification.pdf
UCC
[V]
5
10
tPD
[ns]
125
50
Obvody pro „pomalé aplikace“
UiHmin = 0,7 x Ucc,
UiLmax = 0,3 x Ucc
Technologie CMOS s hliníkovým hradlem - elektroda Gate - hliníková
logické obvody řady CD4000 (někdy označované jako high voltage CMOS)
viz WWW.TI.COM
v klidu Icc= 0, proudový odběr především při změnách stavu
napájecí napětí Ucc = 3 až 15 V
+ Ucc
zpoždění invertoru - tpd roste s klesajícím napájecím napětím
Sp
Logické obvody v technologii CMOS, řada CD4000
28
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Nevyužité vstupy – připojit !!! na správnou log. úroveň, L, nebo H, svorka GND
nebo Ucc,
Nezapojený vstup – plovoucí – nepředvídatelné chování,
výskyt napětí v zakázané oblasti – zvýšení klidového proudového odběru,
částečně vedou oba tranzistory,
Logické obvody v technologii CMOS, řada CD4000
29
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
vstupní klidové proudy IIH, IIL velmi malé, typ. 100 nA, zaručováno- menší 1 uA
UiHmin = 0,7 x Ucc, 3,5 V !!! (při UCC = 5V)
UiLmax = 0,3 x Ucc 1,5 V
(při UCC = 5V)
Výstup TTL není možno připojit na vstup HC (UCC = +5 V)
UOH TTL obvodu není kompatibilní s UIH min u HC obvodu !
Napájecí napětí UCC = + 2 až + 6V, typicky UCC = + 5V
74HC – odlišné vstupní úrovně od TTL
74HCxxx Um (Ut) = 0,5 Ucc rozhodovací úroveň polovina napájecího napětí
Rychlé logické obvody CMOS - High Speed CMOS 74HCxx
Technologie CMOS s křemíkovým hradlem (Poly Si Gate)
náhrada za TTL, obdobné označení, funkce i rozložení vývodů
TTL 7400, 74LC00, 74 ALS 00 funkční náhrada 74HC00, atd.
Logické obvody HC MOS
30
+ Ucc
vstup HC
RP = RN
stejná vodivost
symetrické
Ui =0,5 Ucc
vstup HC
74HCT
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Sn
Dn
Dp
Sp
74HC
Sn
Dn
Dp
Sp
+ Ucc
vstup HCT
Úprava vstupu HCT obvodu - posun, zpětná vazba,.. , úprava velikosti vstup.
tranzistorů - posun rozhodovací úrovně k nižší hodnotě
(úprava pouze ve vstup. obvodu, ostatní je jako u HC, žádné další diody)
Logické obvody HCT MOS 74HCTxx
31
74HCTxx
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Napájení standardně UCC = +5V, rozmezí + 4,5 V až +5,5 V
Výstupní obvod HCT – vlastnosti stejné - jako výstup HC
74HCTxxx Um (Ut) = 1,3 V rozhodovací úroveň na vstupu
UiHmin = 2 V !!!
UiLmax = 0,8 V
Rychlé logické obvody CMOS High Speed CMOS TTL compatible
Logické obvody HCT MOS 74HCT
32
Sn
Dn
Dp
Sp
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Pro bateriové napájení – vstupy - úroveň 0, nebo UCC, jinak zvýšení odběru.
Nevyužité vstupy – připojit na GND nebo UCC,( přímo nebo přes rezistor)
Vysokoimpedanční vstup - elektrostatická indukce, úroveň H nebo L.
Nepředvídatelné chování obvodu CMOS - !!!! kontrola vstupů
Požadavek strmosti hran vstupního signálu – (stejný důvod) zamezit
výskytu napětí na vstupu v oblasti rozhodovací úrovně, požadavek doba
hran kratší než 500 ns - jinak – nárůst ICC
Pozor, na vstupu 74HCT může být UiH = 2,4 V, ale roste ICC,
Příčný proud- NMOS – již vede, PMOS – ještě není zcela vypnut
∆ICC – změna napájecího proudu ICC,
pokud bude jeden vstup na UiH = 2,4 V
u SN74HCT00 Texas Instruments ∆ICC = typ. 1,4 mA,
NXP 0,4 mA, odlišné podle výrobce)
Log. ob. 74HCT, vstupní napěťové úrovně a klidový proud
+ Ucc
33
vstup HCT
+ Ucc
vstup HC
+ Ucc
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Sn
Dn
Dp
Sp
Sn
Dn
Dp
Sp
Nesymetrická vstupní struktura u HCT , větší příčné proudy vstupní dvojicí
tranzistorů
Log.ob. 74HC, 74HCT proudy v závislosti na vstup.napětí
34
Ui
Ii
Ucc
Io
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
CMOS - prakticky nulový statický vstupní proud (zásad. rozdíl oproti TTL)
(typicky i menší - řádu nA, svodové proudy ochranných diod) (vstup připojen
na Ucc, nebo GND)
Vstupní kapacity Ci = typ. řádově 5 - 10 pF
Klidový napájecí proud obvodu, (finp = 0 Hz)
74HCTxxx při Ucc= 5 V
Um (Ut) = 1,4 V
UiHmin = 2 V !!! pamatovat
iLmax = 0,8 V !!! pamatovat
Ii zbytkový vstupní proud (Input Leakage Current) typ. do 0,1 uA,
74HCxxx Um (Ut) = 0,5 Ucc rozhodovací úroveň
UiHmin = 0,7 x Ucc, 3,5 V !!! (při UCC = 5V)
UiLmax = 0,3 x Ucc 1,5 V
Typické vstupní parametry obvodů HC, HCT
35
Uo
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Šumová imunita:
rozdíl mezi „nejnepříznivějším“ stavem napětí výstupu
a požadavkem na velikost napětí na vstupu
UoHmin - UiHmin
UiLmax - UoLmax
Šumová imunita obvodů HC, HCT
36
Ui
Ii
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
výpočet – znát!
UOL = IO . RN
UOH = UCC – (IO . RP)
Náhradní schéma výstupu
RN
RP
a vnitřním odporem RN
napětí naprázdno – přibližně UOL = 0 V (GND)
Vnitřní odpory , pro odhad napětí - přibližně 100 Ohmů a méně
(R - pro NMOS tranzistor typ 50 Ohmů a méně)
UOL určeno velikostí výstupního proudu
vnitřním odporem RP
napětí naprázdno – přibližně UOH = UCC
UOH - určen UCC a velikostí výstupního proudu,
Typické výstupní parametry obvodů HC, HCT
GND
UO
+UCC
Ucc
Io
Uo
37
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Ii
Ucc
U1
D2
CMOS
obvod
UCC
D4
D3
±20 mA (input diode current)
Ui
IOK output diode current (UO < −0.5 V to UO > UCC + 0.5 V)
proud výstupními (parazitními) diodami (D3, D4) − ±20 mA
D1
proud „vnucený“ do výstupu
IIK proud vstupními záchyt. diodami (D1, D2)
při (UOi < −0.5 V nebo UOi > UCC + 0.5 V)
ICC , IGND , IO , IiK , IOK (maximum)
ICC, IGND - proud svorkou UCC nebo GND
= 50 mA (70mA – budiče sběrnic, např. 74HC244,…) !!!
IO – výstup. proud = ± 25 mA (±
± 35 mA bus typy)
(output source or sink current)
Mezní parametry obvodů HC, HCT
Io
38
U2
Uo
Ii
Ucc
Io
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Příklad - posuvný registr 74HCT595 ,
Ui
Uo
(74HC_HCT595_4.pdf, HC595.pdf vysvětlení
mezních parametrů absol, maximum ratings,
vysvětlení klíč. slov na dokumentech)
použit pro buzení 7- segment LED, výstupy buzení LED proti UCC (úloha cvič.)
jak volit proud? IO ?? 10mA, katalog IOmax = 25 mA, ANO - OK
10 mA méně než povolená mez 25 mA,
ale !!!
7x 10 mA = 70 mA = IGND max .absolutní pro 74HCT595 je právě 70 mA NE!!!
volit nižší proud, např. 5 mA (7x 5 mA = celkem 35 mA)
analogické – úvahy u jednočipových mikropočítačů
pro zvýšení hodnoty ICCmax , IGNDmax více vývodů UCC a GND na pouzdře uProc.
Dom. úkol. - nalézt příslušné parametry a omezení pro STM32F103.
Jak by bylo možno budit připojené LED (max. velikost proudů)?
ICCmax , IGNDmax , IOmax , IiK , IOK
Mezní parametry obvodů HC, HCT, a obvodů CMOS obecně, důsledky
39
UCC
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
příp. omezení velikosti vstup. proudu rezistorem
Ui
Rs
D1
ochrana vstupů,
CMOS
obvod
- záporně polarizované PN přechody D1, D2
U1 D2
Ideové schéma ochrany - obecně
důsledky 0 <Ui < Ucc ;
vstupní napětí nesmí být záporné, ani větší, než napájecí
UCC
1
CMOS log obvody, průrazné napětí izolantu MOS tranzistorů - desítky V,
působení statické elektřiny 10 -ky kV, (není možné - vstupy bez ochrany průraz poškození struktury by nastal již při 50 – 100 V
Ochrana vstupů, standardní vstupy CMOS
U2
40
zdroj
signálu
UCC1 = 5V
C +
Un
iv
D
CMOS
log. obv.
UCC2 < 5V
In
CMOS
log. obv.
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Pozor na připojení zdroje signálu na vstup procesoru bez napájení
( !!! cvičení, připojení vstupů obvodu 74HCxx, HCTxx napájení na výstupy
STM32F103, použít ochranné rezistory)
parazitní napájení obvodu ze zdroje signálu , (příklad , čítač CMOS, viz. výklad)
demonstrace v úloze
Zdroj signálu funguje (nechtěně)
jako napáječ obvodu
zatěžování zdroje signálu
jednocestný usměrňovač s D a C
Působení diod ve vstupu obvodu CMOS
41
CB1
u1
in1
GND
HCT04
UCC1
zdroj
signálu
R2 =470
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
GND
STM32
PC8
(+ 3,3 V)
(bude ověřeno v poslední
laboratorní měřeno v úloze)
UCC1 = 5V
u2
out1
CB2
C +
Iin
Un
iv
D
In
GND
HC04
UCC2
CMOS
log. obv.
UCC2 < 5V
u3
out2
In
0V
!!!!
+5V
CMOS
log. obv.
„Fantomové“ napájení –
kombinace D a C jako jednocestný usměrňovač, špičkový detektor
odpojený napáj. zdroj, i možná částečná funkce, napáj. ze zdroje signálu
připoj. další obvody, napáj. zdroj – zátěž, příp. zkrat.
důvod použití R2
Demonstrace působení diod ve vstupu obvodu CMOS
CL
42
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
STM32F100,
hesla: „Absolute maximum ratings“,
General input/output characteristics
Vysvětlení způsobu specifikace parametrů obvodu a jak je nalézt v
katalogovém listu viz vysvětlení na přednášce a příslušné katalogové listy.
prezentováno pomocí katalogových listů vybraných obvodů na přednášce
Demonstrace typických a mezních parametrů Ui, Iik, IOk, ICCmax, IGND max, IOmax
Způsob orientace v katalogovém listu obvodu – přednáška s využitím
katalogového listu HC00, 74HCT00, 74HCT595, STM32F103
viz. katalog - PDF
Mezní parametry konkrétních obvodů
43
U1
D1
D2
170 Ω
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
HC MOS
obvod
UCC
U1
D4
D3
D6
D5
CMOS
obvod
UCC
D7
difundovaný didový rezistor
100 Ω
poly- Si
rezistor
Obecně – model s diodami proti GND a UCC.
zjednodušený model (pro zapamatování)
obvodu CMOS z hlediska diod na vstupech a výstupech
Ochrany vstupů, různé řešení,
ochrany vstupu 74HCxx
Ochranné diody – realizace a zjednodušený model
U2
U2
44
R1
UCC2
1
1
UCC1
D
R
UCC2
1
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Využívat na cvičení, zamezení poškození procesoru !!!
Volba velikosti ochranného odporu - omezení velikosti vstupního proudu na
bezpečnou velikost, např. 5 mA,
detaily- hledání v katalogu, absolute, max. ratings
výpočet časové konstanty ochranného obvodu, parazitní kapacity vstupu
obvodu a spojů
RS zahrnuje vnitřní odpor výstup a a vnější odpor R1,
τ = RS ⋅ Cin
Cin zahrnuje vstupní kapacitu a parazitní kapacity
1
UCC1
Pokud není možno zajistit správnou sekvenci náběhu napájení - v nouzi
možno použít ochranné rezistory,
Řešení ochrany vstupů
45
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
mezí parametry
napájecí napětí, proudy napájecími piny, proudy výstupními piny, proudy
(clamp) diodami ve vstupní a výstupní struktuře
výklad jednotlivých parametrů,
(? kontrola porozumění problematice - proč. je UCC = -0,5 V až + 7 V )
74HCxx mezní proudové a napěťové parametry
46
UCC Ui
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
proč u některých vstupů
STM32 vstupní proud závisí
na napájecím napětí a u
jiných ne?
Ii
Vstupní charakteristika obvodu CMOS
Ii
5V
Ui
47
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
sdya010.pdf Texas Instruments
Vstupní charakteristiky obvodu
48
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
sdya010.pdf Texas Instruments
Vstupní charakteristiky obvodu
49
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
sdya010.pdf Texas Instruments
? diody ve vstupu?
Vstupní charakteristiky obvodu
50
T2
T1
U2
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
výsledky měření??
závěry pro aplikace ??
U1
UCC
sdya010.pdf Texas Instruments
nedefinovaný stav na vstupu – částečné otevření obou vstupních tranzistorů,
příčný proud
Vstup v zakázané oblasti – pásmo UILmax až UIHmin
51
U2
GND
+UCC
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
výsledky měření ?
RN_ON
RP_ON
sdya010.pdf
Texas Instruments
vnitřní odpor výstupu RH, RL
Výstupní charakteristiky obvodu
52
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Katalogové údaje - doporučené podmínky pro provoz logického obvodu
zde příklad pro řadu 74HCxx, analogicky hledat v katalogu i pro všechny další
log. obvody a procesory.
Doporučené podmínky
53
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Diskuse výsledků měření – porovnání s katalogovými údaji
Statické parametry obvodu 74HCxx
54
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Rozvod napájení,
impedance spoje UDD, a spoje GND
blokování rozvodu napájení,
způsob rozvodu napájení,
minimalizace plochy smyček
význam použití blokovacích kondenzátorů, (TI_Bypass_Capacitors_scba007a.pdf)
volba kapacit, umístění kondenzátorů
zemnicí spoje a plochy, „an223_Ground_Bounce.pdf“ materiál firmy TI
rušení a vyzařování, EMC, EMI
tlumivky v napájení
vedení, odrazy
otázka rychlosti odezvy stabilizátoru na změnu odběru , proč je nutno blokovat
pomocí C
Výklad na přednášce:
Napájení
55
R1
UCC2
1
1
D
UCC1
R2
UCC2
1
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Ochranný rezistor R1 (470 Ohmů, - 1 kOhm) kompromis mezi ochranou a
dynamikou, limitně R = 270 ( příp. 220) Ohmů
(5V /270 Ohmů = méně než 20 mA)
Zhoršení dynamiky pro výpočet. čas. konstanty C = 20 - 30 pF
kapacita vstupu obvodu ( až 10 pF) + parazitní kapacity krátkého spoje
čas. konstanta (tau) τ = 470 Ohmů x 20 pF = přibl. 10-8 s
doba náběžné hrany tnab = 2,2 x τ = přibl. 2 x 10-8 s = 20 ns
1
UCC1
Situace s částmi obvodu s různými napájecími zdroji – nebezpečí
částečného výpadku napájení nebo různě rychlého náběhu napájení.
Nebezpečí poškození budicího i buzeného obvodu
Přídavná ochrana vstupů s rezistorem
56
zdroj
signálu
UCC1 = 5V
C +
Un
iv
D
CMOS
log. obv.
UCC2 < 5V
In
CMOS
log. obv.
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Pozor na připojení zdroje signálu na vstup procesoru bez napájení
( !!! cvičení, připojení vstupů obvodu 74HC595 bez napájení na výstupy
STM32F103, použít ochranné rezistory)
parazitní napájení obvodu ze zdroje signálu , (příklad , čítač CMOS, viz. výklad)
Zdroj signálu funguje (nechtěně)
jako napáječ obvodu
zatěžování zdroje signálu
jednocestný usměrňovač s D a C
Působení diod ve vstupu obvodu CMOS
57
D6
budič B
budič A
iv
UCC2 < 5V
D
D4
D5
CMOS
obvod
D
UCC1 = 5V
U1
D3
UCC
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
U2
přijímač
UCC3
D7
Řešení: použít obvody 74FCTxxx T, které mají koncový stupeň (analogicky
jako TTL ) pouze s MOS tranzistory jednoho druhu vodivosti NMOS
Nelze paralelně spojit třístavové
výstupy budičů (CMOS) s různým
napájecím napětí, např. 5 V a 3,3V
Obvod s UCC2 by působil jako parazitní
napěťový omezovač.
Působení diody D5 ve výstupní struktuře
(důsledek přítomnosti tranzistoru PMOS ve
výstupní struktuře)
Výpadek napájení UCC2 nebo snížení
napájecího napětí CMOS obvodu (např.
s třístavovým výstupem) – kolize
sběrnice
Působení diod na výstupu obvodu CMOS
58
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
výstup – nízká impedance – úroveň L, nebo H, podle sepnutí tranzistoru
NMOS, či PMOS
výstup ve stavu vysoké impedance nevedou oba tranzistory
realizace třístav. výstupu v 74HCxxx, 74HCTxxx
D= 1 aktivní, D= 0 stav vysoké impedance
impedance řádu Giga - Ohmů (pokojová teplota)
Maximální napětí na výstupu
parazitní diody jsou stále přítomné ve struktuře
napětí přivedené na výstup nesmí
napájecí napětí
Obvody s třístavovým výstupem
59
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
U1
S
D
U2
+ Ucc
Pokud ve výstupu jen NMOS, není dioda mezi výstupem a napájením
(„true open drain“), obvod umožňuje připojení napětí ( přes rezistor) větší,
než je napájecí.
Pozor v STM32, naprogramováním výstupu do režimu „ open drain“ se pouze
deaktivuje tranzistor s PMOS ve výstupní struktuře ( nemá buzení – stále
nevede), ale jeho parazitní dioda zůstává !!!, ale piny 5v tolerantní --- jak?)
Nepřekročit povolené napětí na výstupu
funkční náhrada otevřeného kolektoru obousměrným pinem – např. pro IIC
bus (příklad ADSP BF533)
výklad na tabuli – náhrada výstupu typu OPEN drain vstupně výstupním
pinem
Obvody s výstupem typu otevřený kolektor, open drain
60
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Vnucení nadměrného proudu do vstupu nebo
výstupu a tekoucího PN přechody nebezpečí sepnutí parazit. tyristoru mezi UCC
a GND. Tyristor - zůstává sepnutý i po
odeznění spínacího impulsu.
Omezení proudu tyristoru - pouze odporem
přívodů a zdrojem (spálení obvodu).
Vypnutí tyristoru, pouze vypnutím napájení
Latch UP free - struktura odolná Latch UPefektu, omezení proudu ochranným
odporem. u HC - dřívejší zničení vstupní
struktury.
Pozor CMOS - převodníky, progr. obvody,...
Přítomnost ochranných diod na vstupu
i parazitních diod na výstupu ve struktuře
CMOS, parazitní tyristor mezi UCC a GND
U1
P - gate
Latch - UP efekt, parazitní tyristor ve struktuře CMOS
R - P obl.
T1
UCC
T2
N - gate
R - N sub.
61
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Chránit obvody CMOS před výbojem statické elektřiny a před napěťovými
špičkami , možnost částečného poškození vstup/výst bloku, zvýšení
proudového odběru (ilustrační příklad se STM32F103 ---m.t. )
Proudová injektáž – možná i výbojem statické elektřiny do vstupu – u jistých
konstrukcí – možné vyvolání Latch UP a a zničení obvodu (zmínit přiklad
obvodu ….7).
Latch - UP efekt -
62
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
viz u STM32 blok FT.
Alternativa – „ochranný blok“,
(„otvírá“ se při překročení ochr. nap.)
funkce – i bez napájení, možnost
ověřit měřením na obvodu bez
napájení)
Problém pro vstupní napětí U1 = Ui > Ucc
potřeba tolerance + 5 V na vstupu,
při Ucc= 3,3 V
řešení v některých obvodech
náhrada diody MOS tranzistorem
vyšší napětí - otevření tranzistoru T1
Uimax = 5 V (5,5 V)
U1
ochr.bl.
T1
100 Ω
Uoch
U1
100 Ω
Ochrana vstupů 2 - „5 V tolerantní vstupy“
D1
UCC
CMOS
obvod
iochr
D1
CMOS
obvod
UCC
U2
63
U2
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Katalog: VDD_FT is a potential specific to five-volt tolerant I/Os and different from VDD.
STM32100, dvě varianty vstupů, „standardní“ CMOS a
„FT- piny“ – five volt tolerant tolerantní ke vstupní úrovni + 5 V
(pozn. u FT pinů, předpoklad i jiné úpravy – připojení substrátu P- MOS ve výstupu – pro
vyloučení působení sub. diody)
Ochrana vstupů STM32
64
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Vstupy „+ 5 V tolerantní , Uimax = 5 V (5,5 V), nezávisle na napájení – viz. katalog.
(využití u „5V tolerantních“ obvodů)
pokud není explicitně uvedeno- počítat s diodou mezi vstupem a UCC
CMOS obvody - paměti, mikroprocesory,
jednočip. mikropočítače, převodníky A/D v CMOS technologii,...
přivedení měřeného napětí ( ze zdroje s malým vnitřním odporem) na vstup A/D
převodníku bez napájení - poškození obvodu nadměrným proudem
nutné omezení vstupního proudu II na 10 ( příp. 20 mA), ( proudová injektáž,
„injected current“ u STM32F10x do 5 mA)
řešení - použití vnějšího rezistoru R = cca 1 kOhm (pozor, dynamika)
Pamatovat pojem „5V tolerantní vstup“ , kdy má tento výraz smysl - pouze u
obvodu s napájecím napětím nižším než 5 V.
Umět nalézt tuto informaci v katalogu
obecně – analogové vstupy „kvalitních“ převodníků A -D, chování jako standardní
CMOS.. , podobně u STM32, vstupy A/D nejsou + 5 V tolerantní
vstupy analogových obvodů vyrobených technologií CMOS – přítomnost diod
mezi vstupem a UCC ( VDD)
rychlá hradlová pole- FPGA – stejné, pozor na diody ve vstupech
Ochrana vstupů 3
65
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Maxima
Ochrana vstupů – max. proudová injektáž u STM32F10x
66
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
ACT, AHCT, VHCT, FCT typické napájení má Ucc = + 5 V
T značí - obvod je na vstupu kompatibilní s výstupními úrovněmi TTL
UiHmin = 2 V; UiLmax = 0,8 V
Doporučení – řada AHC, kompromis vyšší rychlost než HC, menší rušení a
proudové impulsy než AC.
AHC – má již specifikovány dyn. parametry i pro UCC = +3,3 V
AHCT – vyšší rychlost oproti HCT, avšak ještě únosné proudové špičky
AC, AHC, VHC napájení Ucc = +2 až +5,5 V (příp +6 V)
UiLmax = 0,3 x Ucc ; UiHmin = 0,7 x Ucc,
Vývoj log. obvodů řady pro zvýšení rychlosti
AC - Advanced CMOS,
ACT - Advanced CMOS, TTL compatible
Logické obvody CMOS- „advanced“ varianty
67
2 - 5,5
4,5-5,5
2 - 5,5
AHC
AHCT
VHC
≈ 1,4
0,5 .UCC
[V]
Ut
≈ 1,4
≈ 1,4
5
4,5 - 5,5
ACT
FCT 4,75 -5,25
≈ 1,4
≈ 1,4
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
5
2-6
3,3; 5 0,5 .UCC
5
3,3; 5 0,5.UCC
5
3,3; 5 0,5. UCC
5
AC
VHCT 4,5 - 5,5
4,5 - 5,5
HCT
5
[V]
[V]
2-6
UCCsp
UCC
HC
řada
2
2
3,5
2
3,5
2
3,5
2
3,5
[V]
0,8
0,8
1,5
0,8
1,5
0,8
1,5
0,8
1,5
[V]
+64
+24
+24
+8
+8
+8
+8
+4
+4
-15
-24
-24
-8
-8
-8
-8
-4
-4
-
-
ne
-
ano
-
ano
-
ne
[mA] [mA] toler.
UIHmin UILmax IOLmax IOHmax 5 V
UCCsp – napájecí nap. ,při kterém jsou specifikovány dynamické parametry
Parametry log. obvodů CMOS s napájením + 5 V
68
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
Snižování dynamické výkonové ztráty – snižování napájecího napětí
L – Low Voltage, nízkonapěťová logika.
Významná hodnota napájení UCC = + 3,3 V
Např. signálové procesory, …jádro 1,2V, interface obvody 3,3 V
otázka + 5 V tolerance vstupů
existují řady i s nižším napájecím napětím
Řada 74LVC – výhodná pro aplikace, rychlost, schopnost budit,
+ 5 V tolerance vstupů
LV řady – velmi často pouze v pouzdrech pro povrchovou montáž
Nízkonapěťová logika CMOS
69
1,4 - 3,6
2 -3,6
2 - 3,6
2- 3,6
1,4 - 3,6
1,1 - 2,7
AVC
LVX
LVQ
LCX
VCX
AUC
0,5*UCC
0,5*UCC
0,5*UCC
0,5*UCC
0,5*UCC
0,5*UCC
≈1,4
0,5*UCC
0,5*UCC
≈1,4
≈1,4
0,5*UCC
[V]
Ut
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
1,8
2,5
3,3
3,3
3,3
2,5
3,3
2,7 - 3,6
3,3
FCT3
2 -3,6
LVC
3,3; 2,5
1,65 - 3,6 3,3; 2,5
2,3 - 3,6
ALVT
3,3
ALVC
2,7 - 3,6
LVT
3,3
[V]
[V]
2 - 5,5
UCCopt
UCC
LV
řada
-8
-24
+24
+8
-24
-12
-4
-8
-8
+24
+12
+4
+8
+24
-24
-24
+24
+24
-32
-32
-8
[mA]
IOHmax
+64
+64
+8
[mA]
IOLmax
ne
ne
ano
ne
ano
ne
ano
ne
ano
ano
ano
ne
vstup
5V tol
Nízkonapěťová logika CMOS – přehled vybraných řad
CMOS
CMOS
CMOS
CMOS
CMOS
CMOS
CMOS
CMOS
CMOS
BiCMOS
BiCMOS
CMOS
techn.
70
A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL
• Max. napětí na vstupu UImax = UCC (s výjimkou 5 V, příp. 3,6 V toler. vstupů)
• Část obvodů má na vstupech clamp-diody proti svorce UCC (jako D1, D3).
• Na vstupech jsou clamp-diody proti svorce GND (D2, D4 dle ).
• Klidový napájecí proud ICC0 - je řádu jednotek, maximálně stovek
mikroampér ( při mezních kladných teplotách +1250 C).
• Vstupní klidové proudy jsou velmi malé II < 1 µA.
• Výstup ve stavu L se chová jako zdroj napětí Uout = 0 V s RV = 15 Ω až 70 Ω.
• Výstup ve stavu H se chová jako zdroj napětí Uout = UCC s vnitřním odporem
25 Ω - 100 Ω (neplatí pro řady 74FCTxxxT se dvěma tranz. NMOS na výst.).
• Ut ≈ 1,4 V , UIH min = 0,8 V, UILmax = 2 V, pro CMOS TTL komp. ( 74**Txxx)
• Ut = 0,5.UCC, UIH min = 0,7.UCC, UILmax = 0,3.UCC (mimo 74**Txx s UCC =5 V)
Společné rysy logických obvodů CMOS
71
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertising