datasheet for VL393T5263F
Product Specifications
PART NO.:
VL393T5263F-F7Y/E7Y/E6Y
REV: 1.0
General Information
4GB 512Mx72 DDR2 SDRAM ULP REGISTERED ECC DIMM 240-PIN
Description
The VL393T5263F is a 512Mx72 DDR2 SDRAM high density DIMM. This memory module consists of eighteen
CMOS 256Mx8 bit with 8 banks DDR2 synchronous DRAMs in BGA packages, two 25-bit registered buffers in BGA
package, a zero delay PLL clock in BGA package, and a 2K EEPROM in an 8-pin MLF package. This module is a
240-pin dual in-line memory module and is intended for mounting into a connector socket. Decoupling capacitors are
mounted on the printed circuit board for each DDR2 SDRAM.
Features
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
Pin Description
240-pin, dual in-line memory module (DIMM)
JEDEC pin out
Supports ECC error detection and correction
Fast data transfer rates: PC2-6400, PC2-5300
VDD = VDDQ = 1.8V
JEDEC standard 1.8V (SSTL_18 compatible)
VDDSPD = 1.7V to 3.6V
Differential data strobe (DQS, DQS# ) option
Differential clock inputs (CK, CK#)
Four-bit pre-fetch architecture
DLL aligns DQ and DQS transition with CK
Nominal and dynamic on-die termination (ODT)
Programmable CAS# latency: 5, 6 (DDR2-800), 5 (DDR2-667)
Write latency = Read latency - 1 tCK
Eight internal component banks for concurrent operation
Programmable burst; length (4, 8)
Adjustable data-output drive strength
Auto & self refresh, (8K/64ms refresh)
Serial presence detect (SPD)
Gold edge contacts
Lead-free, RoHS compliant
PCB: Height 17.78mm (0.700”), double sided components
Order Information:
VL393T5263F-F7 Y X
DRAM DIE (option)
DRAM MANUFACTURER
Y - HYNIX
MODULE SPEED
F7: PC2-6400 @ CL5
E7: PC2-6400 @ CL6
E6: PC2-5300 @ CL5
Pin Name
Function
A0~A14
Address Inputs
A10/AP
Address Input/ Autoprecharge
BA0~BA2
Bank Address Inputs
DQ0~DQ63
Data Input/Output
DQS0~DQS8
Data Strobes
DQS0#~DQS8#
Data Strobes Complement
ODT0, ODT1
On-die Termination Control
CK0, CK0#
Clock Input
CKE0, CKE1
Clock Enables
CS0#, CS1#
Chip Selects
RAS#
Row Address Strobes
CAS#
Column Address Strobes
WE#
Write Enable
CB0~CB7
Check Bits
DM0~DM8/
DQS9~DQS17
Data Masks/
Data Strobes (Read)
DQS9# ~ DQS17#
Data Strobes Complement (Read)
VDD
Voltage Supply 1.8V +/- 0.1V
VSS
Ground
SA0~SA2
SPD Address
SDA
SPD Data Input/Output
SCL
SPD Clock Input
VDDSPD
SPD Voltage Supply 1.7V to 3.6V
VREF
SSTL_18 Reference Voltage
NC
No Connect
VL: Lead-free/RoHS
Tel 949.888.2444 – 30052 Tomas, Rancho Santa Margarita, CA 92688 USA – w w w .virtium.com
1
Product Specifications
PART NO.:
VL393T5263F-F7Y/E7Y/E6Y
REV: 1.0
Pin Configuration
240-PIN DDR2 DIMM FRONT
240-PIN DDR2 DIMM BACK
Pin
Name
Pin
Name
Pin
Name
Pin
Name
Pin
Name
Pin
Name
Pin
Name
Pin
Name
1
VREF
31
DQ19
61
A4
91
VSS
121
VSS
151
VSS
181
VDDQ
211
DM5/DQS14
2
VSS
32
VSS
62
VDDQ
92
DQS5#
122
DQ4
152
DQ28
182
A3
212
NC/DQS14#
3
DQ0
33
DQ24
63
A2
93
DQS5
123
DQ5
153
DQ29
183
A1
213
VSS
4
DQ1
34
DQ25
64
VDD
94
VSS
124
VSS
154
VSS
184
VDD
214
DQ46
5
VSS
35
VSS
65
VSS
95
DQ42
125
DM0/DQS9
155
DM3/DQS12
185
CK0
215
DQ47
6
DQS0#
36
DQS3#
66
VSS
96
DQ43
126
NC/DQS9#
156
NC/DQS12#
186
CK0#
216
VSS
7
DQS0
37
DQS3
67
VDD
97
VSS
127
VSS
157
VSS
187
VDD
217
DQ52
8
VSS
38
VSS
68
NC
98
DQ48
128
DQ6
158
DQ30
188
A0
218
DQ53
9
DQ2
39
DQ26
69
VDD
99
DQ49
129
DQ7
159
DQ31
189
VDD
219
VSS
10
DQ3
40
DQ27
70
A10/AP
100
VSS
130
VSS
160
VSS
190
BA1
220
NC
11
VSS
41
VSS
71
BA0
101
SA2
131
DQ12
161
CB4
191
VDDQ
221
NC
12
DQ8
42
CB0
72
VDDQ
102
NC
132
DQ13
162
CB5
192
RAS#
222
VSS
13
DQ9
43
CB1
73
WE#
103
VSS
133
VSS
163
VSS
193
CS0#
223
DM6/DQS15
14
VSS
44
VSS
74
CAS#
104
DQS6#
134
DM1/DQS10
164
DM8/DQS17
194
VDDQ
224
NC/DQS15#
15
DQS1#
45
DQS8#
75
VDDQ
105
DQS6
135
NC/DQS10#
165
NC/DQS17#
195
ODT0
225
VSS
16
DQS1
46
DQS8
76
CS1#
106
VSS
136
VSS
166
VSS
196
A13
226
DQ54
17
VSS
47
VSS
77
ODT1
107
DQ50
137
NC
167
CB6
197
VDD
227
DQ55
18
RESET#
48
CB2
78
VDDQ
108
DQ51
138
NC
168
CB7
198
VSS
228
VSS
19
NC
49
CB3
79
VSS
109
VSS
139
VSS
169
VSS
199
DQ36
229
DQ60
20
VSS
50
VSS
80
DQ32
110
DQ56
140
DQ14
170
VDDQ
200
DQ37
230
DQ61
21
DQ10
51
VDDQ
81
DQ33
111
DQ57
141
DQ15
171
CKE1
201
VSS
231
VSS
22
DQ11
52
CKE0
82
VSS
112
VSS
142
VSS
172
VDD
202
DM4/DQS13
232
DM7/DQS16
23
VSS
53
VDD
83
DQS4#
113
DQS7#
143
DQ20
173
NC
203
NC/DQS13#
233
NC/DQS16#
24
DQ16
54
BA2
84
DQS4
114
DQS7
144
DQ21
174
A14
204
VSS
234
VSS
25
DQ17
55
NC
85
VSS
115
VSS
145
VSS
175
VDDQ
205
DQ38
235
DQ62
26
VSS
56
VDDQ
86
DQ34
116
DQ58
146
DM2/DQS11
176
A12
206
DQ39
236
DQ63
27
DQS2#
57
A11
87
DQ35
117
DQ59
147
NC/DQS11#
177
A9
207
VSS
237
VSS
28
DQS2
58
A7
88
VSS
118
VSS
148
VSS
178
VDD
208
DQ44
238
VDDSPD
29
VSS
59
VDD
89
DQ40
119
SDA
149
DQ22
179
A8
209
DQ45
239
SA0
30
DQ18
60
A5
90
DQ41
120
SCL
150
DQ23
180
A6
210
VSS
240
SA1
Tel 949.888.2444 – 30052 Tomas, Rancho Santa Margarita, CA 92688 USA – w w w .virtium.com
2
Product Specifications
PART NO.:
VL393T5263F-F7Y/E7Y/E6Y
REV: 1.0
Function Block Diagram
RCS1#
RCS0#
DQS4#
DQS4
DM4/DQS13
NC/DQS13#
DQS0#
DQS0
DM0/DQS9
NC/DQS9#
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D0
DQ
DQ
DQ
DQ
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D9
DQ
DQ
DQ
DQ
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS1#
DQS1
DQS5#
DQS5
DM1/DQS10
NC/DQS10#
DM5/DQS14
NC/DQS14#
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D1
DQ
DQ
DQ
DQ
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D10
DQ
DQ
DQ
DQ
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D2
DQ
DQ
DQ
DQ
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D11
DQ
DQ
DQ
DQ
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D5
DQ
DQ
DQ
DQ
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D14
DQ
DQ
DQ
DQ
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D6
DQ
DQ
DQ
DQ
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D15
DQ
DQ
DQ
DQ
DM NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D7
DQ
DQ
DQ
DQ
NU/ CS# DQS DQS#
DM
RDQS RDQS#
DQ
DQ
DQ
DQ
D16
DQ
DQ
DQ
DQ
DQS7#
DQS7
DM7/DQS16
NC/DQS16#
DQS3#
DQS3
DM3/DQS12
NC/DQS12#
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D13
DQ
DQ
DQ
DQ
DQS6#
DQS6
DM6/DQS15
NC/DQS15#
DQS2#
DQS2
DM2/DQS11
NC/DQS11#
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D4
DQ
DQ
DQ
DQ
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D3
DQ
DQ
DQ
DQ
NU/ CS# DQS DQS#
DM/
RDQS RDQS#
DQ
DQ
DQ
DQ
D12
DQ
DQ
DQ
DQ
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D8
DQ
DQ
DQ
DQ
DM/ NU/ CS# DQS DQS#
RDQS RDQS#
DQ
DQ
DQ
DQ
D17
DQ
DQ
DQ
DQ
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQS8#
DQS8
DM8/DQS17
NC/DQS17#
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
CK0
PCK0-PCK6, PCK8, PCK9->CK : DDR2 SDRAMs D0-D17
P
L
L
CK0#
RESET #
PCK0#->PCK6#, PCK8#, PCK9#->CK : DDR2 SDRAMs D0-D17
PCK7->CK : Register
PCK7#->CK : Register
OE
22 ohm +/-5%
CS0#
CS1#
A0-A14
BA0-BA2
RAS#
CAS#
WE#
CKE0
CKE1
ODT0
ODT1
RESET#**
1:2
R
E
G
I
S
T
E
R
RCS0# -> CS0#: DDR2 SDRAMs D0-D8
RCS1# -> CS1#: DDR2 SDRAMs D9-D17
RA0-RA14 -> A0-A14: DDR2 SDRAMs D0-D17
RBA0-RA2 -> BA0-BA2: DDR2 SDRAMs D0-D17
RRAS# -> RAS#: DDR2 SDRAMs D0-D17
RCAS# -> CAS#: DDR2 SDRAMs D0-D17
RWE# -> WE#: DDR2 SDRAMs D0-D17
RCKE0 -> CKE0: DDR2 SDRAMs D0-D8
RCKE1 -> CKE1: DDR2 SDRAMs D9-D17
RODT0 -> ODT 0: DDR2 SDRAMs D0-D8
RODT1 -> ODT 1: DDR2 SDRAMs D9-D17
Serial PD
VDDSPD
WP
A0
A1
A2
SDA
SA0 SA1 SA2
VDD/VDDQ
D0-D17
VREF
D0-D17
VSS
D0-D17
VSS
Notes:
RST#
1. Unless otherwise noted, resistor value are 22 ohm
PCK7**
PCK7#**
Serial PD
SCL
**RESET#, PCK7 and PCK7# connects to both Register. Other signals connect to one of two Registers
2. DQ-to-I/O wiring may be changed per nibble.
Tel 949.888.2444 – 30052 Tomas, Rancho Santa Margarita, CA 92688 USA – w w w .virtium.com
3
Product Specifications
PART NO.:
VL393T5263F-F7Y/E7Y/E6Y
REV: 1.0
Absolute Maximum Ratings
Symbol
MIN
MAX
Unit
Voltage on VDD pin relative to VSS
-1.0
2.3
V
VDDQ
Voltage on VDDQ pin relative to VSS
-0.5
2.3
V
VDDL
Voltage on VDDL pin relative to VSS
-0.5
2.3
V
Voltage on any pin relative to VSS
-0.5
2.3
VDD
VIN, VOUT
TSTG
IL
IOZ
IVREF
Parameter
Storage temperature
Input leakage current; Any input 0V<VIN<VDD;
VREF input 0V<VIN<0.95V;
Other pins not under test = 0V
Output leakage current;
0V<VOUT<VDDQ; DQs and ODT are disabled
V
0
-55
100
Address, BA,
RAS#, CAS#, WE#
-10
10
uA
CS#, CKE, ODT
-10
10
uA
CK, CK#
-250
250
uA
DM
-4
4
uA
-10
10
uA
-36
36
uA
DQ, DQS, DQS#
VREF supply leakage current; VREF = Valid VREF level
C
DC Operating Conditions
Symbol
Min
Typical
Max
Unit
Notes
Supply voltage
1.7
1.8
1.9
V
1
VDDQ
I/O supply voltage
1.7
1.8
1.9
V
4
VDDL
VDDL supply voltage
1.7
1.8
1.9
V
4
VREF
I/O reference voltage
0.49 x VDDQ
0.50 x VDDQ
0.51 x VDDQ
V
2
VREF-0.04
VREF
VREF+0.04
V
3
VDD
VTT
Parameter
I/O termination voltage
Note:
1. VDD, VDDQ must track each other. VDDQ must be less than or equal to VDD.
2. VREF is expected to equal VDDQ/2 of the transmitting device and to track variations in the DC level of the same. Peak-to-peak noise on
VREF may not exceed +/-1percent of the DC value. Peak-to-peak AC noise on VREF may not exceed +/-2 percent of VREF. This
measurement is to be taken at the nearest VREF bypass capacitor.
3. VTT is not applied directly to the device. VTT is a system supply for signal termination resistors, is expected to be set equal to VREF and
must track variations in the DC level of VREF.
4. VDDQ tracks with VDD; VDDL tracks with VDD.
Tel 949.888.2444 – 30052 Tomas, Rancho Santa Margarita, CA 92688 USA – w w w .virtium.com
4
Product Specifications
PART NO.:
VL393T5263F-F7Y/E7Y/E6Y
REV: 1.0
Operating Temperature Condition
Symbol
TOPER
Parameter
Rating
Operating temperature
Units
0
0 - 95
C
Notes
1,2
Notes:
1. Operating temperature is the case surface temperature on the center/top side of the DRAM. For the measurement conditions, please refer
to JEDEC JESD51-2.
o
2. At 0 – 85 C, operation temperature range, all DRAM specifications will be supported. The refresh rate is required to double when
o
o
85 C < TOPER <= 95 C.
Input DC Logic Level
All voltages referenced to VSS
Symbol
Parameter
Min
Max
Unit
VIH(DC)
Input High (Logic 1) Voltage
VREF + 0.125
VDDQ + 0.300
V
VIL(DC)
Input Low (Logic 0) Voltage
-0.300
VREF - 0.125
V
Min
Max
Unit
Input AC Logic Level
All voltages referenced to VSS
Symbol
Parameter
VIH(AC)
Input High (Logic 1) Voltage
VREF + 0.200
-
V
VIL(AC)
Input Low (Logic 0) Voltage
-
VREF - 0.200
V
Input/Output
Capacitance
0
TA=25 C, f=100MHz
Parameter
Symbol
Min
Max
Unit
Input capacitance (A0~A14, BA0~BA2, RAS#, CAS#, WE#)
CIN1
9
11
pF
Input capacitance (CKE0, CKE1), (ODT0, ODT1), (CS0#, CS1#)
CIN2
9
11
pF
Input capacitance (CK0, CK0#)
CIN3
6
7
pF
Input/Output capacitance (DQ, DQS, DQS#, DM, CB)
CIO
9
11
pF
Tel 949.888.2444 – 30052 Tomas, Rancho Santa Margarita, CA 92688 USA – w w w .virtium.com
5
Product Specifications
PART NO.:
VL393T5263F-F7Y/E7Y/E6Y
REV: 1.0
IDD Specification
Condition
Symbol
-F7
-E7
-E6
Unit
Operating one bank active-pre-charge;
tCK= tCK(IDD); tRC= tRC(IDD); tRAS= tRAS MIN(IDD); CKE is HIGH, CS# is HIGH between valid
commands; Address bus inputs are SWITCHING; Data bus inputs are SWITCHING
IDD0
1463
1463
1418
mA
Operating one bank active-read-pre-charge;
IOUT = 0mA; BL = 4; CL = CL(IDD); AL = 0; tCK= tCK(IDD); tRC= tRC(IDD);
tRAS= tRAS MIN(IDD); tRCD= tRCD(IDD); CKE is HIGH, CS# is HIGH between valid
commands; Address bus inputs are SWITCHING; Data pattern is same as IDD4W.
IDD1
1553
1553
1508
mA
Pre-charge power-down current;
All banks idle; tCK= tCK(IDD); CKE is LOW; Other control and address bus inputs are
STABLE; Data bus inputs are FLOATING
IDD2P
716
716
716
mA
Pre-charge quiet standby current;
All banks idle; tCK= tCK(IDD); CKE is HIGH; Other control and address bus inputs are
STABLE; Data bus inputs are FLOATING
IDD2Q
1400
1400
1310
mA
Pre-charge standby current;
All banks idle; tCK= tCK(IDD); CKE is HIGH; Other control and address bus inputs are
STABLE; Data bus inputs are SWITCHING.
IDD2N
1490
1490
1400
mA
Active power-down current;
All banks open; tCK= tCK(IDD); CKE is LOW; Other
control and address bus inputs are STABLE; Data
bus inputs are FLOATING.
1130
1130
1130
mA
IDD3P
824
824
824
mA
Fast PDN Exit MRS(12) = 0
Slow PDN Exit MRS(12) = 1
Active standby current;
All banks open; tCK= tCK(IDD); tRP= tRP(IDD); tRAS= tRAS MAX(IDD); CKE is HIGH, CS# is HIGH
between valid commands; Other control and address bus inputs are SWITCHING;
Data bus inputs are SWITCHING.
IDD3N
1940
1940
1760
mA
Operating burst write current;
All banks open; Continuous burst writes; BL = 8; CL = CL(IDD); AL = 0; tCK= tCK(IDD);
tRAS= tRAS MAX(IDD); tRP= tRP(IDD); CKE is HIGH, CS# is HIGH between valid commands;
Address bus inputs are SWITCHING; Data bus inputs are SWITCHING
IDD4W
2768
2768
2408
mA
Operating burst read current;
All banks open; Continuous burst reads; IOUT = 0mA; BL = 4; CL = CL(IDD);
AL = 0; tCK= tCK(IDD); tRAS= tRAS MAX(IDD); tRP= tRP(IDD); CKE is HIGH, CS# is HIGH
between valid commands; Address bus inputs are SWITCHING; Data pattern is
same as IDD4W.
IDD4R
2588
2588
2273
mA
Burst refresh current;
tCK=tCK(IDD); Refresh command at every tRFC(IDD) interval; CKE is HIGH; CS# is HIGH
between valid commands; Other control and address bus inputs are SWITCHING;
Data bus inputs are SWITCHING.
IDD5
4640
4640
4460
mA
Self refresh current;
CK and CK# at 0V; CKE < 0.2V; Other control and address bus
inputs are FLOATING; Data bus inputs are FLOATING.
IDD6
270
270
270
mA
IDD7
3353
3353
3128
mA
Normal
Operating bank interleave read current;
All bank interleaving reads; IOUT = 0mA; BL = 8; CL = CL(IDD);
AL = tRCD(IDD) - 1*tCK(IDD); tCK= tCK(IDD); tRC= tRC(IDD); tRRD = tRRD(IDD); tRCD = 1*tCK(IDD) ;
CKE is HIGH; CS# is HIGH between valid commands; Address bus inputs are
STABLE during DESELECTs; Data bus inputs are SWITCHING.
Notes: IDD specification is based on Hynix A-die components.
*: Value calculated as one module rank in this operating condition, and all other module ranks in IDD2P ( CKE LOW) mode.
**: Value calculated reflects all module ranks in this operating condition.
Tel 949.888.2444 – 30052 Tomas, Rancho Santa Margarita, CA 92688 USA – w w w .virtium.com
6
Product Specifications
PART NO.:
VL393T5263F-F7Y/E7Y/E6Y
REV: 1.0
AC TIMING PARAMETERS & SPECIFICATIONS
Parameter
DDR2-800
(-F7/-E7)
Symbol
DDR2-667
(-E6)
Unit
Min
Max
Min
Max
Clock Timing
CL6
tCK(6)
2,500
8,000
-
-
ps
CL5
tCK(5)
3,000
8,000
3,000
8,000
ps
CK high-level width
tCH(avg)
0.48
0.52
0.48
0.52
tCK
CK high-level width
tCL(avg)
0.48
0.52
0.48
0.52
tCK
Half clock period
tHP
MIN
(tCH, tCL)
-
MIN
(tCH, tCL)
-
ps
Clock jitter
tJIT
-100
100
-125
125
ps
DQ output access time from CK/CK#
tAC
-400
400
-450
+450
ps
Data-out high impedance window from CK/CK#
tHZ
-
tAC(MAX)
-
tAC(MAX)
ps
Data-out low impedance window from CK/CK#
tLZ
tAC(MiN)
tAC(MAX)
tAC(MiN)
tAC(MAX)
ps
DQ and DM input setup time relative to DQS
tDS
50
-
100
-
ps
DQ and DM input hold time relative to DQS
tDH
125
-
175
-
ps
DQ and DM input pulse width ( for each input)
tDIPW
0.35
-
0.35
-
tCK
Data hold skew factor
tQHS
-
300
-
340
ps
DQ-DQS hold, DQS to first DQ to go non-valid, per
access
tQH
tHP - tQHS
-
tHP - tQHS
-
ps
DQS input high pulse width
tDQSH
0.35
-
0.35
-
tCK
DQS input low pulse width
tDQSL
0.35
-
0.35
-
tCK
DQS output access time from CK/CK#
tDQSCK
-350
+350
-400
+400
ps
DQS failing edge to CK rising-setup time
tDSS
0.2
-
0.2
-
tCK
DQS failing edge from CK rising-hold time
tDSH
0.2
-
0.2
-
tCK
DQS-DQ skew, DQS to last DQ valid, per group, per
access
tDQSQ
-
200
-
240
ps
DQS read preamble
tRPRE
0.9
1.1
0.9
1.1
tCK
DQS read preamble
tRPST
0.4
0.6
0.4
0.6
tCK
DQS read preamble
tWPRE
0.35
-
0.35
-
tCK
DQS read preamble
tWPST
0.4
0.6
0.4
0.6
tCK
Write command to first DQS latching transition
tDQSS
WL-0.25
WL+0.25
WL-0.25
WL+0.25
tCK
Clock Cycle Time
Data Timing
Data Strobe Timing
Tel 949.888.2444 – 30052 Tomas, Rancho Santa Margarita, CA 92688 USA – w w w .virtium.com
7
Product Specifications
PART NO.:
VL393T5263F-F7Y/E7Y/E6Y
REV: 1.0
AC TIMING PARAMETERS & SPECIFICATIONS
Parameter
DDR2-800
(-F7/-E7)
Symbol
Min
DDR2-667
(-E6)
Max
Unit
Min
Max
Command and Address Timing
Address and control input pulse width for each input
tIPW
0.6
-
0.6
-
tCK
Address and control input setup time
tIS
175
-
200
-
ps
Address and control input hold time
tIH
250
-
275
-
ps
ps
CAS# to CAS# command delay
tCCD
2
-
2
-
ACTIVE to ACTIVE (same bank) command
tRC
57.5/60
-
60
-
ns
ACTIVE bank a to ACTIVE bank b command
tRRD
7.5
-
7.5
-
ns
ACTIVE to READ or WRITE delay
tRCD
12.5/15
-
15
-
ns
Four Bank Activate period
tFAW
35
-
37.5
-
ns
ACTIVE to PRECHARGE command
tRAS
45
70,000
45
70,000
ns
Internal READ to precharge Command delay
tRTP
7.5
-
7.5
-
ns
Write recovery time
tWR
15
-
15
-
ns
Auto precharge write recovery + precharge time
tDAL
t WR+tnRP
-
t WR+tnRP
-
nCK
Internal WRITE to READ Command delay
tWTR
7.5
-
7.5
-
ns
PRECHARGE command period
tRP
15
-
15
-
ns
LOAD MODE command cycle time
tMRD
2
-
2
-
tCK
tDELAY
tIS+tCK
+tIH
-
tIS+tCK
+tIH
-
ns
Refresh to Active or Refresh to Refresh command
interval
tRFC
195
-
195
-
ns
Average periodic Refresh interval
tREFI
-
7.8
-
7.8
us
Exit Self Refresh to non-READ command
tXSNR
t RFC(MIN) +10
-
t RFC(MIN) +10
-
ns
Exit Self Refresh to READ
tXSRD
200
-
200
-
tCK
CKE low to CK, CK# uncertainty
Self Refresh
ODT
ODT turn-on delay
tAOND
2
2
2
2
tCK
ODT turn-on
tAON
t AC(MIN)
t AC(MAX)+ 700
t AC(MIN)
t AC(MAX)+ 700
ps
ODT turn-off delay
tAOFD
2.5
2.5
2.5
2.5
tCK
ODT turn-off
tAOF
t AC(MIN)
t AC(MAX)+ 600
t AC(MIN)
t AC(MAX)+ 600
ps
2tCK +
ODT turn-on(power-down mode)
tAONPD
t AC(MIN)+
2,000
ODT turn-off (power-down mode)
tAOFPD
t AC(MIN)+
2,000
ODT to power-down entry latency
tANPD
3
-
ODT power-down exit latency
tAXPD
8
tOIT
OCD drive mode output delay
t AC(MIN)+
2,000
2tCK +
t AC(MAX)+
1,000
2.5tCK +
t AC(MAX)+
1,000
ps
3
-
tCK
-
8
-
tCK
0
1,200
0
1,200
ps
tCK
t AC(MAX)+
1,000
2.5tCK +
t AC(MAX)+
1,000
t AC(MIN)+
2,000
ps
Power Down
Exit active power-down to READ command, MR[bit12=0]
tXARD
2
-
2
-
Exit active power-down to READ command, MR[bit12=1]
tXARDS
8-AL
-
7-AL
-
tCK
Exit precharge power-down to any non-READ command
tXP
2
-
2
-
tCK
CKE minimum high/low time
tCKE
3
-
3
-
tCK
Tel 949.888.2444 – 30052 Tomas, Rancho Santa Margarita, CA 92688 USA – w w w .virtium.com
8
Product Specifications
PART NO.:
VL393T5263F-F7Y/E7Y/E6Y
REV: 1.0
Package Dimensions
FRONT VIEW
133.35
3.00 (4X)
TYP
3.95
MAX
2.00 (4X)
TYP
17.78
10.00
1.27+/_0.10
PIN 1
5.175 (2X)
1.50 +/- 0.10
0.80 TYP
1.00 TYP
PIN 120
123.00 TYP
BACK VIEW
3.00 TYP (4X)
3.80TYP
PIN 240
55.0 TYP
63.0TYP
PIN 121
5.00 TYP
Note: 1. All dimension are in millimeters with tolerance +/- 0.15mm unless otherwise specified.
2. The dimensional diagram is for reference only.
Tel 949.888.2444 – 30052 Tomas, Rancho Santa Margarita, CA 92688 USA – w w w .virtium.com
9
Product Specifications
PART NO.:
VL393T5263F-F7Y/E7Y/E6Y
REV: 1.0
Revision History:VN-281009
Date
12/19/09
Rev.
Page
1.0
All
Changes
Spec release
Tel 949.888.2444 – 30052 Tomas, Rancho Santa Margarita, CA 92688 USA – w w w .virtium.com
10
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement