User manual | Přednáška 4

„CTRL shift + „ otočení doprava
2011, kat. měření, ČVUT - FEL, Praha
J. Fischer
Přednáška 4
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
1
Rekapitulace – log. obvody CMOS, závěry z měření,
výstupy CMOS
specifikace úlohy 4, bodovaná úloha (5 bodů)
komentované programy, zpráva,
příprava na cvičení – vývojový diagram, strategie programu
postup vývoje
rozložení vývoje programu, využití simulátoru
připojení 74164, případně 74HC595
Náplň přednášky
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
2
.LS3401
ldp
e
f
d
g
a
rdp
c
b
7- segmentový zobrazovač
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
3
.
QA
R
QB
A B CLK CLR
R
74LS164, 74HC164
nul.
s. data
posun
UCC
74LS164
SR1
QH
R
posun
s. data
Připojení zobrazovače pos. registrem
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
4
reset – aktivní v L, nastavit do H
A1 vstup s. dat, A2 na úroveň H ( nebo opačně)
plnění (posuv). dat reg. náběžnou hranou hod. sig.
.
74LS164, 74HC164 posuvný registr - funkce
posun
s. data
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
5
.
nul.
s. data
posun
UCC
QA
R
QB
nul.
s. data
posun
zatem.
displ.
R2
UCC
R1
T1
R
QA
R
QB
74LS164
SR1
QH
R
A B CLK CLR
A B CLK CLR
R
74LS164
SR1
QH
R
QA
R
QB
A B CLK CLR
R
posun
s. data
74LS164
SR2
QH
R
Zatemnění výstupu při plnění posuvného reg.
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
6
nul.
posun
s. data
přepis
SRCLK
SER
RCLK
QH´
QH
74HC595
SRR1
výst. reg.
pos. reg.
SRCLR
QA QB
výstupní obvody
Záchytný registr na výstupu
posuvný registr
výstupní záchytný
registr
Posuvný registr se záchytným registrem HC595
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
7
.struktura 595, vhodná pro výstupy
různé modifikace, např.
Texas Instruments
TPIC6C595
alternativy struktury ´595, TPIC6C595
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
8
.struktura 595, vhodná pro výstupy
různé modifikace, např.
Texas Instruments
TPIC6C595
alternativy struktury ´595, TPIC6C595
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
9
Příklad řešení ochrany tranzistoru před průrazem zvýšeným napětí při
vypínání indukční zátěže
Rozpínání – pokles proudu IDS – napěťová špička na elektrodě Drain,
ochranný mechanismus – proud Zener. diodou do Gate, zamezení příliš
rychlého zavření tranzistoru a rychlého poklesu proudu IDS,
důsledek snížení napěťové špičky,
Ovládání indukční zátěže pomocí TPIC6C595
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
10
T
Mproc.
výměnou obvodu 74164 v úloze za obvod 74HC595 doplněný spínacími
tranzistory a ochrannými diodami by bylo možno v této úloze programově
ovládat krokový motorek (místo 7- segmentového zobrazovače by byly
připojeny čtyři spínací tranzistory NMOS, příp. NPN s dalšími diodami)
U1
D
Unipolární krokový motorek - ovládání výstupem s posuvným registrem a
záchytným registrem vybaveným spínači
Použití budiče TPIC6C595 pro ovládání krok. motorku
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
11
tlač
.
RP
vst.
brána
+5V
(+ 3,3 V)
tlačítko, ošetření odskoků,
použití vnitřního pull up rezistoru v STM32 , vypuštění Rp
(obsluha – pozor na statickou elektřinu při stisku tlačítka prstem, vhodné
se dopředu „vybít“, jinak hrozí nebezpečí přeskoku napětí na vstup a
příp. poškození vstupu STM32).
Připojení tlačítek k STM32
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
12
Program ve smyčce, zpracování jednotlivých úkolů. ( analogie kuchař)
Příprava generátoru znaků, tabulka, převod číslo na znak (v simulátoru),
příprava programu pro naplnění posuvného registru
programy pro čítání a převod na dekadické číslo,
převod binární na dekadické číslo
převod číslice na znak
přidání – „ ubrání“ informace o desetinné tečce
uložení znakové informace do paměti SRAM ( příp. registru)
vyslání znakové informace s přepínáním
podprogram zobrazení
Je třeba naplánovat celkovou činnost programu, více procesů probíhajících
současně
Umístění tabulky generátoru znaků pomocí direktivy DCD (32 bitů), případně
DCW (16 bitů)
Postup řešení úlohy
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
13
funkce 1: - naplnění samé 1 a posláná do 74164 – vše musí zhasnout
naplnění samé 0 a poslání do 74164 vše se rozvítí
naplnění danou hodnotou – rozsvícení vybraných segmentů podle „0“
generátor znaků,
ochranné odpory 470 Ohmů do série mezi STM32 a 74164 (kontrola
korektnosti napěťových úrovní UILmax pro 74164 výpočtem)
výpočet proudu segmentem, použití resistorů 470 Ohmů
připravit kompletní schéma zapojení
připojení tlačítek, test
základní HW Test reset 74164 pomocí resetovacího vstupu – rozsvítí se
všechny segmenty
Program spolupráce STM32 s 74164
Postup řešení úlohy
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
14
Literatura:
ARM DUI 0489C (ID050311), ARM® Compiler toolchain, Version 4.1
Assembler Reference ,
Chapter 6, část 6.3 Data definition directives
www.ARM.COM
Umístění hodnot tabulky generátoru znaků pomocí direktivy DCW (16 bitů)
případně DCD (32 bitů),
Umístění tabulky generátoru znaků
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
15
binární čísla se zadávají ve formě 2_ a následuje binární číslo,
tedy např. 2_001011h
Umístění tabulky generátoru znaků
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
16
B
A
T1
1k6
T2
1k
4k
D
GND
T3
Y
T4
130
Ucc
Vstup na UIH - úroveň H, vtéká nulový nebo malý kladný proud do vstupu
UOH omezeno. Úbytek na UAK na diodě D a UCET4 (emitorový sledovač T4)
UOH < UCC - UCET4= 5 V - 0,7 V- 0,7 V= 3,6 V
- důsledek na výstupu Y hradla TTL není ve stavu H napětí 5 V ale nižší
omezení počtu vstupů, které může výstup ve stavu L budit; snaha snížit IIL
pro TTL logiku - kritický parametr-
Vstup na UIL - nízká úroveň,
vstupní proud IIL - záporný (= -1,6 mA) , vytéká
z emitoru T1 a vtéká do výstupu budicího obvodu
Logika TTL (nepoužívá se),
význam - definice standardu a úrovní
napájení Ucc = + 5V proti zemi - GND
příklad - obvod NAND 7400
vstupy A, B, výstup Y, Y = /(AxB)
Bipolární logické obvody
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
17
12k
1k5
4k
8k
3k
GND
Y
120
B
A
37k
2k8
50k
5k
5k6
14k
Y
GND
50
Ucc
ALS (Advanced Low Power Schottky)
IIL - záporný (= -0,4 mA)
IIL - záporný (= -0,1 mA)
Při definici parametrů CMOS log obvodů ( např. i mikroprocesorů) často
odkaz na parametry TTL, nebo TTL - LS, např. formou, že výstupu uP je
schopen budit vstup jednoho TTL hradla ( „to drive one TTL load“),
B
A
20k
Ucc
TTL - LS ( Low Power Schottky)
Snížení IIL i dalších proudů v obvodu, řady bipolárních log. obvodů
Bipolární logické obvody TTL -LS a TTL - ALS
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
18
0,8
0,8
0,8
S TTL
FAST
ALS
- 0,1
- 0,6
-2
- 0,4
2
2
2
2
2
[V]
UIHmin
20
20
50
20
40
[uA]
IIH
8
20
20
8
16
[mA]
0,5
0,4
0,5
0,5
0,4
[V]
IOLmax UOLmax
- 0,4
-2
-1
- 0,4
- 0,4
[mA]
IOH
3
3
2,4
2,7
2,4
[V]
UOHmin
pro TTL: UILmax = 0,8 V, UIHmin= 2 V, IILmax = - 1,6mA,
zpoždění tpd - jednotky ns, a více podle typu obvodu.
0,8
LS - TTL
- 1,6
[mA]
[V]
0,8
IILmax
UILmax
TTL
řada
Důležité údaje:
UILmax max. napětí pro úroveň L (nízká úroveň na vstupu)
UIHmin min. napětí pro úroveň H (vysoká úroveň na vstupu)
IILmax - vstupní proud pro UIL - nízkou úroveň na vstupu
Ut - rozhodovací napěťová úroveň na vstupu
UCC - napájecí napětí – typicky + 5 V ( + 4,75 až + 5,25 V)
Parametry řad bipolárních log. obvodů
6
3,3
4,7
10
10
[ns]
tPD
1,4
1,5
1,3
1,1
1,3
[V]
Ut
0,4
1,4
5
0,6
3
[mA]
ICCL
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
19
„Stopa“ obvodů TTL, nebo TTL LS v katalogových údajích obvodů CMOS:
obvod CMOS, příp. procesor je chopen budit (údaj v katalogu)
1 ( případně 2, a více) TTL LS loads
znamená to, že při UO = L může do výstupu obvodu vtékat proud 1 x 0,4 mA
( příp. 2 x 0,4 mA = 0, 8 mA)
Nezapojený vstup TTL, TTL – LS, TTL – ALS se chová jako by byl připojen na
úroveň H – ale není to korektní stav
Pro stav H připojit na výstup hradla s definovanou úrovní H
(invertor se vstupem na GND) nebo na UCC ( i přes odpor 2 - 5 kOhmů)
Nevyužité vstupy – u TTL, TTL – LS, TTL – ALS
Pro stav L – připojit na zem - GND,
Bipolární log. obvody
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
20
15
40
Sn
Dn
Dp
Řada CD 4000 - mnoho typů, široce rozšířené, nejsou kompatibilní s řadou TTL
(jiné rozložení vývodů, jiné funkce)
CD 4011 hradlo NAND rozložení vývodů jiné než u NAND TTL 7400
obecné vlastnosti řady CD4000 viz. dokument family.hef4000.specification.pdf
UCC
[V]
5
10
tPD
[ns]
125
50
Obvody pro „pomalé aplikace“
UiHmin = 0,7 x Ucc,
UiLmax = 0,3 x Ucc
Technologie CMOS s hliníkovým hradlem - elektroda Gate - hliníková
logické obvody řady CD4000 (někdy označované jako high voltage CMOS)
viz WWW.TI.COM
v klidu Icc= 0, proudový odběr především při změnách stavu
napájecí napětí Ucc = 3 až 15 V
+ Ucc
zpoždění invertoru - tpd roste s klesajícím napájecím napětím
Sp
Logické obvody v technologii CMOS, řada CD4000
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
21
Nevyužité vstupy – připojit !!! na správnou log. úroveň, L, nebo H, svorka GND
nebo Ucc,
Nezapojený vstup – plovoucí – nepředvídatelné chování,
výskyt napětí v zakázané oblasti – zvýšení klidového proudového odběru,
částečně vedou oba tranzistory,
Logické obvody v technologii CMOS, řada CD4000
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
22
vstupní klidové proudy IIH, IIL velmi malé, typ. 100 nA, zaručováno- menší 1 uA
UiHmin = 0,7 x Ucc, 3,5 V !!! (při UCC = 5V)
UiLmax = 0,3 x Ucc 1,5 V
(při UCC = 5V)
Výstup TTL není možno připojit na vstup HC (UCC = +5 V)
UOH TTL obvodu není kompatibilní s UIH min u HC obvodu !
Napájecí napětí UCC = + 2 až + 6V, typicky UCC = + 5V
74HC – odlišné vstupní úrovně od TTL
74HCxxx Um (Ut) = 0,5 Ucc rozhodovací úroveň polovina napájecího napětí
Rychlé logické obvody CMOS - High Speed CMOS 74HCxx
Technologie CMOS s křemíkovým hradlem (Poly Si Gate)
náhrada za TTL, obdobné označení, funkce i rozložení vývodů
TTL 7400, 74LC00, 74 ALS 00 funkční náhrada 74HC00, atd.
Logické obvody HC MOS
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
23
Sn
Dn
Dp
Sp
74HC
+ Ucc
RP = RN
stejná vodivost
symetrické
Ui =0,5 Ucc
vstup HC
74HCT
Sn
Dn
Dp
Sp
+ Ucc
vstup HCT
Úprava vstupu HCT obvodu - posun, zpětná vazba,.. , úprava velikosti vstup.
tranzistorů - posun rozhodovací úrovně k nižší hodnotě
(úprava pouze ve vstup. obvodu, ostatní je jako u HC, žádné další diody)
Logické obvody HCT MOS 74HCTxx
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
24
74HCTxx
Napájení standardně UCC = +5V, rozmezí + 4,5 V až +5,5 V
Výstupní obvod HCT – vlastnosti stejné - jako výstup HC
74HCTxxx Um (Ut) = 1,3 V rozhodovací úroveň na vstupu
UiLmax = 0,8 V
UiHmin = 2 V !!!
Rychlé logické obvody CMOS High Speed CMOS TTL compatible
Logické obvody HCT MOS 74HCT
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
25
Sn
Dn
Dp
Sp
Pro bateriové napájení – vstupy - úroveň 0, nebo UCC, jinak zvýšení odběru.
Nevyužité vstupy – připojit na GND nebo UCC,( přímo nebo přes rezistor)
Vysokoimpedanční vstup - elektrostatická indukce, úroveň H nebo L.
Nepředvídatelné chování obvodu CMOS - !!!! kontrola vstupů
Požadavek strmosti hran vstupního signálu – (stejný důvod) zamezit
výskytu napětí na vstupu v oblasti rozhodovací úrovně, požadavek doba
hran kratší než 500 ns - jinak – nárůst ICC
Pozor, na vstupu 74HCT může být UiH = 2,4 V, ale roste ICC,
Příčný proud- NMOS – již vede, PMOS – ještě není zcela vypnut
∆ICC – změna napáj. proudu ICC,
pokud bude jeden vstup na UiH = 2,4 V
u SN74HCT00 Texas Instruments ∆ICC = typ. 1,4 mA,
NXP 0,4 mA, odlišné podle výrobce)
Logické obvody HCT MOS 74HCT
+ Ucc
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
26
Sn
Dn
Dp
Sp
+ Ucc
Nesymetrická vstupní struktura u HCT , větší příčné proudy vstupní dvojicí
tranzistorů
Logické obvody HCT MOS 74HCT
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
27
Ui
Ii
Ucc
Io
CMOS - prakticky nulový statický vstupní proud (zásad. rozdíl oproti TTL)
(typicky i menší - řádu nA, svodové proudy ochranných diod) (vstup připojen
na Ucc, nebo GND)
Vstupní kapacity Ci = typ. řádově 5 - 10 pF
Klidový napájecí proud, (finp = 0 Hz)
74HCTxxx při Ucc= 5 V
Um (Ut) = 1,4 V
UiHmin = 2 V !!! pamatovat
iLmax = 0,8 V !!! pamatovat
Ii zbytkový vstupní proud (Input Leakage Current) typ. do 0,1 uA,
74HCxxx Um (Ut) = 0,5 Ucc rozhodovací úroveň
UiHmin = 0,7 x Ucc, 3,5 V !!! (při UCC = 5V)
UiLmax = 0,3 x Ucc 1,5 V
Typické vstupní parametry obvodů HC, HCT
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
28
Uo
šumová imunita:
rozdíl mezi „nejnepříznivějším“ stavem napětí výstupu
a požadavkem na velikost napětí na vstupu
UoHmin - UiHmin
UiLmax - UoLmax
Šumová imunita obvodů HC, HCT
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
29
Ui
Ii
výpočet – znát!
UOL = IO . RN
UOH = UCC – (IO . RP)
Náhradní schéma výstupu
RN
RP
a vnitřním odporem RN
napětí naprázdno – přibližně UOL = 0 V (GND)
Vnitřní odpory , pro odhad napětí - přibližně 100 Ohmů a méně
(R - pro NMOS tranzistor typ 50 Ohmů a méně)
UOL určeno velikostí výstupního proudu
vnitřním odporem RP
napětí naprázdno – přibližně UOH = UCC
UOH - určen UCC a velikostí výstupního proudu,
Typické výstupní parametry obvodů HC, HCT
GND
UO
+UCC
Ucc
Io
Uo
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
30
Ii
Ucc
U1
D2
CMOS
obvod
UCC
D4
D3
±20 mA (input diode current)
Ui
IOK output diode current (UO < −0.5 V to UO > UCC + 0.5 V)
proud výstupními (parazitními) diodami (D3, D4) − ±20 mA
D1
proud „vnucený“ do výstupu
IIK proud vstupními záchyt. diodami (D1, D2)
při (UOi < −0.5 V nebo UOi > UCC + 0.5 V)
ICC , IGND , IO , IiK , IOK (maximum)
ICC, IGND - proud svorkou UCC nebo GND
= 50 mA (70mA – budiče sběrnic, např. 74HC244,…) !!!
IO – výstup. proud = ± 25 mA (±
± 35 mA bus typy)
(output source or sink current)
Mezní parametry obvodů HC, HCT
Io
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
31
U2
Uo
Ui
Ii
Ucc
Io
Uo
Příklad - posuvný registr 74HCT595 , (74HC_HCT595_4.pdf, hc595.pdf
vysvětlení mezních parametrů absol, maximum ratings, vysvětlení klíč. slov na
dokumentech)
použit pro buzení 7- segment LED, výstupy buzení LED proti UCC (úloha cvič.)
jak volit proud? IO ?? 10mA, katalog IOmax = 25 mA, ANO - OK
10 mA méně než povolená mez 25 mA,
ale !!!
7x 10 mA = 70 mA = IGND max .absolutní pro 74HCT595 je právě 70 mA NE!!!
volit nižší proud, např. 5 mA (7x 5 mA = celkem 35 mA)
analogické – úvahy u jednočipových mikropočítačů
pro zvýšení hodnoty ICCmax , IGNDmax více vývodů UCC a GND na pouzdře uProc.
Dom. úkol. - nalézt příslušné parametry a omezení pro STM32F103.
Jak by bylo možno budit připojené LED (max. velikost proudů)?
ICCmax , IGNDmax , IOmax , IiK , IOK
Mezní parametry obvodů HC, HCT, důsledky
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
32
STM32F100,
hesla: „Absolute maximum ratings“,
General input/output characteristics
Vysvětlení způsobu specifikace parametrů obvodu a jak je nalézt v
katalogovém listu viz vysvětlení na přednášce a příslušné katalogové listy.
prezentováno pomocí katalogových listů vybraných obvodů na přednášce
Demonstrace typických a mezních parametrů Ui, Iik, IOk, ICCmax, IGND max, IOmax
Způsob orientace v katalogovém listu obvodu – přednáška s využitím
katalogového listu HC00, 74HCT00, 74HCT595, STM32F103
viz. katalog - PDF
Mezní parametry konkrétních obvodů
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
33
UCC
příp. omezení velikosti vstup. proudu rezistorem
Ui
Rs
D1
ochrana vstupů,
CMOS
obvod
- záporně polarizované PN přechody D1, D2
U1 D2
Ideové schéma ochrany - obecně
důsledky 0 <Ui < Ucc ;
vstupní napětí nesmí být záporné, ani větší, než napájecí
UCC
1
CMOS log obvody, průrazné napětí izolantu MOS tranzistorů - desítky V,
působení statické elektřiny 10 -ky kV, vstupy bez ochrany - průraz
poškození struktury
Ochrana vstupů
U2
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
34
U1
D1
D2
170 Ω
HC MOS
obvod
UCC
U1
D4
D3
D6
D5
CMOS
obvod
UCC
D7
difundovaný didový rezistor
100 Ω
poly- Si
rezistor
Obecně – model s diodami proti GND a UCC.
zjednodušený model (pro zapamatování)
obvodu CMOS z hlediska diod na vstupech a výstupech
Ochrany vstupů, různé řešení,
ochrany vstupu 74HCxx
Ochranné diody - model
U2
U2
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
35
R1
UCC2
1
1
UCC1
D
R
UCC2
1
Využívat na cvičení, zamezení poškození procesoru !!!
Volba velikosti ochranného odporu - omezení velikosti vstupního proudu na
bezpečnou velikost, např. 5 mA,
detaily- hledání v katalogu, absolute, max. ratings
výpočet časové konstanty ochranného obvodu, parazitní kapacity vstupu
obvodu a spojů
RS zahrnuje vnitřní odpor výstup a a vnější odpor R1,
τ = RS ⋅ Cin
Cin zahrnuje vstupní kapacitu a parazitní kapacity
1
UCC1
Pokud není možno zajistit správnou sekvenci náběhu napájení - v nouzi
možno použít ochranné rezistory,
Řešení ochrany vstupů
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
36
R1
UCC2
1
1
D
UCC1
R2
UCC2
1
Ochranný rezistor R1 (470 Ohmů, - 1 kOhm) kompromis mezi ochranou a
dynamikou, limitně R = 270 ( příp. 220) Ohmů
(5V /270 Ohmů = méně než 20 mA)
Zhoršení dynamiky pro výpočet. čas. konstanty C = 20 - 30 pF
kapacita vstupu obvodu ( až 10 pF) + parazitní kapacity krátkého spoje
čas. konstanta (tau) τ = 470 Ohmů x 20 pF = přibl. 10-8 s
doba náběžné hrany tnab = 2,2 x τ = přibl. 2 x 10-8 s = 20 ns
1
UCC1
Situace s částmi obvodu s různými napájecími zdroji – nebezpečí
částečného výpadku napájení nebo různě rychlého náběhu napájení.
Nebezpečí poškození budicího i buzeného obvodu
Přídavná ochrana vstupů s rezistorem
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
37
zdroj
signálu
UCC1 = 5V
C +
Un
iv
D
CMOS
log. obv.
UCC2 < 5V
In
CMOS
log. obv.
Pozor na připojení zdroje signálu na vstup procesoru bez napájení
( !!! cvičení, připojení vstupů obvodu 74HC595 bez napájení na výstupy
STM32F103, použít ochranné rezistory)
parazitní napájení obvodu ze zdroje signálu , (příklad , čítač CMOS, viz. výklad)
Zdroj signálu funguje (nechtěně)
jako napáječ obvodu
zatěžování zdroje signálu
jednocestný usměrňovač s D a C
Působení diod ve vstupu obvodu CMOS
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
38
D6
budič B
budič A
iv
UCC2 < 5V
D
D4
D5
CMOS
obvod
D
UCC1 = 5V
U1
D3
UCC
U2
přijímač
UCC3
D7
Řešení: použít obvody 74FCTxxx T, které mají koncový stupeň (analogicky
jako TTL ) pouze s MOS tranzistory jednoho druhu vodivosti NMOS
Nelze paralelně spojit třístavové
výstupy budičů (CMOS) s různým
napájecím napětí, např. 5 V a 3,3V
Obvod s UCC2 by působil jako parazitní
napěťový omezovač.
Působení diody D5 ve výstupní struktuře
(důsledek přítomnosti tranzistoru PMOS ve
výstupní struktuře)
Výpadek napájení UCC2 nebo snížení
napájecího napětí CMOS obvodu (např.
s třístavovým výstupem) – kolize
sběrnice
Působení diod na výstupu obvodu CMOS
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
39
výstup – nízká impedance – úroveň L, nebo H, podle sepnutí tranzistoru
NMOS, či PMOS
výstup ve stavu vysoké impedance nevedou oba tranzistory
realizace třístav. výstupu v 74HCxxx, 74HCTxxx
D= 1 aktivní, D= 0 stav vysoké impedance
impedance řádu Giga - Ohmů (pokojová teplota)
Maximální napětí na výstupu
parazitní diody jsou stále přítomné ve struktuře
napětí přivedené na výstup nesmí
napájecí napětí
Obvody s třístavovým výstupem
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
40
KONEC PREZENTACE 19.10.2011
U1
S
D
U2
+ Ucc
Pokud ve výstupu jen NMOS, není dioda mezi výstupem a napájením
(„true open drain“)
Pozor v STM32, naprogramováním výstupu do režimu „ open drain“ se pouze
deaktivuje tranzistor s PMOS ve výstupní struktuře ( nemá buzení – stále
nevede), ale jeho parazitní dioda zůstává !!!
Nepřekročit povolené napětí na výstupu
funkční náhrada otevřeného kolektoru obozsměrným pinem – např. pro IIC
bus (příklad ADSP BF533)
výklad na tabuli – náhrada výstupu typu OPEN drain vstupně výstupním
pinem
Obvody s výstupem typu otevřený kolektor
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL
41

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project