Bank (1) VREF Pin Name/Function
Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1C 1C 1C 1C 1C 1C PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function REFCLK_GXBL1F_CHTp REFCLK_GXBL1F_CHTn GXBL1F_TX_CH5n GXBL1F_TX_CH5p GXBL1F_RX_CH5n,GXBL1F_REFCLK5n GXBL1F_RX_CH5p,GXBL1F_REFCLK5p GXBL1F_TX_CH4n GXBL1F_TX_CH4p GXBL1F_RX_CH4n,GXBL1F_REFCLK4n GXBL1F_RX_CH4p,GXBL1F_REFCLK4p GXBL1F_TX_CH3n GXBL1F_TX_CH3p GXBL1F_RX_CH3n,GXBL1F_REFCLK3n GXBL1F_RX_CH3p,GXBL1F_REFCLK3p GXBL1F_TX_CH2n GXBL1F_TX_CH2p GXBL1F_RX_CH2n,GXBL1F_REFCLK2n GXBL1F_RX_CH2p,GXBL1F_REFCLK2p GXBL1F_TX_CH1n GXBL1F_TX_CH1p GXBL1F_RX_CH1n,GXBL1F_REFCLK1n GXBL1F_RX_CH1p,GXBL1F_REFCLK1p GXBL1F_TX_CH0n GXBL1F_TX_CH0p GXBL1F_RX_CH0n,GXBL1F_REFCLK0n GXBL1F_RX_CH0p,GXBL1F_REFCLK0p REFCLK_GXBL1F_CHBp REFCLK_GXBL1F_CHBn REFCLK_GXBL1E_CHTp REFCLK_GXBL1E_CHTn GXBL1E_TX_CH5n GXBL1E_TX_CH5p GXBL1E_RX_CH5n,GXBL1E_REFCLK5n GXBL1E_RX_CH5p,GXBL1E_REFCLK5p GXBL1E_TX_CH4n GXBL1E_TX_CH4p GXBL1E_RX_CH4n,GXBL1E_REFCLK4n GXBL1E_RX_CH4p,GXBL1E_REFCLK4p GXBL1E_TX_CH3n GXBL1E_TX_CH3p GXBL1E_RX_CH3n,GXBL1E_REFCLK3n GXBL1E_RX_CH3p,GXBL1E_REFCLK3p GXBL1E_TX_CH2n GXBL1E_TX_CH2p GXBL1E_RX_CH2n,GXBL1E_REFCLK2n GXBL1E_RX_CH2p,GXBL1E_REFCLK2p GXBL1E_TX_CH1n GXBL1E_TX_CH1p GXBL1E_RX_CH1n,GXBL1E_REFCLK1n GXBL1E_RX_CH1p,GXBL1E_REFCLK1p GXBL1E_TX_CH0n GXBL1E_TX_CH0p GXBL1E_RX_CH0n,GXBL1E_REFCLK0n GXBL1E_RX_CH0p,GXBL1E_REFCLK0p REFCLK_GXBL1E_CHBp REFCLK_GXBL1E_CHBn REFCLK_GXBL1D_CHTp REFCLK_GXBL1D_CHTn GXBL1D_TX_CH5n GXBL1D_TX_CH5p GXBL1D_RX_CH5n,GXBL1D_REFCLK5n GXBL1D_RX_CH5p,GXBL1D_REFCLK5p GXBL1D_TX_CH4n GXBL1D_TX_CH4p GXBL1D_RX_CH4n,GXBL1D_REFCLK4n GXBL1D_RX_CH4p,GXBL1D_REFCLK4p GXBL1D_TX_CH3n GXBL1D_TX_CH3p GXBL1D_RX_CH3n,GXBL1D_REFCLK3n GXBL1D_RX_CH3p,GXBL1D_REFCLK3p GXBL1D_TX_CH2n GXBL1D_TX_CH2p GXBL1D_RX_CH2n,GXBL1D_REFCLK2n GXBL1D_RX_CH2p,GXBL1D_REFCLK2p GXBL1D_TX_CH1n GXBL1D_TX_CH1p GXBL1D_RX_CH1n,GXBL1D_REFCLK1n GXBL1D_RX_CH1p,GXBL1D_REFCLK1p GXBL1D_TX_CH0n GXBL1D_TX_CH0p GXBL1D_RX_CH0n,GXBL1D_REFCLK0n GXBL1D_RX_CH0p,GXBL1D_REFCLK0p REFCLK_GXBL1D_CHBp REFCLK_GXBL1D_CHBn REFCLK_GXBL1C_CHTp REFCLK_GXBL1C_CHTn GXBL1C_TX_CH5n GXBL1C_TX_CH5p GXBL1C_RX_CH5n,GXBL1C_REFCLK5n GXBL1C_RX_CH5p,GXBL1C_REFCLK5p Dedicated Tx/Rx Channel Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 M28 M27 B31 B32 C29 C30 D31 D32 E29 E30 F31 F32 G29 G30 H31 H32 J29 J30 C33 C34 K31 K32 E33 E34 L29 L30 P28 P27 T28 T27 G33 G34 M31 M32 J33 J34 N29 N30 L33 L34 P31 P32 N33 N34 R29 R30 R33 R34 T31 T32 U33 U34 U29 U30 V28 V27 Y28 Y27 W33 W34 V31 V32 AA33 AA34 W29 W30 AC33 AC34 Y31 Y32 AE33 AE34 AA29 AA30 AG33 AG34 AB31 AB32 AJ33 AJ34 AC29 AC30 AB28 AB27 AD28 AD27 AL33 AL34 AD31 AD32 Pin List HF34 Page 1 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 VREF Pin Name/Function VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 GXBL1C_TX_CH4n GXBL1C_TX_CH4p GXBL1C_RX_CH4n,GXBL1C_REFCLK4n GXBL1C_RX_CH4p,GXBL1C_REFCLK4p GXBL1C_TX_CH3n GXBL1C_TX_CH3p GXBL1C_RX_CH3n,GXBL1C_REFCLK3n GXBL1C_RX_CH3p,GXBL1C_REFCLK3p GXBL1C_TX_CH2n GXBL1C_TX_CH2p GXBL1C_RX_CH2n,GXBL1C_REFCLK2n GXBL1C_RX_CH2p,GXBL1C_REFCLK2p GXBL1C_TX_CH1n GXBL1C_TX_CH1p GXBL1C_RX_CH1n,GXBL1C_REFCLK1n GXBL1C_RX_CH1p,GXBL1C_REFCLK1p GXBL1C_TX_CH0n GXBL1C_TX_CH0p GXBL1C_RX_CH0n,GXBL1C_REFCLK0n GXBL1C_RX_CH0p,GXBL1C_REFCLK0p REFCLK_GXBL1C_CHBp REFCLK_GXBL1C_CHBn IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function Dedicated Tx/Rx Channel LVDS2L_1n LVDS2L_1p LVDS2L_2n LVDS2L_2p LVDS2L_3n LVDS2L_3p LVDS2L_4n LVDS2L_4p LVDS2L_5n LVDS2L_5p LVDS2L_6n LVDS2L_6p LVDS2L_7n LVDS2L_7p LVDS2L_8n LVDS2L_8p LVDS2L_9n LVDS2L_9p LVDS2L_10n LVDS2L_10p LVDS2L_11n LVDS2L_11p LVDS2L_12n LVDS2L_12p LVDS2L_13n LVDS2L_13p LVDS2L_14n LVDS2L_14p LVDS2L_15n LVDS2L_15p LVDS2L_16n LVDS2L_16p LVDS2L_17n LVDS2L_17p LVDS2L_18n LVDS2L_18p LVDS2L_19n LVDS2L_19p LVDS2L_20n LVDS2L_20p LVDS2L_21n LVDS2L_21p LVDS2L_22n LVDS2L_22p LVDS2L_23n LVDS2L_23p LVDS2L_24n LVDS2L_24p LVDS2K_1n LVDS2K_1p LVDS2K_2n LVDS2K_2p LVDS2K_3n LVDS2K_3p LVDS2K_4n LVDS2K_4p LVDS2K_5n LVDS2K_5p LVDS2K_6n LVDS2K_6p LVDS2K_7n LVDS2K_7p LVDS2K_8n LVDS2K_8p LVDS2K_9n LVDS2K_9p LVDS2K_10n LVDS2K_10p PLL_2L_CLKOUT1n PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1 RZQ_2L CLK_2L_1n CLK_2L_1p CLK_2L_0n CLK_2L_0p PLL_2L_CLKOUT0n PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0 PLL_2K_CLKOUT1n PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1 Pin List HF34 Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes AN33 AN34 AE29 AE30 AH31 AH32 AF31 AF32 AK31 AK32 AG29 AG30 AM31 AM32 AJ29 AJ30 AP31 AP32 AL29 AL30 AF28 AF27 D19 C19 B20 B21 A21 B22 A20 A19 B18 A18 D17 C18 D20 C20 C22 D22 E19 F19 D21 E21 F20 G20 E18 E17 H19 J19 G17 F18 H18 G18 F21 G21 H17 J17 H20 J20 M20 L20 L19 K19 J21 K21 L21 M21 L18 K18 M18 M17 C23 B23 A26 B26 B27 C27 D24 C24 A25 B25 A24 A23 C25 D25 D26 E26 F23 E22 D27 E27 DQ0 DQ0 DQSn0 DQS0 DQ0 DQ0 DQSn1 DQS1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQSn2 DQS2 DQ2 DQ2 DQSn3 DQS3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQSn4 DQS4 DQ4 DQ4 DQSn5 DQS5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQSn6 DQS6 DQ6 DQ6 DQSn7 DQS7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQSn8 DQS8 DQ8 DQ8 DQSn9 DQS9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQSn10 DQS10 DQ10 DQ10 DQSn11 DQS11 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQSn4/CQn4 DQS4/CQ4 DQ4 DQ4 DQ4 DQ4 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQSn5/CQn5 DQS5/CQ5 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 Page 2 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 35 34 33 32 31 30 29 28 27 26 25 24 23 22 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function RZQ_2K CLK_2K_1n CLK_2K_1p CLK_2K_0n CLK_2K_0p PLL_2K_CLKOUT0n PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0 PLL_2J_CLKOUT1n PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1 RZQ_2J CLK_2J_1n CLK_2J_1p CLK_2J_0n CLK_2J_0p PLL_2J_CLKOUT0n PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0 PLL_2I_CLKOUT1n PLL_2I_CLKOUT1p,PLL_2I_CLKOUT1,PLL_2I_FB1 RZQ_2I CLK_2I_1n CLK_2I_1p CLK_2I_0n CLK_2I_0p Pin List HF34 Dedicated Tx/Rx Channel LVDS2K_11n LVDS2K_11p LVDS2K_12n LVDS2K_12p LVDS2K_13n LVDS2K_13p LVDS2K_14n LVDS2K_14p LVDS2K_15n LVDS2K_15p LVDS2K_16n LVDS2K_16p LVDS2K_17n LVDS2K_17p LVDS2K_18n LVDS2K_18p LVDS2K_19n LVDS2K_19p LVDS2K_20n LVDS2K_20p LVDS2K_21n LVDS2K_21p LVDS2K_22n LVDS2K_22p LVDS2K_23n LVDS2K_23p LVDS2K_24n LVDS2K_24p LVDS2J_1n LVDS2J_1p LVDS2J_2n LVDS2J_2p LVDS2J_3n LVDS2J_3p LVDS2J_4n LVDS2J_4p LVDS2J_5n LVDS2J_5p LVDS2J_6n LVDS2J_6p LVDS2J_7n LVDS2J_7p LVDS2J_8n LVDS2J_8p LVDS2J_9n LVDS2J_9p LVDS2J_10n LVDS2J_10p LVDS2J_11n LVDS2J_11p LVDS2J_12n LVDS2J_12p LVDS2J_13n LVDS2J_13p LVDS2J_14n LVDS2J_14p LVDS2J_15n LVDS2J_15p LVDS2J_16n LVDS2J_16p LVDS2J_17n LVDS2J_17p LVDS2J_18n LVDS2J_18p LVDS2J_19n LVDS2J_19p LVDS2J_20n LVDS2J_20p LVDS2J_21n LVDS2J_21p LVDS2J_22n LVDS2J_22p LVDS2J_23n LVDS2J_23p LVDS2J_24n LVDS2J_24p LVDS2I_7n LVDS2I_7p LVDS2I_8n LVDS2I_8p LVDS2I_9n LVDS2I_9p LVDS2I_10n LVDS2I_10p LVDS2I_11n LVDS2I_11p LVDS2I_12n LVDS2I_12p LVDS2I_13n LVDS2I_13p Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No F24 F25 E24 E23 F26 G26 J22 H22 H23 H24 G25 H25 G22 G23 G27 H27 K22 K23 M23 L23 J26 J27 J25 K25 J24 K24 L24 M24 AD25 AE24 AH27 AJ27 AH26 AJ26 AF25 AG25 AH25 AJ25 AD24 AC24 AM27 AN27 AP27 AP26 AK26 AK27 AM26 AM25 AN25 AP25 AL26 AL27 AP24 AN24 AL25 AL24 AP22 AP21 AN22 AM22 AN23 AM23 AP20 AN20 AE23 AF24 AG23 AF23 AK24 AJ24 AH24 AH23 AK23 AL23 AK22 AJ22 AP19 AN19 AL19 AK19 AJ21 AK21 AM21 AL21 AM20 AL20 AJ19 AJ20 AH22 AG22 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQSn12 DQS12 DQ12 DQ12 DQSn13 DQS13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQSn14 DQS14 DQ14 DQ14 DQSn15 DQS15 DQ15 DQ15 DQ15 DQ15 DQ16 DQ16 DQSn16 DQS16 DQ16 DQ16 DQSn17 DQS17 DQ17 DQ17 DQ17 DQ17 DQ18 DQ18 DQSn18 DQS18 DQ18 DQ18 DQSn19 DQS19 DQ19 DQ19 DQ19 DQ19 DQ20 DQ20 DQSn20 DQS20 DQ20 DQ20 DQSn21 DQS21 DQ21 DQ21 DQ21 DQ21 DQ22 DQ22 DQSn22 DQS22 DQ22 DQ22 DQSn23 DQS23 DQ23 DQ23 DQ23 DQ23 DQ26 DQ26 DQSn26 DQS26 DQ26 DQ26 DQSn27 DQS27 DQ27 DQ27 DQ27 DQ27 DQ28 DQ28 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQSn6/CQn6 DQS6/CQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQSn8/CQn8 DQS8/CQ8 DQ8 DQ8 DQ8 DQ8 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQSn9/CQn9 DQS9/CQ9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQSn10/CQn10 DQS10/CQ10 DQ10 DQ10 DQ10 DQ10 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQSn11/CQn11 DQS11/CQ11 DQ11 DQ11 DQ11 DQ11 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQSn13/CQn13 DQS13/CQ13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQSn4/CQn4 DQS4/CQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQSn5/CQn5 DQS5/CQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 Page 3 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 21 20 19 18 17 16 15 14 13 12 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_2I_CLKOUT0n PLL_2I_CLKOUT0p,PLL_2I_CLKOUT0,PLL_2I_FB0 PLL_2A_CLKOUT1n PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1 RZQ_2A CLK_2A_1n CLK_2A_1p CLK_2A_0n CLK_2A_0p PLL_2A_CLKOUT0n PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0 DATA0 DATA1 DATA2 DATA3 DATA4 DATA5 DATA6 DATA7 DATA8 DATA9 DATA10 DATA11 DATA12 DATA13 DATA14 DATA15 DATA16 DATA17 DATA18 DATA19 nCEO DATA20 DATA21 DATA22 DATA23 DATA24 DATA25 DATA26 DATA27 DATA28 DATA29 DATA30 DATA31 CLKUSR PR_REQUEST PR_READY nPERSTL0 PR_DONE nPERSTL1 PR_ERROR nPERSTR1 CvP_CONFDONE nPERSTR0 INIT_DONE DEV_OE CRC_ERROR DEV_CLRn PLL_3F_CLKOUT1n PLL_3F_CLKOUT1p,PLL_3F_CLKOUT1,PLL_3F_FB1 RZQ_3F CLK_3F_1n CLK_3F_1p CLK_3F_0n CLK_3F_0p PLL_3F_CLKOUT0n PLL_3F_CLKOUT0p,PLL_3F_CLKOUT0,PLL_3F_FB0 Pin List HF34 Dedicated Tx/Rx Channel LVDS2I_14n LVDS2I_14p LVDS2I_15n LVDS2I_15p LVDS2I_16n LVDS2I_16p LVDS2I_17n LVDS2I_17p LVDS2I_18n LVDS2I_18p LVDS2A_1n LVDS2A_1p LVDS2A_2n LVDS2A_2p LVDS2A_3n LVDS2A_3p LVDS2A_4n LVDS2A_4p LVDS2A_5n LVDS2A_5p LVDS2A_6n LVDS2A_6p LVDS2A_7n LVDS2A_7p LVDS2A_8n LVDS2A_8p LVDS2A_9n LVDS2A_9p LVDS2A_10n LVDS2A_10p LVDS2A_11n LVDS2A_11p LVDS2A_12n LVDS2A_12p LVDS2A_13n LVDS2A_13p LVDS2A_14n LVDS2A_14p LVDS2A_15n LVDS2A_15p LVDS2A_16n LVDS2A_16p LVDS2A_17n LVDS2A_17p LVDS2A_18n LVDS2A_18p LVDS2A_19n LVDS2A_19p LVDS2A_20n LVDS2A_20p LVDS2A_21n LVDS2A_21p LVDS2A_22n LVDS2A_22p LVDS2A_23n LVDS2A_23p LVDS2A_24n LVDS2A_24p LVDS3F_1n LVDS3F_1p LVDS3F_2n LVDS3F_2p LVDS3F_3n LVDS3F_3p LVDS3F_4n LVDS3F_4p LVDS3F_5n LVDS3F_5p LVDS3F_6n LVDS3F_6p LVDS3F_7n LVDS3F_7p LVDS3F_8n LVDS3F_8p LVDS3F_9n LVDS3F_9p LVDS3F_10n LVDS3F_10p LVDS3F_11n LVDS3F_11p LVDS3F_12n LVDS3F_12p LVDS3F_13n LVDS3F_13p LVDS3F_14n LVDS3F_14p LVDS3F_15n LVDS3F_15p LVDS3F_16n LVDS3F_16p Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes AD22 AC22 AF20 AG21 AH20 AG20 AF21 AE22 AD20 AC20 AK13 AL13 AP17 AP16 AP15 AN15 AM13 AN13 AP12 AN12 AP14 AN14 AN18 AM18 AN17 AM17 AK14 AL14 AM16 AL16 AL18 AK18 AL15 AM15 AH19 AH18 AH14 AJ14 AH17 AG17 AK17 AJ17 AH15 AJ15 AK16 AJ16 AE17 AE16 AF16 AG16 AE18 AD19 AE19 AF19 AG18 AF18 AD17 AC17 M13 L13 H13 G13 F13 E13 K13 K12 J12 H12 G11 G12 E12 D12 C13 C12 E11 F11 B12 B11 B10 C10 D10 D11 A9 A8 A11 A10 B8 C8 E9 E8 DQSn28 DQS28 DQ28 DQ28 DQSn29 DQS29 DQ29 DQ29 DQ29 DQ29 DQ56 DQ56 DQSn56 DQS56 DQ56 DQ56 DQSn57 DQS57 DQ57 DQ57 DQ57 DQ57 DQ58 DQ58 DQSn58 DQS58 DQ58 DQ58 DQSn59 DQS59 DQ59 DQ59 DQ59 DQ59 DQ60 DQ60 DQSn60 DQS60 DQ60 DQ60 DQSn61 DQS61 DQ61 DQ61 DQ61 DQ61 DQ62 DQ62 DQSn62 DQS62 DQ62 DQ62 DQSn63 DQS63 DQ63 DQ63 DQ63 DQ63 DQ80 DQ80 DQSn80 DQS80 DQ80 DQ80 DQSn81 DQS81 DQ81 DQ81 DQ81 DQ81 DQ82 DQ82 DQSn82 DQS82 DQ82 DQ82 DQSn83 DQS83 DQ83 DQ83 DQ83 DQ83 DQ84 DQ84 DQSn84 DQS84 DQ84 DQ84 DQSn85 DQS85 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQSn28/CQn28 DQS28/CQ28 DQ28 DQ28 DQ28 DQ28 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQSn29/CQn29 DQS29/CQ29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQSn30/CQn30 DQS30/CQ30 DQ30 DQ30 DQ30 DQ30 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQSn31/CQn31 DQS31/CQ31 DQ31 DQ31 DQ31 DQ31 DQ40 DQ40 DQ40 DQ40 DQ40 DQ40 DQSn40/CQn40 DQS40/CQ40 DQ40 DQ40 DQ40 DQ40 DQ41 DQ41 DQ41 DQ41 DQ41 DQ41 DQSn41/CQn41 DQS41/CQ41 DQ41 DQ41 DQ41 DQ41 DQ42 DQ42 DQ42 DQ42 DQ42 DQ42 DQSn42/CQn42 DQS42/CQ42 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQSn20/CQn20 DQS20/CQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQSn10/CQn10 DQS10/CQ10 DQ10 DQ10 DQ10 DQ10 Page 4 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_3E_CLKOUT1n PLL_3E_CLKOUT1p,PLL_3E_CLKOUT1,PLL_3E_FB1 RZQ_3E CLK_3E_1n CLK_3E_1p CLK_3E_0n CLK_3E_0p PLL_3E_CLKOUT0n PLL_3E_CLKOUT0p,PLL_3E_CLKOUT0,PLL_3E_FB0 PLL_3D_CLKOUT1n PLL_3D_CLKOUT1p,PLL_3D_CLKOUT1,PLL_3D_FB1 RZQ_3D CLK_3D_1n CLK_3D_1p CLK_3D_0n CLK_3D_0p Pin List HF34 Dedicated Tx/Rx Channel LVDS3F_17n LVDS3F_17p LVDS3F_18n LVDS3F_18p LVDS3F_19n LVDS3F_19p LVDS3F_20n LVDS3F_20p LVDS3F_21n LVDS3F_21p LVDS3F_22n LVDS3F_22p LVDS3F_23n LVDS3F_23p LVDS3F_24n LVDS3F_24p LVDS3E_1n LVDS3E_1p LVDS3E_2n LVDS3E_2p LVDS3E_3n LVDS3E_3p LVDS3E_4n LVDS3E_4p LVDS3E_5n LVDS3E_5p LVDS3E_6n LVDS3E_6p LVDS3E_7n LVDS3E_7p LVDS3E_8n LVDS3E_8p LVDS3E_9n LVDS3E_9p LVDS3E_10n LVDS3E_10p LVDS3E_11n LVDS3E_11p LVDS3E_12n LVDS3E_12p LVDS3E_13n LVDS3E_13p LVDS3E_14n LVDS3E_14p LVDS3E_15n LVDS3E_15p LVDS3E_16n LVDS3E_16p LVDS3E_17n LVDS3E_17p LVDS3E_18n LVDS3E_18p LVDS3E_19n LVDS3E_19p LVDS3E_20n LVDS3E_20p LVDS3E_21n LVDS3E_21p LVDS3E_22n LVDS3E_22p LVDS3E_23n LVDS3E_23p LVDS3E_24n LVDS3E_24p LVDS3D_1n LVDS3D_1p LVDS3D_2n LVDS3D_2p LVDS3D_3n LVDS3D_3p LVDS3D_4n LVDS3D_4p LVDS3D_5n LVDS3D_5p LVDS3D_6n LVDS3D_6p LVDS3D_7n LVDS3D_7p LVDS3D_8n LVDS3D_8p LVDS3D_9n LVDS3D_9p LVDS3D_10n LVDS3D_10p LVDS3D_11n LVDS3D_11p LVDS3D_12n LVDS3D_12p LVDS3D_13n LVDS3D_13p Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No C9 D9 B7 C7 A6 B6 D7 D6 C4 D4 A4 A3 A5 B5 C5 D5 J11 K11 F10 G10 F9 F8 H10 J10 H8 H9 G7 G8 B3 C3 E4 F4 E6 E7 D2 E2 E3 F3 F5 F6 G6 G5 H2 H3 D1 E1 G3 G2 H4 H5 F1 G1 J9 K9 L10 L9 H7 J6 J7 K8 L11 M11 M10 N10 R9 T9 T8 U8 U7 V7 T10 U10 V8 V9 W9 W10 P9 N9 P7 N7 R7 R8 M8 N8 L8 K7 P6 R6 L6 K6 DQ85 DQ85 DQ85 DQ85 DQ86 DQ86 DQSn86 DQS86 DQ86 DQ86 DQSn87 DQS87 DQ87 DQ87 DQ87 DQ87 DQ88 DQ88 DQSn88 DQS88 DQ88 DQ88 DQSn89 DQS89 DQ89 DQ89 DQ89 DQ89 DQ90 DQ90 DQSn90 DQS90 DQ90 DQ90 DQSn91 DQS91 DQ91 DQ91 DQ91 DQ91 DQ92 DQ92 DQSn92 DQS92 DQ92 DQ92 DQSn93 DQS93 DQ93 DQ93 DQ93 DQ93 DQ94 DQ94 DQSn94 DQS94 DQ94 DQ94 DQSn95 DQS95 DQ95 DQ95 DQ95 DQ95 DQ96 DQ96 DQSn96 DQS96 DQ96 DQ96 DQSn97 DQS97 DQ97 DQ97 DQ97 DQ97 DQ98 DQ98 DQSn98 DQS98 DQ98 DQ98 DQSn99 DQS99 DQ99 DQ99 DQ99 DQ99 DQ100 DQ100 DQ42 DQ42 DQ42 DQ42 DQ43 DQ43 DQ43 DQ43 DQ43 DQ43 DQSn43/CQn43 DQS43/CQ43 DQ43 DQ43 DQ43 DQ43 DQ44 DQ44 DQ44 DQ44 DQ44 DQ44 DQSn44/CQn44 DQS44/CQ44 DQ44 DQ44 DQ44 DQ44 DQ45 DQ45 DQ45 DQ45 DQ45 DQ45 DQSn45/CQn45 DQS45/CQ45 DQ45 DQ45 DQ45 DQ45 DQ46 DQ46 DQ46 DQ46 DQ46 DQ46 DQSn46/CQn46 DQS46/CQ46 DQ46 DQ46 DQ46 DQ46 DQ47 DQ47 DQ47 DQ47 DQ47 DQ47 DQSn47/CQn47 DQS47/CQ47 DQ47 DQ47 DQ47 DQ47 DQ48 DQ48 DQ48 DQ48 DQ48 DQ48 DQSn48/CQn48 DQS48/CQ48 DQ48 DQ48 DQ48 DQ48 DQ49 DQ49 DQ49 DQ49 DQ49 DQ49 DQSn49/CQn49 DQS49/CQ49 DQ49 DQ49 DQ49 DQ49 DQ50 DQ50 DQ21 DQ21 DQSn21/CQn21 DQS21/CQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQSn22/CQn22 DQS22/CQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQSn23/CQn23 DQS23/CQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQSn24/CQn24 DQS24/CQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ25 DQ25 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQSn11/CQn11 DQS11/CQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 Page 5 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_3D_CLKOUT0n PLL_3D_CLKOUT0p,PLL_3D_CLKOUT0,PLL_3D_FB0 PLL_3C_CLKOUT1n PLL_3C_CLKOUT1p,PLL_3C_CLKOUT1,PLL_3C_FB1 RZQ_3C CLK_3C_1n CLK_3C_1p CLK_3C_0n CLK_3C_0p PLL_3C_CLKOUT0n PLL_3C_CLKOUT0p,PLL_3C_CLKOUT0,PLL_3C_FB0 PLL_3B_CLKOUT1n PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1 Pin List HF34 Dedicated Tx/Rx Channel LVDS3D_14n LVDS3D_14p LVDS3D_15n LVDS3D_15p LVDS3D_16n LVDS3D_16p LVDS3D_17n LVDS3D_17p LVDS3D_18n LVDS3D_18p LVDS3D_19n LVDS3D_19p LVDS3D_20n LVDS3D_20p LVDS3D_21n LVDS3D_21p LVDS3D_22n LVDS3D_22p LVDS3D_23n LVDS3D_23p LVDS3D_24n LVDS3D_24p LVDS3C_1n LVDS3C_1p LVDS3C_2n LVDS3C_2p LVDS3C_3n LVDS3C_3p LVDS3C_4n LVDS3C_4p LVDS3C_5n LVDS3C_5p LVDS3C_6n LVDS3C_6p LVDS3C_7n LVDS3C_7p LVDS3C_8n LVDS3C_8p LVDS3C_9n LVDS3C_9p LVDS3C_10n LVDS3C_10p LVDS3C_11n LVDS3C_11p LVDS3C_12n LVDS3C_12p LVDS3C_13n LVDS3C_13p LVDS3C_14n LVDS3C_14p LVDS3C_15n LVDS3C_15p LVDS3C_16n LVDS3C_16p LVDS3C_17n LVDS3C_17p LVDS3C_18n LVDS3C_18p LVDS3C_19n LVDS3C_19p LVDS3C_20n LVDS3C_20p LVDS3C_21n LVDS3C_21p LVDS3C_22n LVDS3C_22p LVDS3C_23n LVDS3C_23p LVDS3C_24n LVDS3C_24p LVDS3B_1n LVDS3B_1p LVDS3B_2n LVDS3B_2p LVDS3B_3n LVDS3B_3p LVDS3B_4n LVDS3B_4p LVDS3B_5n LVDS3B_5p LVDS3B_6n LVDS3B_6p LVDS3B_7n LVDS3B_7p LVDS3B_8n LVDS3B_8p LVDS3B_9n LVDS3B_9p LVDS3B_10n LVDS3B_10p Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes M7 M6 L5 M5 J5 J4 N5 N4 K4 L4 M3 M2 N3 N2 K3 L3 J2 J1 K2 K1 L1 M1 R4 T4 P5 P4 R3 T3 T6 T5 U5 U6 V4 V5 R2 P2 P1 R1 V3 U3 T1 U1 U2 V2 W2 W1 Y7 Y6 Y9 Y8 W5 W4 W7 W6 AA9 AA8 AA6 AA5 Y4 Y3 AA4 AA3 AB3 AB2 AC2 AC3 Y2 Y1 AA1 AB1 AB11 AB10 AD1 AD2 AD4 AE4 AB7 AB8 AB5 AB6 AC5 AC4 AC7 AD7 AD6 AD5 AC10 AC9 AD9 AC8 DQSn100 DQS100 DQ100 DQ100 DQSn101 DQS101 DQ101 DQ101 DQ101 DQ101 DQ102 DQ102 DQSn102 DQS102 DQ102 DQ102 DQSn103 DQS103 DQ103 DQ103 DQ103 DQ103 DQ104 DQ104 DQSn104 DQS104 DQ104 DQ104 DQSn105 DQS105 DQ105 DQ105 DQ105 DQ105 DQ106 DQ106 DQSn106 DQS106 DQ106 DQ106 DQSn107 DQS107 DQ107 DQ107 DQ107 DQ107 DQ108 DQ108 DQSn108 DQS108 DQ108 DQ108 DQSn109 DQS109 DQ109 DQ109 DQ109 DQ109 DQ110 DQ110 DQSn110 DQS110 DQ110 DQ110 DQSn111 DQS111 DQ111 DQ111 DQ111 DQ111 DQ112 DQ112 DQSn112 DQS112 DQ112 DQ112 DQSn113 DQS113 DQ113 DQ113 DQ113 DQ113 DQ114 DQ114 DQSn114 DQS114 DQ114 DQ114 DQSn115 DQS115 DQ50 DQ50 DQ50 DQ50 DQSn50/CQn50 DQS50/CQ50 DQ50 DQ50 DQ50 DQ50 DQ51 DQ51 DQ51 DQ51 DQ51 DQ51 DQSn51/CQn51 DQS51/CQ51 DQ51 DQ51 DQ51 DQ51 DQ52 DQ52 DQ52 DQ52 DQ52 DQ52 DQSn52/CQn52 DQS52/CQ52 DQ52 DQ52 DQ52 DQ52 DQ53 DQ53 DQ53 DQ53 DQ53 DQ53 DQSn53/CQn53 DQS53/CQ53 DQ53 DQ53 DQ53 DQ53 DQ54 DQ54 DQ54 DQ54 DQ54 DQ54 DQSn54/CQn54 DQS54/CQ54 DQ54 DQ54 DQ54 DQ54 DQ55 DQ55 DQ55 DQ55 DQ55 DQ55 DQSn55/CQn55 DQS55/CQ55 DQ55 DQ55 DQ55 DQ55 DQ56 DQ56 DQ56 DQ56 DQ56 DQ56 DQSn56/CQn56 DQS56/CQ56 DQ56 DQ56 DQ56 DQ56 DQ57 DQ57 DQ57 DQ57 DQ57 DQ57 DQSn57/CQn57 DQS57/CQ57 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQSn25/CQn25 DQS25/CQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQSn26/CQn26 DQS26/CQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQSn27/CQn27 DQS27/CQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQSn28/CQn28 DQS28/CQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQSn12/CQn12 DQS12/CQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQSn13/CQn13 DQS13/CQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 Page 6 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 4F 4F CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO REFCLK_GXBR4F_CHTp REFCLK_GXBR4F_CHTn GND TDO TMS TRST TCK TDI MSEL0 MSEL1 MSEL2 nIO_PULLUP nSTATUS CONF_DONE Optional Function(s) Configuration Function RZQ_3B CLK_3B_1n CLK_3B_1p CLK_3B_0n CLK_3B_0p PLL_3B_CLKOUT0n PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0 PLL_3A_CLKOUT1n PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1 RZQ_3A CLK_3A_1n CLK_3A_1p CLK_3A_0n CLK_3A_0p PLL_3A_CLKOUT0n PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0 TDO TMS TRST TCK TDI MSEL0 MSEL1 MSEL2 nIO_PULLUP nSTATUS CONF_DONE Pin List HF34 Dedicated Tx/Rx Channel LVDS3B_11n LVDS3B_11p LVDS3B_12n LVDS3B_12p LVDS3B_13n LVDS3B_13p LVDS3B_14n LVDS3B_14p LVDS3B_15n LVDS3B_15p LVDS3B_16n LVDS3B_16p LVDS3B_17n LVDS3B_17p LVDS3B_18n LVDS3B_18p LVDS3B_19n LVDS3B_19p LVDS3B_20n LVDS3B_20p LVDS3B_21n LVDS3B_21p LVDS3B_22n LVDS3B_22p LVDS3B_23n LVDS3B_23p LVDS3B_24n LVDS3B_24p LVDS3A_1n LVDS3A_1p LVDS3A_2n LVDS3A_2p LVDS3A_3n LVDS3A_3p LVDS3A_4n LVDS3A_4p LVDS3A_5n LVDS3A_5p LVDS3A_6n LVDS3A_6p LVDS3A_7n LVDS3A_7p LVDS3A_8n LVDS3A_8p LVDS3A_9n LVDS3A_9p LVDS3A_10n LVDS3A_10p LVDS3A_11n LVDS3A_11p LVDS3A_12n LVDS3A_12p LVDS3A_13n LVDS3A_13p LVDS3A_14n LVDS3A_14p LVDS3A_15n LVDS3A_15p LVDS3A_16n LVDS3A_16p LVDS3A_17n LVDS3A_17p LVDS3A_18n LVDS3A_18p LVDS3A_19n LVDS3A_19p LVDS3A_20n LVDS3A_20p LVDS3A_21n LVDS3A_21p LVDS3A_22n LVDS3A_22p LVDS3A_23n LVDS3A_23p LVDS3A_24n LVDS3A_24p Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes AE7 AE6 AD11 AD10 AE3 AE2 AF5 AG5 AF3 AF4 AE1 AF1 AF6 AG6 AG3 AH3 AG2 AG1 AH2 AJ1 AH4 AJ4 AK3 AK4 AJ2 AK2 AK1 AL1 AE9 AF9 AE8 AF8 AH9 AH10 AF10 AG10 AG11 AF11 AE11 AE12 AG8 AH8 AG7 AH7 AK8 AK7 AH5 AJ5 AJ6 AJ7 AK9 AJ9 AL4 AL5 AK6 AL6 AL3 AM3 AM2 AM1 AM5 AM6 AN4 AP4 AN5 AP5 AP6 AP7 AM8 AN8 AN9 AP9 AL8 AL9 AM7 AN7 T15 T14 AE13 AJ12 AL10 AL11 AH12 AH13 AG15 AG13 AG12 AE14 AM11 AM12 DQ115 DQ115 DQ115 DQ115 DQ116 DQ116 DQSn116 DQS116 DQ116 DQ116 DQSn117 DQS117 DQ117 DQ117 DQ117 DQ117 DQ118 DQ118 DQSn118 DQS118 DQ118 DQ118 DQSn119 DQS119 DQ119 DQ119 DQ119 DQ119 DQ120 DQ120 DQSn120 DQS120 DQ120 DQ120 DQSn121 DQS121 DQ121 DQ121 DQ121 DQ121 DQ122 DQ122 DQSn122 DQS122 DQ122 DQ122 DQSn123 DQS123 DQ123 DQ123 DQ123 DQ123 DQ124 DQ124 DQSn124 DQS124 DQ124 DQ124 DQSn125 DQS125 DQ125 DQ125 DQ125 DQ125 DQ126 DQ126 DQSn126 DQS126 DQ126 DQ126 DQSn127 DQS127 DQ127 DQ127 DQ127 DQ127 DQ57 DQ57 DQ57 DQ57 DQ58 DQ58 DQ58 DQ58 DQ58 DQ58 DQSn58/CQn58 DQS58/CQ58 DQ58 DQ58 DQ58 DQ58 DQ59 DQ59 DQ59 DQ59 DQ59 DQ59 DQSn59/CQn59 DQS59/CQ59 DQ59 DQ59 DQ59 DQ59 DQ60 DQ60 DQ60 DQ60 DQ60 DQ60 DQSn60/CQn60 DQS60/CQ60 DQ60 DQ60 DQ60 DQ60 DQ61 DQ61 DQ61 DQ61 DQ61 DQ61 DQSn61/CQn61 DQS61/CQ61 DQ61 DQ61 DQ61 DQ61 DQ62 DQ62 DQ62 DQ62 DQ62 DQ62 DQSn62/CQn62 DQS62/CQ62 DQ62 DQ62 DQ62 DQ62 DQ63 DQ63 DQ63 DQ63 DQ63 DQ63 DQSn63/CQn63 DQS63/CQ63 DQ63 DQ63 DQ63 DQ63 DQ28 DQ28 DQ28 DQ28 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQSn29/CQn29 DQS29/CQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQSn30/CQn30 DQS30/CQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQSn31/CQn31 DQS31/CQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 Page 7 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function GND nCONFIG nCE nCSO0 nCSO1 nCSO2 AS_DATA0,ASDO AS_DATA1 AS_DATA2 AS_DATA3 DCLK ADCGND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND Optional Function(s) Configuration Function nCONFIG nCE nCSO0 nCSO1 nCSO2 AS_DATA0,ASDO AS_DATA1 AS_DATA2 AS_DATA3 DCLK Pin List HF34 Dedicated Tx/Rx Channel Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AP11 AF13 AF14 AN10 AM10 AP10 AJ11 AK12 AK11 AF15 AJ10 A14 A12 A17 A22 A27 A28 A30 A31 A32 A33 A7 AA12 AA17 AA2 AA22 AA25 AA26 AA31 AA32 AB19 AB26 AB29 AB30 AB33 AB34 AB4 AC1 AC11 AC16 AC25 AC31 AC32 AD13 AD18 AD21 AD23 AD26 AD29 AD3 AD30 AD33 AD34 AE15 AE26 AE31 AE32 AE5 AF2 AF26 AF29 AF30 AF33 AF34 AF7 AG14 AG19 AG26 AG27 AG28 AG31 AG32 AG4 AH1 AH11 AH21 AH28 AH29 AH30 AH33 AH34 AH6 AJ13 AJ18 AJ28 AJ3 AJ31 AJ32 AJ8 AK10 Page 8 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AK25 AK28 AK29 AK30 AK33 AK34 AK5 AL12 AL17 AL2 AL22 AL28 AL31 AL32 AL7 AM14 AM19 AM24 AM28 AM29 AM30 AM33 AM34 AM4 AM9 AN11 AN16 AN21 AN26 AN30 AN31 AN32 AN6 AP13 AP18 AP23 AP28 AP30 AP33 AP8 B14 B19 B2 B24 B28 B29 B30 B33 B34 B4 B9 C1 C11 C16 C21 C26 C28 C31 C32 C6 D13 D18 D23 D28 D29 D3 D30 D33 D34 D8 E10 E15 E20 E25 E28 E31 E32 E5 F2 F27 F28 F29 F30 F33 F34 F7 G14 G28 G31 G32 Pin List HF34 Page 9 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 G4 G9 H1 H16 H21 H26 H28 H29 H30 H33 H34 H6 J28 J3 J31 J32 J8 K15 K20 K26 K27 K28 K29 K30 K33 K34 K5 L12 L17 L2 L22 L25 L31 L32 L7 M14 M19 M25 M26 M29 M30 M33 M34 M4 N1 N21 N26 N31 N32 N6 P13 P18 P23 P26 P29 P3 P30 P33 P34 R10 R15 R20 R25 R31 R32 R5 T12 T17 T2 T22 T26 T29 T30 T33 T34 U14 U19 U24 U26 U31 U32 U4 V1 V11 V16 V21 V25 V26 V29 V30 Pin List HF34 Page 10 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GNDSENSE VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 V33 V34 V6 W13 W18 W23 W25 W3 W31 W32 Y10 Y15 Y20 Y25 Y26 Y29 Y30 Y33 Y34 J15 M16 M15 L16 L15 J16 K16 Y18 AA11 AA13 AA16 AA18 AA19 AA23 AA24 AB12 AB13 AB14 AB17 AB18 AB21 AB23 AB24 AB25 AC18 AC21 N12 N13 N16 N17 N18 N23 N24 N25 P11 P12 P14 P17 P22 P24 P25 R11 R12 R13 R14 R16 R17 R18 R19 R21 R22 R23 R24 T11 T13 T19 T20 T21 T23 T24 T25 U11 U12 U15 U16 U20 U21 U25 V12 V13 V14 Pin List HF34 Page 11 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2A 2I 2J 2K 2L PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function VREFB2AN0 VREFB2IN0 VREFB2JN0 VREFB2KN0 VREFB2LN0 VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT DNU DNU DNU DNU DNU DNU DNU VCCPGM VCCPGM TEMPDIODEn TEMPDIODEp VCCBAT VCCA_PLL VCCA_PLL VCCIO2A VCCIO2A VCCIO2A VCCIO2I VCCIO2I VCCIO2I VCCIO2J VCCIO2J VCCIO2J VCCIO2K VCCIO2K VCCIO2K VCCIO2L VCCIO2L VCCIO2L VCCIO3A VCCIO3A VCCIO3A VCCIO3B VCCIO3B VCCIO3B VCCIO3C VCCIO3C VCCIO3C VCCIO3D VCCIO3D VCCIO3D VCCIO3E VCCIO3E VCCIO3E VCCIO3F VCCIO3F VCCIO3F VREFB2AN0 VREFB2IN0 VREFB2JN0 VREFB2KN0 VREFB2LN0 Optional Function(s) Configuration Function Dedicated Tx/Rx Channel Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 V15 V17 V18 V19 V20 V22 V23 V24 W11 W12 W14 W15 W16 W17 W19 W20 W21 W22 W24 Y11 Y12 Y13 Y14 Y16 Y19 Y21 Y22 Y23 Y24 AA14 AA15 AA20 AA21 P15 P16 P19 P20 P21 AN28 AN29 AN3 AN2 AC13 AC14 AC15 AD15 AD16 C14 D14 AD14 T16 T18 AF17 AH16 AK15 AE20 AF22 AK20 AE25 AG24 AJ23 F22 G24 J23 F17 G19 J18 AE10 AF12 AG9 AB9 AC6 AD8 AA7 W8 Y5 P8 T7 U9 K10 M9 N11 F12 H11 J13 AC19 AE21 AC23 M22 K17 Pin List HF34 Page 12 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3A 3B 3C 3D 3E 3F Index within I/O Bank (1) VREF Pin Name/Function VREFB3AN0 VREFB3BN0 VREFB3CN0 VREFB3DN0 VREFB3EN0 VREFB3FN0 VREFB3AN0 VREFB3BN0 VREFB3CN0 VREFB3DN0 VREFB3EN0 VREFB3FN0 VREFN_ADC VREFP_ADC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBR VCCH_GXBR VCCR_GXBL1C VCCR_GXBL1C VCCR_GXBL1D VCCR_GXBL1D VCCR_GXBL1E VCCR_GXBL1E VCCR_GXBL1F VCCR_GXBL1F VCCR_GXBR4F VCCR_GXBR4F VCCT_GXBL1C VCCT_GXBL1C VCCT_GXBL1D VCCT_GXBL1D VCCT_GXBL1E VCCT_GXBL1E VCCT_GXBL1F VCCT_GXBL1F RREF_BL RREF_BR RREF_TL RREF_TR VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCLSENSE VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VSIGN_0 VSIGN_1 VSIGP_0 VSIGP_1 Optional Function(s) Configuration Function Dedicated Tx/Rx Channel Soft CDR Support HF34 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AD12 AC12 AA10 V10 P10 M12 B13 A13 H15 F15 F16 C15 A15 G16 E16 G15 A16 D16 B17 D15 C17 B15 L14 K14 B16 AC26 L26 R26 W26 AN1 C2 AE27 AE28 AA27 AA28 U27 U28 N27 N28 A2 AP3 AC27 AC28 W27 W28 R27 R28 L27 L28 AP29 AP2 A29 B1 U13 U17 U18 U22 U23 Y17 AB15 AB16 AB20 AB22 N14 N15 N19 N20 N22 F14 J14 E14 H14 Note: (1) For more information about the external memory interface schemes of the pins with indices, refer to the Arria10EMIF.xls PT-10AX115-1.5 Copyright © 2015 Altera Corp Pin List HF34 Page 13 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1G 1G 1G 1G 1G 1G PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function REFCLK_GXBL1J_CHTp REFCLK_GXBL1J_CHTn GXBL1J_TX_CH5n GXBL1J_TX_CH5p GXBL1J_RX_CH5n,GXBL1J_REFCLK5n GXBL1J_RX_CH5p,GXBL1J_REFCLK5p GXBL1J_TX_CH4n GXBL1J_TX_CH4p GXBL1J_RX_CH4n,GXBL1J_REFCLK4n GXBL1J_RX_CH4p,GXBL1J_REFCLK4p GXBL1J_TX_CH3n GXBL1J_TX_CH3p GXBL1J_RX_CH3n,GXBL1J_REFCLK3n GXBL1J_RX_CH3p,GXBL1J_REFCLK3p GXBL1J_TX_CH2n GXBL1J_TX_CH2p GXBL1J_RX_CH2n,GXBL1J_REFCLK2n GXBL1J_RX_CH2p,GXBL1J_REFCLK2p GXBL1J_TX_CH1n GXBL1J_TX_CH1p GXBL1J_RX_CH1n,GXBL1J_REFCLK1n GXBL1J_RX_CH1p,GXBL1J_REFCLK1p GXBL1J_TX_CH0n GXBL1J_TX_CH0p GXBL1J_RX_CH0n,GXBL1J_REFCLK0n GXBL1J_RX_CH0p,GXBL1J_REFCLK0p REFCLK_GXBL1J_CHBp REFCLK_GXBL1J_CHBn REFCLK_GXBL1I_CHTp REFCLK_GXBL1I_CHTn GXBL1I_TX_CH5n GXBL1I_TX_CH5p GXBL1I_RX_CH5n,GXBL1I_REFCLK5n GXBL1I_RX_CH5p,GXBL1I_REFCLK5p GXBL1I_TX_CH4n GXBL1I_TX_CH4p GXBL1I_RX_CH4n,GXBL1I_REFCLK4n GXBL1I_RX_CH4p,GXBL1I_REFCLK4p GXBL1I_TX_CH3n GXBL1I_TX_CH3p GXBL1I_RX_CH3n,GXBL1I_REFCLK3n GXBL1I_RX_CH3p,GXBL1I_REFCLK3p GXBL1I_TX_CH2n GXBL1I_TX_CH2p GXBL1I_RX_CH2n,GXBL1I_REFCLK2n GXBL1I_RX_CH2p,GXBL1I_REFCLK2p GXBL1I_TX_CH1n GXBL1I_TX_CH1p GXBL1I_RX_CH1n,GXBL1I_REFCLK1n GXBL1I_RX_CH1p,GXBL1I_REFCLK1p GXBL1I_TX_CH0n GXBL1I_TX_CH0p GXBL1I_RX_CH0n,GXBL1I_REFCLK0n GXBL1I_RX_CH0p,GXBL1I_REFCLK0p REFCLK_GXBL1I_CHBp REFCLK_GXBL1I_CHBn REFCLK_GXBL1H_CHTp REFCLK_GXBL1H_CHTn GXBL1H_TX_CH5n GXBL1H_TX_CH5p GXBL1H_RX_CH5n,GXBL1H_REFCLK5n GXBL1H_RX_CH5p,GXBL1H_REFCLK5p GXBL1H_TX_CH4n GXBL1H_TX_CH4p GXBL1H_RX_CH4n,GXBL1H_REFCLK4n GXBL1H_RX_CH4p,GXBL1H_REFCLK4p GXBL1H_TX_CH3n GXBL1H_TX_CH3p GXBL1H_RX_CH3n,GXBL1H_REFCLK3n GXBL1H_RX_CH3p,GXBL1H_REFCLK3p GXBL1H_TX_CH2n GXBL1H_TX_CH2p GXBL1H_RX_CH2n,GXBL1H_REFCLK2n GXBL1H_RX_CH2p,GXBL1H_REFCLK2p GXBL1H_TX_CH1n GXBL1H_TX_CH1p GXBL1H_RX_CH1n,GXBL1H_REFCLK1n GXBL1H_RX_CH1p,GXBL1H_REFCLK1p GXBL1H_TX_CH0n GXBL1H_TX_CH0p GXBL1H_RX_CH0n,GXBL1H_REFCLK0n GXBL1H_RX_CH0p,GXBL1H_REFCLK0p REFCLK_GXBL1H_CHBp REFCLK_GXBL1H_CHBn REFCLK_GXBL1G_CHTp REFCLK_GXBL1G_CHTn GXBL1G_TX_CH5n GXBL1G_TX_CH5p GXBL1G_RX_CH5n,GXBL1G_REFCLK5n GXBL1G_RX_CH5p,GXBL1G_REFCLK5p Dedicated Tx/Rx Channel Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 E29 E28 A32 A33 B30 B31 C32 C33 D30 D31 B34 B35 E32 E33 A36 A37 F30 F31 B38 B39 G32 G33 C36 C37 H30 H31 G29 G28 J29 J28 D34 D35 H34 H35 D38 D39 J32 J33 E36 E37 K30 K31 F34 F35 K34 K35 F38 F39 L32 L33 G36 G37 M30 M31 L29 L28 N29 N28 H38 H39 M34 M35 J36 J37 N32 N33 K38 K39 P30 P31 L36 L37 P34 P35 M38 M39 R32 R33 N36 N37 T30 T31 R29 R28 U29 U28 P38 P39 T34 T35 Pin List NF40 Page 14 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GXBL1G_TX_CH4n GXBL1G_TX_CH4p GXBL1G_RX_CH4n,GXBL1G_REFCLK4n GXBL1G_RX_CH4p,GXBL1G_REFCLK4p GXBL1G_TX_CH3n GXBL1G_TX_CH3p GXBL1G_RX_CH3n,GXBL1G_REFCLK3n GXBL1G_RX_CH3p,GXBL1G_REFCLK3p GXBL1G_TX_CH2n GXBL1G_TX_CH2p GXBL1G_RX_CH2n,GXBL1G_REFCLK2n GXBL1G_RX_CH2p,GXBL1G_REFCLK2p GXBL1G_TX_CH1n GXBL1G_TX_CH1p GXBL1G_RX_CH1n,GXBL1G_REFCLK1n GXBL1G_RX_CH1p,GXBL1G_REFCLK1p GXBL1G_TX_CH0n GXBL1G_TX_CH0p GXBL1G_RX_CH0n,GXBL1G_REFCLK0n GXBL1G_RX_CH0p,GXBL1G_REFCLK0p REFCLK_GXBL1G_CHBp REFCLK_GXBL1G_CHBn REFCLK_GXBL1F_CHTp REFCLK_GXBL1F_CHTn GXBL1F_TX_CH5n GXBL1F_TX_CH5p GXBL1F_RX_CH5n,GXBL1F_REFCLK5n GXBL1F_RX_CH5p,GXBL1F_REFCLK5p GXBL1F_TX_CH4n GXBL1F_TX_CH4p GXBL1F_RX_CH4n,GXBL1F_REFCLK4n GXBL1F_RX_CH4p,GXBL1F_REFCLK4p GXBL1F_TX_CH3n GXBL1F_TX_CH3p GXBL1F_RX_CH3n,GXBL1F_REFCLK3n GXBL1F_RX_CH3p,GXBL1F_REFCLK3p GXBL1F_TX_CH2n GXBL1F_TX_CH2p GXBL1F_RX_CH2n,GXBL1F_REFCLK2n GXBL1F_RX_CH2p,GXBL1F_REFCLK2p GXBL1F_TX_CH1n GXBL1F_TX_CH1p GXBL1F_RX_CH1n,GXBL1F_REFCLK1n GXBL1F_RX_CH1p,GXBL1F_REFCLK1p GXBL1F_TX_CH0n GXBL1F_TX_CH0p GXBL1F_RX_CH0n,GXBL1F_REFCLK0n GXBL1F_RX_CH0p,GXBL1F_REFCLK0p REFCLK_GXBL1F_CHBp REFCLK_GXBL1F_CHBn REFCLK_GXBL1E_CHTp REFCLK_GXBL1E_CHTn GXBL1E_TX_CH5n GXBL1E_TX_CH5p GXBL1E_RX_CH5n,GXBL1E_REFCLK5n GXBL1E_RX_CH5p,GXBL1E_REFCLK5p GXBL1E_TX_CH4n GXBL1E_TX_CH4p GXBL1E_RX_CH4n,GXBL1E_REFCLK4n GXBL1E_RX_CH4p,GXBL1E_REFCLK4p GXBL1E_TX_CH3n GXBL1E_TX_CH3p GXBL1E_RX_CH3n,GXBL1E_REFCLK3n GXBL1E_RX_CH3p,GXBL1E_REFCLK3p GXBL1E_TX_CH2n GXBL1E_TX_CH2p GXBL1E_RX_CH2n,GXBL1E_REFCLK2n GXBL1E_RX_CH2p,GXBL1E_REFCLK2p GXBL1E_TX_CH1n GXBL1E_TX_CH1p GXBL1E_RX_CH1n,GXBL1E_REFCLK1n GXBL1E_RX_CH1p,GXBL1E_REFCLK1p GXBL1E_TX_CH0n GXBL1E_TX_CH0p GXBL1E_RX_CH0n,GXBL1E_REFCLK0n GXBL1E_RX_CH0p,GXBL1E_REFCLK0p REFCLK_GXBL1E_CHBp REFCLK_GXBL1E_CHBn REFCLK_GXBL1D_CHTp REFCLK_GXBL1D_CHTn GXBL1D_TX_CH5n GXBL1D_TX_CH5p GXBL1D_RX_CH5n,GXBL1D_REFCLK5n GXBL1D_RX_CH5p,GXBL1D_REFCLK5p GXBL1D_TX_CH4n GXBL1D_TX_CH4p GXBL1D_RX_CH4n,GXBL1D_REFCLK4n GXBL1D_RX_CH4p,GXBL1D_REFCLK4p GXBL1D_TX_CH3n GXBL1D_TX_CH3p Dedicated Tx/Rx Channel Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 R36 R37 U32 U33 T38 T39 V30 V31 U36 U37 V34 V35 V38 V39 W32 W33 W36 W37 Y30 Y31 W29 W28 AA29 AA28 Y38 Y39 Y34 Y35 AA36 AA37 AA32 AA33 AB38 AB39 AB34 AB35 AC36 AC37 AB30 AB31 AD38 AD39 AC32 AC33 AE36 AE37 AD34 AD35 AC29 AC28 AE29 AE28 AF38 AF39 AD30 AD31 AG36 AG37 AE32 AE33 AH38 AH39 AF34 AF35 AJ36 AJ37 AF30 AF31 AK38 AK39 AG32 AG33 AL36 AL37 AH34 AH35 AG29 AG28 AJ29 AJ28 AM38 AM39 AH30 AH31 AN36 AN37 AJ32 AJ33 AP38 AP39 Pin List NF40 Page 15 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 VREF Pin Name/Function VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 GXBL1D_RX_CH3n,GXBL1D_REFCLK3n GXBL1D_RX_CH3p,GXBL1D_REFCLK3p GXBL1D_TX_CH2n GXBL1D_TX_CH2p GXBL1D_RX_CH2n,GXBL1D_REFCLK2n GXBL1D_RX_CH2p,GXBL1D_REFCLK2p GXBL1D_TX_CH1n GXBL1D_TX_CH1p GXBL1D_RX_CH1n,GXBL1D_REFCLK1n GXBL1D_RX_CH1p,GXBL1D_REFCLK1p GXBL1D_TX_CH0n GXBL1D_TX_CH0p GXBL1D_RX_CH0n,GXBL1D_REFCLK0n GXBL1D_RX_CH0p,GXBL1D_REFCLK0p REFCLK_GXBL1D_CHBp REFCLK_GXBL1D_CHBn REFCLK_GXBL1C_CHTp REFCLK_GXBL1C_CHTn GXBL1C_TX_CH5n GXBL1C_TX_CH5p GXBL1C_RX_CH5n,GXBL1C_REFCLK5n GXBL1C_RX_CH5p,GXBL1C_REFCLK5p GXBL1C_TX_CH4n GXBL1C_TX_CH4p GXBL1C_RX_CH4n,GXBL1C_REFCLK4n GXBL1C_RX_CH4p,GXBL1C_REFCLK4p GXBL1C_TX_CH3n GXBL1C_TX_CH3p GXBL1C_RX_CH3n,GXBL1C_REFCLK3n GXBL1C_RX_CH3p,GXBL1C_REFCLK3p GXBL1C_TX_CH2n GXBL1C_TX_CH2p GXBL1C_RX_CH2n,GXBL1C_REFCLK2n GXBL1C_RX_CH2p,GXBL1C_REFCLK2p GXBL1C_TX_CH1n GXBL1C_TX_CH1p GXBL1C_RX_CH1n,GXBL1C_REFCLK1n GXBL1C_RX_CH1p,GXBL1C_REFCLK1p GXBL1C_TX_CH0n GXBL1C_TX_CH0p GXBL1C_RX_CH0n,GXBL1C_REFCLK0n GXBL1C_RX_CH0p,GXBL1C_REFCLK0p REFCLK_GXBL1C_CHBp REFCLK_GXBL1C_CHBn IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function Dedicated Tx/Rx Channel LVDS2L_1n LVDS2L_1p LVDS2L_2n LVDS2L_2p LVDS2L_3n LVDS2L_3p LVDS2L_4n LVDS2L_4p LVDS2L_5n LVDS2L_5p LVDS2L_6n LVDS2L_6p LVDS2L_7n LVDS2L_7p LVDS2L_8n LVDS2L_8p LVDS2L_9n LVDS2L_9p LVDS2L_10n LVDS2L_10p LVDS2L_11n LVDS2L_11p LVDS2L_12n LVDS2L_12p LVDS2L_13n LVDS2L_13p LVDS2L_14n LVDS2L_14p LVDS2L_15n LVDS2L_15p LVDS2L_16n LVDS2L_16p LVDS2L_17n LVDS2L_17p LVDS2L_18n LVDS2L_18p LVDS2L_19n LVDS2L_19p LVDS2L_20n LVDS2L_20p LVDS2L_21n LVDS2L_21p LVDS2L_22n LVDS2L_22p LVDS2L_23n LVDS2L_23p PLL_2L_CLKOUT1n PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1 RZQ_2L CLK_2L_1n CLK_2L_1p CLK_2L_0n CLK_2L_0p PLL_2L_CLKOUT0n PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0 Pin List NF40 Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No AK34 AK35 AP34 AP35 AK30 AK31 AR36 AR37 AL32 AL33 AT38 AT39 AM34 AM35 AL29 AL28 AN29 AN28 AT34 AT35 AM30 AM31 AU36 AU37 AN32 AN33 AV38 AV39 AP30 AP31 AV34 AV35 AR32 AR33 AW36 AW37 AT30 AT31 AW32 AW33 AU32 AU33 AR29 AR28 M21 M22 L22 K22 N22 N23 L23 K23 P20 N20 M20 L20 K20 K21 J23 H23 J19 J18 J20 J21 H21 H22 L19 K18 G22 F22 G19 F19 G21 G20 F20 E20 G17 F18 H19 H18 E22 E21 D20 D21 C18 C17 F17 E17 D19 C19 DQ0 DQ0 DQSn0 DQS0 DQ0 DQ0 DQSn1 DQS1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQSn2 DQS2 DQ2 DQ2 DQSn3 DQS3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQSn4 DQS4 DQ4 DQ4 DQSn5 DQS5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQSn6 DQS6 DQ6 DQ6 DQSn7 DQS7 DQ7 DQ7 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 Page 16 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2L 2L 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 VREFB2LN0 VREFB2LN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_2K_CLKOUT1n PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1 RZQ_2K CLK_2K_1n CLK_2K_1p CLK_2K_0n CLK_2K_0p PLL_2K_CLKOUT0n PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0 PLL_2J_CLKOUT1n PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1 RZQ_2J CLK_2J_1n CLK_2J_1p CLK_2J_0n CLK_2J_0p PLL_2J_CLKOUT0n PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0 Pin List NF40 Dedicated Tx/Rx Channel LVDS2L_24n LVDS2L_24p LVDS2K_1n LVDS2K_1p LVDS2K_2n LVDS2K_2p LVDS2K_3n LVDS2K_3p LVDS2K_4n LVDS2K_4p LVDS2K_5n LVDS2K_5p LVDS2K_6n LVDS2K_6p LVDS2K_7n LVDS2K_7p LVDS2K_8n LVDS2K_8p LVDS2K_9n LVDS2K_9p LVDS2K_10n LVDS2K_10p LVDS2K_11n LVDS2K_11p LVDS2K_12n LVDS2K_12p LVDS2K_13n LVDS2K_13p LVDS2K_14n LVDS2K_14p LVDS2K_15n LVDS2K_15p LVDS2K_16n LVDS2K_16p LVDS2K_17n LVDS2K_17p LVDS2K_18n LVDS2K_18p LVDS2K_19n LVDS2K_19p LVDS2K_20n LVDS2K_20p LVDS2K_21n LVDS2K_21p LVDS2K_22n LVDS2K_22p LVDS2K_23n LVDS2K_23p LVDS2K_24n LVDS2K_24p LVDS2J_1n LVDS2J_1p LVDS2J_2n LVDS2J_2p LVDS2J_3n LVDS2J_3p LVDS2J_4n LVDS2J_4p LVDS2J_5n LVDS2J_5p LVDS2J_6n LVDS2J_6p LVDS2J_7n LVDS2J_7p LVDS2J_8n LVDS2J_8p LVDS2J_9n LVDS2J_9p LVDS2J_10n LVDS2J_10p LVDS2J_11n LVDS2J_11p LVDS2J_12n LVDS2J_12p LVDS2J_13n LVDS2J_13p LVDS2J_14n LVDS2J_14p LVDS2J_15n LVDS2J_15p LVDS2J_16n LVDS2J_16p LVDS2J_17n LVDS2J_17p LVDS2J_18n LVDS2J_18p LVDS2J_19n LVDS2J_19p LVDS2J_20n LVDS2J_20p Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes E18 D18 P25 N25 L26 K26 M25 L25 L24 K25 N24 M24 J25 J26 J24 H24 E25 D25 F23 F24 G25 G26 F26 E26 G24 F25 D24 C24 E23 D23 C23 B22 B24 C25 C21 C22 C26 B26 A18 A17 B19 B20 A23 A24 A25 A26 B21 A22 A19 A20 AV26 AV27 AU27 AU28 AV28 AW28 AW25 AW26 AV24 AW24 AV23 AW23 AU25 AU26 AR26 AT26 AT23 AU24 AT24 AT25 AP25 AR25 AP23 AP24 AN26 AP26 AN23 AN24 AK26 AL26 AL25 AM25 AK23 AL23 AM24 AL24 AH25 AJ26 AH23 AH24 DQ7 DQ7 DQ8 DQ8 DQSn8 DQS8 DQ8 DQ8 DQSn9 DQS9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQSn10 DQS10 DQ10 DQ10 DQSn11 DQS11 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQSn12 DQS12 DQ12 DQ12 DQSn13 DQS13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQSn14 DQS14 DQ14 DQ14 DQSn15 DQS15 DQ15 DQ15 DQ15 DQ15 DQ16 DQ16 DQSn16 DQS16 DQ16 DQ16 DQSn17 DQS17 DQ17 DQ17 DQ17 DQ17 DQ18 DQ18 DQSn18 DQS18 DQ18 DQ18 DQSn19 DQS19 DQ19 DQ19 DQ19 DQ19 DQ20 DQ20 DQSn20 DQS20 DQ20 DQ20 DQSn21 DQS21 DQ21 DQ21 DQ21 DQ21 DQ22 DQ22 DQSn22 DQS22 DQ3 DQ3 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQSn4/CQn4 DQS4/CQ4 DQ4 DQ4 DQ4 DQ4 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQSn5/CQn5 DQS5/CQ5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQSn6/CQn6 DQS6/CQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQSn8/CQn8 DQS8/CQ8 DQ8 DQ8 DQ8 DQ8 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQSn9/CQn9 DQS9/CQ9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQSn10/CQn10 DQS10/CQ10 DQ10 DQ10 DQ10 DQ10 DQ11 DQ11 DQ11 DQ11 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQSn4/CQn4 DQS4/CQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQSn5/CQn5 DQS5/CQ5 DQ5 DQ5 DQ5 DQ5 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 Page 17 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2J 2J 2J 2J 2J 2J 2J 2J 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 7 6 5 4 3 2 1 0 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_2I_CLKOUT1n PLL_2I_CLKOUT1p,PLL_2I_CLKOUT1,PLL_2I_FB1 RZQ_2I CLK_2I_1n CLK_2I_1p CLK_2I_0n CLK_2I_0p PLL_2I_CLKOUT0n PLL_2I_CLKOUT0p,PLL_2I_CLKOUT0,PLL_2I_FB0 PLL_2A_CLKOUT1n PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1 RZQ_2A CLK_2A_1n CLK_2A_1p CLK_2A_0n CLK_2A_0p PLL_2A_CLKOUT0n PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0 DATA0 DATA1 DATA2 DATA3 DATA4 DATA5 DATA6 DATA7 DATA8 DATA9 DATA10 DATA11 DATA12 DATA13 DATA14 DATA15 DATA16 DATA17 DATA18 DATA19 nCEO DATA20 DATA21 DATA22 DATA23 DATA24 DATA25 DATA26 DATA27 DATA28 DATA29 DATA30 DATA31 CLKUSR PR_REQUEST PR_READY nPERSTL0 PR_DONE nPERSTL1 PR_ERROR nPERSTR1 CvP_CONFDONE nPERSTR0 INIT_DONE DEV_OE CRC_ERROR DEV_CLRn Pin List NF40 Dedicated Tx/Rx Channel LVDS2J_21n LVDS2J_21p LVDS2J_22n LVDS2J_22p LVDS2J_23n LVDS2J_23p LVDS2J_24n LVDS2J_24p LVDS2I_7n LVDS2I_7p LVDS2I_8n LVDS2I_8p LVDS2I_9n LVDS2I_9p LVDS2I_10n LVDS2I_10p LVDS2I_11n LVDS2I_11p LVDS2I_12n LVDS2I_12p LVDS2I_13n LVDS2I_13p LVDS2I_14n LVDS2I_14p LVDS2I_15n LVDS2I_15p LVDS2I_16n LVDS2I_16p LVDS2I_17n LVDS2I_17p LVDS2I_18n LVDS2I_18p LVDS2A_1n LVDS2A_1p LVDS2A_2n LVDS2A_2p LVDS2A_3n LVDS2A_3p LVDS2A_4n LVDS2A_4p LVDS2A_5n LVDS2A_5p LVDS2A_6n LVDS2A_6p LVDS2A_7n LVDS2A_7p LVDS2A_8n LVDS2A_8p LVDS2A_9n LVDS2A_9p LVDS2A_10n LVDS2A_10p LVDS2A_11n LVDS2A_11p LVDS2A_12n LVDS2A_12p LVDS2A_13n LVDS2A_13p LVDS2A_14n LVDS2A_14p LVDS2A_15n LVDS2A_15p LVDS2A_16n LVDS2A_16p LVDS2A_17n LVDS2A_17p LVDS2A_18n LVDS2A_18p LVDS2A_19n LVDS2A_19p LVDS2A_20n LVDS2A_20p LVDS2A_21n LVDS2A_21p LVDS2A_22n LVDS2A_22p LVDS2A_23n LVDS2A_23p LVDS2A_24n LVDS2A_24p LVDS3H_1n LVDS3H_1p LVDS3H_2n LVDS3H_2p LVDS3H_3n LVDS3H_3p LVDS3H_4n LVDS3H_4p LVDS3H_5n LVDS3H_5p Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No AJ23 AJ24 AJ25 AK25 AF25 AG25 AF24 AG24 AT22 AU22 AR22 AR23 AL22 AM22 AP21 AR21 AN22 AN21 AL20 AM21 AH21 AJ21 AK22 AK21 AJ20 AK20 AG21 AG20 AG22 AH22 AE20 AF20 AH18 AJ18 AH17 AJ16 AK17 AK16 AK18 AL17 AH19 AJ19 AL19 AL18 AM17 AN17 AM20 AM19 AM16 AN16 AP16 AR16 AN19 AP19 AN18 AP18 AR18 AT18 AR17 AT17 AT19 AU19 AT20 AU20 AU17 AU16 AP20 AR20 AV16 AW16 AV19 AV18 AV17 AW18 AV22 AW21 AW20 AW19 AU21 AV21 P15 P14 N14 M14 J14 J13 L15 L14 L13 L12 DQ22 DQ22 DQSn23 DQS23 DQ23 DQ23 DQ23 DQ23 DQ26 DQ26 DQSn26 DQS26 DQ26 DQ26 DQSn27 DQS27 DQ27 DQ27 DQ27 DQ27 DQ28 DQ28 DQSn28 DQS28 DQ28 DQ28 DQSn29 DQS29 DQ29 DQ29 DQ29 DQ29 DQ56 DQ56 DQSn56 DQS56 DQ56 DQ56 DQSn57 DQS57 DQ57 DQ57 DQ57 DQ57 DQ58 DQ58 DQSn58 DQS58 DQ58 DQ58 DQSn59 DQS59 DQ59 DQ59 DQ59 DQ59 DQ60 DQ60 DQSn60 DQS60 DQ60 DQ60 DQSn61 DQS61 DQ61 DQ61 DQ61 DQ61 DQ62 DQ62 DQSn62 DQS62 DQ62 DQ62 DQSn63 DQS63 DQ63 DQ63 DQ63 DQ63 DQ64 DQ64 DQSn64 DQS64 DQ64 DQ64 DQSn65 DQS65 DQ65 DQ65 DQ11 DQ11 DQSn11/CQn11 DQS11/CQ11 DQ11 DQ11 DQ11 DQ11 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQSn13/CQn13 DQS13/CQ13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQSn28/CQn28 DQS28/CQ28 DQ28 DQ28 DQ28 DQ28 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQSn29/CQn29 DQS29/CQ29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQSn30/CQn30 DQS30/CQ30 DQ30 DQ30 DQ30 DQ30 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQSn31/CQn31 DQS31/CQ31 DQ31 DQ31 DQ31 DQ31 DQ32 DQ32 DQ32 DQ32 DQ32 DQ32 DQSn32/CQn32 DQS32/CQ32 DQ32 DQ32 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 Page 18 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3F 3F 3F 3F PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_3H_CLKOUT1n PLL_3H_CLKOUT1p,PLL_3H_CLKOUT1,PLL_3H_FB1 RZQ_3H CLK_3H_1n CLK_3H_1p CLK_3H_0n CLK_3H_0p PLL_3H_CLKOUT0n PLL_3H_CLKOUT0p,PLL_3H_CLKOUT0,PLL_3H_FB0 PLL_3G_CLKOUT1n PLL_3G_CLKOUT1p,PLL_3G_CLKOUT1,PLL_3G_FB1 RZQ_3G CLK_3G_1n CLK_3G_1p CLK_3G_0n CLK_3G_0p PLL_3G_CLKOUT0n PLL_3G_CLKOUT0p,PLL_3G_CLKOUT0,PLL_3G_FB0 Pin List NF40 Dedicated Tx/Rx Channel LVDS3H_6n LVDS3H_6p LVDS3H_7n LVDS3H_7p LVDS3H_8n LVDS3H_8p LVDS3H_9n LVDS3H_9p LVDS3H_10n LVDS3H_10p LVDS3H_11n LVDS3H_11p LVDS3H_12n LVDS3H_12p LVDS3H_13n LVDS3H_13p LVDS3H_14n LVDS3H_14p LVDS3H_15n LVDS3H_15p LVDS3H_16n LVDS3H_16p LVDS3H_17n LVDS3H_17p LVDS3H_18n LVDS3H_18p LVDS3H_19n LVDS3H_19p LVDS3H_20n LVDS3H_20p LVDS3H_21n LVDS3H_21p LVDS3H_22n LVDS3H_22p LVDS3H_23n LVDS3H_23p LVDS3H_24n LVDS3H_24p LVDS3G_1n LVDS3G_1p LVDS3G_2n LVDS3G_2p LVDS3G_3n LVDS3G_3p LVDS3G_4n LVDS3G_4p LVDS3G_5n LVDS3G_5p LVDS3G_6n LVDS3G_6p LVDS3G_7n LVDS3G_7p LVDS3G_8n LVDS3G_8p LVDS3G_9n LVDS3G_9p LVDS3G_10n LVDS3G_10p LVDS3G_11n LVDS3G_11p LVDS3G_12n LVDS3G_12p LVDS3G_13n LVDS3G_13p LVDS3G_14n LVDS3G_14p LVDS3G_15n LVDS3G_15p LVDS3G_16n LVDS3G_16p LVDS3G_17n LVDS3G_17p LVDS3G_18n LVDS3G_18p LVDS3G_19n LVDS3G_19p LVDS3G_20n LVDS3G_20p LVDS3G_21n LVDS3G_21p LVDS3G_22n LVDS3G_22p LVDS3G_23n LVDS3G_23p LVDS3G_24n LVDS3G_24p LVDS3F_1n LVDS3F_1p LVDS3F_2n LVDS3F_2p Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes K13 K12 H14 G14 D14 C14 D13 C13 E13 E12 H13 H12 F14 F13 C12 C11 E11 D11 G12 F12 G10 F10 E10 D10 H11 G11 B10 A10 B9 A9 B12 B11 A13 A12 A8 A7 D9 C9 F8 E8 C7 B7 D8 C8 C6 B6 B5 A5 B4 A4 C4 C3 D3 C2 F7 E7 D5 D4 E6 D6 F5 E5 H9 H8 G9 F9 K8 J8 G6 G5 H7 G7 J6 H6 L10 K10 K11 J11 N13 M12 N11 M10 J10 J9 N12 M11 G4 F4 D1 C1 DQ65 DQ65 DQ66 DQ66 DQSn66 DQS66 DQ66 DQ66 DQSn67 DQS67 DQ67 DQ67 DQ67 DQ67 DQ68 DQ68 DQSn68 DQS68 DQ68 DQ68 DQSn69 DQS69 DQ69 DQ69 DQ69 DQ69 DQ70 DQ70 DQSn70 DQS70 DQ70 DQ70 DQSn71 DQS71 DQ71 DQ71 DQ71 DQ71 DQ72 DQ72 DQSn72 DQS72 DQ72 DQ72 DQSn73 DQS73 DQ73 DQ73 DQ73 DQ73 DQ74 DQ74 DQSn74 DQS74 DQ74 DQ74 DQSn75 DQS75 DQ75 DQ75 DQ75 DQ75 DQ76 DQ76 DQSn76 DQS76 DQ76 DQ76 DQSn77 DQS77 DQ77 DQ77 DQ77 DQ77 DQ78 DQ78 DQSn78 DQS78 DQ78 DQ78 DQSn79 DQS79 DQ79 DQ79 DQ79 DQ79 DQ80 DQ80 DQSn80 DQS80 DQ32 DQ32 DQ33 DQ33 DQ33 DQ33 DQ33 DQ33 DQSn33/CQn33 DQS33/CQ33 DQ33 DQ33 DQ33 DQ33 DQ34 DQ34 DQ34 DQ34 DQ34 DQ34 DQSn34/CQn34 DQS34/CQ34 DQ34 DQ34 DQ34 DQ34 DQ35 DQ35 DQ35 DQ35 DQ35 DQ35 DQSn35/CQn35 DQS35/CQ35 DQ35 DQ35 DQ35 DQ35 DQ36 DQ36 DQ36 DQ36 DQ36 DQ36 DQSn36/CQn36 DQS36/CQ36 DQ36 DQ36 DQ36 DQ36 DQ37 DQ37 DQ37 DQ37 DQ37 DQ37 DQSn37/CQn37 DQS37/CQ37 DQ37 DQ37 DQ37 DQ37 DQ38 DQ38 DQ38 DQ38 DQ38 DQ38 DQSn38/CQn38 DQS38/CQ38 DQ38 DQ38 DQ38 DQ38 DQ39 DQ39 DQ39 DQ39 DQ39 DQ39 DQSn39/CQn39 DQS39/CQ39 DQ39 DQ39 DQ39 DQ39 DQ40 DQ40 DQ40 DQ40 DQSn16/CQn16 DQS16/CQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQSn17/CQn17 DQS17/CQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQSn18/CQn18 DQS18/CQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQSn19/CQn19 DQS19/CQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ20 DQ20 DQ20 DQ20 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQSn8/CQn8 DQS8/CQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQSn9/CQn9 DQS9/CQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQ10 DQ10 Page 19 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_3F_CLKOUT1n PLL_3F_CLKOUT1p,PLL_3F_CLKOUT1,PLL_3F_FB1 RZQ_3F CLK_3F_1n CLK_3F_1p CLK_3F_0n CLK_3F_0p PLL_3F_CLKOUT0n PLL_3F_CLKOUT0p,PLL_3F_CLKOUT0,PLL_3F_FB0 PLL_3E_CLKOUT1n PLL_3E_CLKOUT1p,PLL_3E_CLKOUT1,PLL_3E_FB1 RZQ_3E CLK_3E_1n CLK_3E_1p CLK_3E_0n CLK_3E_0p PLL_3E_CLKOUT0n PLL_3E_CLKOUT0p,PLL_3E_CLKOUT0,PLL_3E_FB0 Pin List NF40 Dedicated Tx/Rx Channel LVDS3F_3n LVDS3F_3p LVDS3F_4n LVDS3F_4p LVDS3F_5n LVDS3F_5p LVDS3F_6n LVDS3F_6p LVDS3F_7n LVDS3F_7p LVDS3F_8n LVDS3F_8p LVDS3F_9n LVDS3F_9p LVDS3F_10n LVDS3F_10p LVDS3F_11n LVDS3F_11p LVDS3F_12n LVDS3F_12p LVDS3F_13n LVDS3F_13p LVDS3F_14n LVDS3F_14p LVDS3F_15n LVDS3F_15p LVDS3F_16n LVDS3F_16p LVDS3F_17n LVDS3F_17p LVDS3F_18n LVDS3F_18p LVDS3F_19n LVDS3F_19p LVDS3F_20n LVDS3F_20p LVDS3F_21n LVDS3F_21p LVDS3F_22n LVDS3F_22p LVDS3F_23n LVDS3F_23p LVDS3F_24n LVDS3F_24p LVDS3E_1n LVDS3E_1p LVDS3E_2n LVDS3E_2p LVDS3E_3n LVDS3E_3p LVDS3E_4n LVDS3E_4p LVDS3E_5n LVDS3E_5p LVDS3E_6n LVDS3E_6p LVDS3E_7n LVDS3E_7p LVDS3E_8n LVDS3E_8p LVDS3E_9n LVDS3E_9p LVDS3E_10n LVDS3E_10p LVDS3E_11n LVDS3E_11p LVDS3E_12n LVDS3E_12p LVDS3E_13n LVDS3E_13p LVDS3E_14n LVDS3E_14p LVDS3E_15n LVDS3E_15p LVDS3E_16n LVDS3E_16p LVDS3E_17n LVDS3E_17p LVDS3E_18n LVDS3E_18p LVDS3E_19n LVDS3E_19p LVDS3E_20n LVDS3E_20p LVDS3E_21n LVDS3E_21p LVDS3E_22n LVDS3E_22p LVDS3E_23n LVDS3E_23p Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No E2 E1 F3 E3 G2 F2 H2 G1 J5 J4 J1 H1 H4 H3 K2 K1 L3 L2 K3 J3 N7 N6 K6 K5 L7 K7 M7 M6 M4 L4 M5 L5 P10 N9 M9 N8 R10 P9 R8 P8 R11 P11 L9 L8 M2 M1 N4 N3 R3 R2 N2 N1 R1 P1 P4 P3 P6 P5 T5 R5 U7 T7 U6 U5 V7 V6 W6 W5 U4 T4 T3 T2 U2 U1 V2 V1 W4 W3 V4 V3 U10 U9 V9 V8 T9 T8 W10 W9 V11 U11 DQ80 DQ80 DQSn81 DQS81 DQ81 DQ81 DQ81 DQ81 DQ82 DQ82 DQSn82 DQS82 DQ82 DQ82 DQSn83 DQS83 DQ83 DQ83 DQ83 DQ83 DQ84 DQ84 DQSn84 DQS84 DQ84 DQ84 DQSn85 DQS85 DQ85 DQ85 DQ85 DQ85 DQ86 DQ86 DQSn86 DQS86 DQ86 DQ86 DQSn87 DQS87 DQ87 DQ87 DQ87 DQ87 DQ88 DQ88 DQSn88 DQS88 DQ88 DQ88 DQSn89 DQS89 DQ89 DQ89 DQ89 DQ89 DQ90 DQ90 DQSn90 DQS90 DQ90 DQ90 DQSn91 DQS91 DQ91 DQ91 DQ91 DQ91 DQ92 DQ92 DQSn92 DQS92 DQ92 DQ92 DQSn93 DQS93 DQ93 DQ93 DQ93 DQ93 DQ94 DQ94 DQSn94 DQS94 DQ94 DQ94 DQSn95 DQS95 DQ95 DQ95 DQ40 DQ40 DQSn40/CQn40 DQS40/CQ40 DQ40 DQ40 DQ40 DQ40 DQ41 DQ41 DQ41 DQ41 DQ41 DQ41 DQSn41/CQn41 DQS41/CQ41 DQ41 DQ41 DQ41 DQ41 DQ42 DQ42 DQ42 DQ42 DQ42 DQ42 DQSn42/CQn42 DQS42/CQ42 DQ42 DQ42 DQ42 DQ42 DQ43 DQ43 DQ43 DQ43 DQ43 DQ43 DQSn43/CQn43 DQS43/CQ43 DQ43 DQ43 DQ43 DQ43 DQ44 DQ44 DQ44 DQ44 DQ44 DQ44 DQSn44/CQn44 DQS44/CQ44 DQ44 DQ44 DQ44 DQ44 DQ45 DQ45 DQ45 DQ45 DQ45 DQ45 DQSn45/CQn45 DQS45/CQ45 DQ45 DQ45 DQ45 DQ45 DQ46 DQ46 DQ46 DQ46 DQ46 DQ46 DQSn46/CQn46 DQS46/CQ46 DQ46 DQ46 DQ46 DQ46 DQ47 DQ47 DQ47 DQ47 DQ47 DQ47 DQSn47/CQn47 DQS47/CQ47 DQ47 DQ47 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQSn20/CQn20 DQS20/CQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQSn21/CQn21 DQS21/CQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQSn22/CQn22 DQS22/CQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQSn23/CQn23 DQS23/CQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQSn10/CQn10 DQS10/CQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQSn11/CQn11 DQS11/CQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 Page 20 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3E 3E 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 VREFB3EN0 VREFB3EN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_3D_CLKOUT1n PLL_3D_CLKOUT1p,PLL_3D_CLKOUT1,PLL_3D_FB1 RZQ_3D CLK_3D_1n CLK_3D_1p CLK_3D_0n CLK_3D_0p PLL_3D_CLKOUT0n PLL_3D_CLKOUT0p,PLL_3D_CLKOUT0,PLL_3D_FB0 PLL_3C_CLKOUT1n PLL_3C_CLKOUT1p,PLL_3C_CLKOUT1,PLL_3C_FB1 RZQ_3C CLK_3C_1n CLK_3C_1p CLK_3C_0n CLK_3C_0p PLL_3C_CLKOUT0n PLL_3C_CLKOUT0p,PLL_3C_CLKOUT0,PLL_3C_FB0 Pin List NF40 Dedicated Tx/Rx Channel LVDS3E_24n LVDS3E_24p LVDS3D_1n LVDS3D_1p LVDS3D_2n LVDS3D_2p LVDS3D_3n LVDS3D_3p LVDS3D_4n LVDS3D_4p LVDS3D_5n LVDS3D_5p LVDS3D_6n LVDS3D_6p LVDS3D_7n LVDS3D_7p LVDS3D_8n LVDS3D_8p LVDS3D_9n LVDS3D_9p LVDS3D_10n LVDS3D_10p LVDS3D_11n LVDS3D_11p LVDS3D_12n LVDS3D_12p LVDS3D_13n LVDS3D_13p LVDS3D_14n LVDS3D_14p LVDS3D_15n LVDS3D_15p LVDS3D_16n LVDS3D_16p LVDS3D_17n LVDS3D_17p LVDS3D_18n LVDS3D_18p LVDS3D_19n LVDS3D_19p LVDS3D_20n LVDS3D_20p LVDS3D_21n LVDS3D_21p LVDS3D_22n LVDS3D_22p LVDS3D_23n LVDS3D_23p LVDS3D_24n LVDS3D_24p LVDS3C_1n LVDS3C_1p LVDS3C_2n LVDS3C_2p LVDS3C_3n LVDS3C_3p LVDS3C_4n LVDS3C_4p LVDS3C_5n LVDS3C_5p LVDS3C_6n LVDS3C_6p LVDS3C_7n LVDS3C_7p LVDS3C_8n LVDS3C_8p LVDS3C_9n LVDS3C_9p LVDS3C_10n LVDS3C_10p LVDS3C_11n LVDS3C_11p LVDS3C_12n LVDS3C_12p LVDS3C_13n LVDS3C_13p LVDS3C_14n LVDS3C_14p LVDS3C_15n LVDS3C_15p LVDS3C_16n LVDS3C_16p LVDS3C_17n LVDS3C_17p LVDS3C_18n LVDS3C_18p LVDS3C_19n LVDS3C_19p LVDS3C_20n LVDS3C_20p Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes R7 R6 W8 Y8 Y10 AA9 AB11 AA10 AA8 AA7 AB10 AB9 AB7 AC7 Y7 Y6 Y5 AA5 AD5 AD4 AE6 AE5 AC6 AD6 AB6 AB5 Y3 Y2 W1 Y1 AA4 AB4 AA3 AA2 AB2 AB1 AC4 AC3 AC1 AD1 AD3 AC2 AF2 AG2 AG1 AH1 AE2 AE1 AE3 AF3 AC9 AC8 AE11 AE10 AD9 AD8 AE8 AF8 AC11 AD10 AF10 AF9 AG4 AH4 AF5 AF4 AE7 AF7 AH3 AJ3 AG7 AH7 AG6 AG5 AH6 AJ5 AJ4 AK3 AJ6 AK6 AK5 AL5 AL4 AL3 AM4 AN3 AH2 AJ1 AK2 AK1 DQ95 DQ95 DQ96 DQ96 DQSn96 DQS96 DQ96 DQ96 DQSn97 DQS97 DQ97 DQ97 DQ97 DQ97 DQ98 DQ98 DQSn98 DQS98 DQ98 DQ98 DQSn99 DQS99 DQ99 DQ99 DQ99 DQ99 DQ100 DQ100 DQSn100 DQS100 DQ100 DQ100 DQSn101 DQS101 DQ101 DQ101 DQ101 DQ101 DQ102 DQ102 DQSn102 DQS102 DQ102 DQ102 DQSn103 DQS103 DQ103 DQ103 DQ103 DQ103 DQ104 DQ104 DQSn104 DQS104 DQ104 DQ104 DQSn105 DQS105 DQ105 DQ105 DQ105 DQ105 DQ106 DQ106 DQSn106 DQS106 DQ106 DQ106 DQSn107 DQS107 DQ107 DQ107 DQ107 DQ107 DQ108 DQ108 DQSn108 DQS108 DQ108 DQ108 DQSn109 DQS109 DQ109 DQ109 DQ109 DQ109 DQ110 DQ110 DQSn110 DQS110 DQ47 DQ47 DQ48 DQ48 DQ48 DQ48 DQ48 DQ48 DQSn48/CQn48 DQS48/CQ48 DQ48 DQ48 DQ48 DQ48 DQ49 DQ49 DQ49 DQ49 DQ49 DQ49 DQSn49/CQn49 DQS49/CQ49 DQ49 DQ49 DQ49 DQ49 DQ50 DQ50 DQ50 DQ50 DQ50 DQ50 DQSn50/CQn50 DQS50/CQ50 DQ50 DQ50 DQ50 DQ50 DQ51 DQ51 DQ51 DQ51 DQ51 DQ51 DQSn51/CQn51 DQS51/CQ51 DQ51 DQ51 DQ51 DQ51 DQ52 DQ52 DQ52 DQ52 DQ52 DQ52 DQSn52/CQn52 DQS52/CQ52 DQ52 DQ52 DQ52 DQ52 DQ53 DQ53 DQ53 DQ53 DQ53 DQ53 DQSn53/CQn53 DQS53/CQ53 DQ53 DQ53 DQ53 DQ53 DQ54 DQ54 DQ54 DQ54 DQ54 DQ54 DQSn54/CQn54 DQS54/CQ54 DQ54 DQ54 DQ54 DQ54 DQ55 DQ55 DQ55 DQ55 DQ23 DQ23 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQSn24/CQn24 DQS24/CQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQSn25/CQn25 DQS25/CQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQSn26/CQn26 DQS26/CQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQSn27/CQn27 DQS27/CQ27 DQ27 DQ27 DQ27 DQ27 DQ11 DQ11 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQSn12/CQn12 DQS12/CQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQSn13/CQn13 DQS13/CQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 Page 21 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3C 3C 3C 3C 3C 3C 3C 3C 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_3B_CLKOUT1n PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1 RZQ_3B CLK_3B_1n CLK_3B_1p CLK_3B_0n CLK_3B_0p PLL_3B_CLKOUT0n PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0 PLL_3A_CLKOUT1n PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1 RZQ_3A CLK_3A_1n CLK_3A_1p CLK_3A_0n CLK_3A_0p PLL_3A_CLKOUT0n PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0 Pin List NF40 Dedicated Tx/Rx Channel LVDS3C_21n LVDS3C_21p LVDS3C_22n LVDS3C_22p LVDS3C_23n LVDS3C_23p LVDS3C_24n LVDS3C_24p LVDS3B_1n LVDS3B_1p LVDS3B_2n LVDS3B_2p LVDS3B_3n LVDS3B_3p LVDS3B_4n LVDS3B_4p LVDS3B_5n LVDS3B_5p LVDS3B_6n LVDS3B_6p LVDS3B_7n LVDS3B_7p LVDS3B_8n LVDS3B_8p LVDS3B_9n LVDS3B_9p LVDS3B_10n LVDS3B_10p LVDS3B_11n LVDS3B_11p LVDS3B_12n LVDS3B_12p LVDS3B_13n LVDS3B_13p LVDS3B_14n LVDS3B_14p LVDS3B_15n LVDS3B_15p LVDS3B_16n LVDS3B_16p LVDS3B_17n LVDS3B_17p LVDS3B_18n LVDS3B_18p LVDS3B_19n LVDS3B_19p LVDS3B_20n LVDS3B_20p LVDS3B_21n LVDS3B_21p LVDS3B_22n LVDS3B_22p LVDS3B_23n LVDS3B_23p LVDS3B_24n LVDS3B_24p LVDS3A_1n LVDS3A_1p LVDS3A_2n LVDS3A_2p LVDS3A_3n LVDS3A_3p LVDS3A_4n LVDS3A_4p LVDS3A_5n LVDS3A_5p LVDS3A_6n LVDS3A_6p LVDS3A_7n LVDS3A_7p LVDS3A_8n LVDS3A_8p LVDS3A_9n LVDS3A_9p LVDS3A_10n LVDS3A_10p LVDS3A_11n LVDS3A_11p LVDS3A_12n LVDS3A_12p LVDS3A_13n LVDS3A_13p LVDS3A_14n LVDS3A_14p LVDS3A_15n LVDS3A_15p LVDS3A_16n LVDS3A_16p LVDS3A_17n LVDS3A_17p Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No AN1 AM1 AR2 AR1 AL2 AM2 AN2 AP1 AH8 AJ8 AH9 AJ9 AF12 AG12 AG10 AG9 AG11 AH11 AJ11 AJ10 AK7 AL7 AM6 AN6 AK8 AL8 AM7 AN7 AM9 AN8 AK10 AL9 AM5 AN4 AP3 AR3 AP5 AP4 AP6 AR5 AU2 AU1 AT3 AT2 AT5 AT4 AR7 AR6 AU4 AV4 AV6 AW6 AU6 AU5 AW5 AW4 AU7 AV7 AT8 AT7 AT10 AT9 AV8 AW8 AU9 AV9 AW10 AW9 AP8 AR8 AU11 AU10 AN9 AP9 AP10 AR10 AR12 AT12 AP11 AR11 AL10 AM10 AK12 AK11 AL12 AM12 AM11 AN11 AL14 AL13 DQ110 DQ110 DQSn111 DQS111 DQ111 DQ111 DQ111 DQ111 DQ112 DQ112 DQSn112 DQS112 DQ112 DQ112 DQSn113 DQS113 DQ113 DQ113 DQ113 DQ113 DQ114 DQ114 DQSn114 DQS114 DQ114 DQ114 DQSn115 DQS115 DQ115 DQ115 DQ115 DQ115 DQ116 DQ116 DQSn116 DQS116 DQ116 DQ116 DQSn117 DQS117 DQ117 DQ117 DQ117 DQ117 DQ118 DQ118 DQSn118 DQS118 DQ118 DQ118 DQSn119 DQS119 DQ119 DQ119 DQ119 DQ119 DQ120 DQ120 DQSn120 DQS120 DQ120 DQ120 DQSn121 DQS121 DQ121 DQ121 DQ121 DQ121 DQ122 DQ122 DQSn122 DQS122 DQ122 DQ122 DQSn123 DQS123 DQ123 DQ123 DQ123 DQ123 DQ124 DQ124 DQSn124 DQS124 DQ124 DQ124 DQSn125 DQS125 DQ125 DQ125 DQ55 DQ55 DQSn55/CQn55 DQS55/CQ55 DQ55 DQ55 DQ55 DQ55 DQ56 DQ56 DQ56 DQ56 DQ56 DQ56 DQSn56/CQn56 DQS56/CQ56 DQ56 DQ56 DQ56 DQ56 DQ57 DQ57 DQ57 DQ57 DQ57 DQ57 DQSn57/CQn57 DQS57/CQ57 DQ57 DQ57 DQ57 DQ57 DQ58 DQ58 DQ58 DQ58 DQ58 DQ58 DQSn58/CQn58 DQS58/CQ58 DQ58 DQ58 DQ58 DQ58 DQ59 DQ59 DQ59 DQ59 DQ59 DQ59 DQSn59/CQn59 DQS59/CQ59 DQ59 DQ59 DQ59 DQ59 DQ60 DQ60 DQ60 DQ60 DQ60 DQ60 DQSn60/CQn60 DQS60/CQ60 DQ60 DQ60 DQ60 DQ60 DQ61 DQ61 DQ61 DQ61 DQ61 DQ61 DQSn61/CQn61 DQS61/CQ61 DQ61 DQ61 DQ61 DQ61 DQ62 DQ62 DQ62 DQ62 DQ62 DQ62 DQSn62/CQn62 DQS62/CQ62 DQ62 DQ62 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQSn28/CQn28 DQS28/CQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQSn29/CQn29 DQS29/CQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQSn30/CQn30 DQS30/CQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 Page 22 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 4F 4F CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 13 12 11 10 9 8 7 6 5 4 3 2 1 0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO REFCLK_GXBR4F_CHTp REFCLK_GXBR4F_CHTn GND TDO TMS TRST TCK TDI MSEL0 MSEL1 MSEL2 nIO_PULLUP nSTATUS CONF_DONE GND nCONFIG nCE nCSO0 nCSO1 nCSO2 AS_DATA0,ASDO AS_DATA1 AS_DATA2 AS_DATA3 DCLK ADCGND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND Optional Function(s) Configuration Function TDO TMS TRST TCK TDI MSEL0 MSEL1 MSEL2 nIO_PULLUP nSTATUS CONF_DONE nCONFIG nCE nCSO0 nCSO1 nCSO2 AS_DATA0,ASDO AS_DATA1 AS_DATA2 AS_DATA3 DCLK Pin List NF40 Dedicated Tx/Rx Channel LVDS3A_18n LVDS3A_18p LVDS3A_19n LVDS3A_19p LVDS3A_20n LVDS3A_20p LVDS3A_21n LVDS3A_21p LVDS3A_22n LVDS3A_22p LVDS3A_23n LVDS3A_23p LVDS3A_24n LVDS3A_24p Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes AN13 AN12 AJ15 AK15 AH13 AH12 AJ13 AK13 AF14 AG14 AH14 AJ14 AF15 AG15 W15 W16 AR15 AW14 AV13 AR13 AW15 AL15 AU15 AP15 AT15 AT14 AU12 AT13 AP14 AM14 AM15 AU14 AV12 AV14 AP13 AW11 AV11 AW13 AN14 B17 A11 A16 A21 A27 A29 A30 A31 A34 A35 A38 A6 AA1 AA11 AA17 AA21 AA26 AA27 AA30 AA31 AA34 AA35 AA38 AA39 AB13 AB18 AB23 AB26 AB27 AB3 AB32 AB33 AB36 AB37 AB8 AC10 AC15 AC20 AC22 AC25 AC27 AC30 AC31 AC34 AC35 AC38 AC39 AD12 AD2 AD26 AD32 DQ125 DQ125 DQ126 DQ126 DQSn126 DQS126 DQ126 DQ126 DQSn127 DQS127 DQ127 DQ127 DQ127 DQ127 DQ62 DQ62 DQ63 DQ63 DQ63 DQ63 DQ63 DQ63 DQSn63/CQn63 DQS63/CQ63 DQ63 DQ63 DQ63 DQ63 DQSn31/CQn31 DQS31/CQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 Page 23 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AD33 AD36 AD37 AE19 AE24 AE26 AE27 AE30 AE31 AE34 AE35 AE38 AE39 AE4 AE9 AF1 AF11 AF16 AF26 AF27 AF32 AF33 AF36 AF37 AF6 AG13 AG18 AG23 AG26 AG27 AG3 AG30 AG31 AG34 AG35 AG38 AG39 AH10 AH15 AH20 AH26 AH32 AH33 AH36 AH37 AJ12 AJ17 AJ2 AJ22 AJ27 AJ30 AJ31 AJ34 AJ35 AJ38 AJ39 AJ7 AK27 AK32 AK33 AK36 AK37 AK4 AL1 AL16 AL27 AL30 AL31 AL34 AL35 AL38 AL39 AM23 AM26 AM3 AM32 AM33 AM36 AM37 AN10 AN15 AN20 AN27 AN30 AN31 AN34 AN35 AN38 AN39 AN5 Pin List NF40 Page 24 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AP12 AP2 AP27 AP32 AP33 AP36 AP37 AP7 AR14 AR19 AR27 AR30 AR31 AR34 AR35 AR38 AR39 AR4 AR9 AT1 AT11 AT16 AT27 AT28 AT29 AT32 AT33 AT36 AT37 AT6 AU13 AU18 AU23 AU29 AU3 AU30 AU31 AU34 AU35 AU38 AU39 AU8 AV10 AV15 AV20 AV25 AV31 AV32 AV33 AV36 AV37 AV5 AW12 AW17 AW22 AW27 AW29 AW31 AW34 AW35 AW38 AW7 B13 B18 B2 B23 B25 B27 B28 B29 B3 B32 B33 B36 B37 B8 C10 C15 C20 C27 C28 C29 C30 C31 C34 C35 C38 C39 C5 D12 Pin List NF40 Page 25 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 D17 D2 D22 D26 D32 D33 D36 D37 D7 E14 E19 E27 E30 E31 E34 E35 E38 E39 E4 E9 F1 F11 F16 F21 F27 F32 F33 F36 F37 F6 G18 G23 G27 G3 G30 G31 G34 G35 G38 G39 H10 H15 H26 H32 H33 H36 H37 H5 J17 J2 J27 J30 J31 J34 J35 J38 J39 J7 K27 K32 K33 K36 K37 L1 L16 L21 L27 L30 L31 L34 L35 L38 L39 M13 M18 M23 M26 M3 M32 M33 M36 M37 N10 N15 N21 N26 N27 N30 N31 N34 Pin List NF40 Page 26 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GNDSENSE VCC VCC VCC VCC PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 N35 N38 N39 N5 P12 P17 P2 P26 P27 P32 P33 P36 P37 P7 R19 R24 R26 R27 R30 R31 R34 R35 R38 R39 R9 T1 T11 T16 T21 T26 T32 T33 T36 T37 U13 U18 U23 U27 U3 U30 U31 U34 U35 U38 U39 U8 V10 V15 V20 V25 V26 V27 V32 V33 V36 V37 W12 W17 W2 W22 W26 W27 W30 W31 W34 W35 W38 W39 W7 Y15 Y19 Y24 Y26 Y32 Y33 Y36 Y37 Y9 N18 R18 P18 P16 N17 M16 N16 AA18 AA12 AA13 AA14 AA15 Pin List NF40 Page 27 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCCPT VCCPT VCCPT PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AA16 AA20 AA22 AA23 AA24 AA25 AB12 AB15 AB16 AB17 AB19 AB20 AB21 AB22 AB24 AB25 AC12 AC13 AC18 AC23 AC24 AC26 AD13 AD17 AD18 AD19 AD21 AD22 AD23 AE12 AE13 AE14 AE15 AE16 AE17 AE21 AE22 AE25 AF21 AF22 P21 P23 R12 R13 R14 R15 R16 R17 R20 R21 R22 R23 R25 T12 T13 T18 T22 T25 U12 U14 U19 U24 U25 U26 V12 V13 V14 V16 V17 V18 V19 V21 V22 V23 V24 W13 W14 W20 W21 W23 W24 W25 Y14 Y16 Y17 Y20 Y25 AB14 AC14 AC16 Pin List NF40 Page 28 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2A 2I 2J 2K 2L 3A 3B 3C 3D 3E 3F 3G 3H PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF VREFB2AN0 VREFB2IN0 VREFB2JN0 VREFB2KN0 VREFB2LN0 VREFB3AN0 VREFB3BN0 VREFB3CN0 VREFB3DN0 VREFB3EN0 VREFB3FN0 VREFB3GN0 VREFB3HN0 Pin Name/Function Optional Function(s) Configuration Function VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT DNU DNU DNU DNU DNU DNU DNU VCCPGM VCCPGM TEMPDIODEn TEMPDIODEp VCCBAT VCCA_PLL VCCA_PLL VCCIO2A VCCIO2A VCCIO2A VCCIO2I VCCIO2I VCCIO2I VCCIO2J VCCIO2J VCCIO2J VCCIO2K VCCIO2K VCCIO2K VCCIO2L VCCIO2L VCCIO2L VCCIO3A VCCIO3A VCCIO3A VCCIO3B VCCIO3B VCCIO3B VCCIO3C VCCIO3C VCCIO3C VCCIO3D VCCIO3D VCCIO3D VCCIO3E VCCIO3E VCCIO3E VCCIO3F VCCIO3F VCCIO3F VCCIO3G VCCIO3G VCCIO3G VCCIO3H VCCIO3H VCCIO3H VREFB2AN0 VREFB2IN0 VREFB2JN0 VREFB2KN0 VREFB2LN0 VREFB3AN0 VREFB3BN0 VREFB3CN0 VREFB3DN0 VREFB3EN0 VREFB3FN0 VREFB3GN0 VREFB3HN0 VREFN_ADC VREFP_ADC NC NC NC NC NC NC NC NC NC NC NC NC NC Dedicated Tx/Rx Channel Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AC17 AC19 AC21 U15 U16 U17 U20 U21 U22 AV29 AV30 AV3 AV2 AG16 AG17 AF17 AF18 AF19 B16 C16 AE18 W18 W19 AK19 AM18 AP17 AL21 AP22 AT21 AK24 AN25 AR24 E24 H25 K24 H20 J22 K19 AK14 AL11 AM13 AK9 AL6 AM8 AD7 AG8 AH5 AA6 AC5 Y4 R4 T6 V5 K4 L6 M8 G8 K9 L11 G13 J12 K14 AG19 AE23 AF23 P24 P22 AH16 AF13 AD11 Y11 W11 T10 P13 M15 D15 D16 P19 K17 M17 L18 J16 E15 M19 N19 L17 F15 H17 G16 K16 Pin List NF40 Page 29 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function NC NC NC NC NC VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBR VCCH_GXBR VCCR_GXBL1C VCCR_GXBL1C VCCR_GXBL1D VCCR_GXBL1D VCCR_GXBL1E VCCR_GXBL1E VCCR_GXBL1F VCCR_GXBL1F VCCR_GXBL1G VCCR_GXBL1G VCCR_GXBL1H VCCR_GXBL1H VCCR_GXBL1I VCCR_GXBL1I VCCR_GXBL1J VCCR_GXBL1J VCCR_GXBR4F VCCR_GXBR4F VCCT_GXBL1C VCCT_GXBL1C VCCT_GXBL1D VCCT_GXBL1D VCCT_GXBL1E VCCT_GXBL1E VCCT_GXBL1F VCCT_GXBL1F VCCT_GXBL1G VCCT_GXBL1G VCCT_GXBL1H VCCT_GXBL1H VCCT_GXBL1I VCCT_GXBL1I VCCT_GXBL1J VCCT_GXBL1J RREF_BL RREF_BR RREF_TL RREF_TR VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCLSENSE VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VSIGN_0 VSIGN_1 VSIGP_0 VSIGP_1 Dedicated Tx/Rx Channel Soft CDR Support NF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 H16 E16 K15 J15 G15 AD27 AH27 AM27 D27 H27 M27 T27 Y27 AV1 B1 AP28 AP29 AK28 AK29 AF28 AF29 AB28 AB29 V28 V29 P28 P29 K28 K29 F28 F29 A3 AW3 AM28 AM29 AH28 AH29 AD28 AD29 Y28 Y29 T28 T29 M28 M29 H28 H29 D28 D29 AW30 AW2 A28 A2 Y12 Y13 Y18 Y21 Y22 Y23 AA19 AD14 AD15 AD16 AD20 AD24 AD25 T14 T15 T17 T19 T20 T23 T24 B15 B14 A15 A14 Note: (1) For more information about the external memory interface schemes of the pins with indices, refer to the Arria10EMIF.xls PT-10AX115-1.5 Copyright © 2015 Altera Corp Pin List NF40 Page 30 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GXBL1H_TX_CH2n GXBL1H_TX_CH2p GXBL1H_RX_CH2n,GXBL1H_REFCLK2n GXBL1H_RX_CH2p,GXBL1H_REFCLK2p GXBL1H_TX_CH1n GXBL1H_TX_CH1p GXBL1H_RX_CH1n,GXBL1H_REFCLK1n GXBL1H_RX_CH1p,GXBL1H_REFCLK1p GXBL1H_TX_CH0n GXBL1H_TX_CH0p GXBL1H_RX_CH0n,GXBL1H_REFCLK0n GXBL1H_RX_CH0p,GXBL1H_REFCLK0p REFCLK_GXBL1H_CHBp REFCLK_GXBL1H_CHBn REFCLK_GXBL1G_CHTp REFCLK_GXBL1G_CHTn GXBL1G_TX_CH5n GXBL1G_TX_CH5p GXBL1G_RX_CH5n,GXBL1G_REFCLK5n GXBL1G_RX_CH5p,GXBL1G_REFCLK5p GXBL1G_TX_CH4n GXBL1G_TX_CH4p GXBL1G_RX_CH4n,GXBL1G_REFCLK4n GXBL1G_RX_CH4p,GXBL1G_REFCLK4p GXBL1G_TX_CH3n GXBL1G_TX_CH3p GXBL1G_RX_CH3n,GXBL1G_REFCLK3n GXBL1G_RX_CH3p,GXBL1G_REFCLK3p GXBL1G_TX_CH2n GXBL1G_TX_CH2p GXBL1G_RX_CH2n,GXBL1G_REFCLK2n GXBL1G_RX_CH2p,GXBL1G_REFCLK2p GXBL1G_TX_CH1n GXBL1G_TX_CH1p GXBL1G_RX_CH1n,GXBL1G_REFCLK1n GXBL1G_RX_CH1p,GXBL1G_REFCLK1p GXBL1G_TX_CH0n GXBL1G_TX_CH0p GXBL1G_RX_CH0n,GXBL1G_REFCLK0n GXBL1G_RX_CH0p,GXBL1G_REFCLK0p REFCLK_GXBL1G_CHBp REFCLK_GXBL1G_CHBn REFCLK_GXBL1F_CHTp REFCLK_GXBL1F_CHTn GXBL1F_TX_CH5n GXBL1F_TX_CH5p GXBL1F_RX_CH5n,GXBL1F_REFCLK5n GXBL1F_RX_CH5p,GXBL1F_REFCLK5p GXBL1F_TX_CH4n GXBL1F_TX_CH4p GXBL1F_RX_CH4n,GXBL1F_REFCLK4n GXBL1F_RX_CH4p,GXBL1F_REFCLK4p GXBL1F_TX_CH3n GXBL1F_TX_CH3p GXBL1F_RX_CH3n,GXBL1F_REFCLK3n GXBL1F_RX_CH3p,GXBL1F_REFCLK3p GXBL1F_TX_CH2n GXBL1F_TX_CH2p GXBL1F_RX_CH2n,GXBL1F_REFCLK2n GXBL1F_RX_CH2p,GXBL1F_REFCLK2p GXBL1F_TX_CH1n GXBL1F_TX_CH1p GXBL1F_RX_CH1n,GXBL1F_REFCLK1n GXBL1F_RX_CH1p,GXBL1F_REFCLK1p GXBL1F_TX_CH0n GXBL1F_TX_CH0p GXBL1F_RX_CH0n,GXBL1F_REFCLK0n GXBL1F_RX_CH0p,GXBL1F_REFCLK0p REFCLK_GXBL1F_CHBp REFCLK_GXBL1F_CHBn REFCLK_GXBL1E_CHTp REFCLK_GXBL1E_CHTn GXBL1E_TX_CH5n GXBL1E_TX_CH5p GXBL1E_RX_CH5n,GXBL1E_REFCLK5n GXBL1E_RX_CH5p,GXBL1E_REFCLK5p GXBL1E_TX_CH4n GXBL1E_TX_CH4p GXBL1E_RX_CH4n,GXBL1E_REFCLK4n GXBL1E_RX_CH4p,GXBL1E_REFCLK4p GXBL1E_TX_CH3n GXBL1E_TX_CH3p GXBL1E_RX_CH3n,GXBL1E_REFCLK3n GXBL1E_RX_CH3p,GXBL1E_REFCLK3p GXBL1E_TX_CH2n GXBL1E_TX_CH2p GXBL1E_RX_CH2n,GXBL1E_REFCLK2n GXBL1E_RX_CH2p,GXBL1E_REFCLK2p GXBL1E_TX_CH1n GXBL1E_TX_CH1p Dedicated Tx/Rx Channel Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 A32 A33 B30 B31 B34 B35 C32 C33 A36 A37 E32 E33 L33 L32 N33 N32 B38 B39 D34 D35 C36 C37 F34 F35 D38 D39 H34 H35 E36 E37 K34 K35 F38 F39 L36 L37 G36 G37 M34 M35 R33 R32 U33 U32 H38 H39 N36 N37 J36 J37 P34 P35 K38 K39 R36 R37 M38 M39 T34 T35 P38 P39 U36 U37 T38 T39 V34 V35 W33 W32 AA33 AA32 V38 V39 W36 W37 Y38 Y39 Y34 Y35 AB38 AB39 AA36 AA37 AD38 AD39 AB34 AB35 AF38 AF39 Pin List RF40 Page 31 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1E 1E 1E 1E 1E 1E 1E 1E 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 VREF Pin Name/Function VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 GXBL1E_RX_CH1n,GXBL1E_REFCLK1n GXBL1E_RX_CH1p,GXBL1E_REFCLK1p GXBL1E_TX_CH0n GXBL1E_TX_CH0p GXBL1E_RX_CH0n,GXBL1E_REFCLK0n GXBL1E_RX_CH0p,GXBL1E_REFCLK0p REFCLK_GXBL1E_CHBp REFCLK_GXBL1E_CHBn REFCLK_GXBL1D_CHTp REFCLK_GXBL1D_CHTn GXBL1D_TX_CH5n GXBL1D_TX_CH5p GXBL1D_RX_CH5n,GXBL1D_REFCLK5n GXBL1D_RX_CH5p,GXBL1D_REFCLK5p GXBL1D_TX_CH4n GXBL1D_TX_CH4p GXBL1D_RX_CH4n,GXBL1D_REFCLK4n GXBL1D_RX_CH4p,GXBL1D_REFCLK4p GXBL1D_TX_CH3n GXBL1D_TX_CH3p GXBL1D_RX_CH3n,GXBL1D_REFCLK3n GXBL1D_RX_CH3p,GXBL1D_REFCLK3p GXBL1D_TX_CH2n GXBL1D_TX_CH2p GXBL1D_RX_CH2n,GXBL1D_REFCLK2n GXBL1D_RX_CH2p,GXBL1D_REFCLK2p GXBL1D_TX_CH1n GXBL1D_TX_CH1p GXBL1D_RX_CH1n,GXBL1D_REFCLK1n GXBL1D_RX_CH1p,GXBL1D_REFCLK1p GXBL1D_TX_CH0n GXBL1D_TX_CH0p GXBL1D_RX_CH0n,GXBL1D_REFCLK0n GXBL1D_RX_CH0p,GXBL1D_REFCLK0p REFCLK_GXBL1D_CHBp REFCLK_GXBL1D_CHBn REFCLK_GXBL1C_CHTp REFCLK_GXBL1C_CHTn GXBL1C_TX_CH5n GXBL1C_TX_CH5p GXBL1C_RX_CH5n,GXBL1C_REFCLK5n GXBL1C_RX_CH5p,GXBL1C_REFCLK5p GXBL1C_TX_CH4n GXBL1C_TX_CH4p GXBL1C_RX_CH4n,GXBL1C_REFCLK4n GXBL1C_RX_CH4p,GXBL1C_REFCLK4p GXBL1C_TX_CH3n GXBL1C_TX_CH3p GXBL1C_RX_CH3n,GXBL1C_REFCLK3n GXBL1C_RX_CH3p,GXBL1C_REFCLK3p GXBL1C_TX_CH2n GXBL1C_TX_CH2p GXBL1C_RX_CH2n,GXBL1C_REFCLK2n GXBL1C_RX_CH2p,GXBL1C_REFCLK2p GXBL1C_TX_CH1n GXBL1C_TX_CH1p GXBL1C_RX_CH1n,GXBL1C_REFCLK1n GXBL1C_RX_CH1p,GXBL1C_REFCLK1p GXBL1C_TX_CH0n GXBL1C_TX_CH0p GXBL1C_RX_CH0n,GXBL1C_REFCLK0n GXBL1C_RX_CH0p,GXBL1C_REFCLK0p REFCLK_GXBL1C_CHBp REFCLK_GXBL1C_CHBn IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function Dedicated Tx/Rx Channel LVDS2L_1n LVDS2L_1p LVDS2L_2n LVDS2L_2p LVDS2L_3n LVDS2L_3p LVDS2L_4n LVDS2L_4p LVDS2L_5n LVDS2L_5p LVDS2L_6n LVDS2L_6p LVDS2L_7n LVDS2L_7p LVDS2L_8n LVDS2L_8p LVDS2L_9n LVDS2L_9p LVDS2L_10n LVDS2L_10p LVDS2L_11n LVDS2L_11p LVDS2L_12n LVDS2L_12p LVDS2L_13n LVDS2L_13p PLL_2L_CLKOUT1n PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1 RZQ_2L CLK_2L_1n CLK_2L_1p CLK_2L_0n CLK_2L_0p Pin List RF40 Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No AC36 AC37 AH38 AH39 AD34 AD35 AC33 AC32 AE33 AE32 AK38 AK39 AE36 AE37 AL36 AL37 AF34 AF35 AM38 AM39 AG36 AG37 AN36 AN37 AH34 AH35 AP38 AP39 AJ36 AJ37 AR36 AR37 AK34 AK35 AG33 AG32 AJ33 AJ32 AT38 AT39 AM34 AM35 AU36 AU37 AP34 AP35 AV38 AV39 AT34 AT35 AW36 AW37 AR32 AR33 AV34 AV35 AU32 AU33 AW32 AW33 AV30 AV31 AL33 AL32 L22 K22 B23 C23 E23 F23 J22 H22 E22 F22 C22 D22 G23 H23 M23 L23 A22 A23 A25 B25 B24 C24 B21 A21 D24 E24 DQ0 DQ0 DQSn0 DQS0 DQ0 DQ0 DQSn1 DQS1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQSn2 DQS2 DQ2 DQ2 DQSn3 DQS3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 Page 32 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_2L_CLKOUT0n PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0 PLL_2K_CLKOUT1n PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1 RZQ_2K CLK_2K_1n CLK_2K_1p CLK_2K_0n CLK_2K_0p PLL_2K_CLKOUT0n PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0 PLL_2F_CLKOUT1n PLL_2F_CLKOUT1p,PLL_2F_CLKOUT1,PLL_2F_FB1 Pin List RF40 Dedicated Tx/Rx Channel LVDS2L_14n LVDS2L_14p LVDS2L_15n LVDS2L_15p LVDS2L_16n LVDS2L_16p LVDS2L_17n LVDS2L_17p LVDS2L_18n LVDS2L_18p LVDS2L_19n LVDS2L_19p LVDS2L_20n LVDS2L_20p LVDS2L_21n LVDS2L_21p LVDS2L_22n LVDS2L_22p LVDS2L_23n LVDS2L_23p LVDS2L_24n LVDS2L_24p LVDS2K_1n LVDS2K_1p LVDS2K_2n LVDS2K_2p LVDS2K_3n LVDS2K_3p LVDS2K_4n LVDS2K_4p LVDS2K_5n LVDS2K_5p LVDS2K_6n LVDS2K_6p LVDS2K_7n LVDS2K_7p LVDS2K_8n LVDS2K_8p LVDS2K_9n LVDS2K_9p LVDS2K_10n LVDS2K_10p LVDS2K_11n LVDS2K_11p LVDS2K_12n LVDS2K_12p LVDS2K_13n LVDS2K_13p LVDS2K_14n LVDS2K_14p LVDS2K_15n LVDS2K_15p LVDS2K_16n LVDS2K_16p LVDS2K_17n LVDS2K_17p LVDS2K_18n LVDS2K_18p LVDS2K_19n LVDS2K_19p LVDS2K_20n LVDS2K_20p LVDS2K_21n LVDS2K_21p LVDS2K_22n LVDS2K_22p LVDS2K_23n LVDS2K_23p LVDS2K_24n LVDS2K_24p LVDS2F_1n LVDS2F_1p LVDS2F_2n LVDS2F_2p LVDS2F_3n LVDS2F_3p LVDS2F_4n LVDS2F_4p LVDS2F_5n LVDS2F_5p LVDS2F_6n LVDS2F_6p LVDS2F_7n LVDS2F_7p LVDS2F_8n LVDS2F_8p LVDS2F_9n LVDS2F_9p LVDS2F_10n LVDS2F_10p Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes C21 D21 K23 K24 H24 J24 M21 L21 A26 B26 J21 H21 G21 F21 E25 F25 G24 G25 A20 B20 D20 E20 K29 J29 M26 N26 D25 D26 L28 K28 M29 N29 G29 H29 C26 C27 D27 C28 P29 R29 E27 F27 L25 M25 N28 M28 F26 G26 K27 L27 J25 H26 J26 J27 F30 E30 K25 L26 H28 H27 G28 F28 N27 P27 R27 R28 E29 E28 D29 D30 AT30 AR30 AH26 AJ26 AG26 AF26 AN28 AM28 AE29 AE28 AM29 AN29 AL26 AM26 AF25 AE25 AN31 AP30 AP29 AR29 DQSn4 DQS4 DQ4 DQ4 DQSn5 DQS5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQSn6 DQS6 DQ6 DQ6 DQSn7 DQS7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQSn8 DQS8 DQ8 DQ8 DQSn9 DQS9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQSn10 DQS10 DQ10 DQ10 DQSn11 DQS11 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQSn12 DQS12 DQ12 DQ12 DQSn13 DQS13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQSn14 DQS14 DQ14 DQ14 DQSn15 DQS15 DQ15 DQ15 DQ15 DQ15 DQ48 DQ48 DQSn48 DQS48 DQ48 DQ48 DQSn49 DQS49 DQ49 DQ49 DQ49 DQ49 DQ50 DQ50 DQSn50 DQS50 DQ50 DQ50 DQSn51 DQS51 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQSn4/CQn4 DQS4/CQ4 DQ4 DQ4 DQ4 DQ4 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQSn5/CQn5 DQS5/CQ5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQSn6/CQn6 DQS6/CQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQSn24/CQn24 DQS24/CQ24 DQ24 DQ24 DQ24 DQ24 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQSn25/CQn25 DQS25/CQ25 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQSn12/CQn12 DQS12/CQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 Page 33 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function RZQ_2F CLK_2F_1n CLK_2F_1p CLK_2F_0n CLK_2F_0p PLL_2F_CLKOUT0n PLL_2F_CLKOUT0p,PLL_2F_CLKOUT0,PLL_2F_FB0 PLL_2A_CLKOUT1n PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1 RZQ_2A CLK_2A_1n CLK_2A_1p CLK_2A_0n CLK_2A_0p PLL_2A_CLKOUT0n PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0 DATA0 DATA1 DATA2 DATA3 DATA4 DATA5 DATA6 DATA7 DATA8 DATA9 DATA10 DATA11 DATA12 DATA13 DATA14 DATA15 DATA16 DATA17 DATA18 DATA19 nCEO DATA20 DATA21 DATA22 DATA23 DATA24 DATA25 DATA26 DATA27 DATA28 DATA29 DATA30 DATA31 CLKUSR PR_REQUEST PR_READY nPERSTL0 PR_DONE nPERSTL1 PR_ERROR nPERSTR1 CvP_CONFDONE nPERSTR0 INIT_DONE DEV_OE CRC_ERROR DEV_CLRn Pin List RF40 Dedicated Tx/Rx Channel LVDS2F_11n LVDS2F_11p LVDS2F_12n LVDS2F_12p LVDS2F_13n LVDS2F_13p LVDS2F_14n LVDS2F_14p LVDS2F_15n LVDS2F_15p LVDS2F_16n LVDS2F_16p LVDS2F_17n LVDS2F_17p LVDS2F_18n LVDS2F_18p LVDS2F_19n LVDS2F_19p LVDS2F_20n LVDS2F_20p LVDS2F_21n LVDS2F_21p LVDS2F_22n LVDS2F_22p LVDS2F_23n LVDS2F_23p LVDS2F_24n LVDS2F_24p LVDS2A_1n LVDS2A_1p LVDS2A_2n LVDS2A_2p LVDS2A_3n LVDS2A_3p LVDS2A_4n LVDS2A_4p LVDS2A_5n LVDS2A_5p LVDS2A_6n LVDS2A_6p LVDS2A_7n LVDS2A_7p LVDS2A_8n LVDS2A_8p LVDS2A_9n LVDS2A_9p LVDS2A_10n LVDS2A_10p LVDS2A_11n LVDS2A_11p LVDS2A_12n LVDS2A_12p LVDS2A_13n LVDS2A_13p LVDS2A_14n LVDS2A_14p LVDS2A_15n LVDS2A_15p LVDS2A_16n LVDS2A_16p LVDS2A_17n LVDS2A_17p LVDS2A_18n LVDS2A_18p LVDS2A_19n LVDS2A_19p LVDS2A_20n LVDS2A_20p LVDS2A_21n LVDS2A_21p LVDS2A_22n LVDS2A_22p LVDS2A_23n LVDS2A_23p LVDS2A_24n LVDS2A_24p LVDS3H_1n LVDS3H_1p LVDS3H_2n LVDS3H_2p LVDS3H_3n LVDS3H_3p LVDS3H_4n LVDS3H_4p LVDS3H_5n LVDS3H_5p LVDS3H_6n LVDS3H_6p LVDS3H_7n LVDS3H_7p Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No AN27 AP27 AK27 AL27 AR28 AR27 AF28 AF27 AG24 AG25 AN26 AP26 AJ27 AH27 AT28 AU28 AL28 AK28 AG28 AH28 AH24 AJ24 AJ25 AK25 AK29 AJ29 AH29 AG29 AW21 AW22 AL25 AM25 AT27 AT26 AV21 AU21 AT22 AT21 AP22 AR22 AP25 AR25 AT25 AU25 AV23 AV22 AU26 AV26 AE23 AE24 AF22 AE22 AW26 AW25 AW24 AV24 AP24 AR24 AK24 AK23 AU23 AU24 AM24 AN24 AT23 AR23 AN22 AN23 AH23 AG23 AM23 AL23 AL22 AK22 AJ22 AH22 M18 L18 K18 J17 E17 F17 H18 G18 E18 F18 A18 A17 K17 L17 DQ51 DQ51 DQ51 DQ51 DQ52 DQ52 DQSn52 DQS52 DQ52 DQ52 DQSn53 DQS53 DQ53 DQ53 DQ53 DQ53 DQ54 DQ54 DQSn54 DQS54 DQ54 DQ54 DQSn55 DQS55 DQ55 DQ55 DQ55 DQ55 DQ56 DQ56 DQSn56 DQS56 DQ56 DQ56 DQSn57 DQS57 DQ57 DQ57 DQ57 DQ57 DQ58 DQ58 DQSn58 DQS58 DQ58 DQ58 DQSn59 DQS59 DQ59 DQ59 DQ59 DQ59 DQ60 DQ60 DQSn60 DQS60 DQ60 DQ60 DQSn61 DQS61 DQ61 DQ61 DQ61 DQ61 DQ62 DQ62 DQSn62 DQS62 DQ62 DQ62 DQSn63 DQS63 DQ63 DQ63 DQ63 DQ63 DQ64 DQ64 DQSn64 DQS64 DQ64 DQ64 DQSn65 DQS65 DQ65 DQ65 DQ65 DQ65 DQ66 DQ66 DQ25 DQ25 DQ25 DQ25 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQSn26/CQn26 DQS26/CQ26 DQ26 DQ26 DQ26 DQ26 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQSn27/CQn27 DQS27/CQ27 DQ27 DQ27 DQ27 DQ27 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQSn28/CQn28 DQS28/CQ28 DQ28 DQ28 DQ28 DQ28 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQSn29/CQn29 DQS29/CQ29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQSn30/CQn30 DQS30/CQ30 DQ30 DQ30 DQ30 DQ30 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQSn31/CQn31 DQS31/CQ31 DQ31 DQ31 DQ31 DQ31 DQ32 DQ32 DQ32 DQ32 DQ32 DQ32 DQSn32/CQn32 DQS32/CQ32 DQ32 DQ32 DQ32 DQ32 DQ33 DQ33 DQ12 DQ12 DQ12 DQ12 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQSn13/CQn13 DQS13/CQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQSn16/CQn16 DQS16/CQ16 DQ16 DQ16 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQSn6/CQn6 DQS6/CQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 Page 34 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3B 3B 3B 3B 3B 3B 3B 3B 3B PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 39 37 35 33 31 30 29 28 27 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_3H_CLKOUT1n PLL_3H_CLKOUT1p,PLL_3H_CLKOUT1,PLL_3H_FB1 RZQ_3H CLK_3H_1n CLK_3H_1p CLK_3H_0n CLK_3H_0p PLL_3H_CLKOUT0n PLL_3H_CLKOUT0p,PLL_3H_CLKOUT0,PLL_3H_FB0 PLL_3G_CLKOUT1n PLL_3G_CLKOUT1p,PLL_3G_CLKOUT1,PLL_3G_FB1 RZQ_3G CLK_3G_1n CLK_3G_1p CLK_3G_0n CLK_3G_0p PLL_3G_CLKOUT0n PLL_3G_CLKOUT0p,PLL_3G_CLKOUT0,PLL_3G_FB0 PLL_3B_CLKOUT1n PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1 Pin List RF40 Dedicated Tx/Rx Channel LVDS3H_8n LVDS3H_8p LVDS3H_9n LVDS3H_9p LVDS3H_10n LVDS3H_10p LVDS3H_11n LVDS3H_11p LVDS3H_12n LVDS3H_12p LVDS3H_13n LVDS3H_13p LVDS3H_14n LVDS3H_14p LVDS3H_15n LVDS3H_15p LVDS3H_16n LVDS3H_16p LVDS3H_17n LVDS3H_17p LVDS3H_18n LVDS3H_18p LVDS3H_19n LVDS3H_19p LVDS3H_20n LVDS3H_20p LVDS3H_21n LVDS3H_21p LVDS3H_22n LVDS3H_22p LVDS3H_23n LVDS3H_23p LVDS3H_24n LVDS3H_24p LVDS3G_1n LVDS3G_1p LVDS3G_2n LVDS3G_2p LVDS3G_3n LVDS3G_3p LVDS3G_4n LVDS3G_4p LVDS3G_5n LVDS3G_5p LVDS3G_6n LVDS3G_6p LVDS3G_7n LVDS3G_7p LVDS3G_8n LVDS3G_8p LVDS3G_9n LVDS3G_9p LVDS3G_10n LVDS3G_10p LVDS3G_11n LVDS3G_11p LVDS3G_12n LVDS3G_12p LVDS3G_13n LVDS3G_13p LVDS3G_14n LVDS3G_14p LVDS3G_15n LVDS3G_15p LVDS3G_16n LVDS3G_16p LVDS3G_17n LVDS3G_17p LVDS3G_18n LVDS3G_18p LVDS3G_19n LVDS3G_19p LVDS3G_20n LVDS3G_20p LVDS3G_21n LVDS3G_21p LVDS3G_22n LVDS3G_22p LVDS3G_23n LVDS3G_23p LVDS3G_24n LVDS3B_5n LVDS3B_6n LVDS3B_7n LVDS3B_8n LVDS3B_9n LVDS3B_9p LVDS3B_10n LVDS3B_10p LVDS3B_11n Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes No Yes No Yes No No Yes Yes No D17 C17 K19 J19 A16 B16 H17 G16 H19 G19 C16 D16 E19 D19 A15 B15 F16 E15 C18 B18 F15 G15 C19 B19 F20 G20 H16 J16 M16 L16 J20 K20 L20 M20 M11 L11 D15 D14 C14 B14 J11 J12 K12 L12 G11 H11 E14 E13 G14 H14 L13 M13 M15 M14 N14 P14 N12 N13 L15 K15 H12 H13 J15 J14 F13 G13 K13 K14 C13 C12 P11 N11 F10 F11 E12 F12 D12 D11 E10 D10 P12 AR13 AR12 AM13 AN13 AT11 AT12 AM14 AN14 AP14 DQSn66 DQS66 DQ66 DQ66 DQSn67 DQS67 DQ67 DQ67 DQ67 DQ67 DQ68 DQ68 DQSn68 DQS68 DQ68 DQ68 DQSn69 DQS69 DQ69 DQ69 DQ69 DQ69 DQ70 DQ70 DQSn70 DQS70 DQ70 DQ70 DQSn71 DQS71 DQ71 DQ71 DQ71 DQ71 DQ72 DQ72 DQSn72 DQS72 DQ72 DQ72 DQSn73 DQS73 DQ73 DQ73 DQ73 DQ73 DQ74 DQ74 DQSn74 DQS74 DQ74 DQ74 DQSn75 DQS75 DQ75 DQ75 DQ75 DQ75 DQ76 DQ76 DQSn76 DQS76 DQ76 DQ76 DQSn77 DQS77 DQ77 DQ77 DQ77 DQ77 DQ78 DQ78 DQSn78 DQS78 DQ78 DQ78 DQSn79 DQS79 DQ79 DQ79 DQ79 DQ113 DQ113 DQ114 DQSn114 DQ114 DQ114 DQSn115 DQS115 DQ115 DQ33 DQ33 DQ33 DQ33 DQSn33/CQn33 DQS33/CQ33 DQ33 DQ33 DQ33 DQ33 DQ34 DQ34 DQ34 DQ34 DQ34 DQ34 DQSn34/CQn34 DQS34/CQ34 DQ34 DQ34 DQ34 DQ34 DQ35 DQ35 DQ35 DQ35 DQ35 DQ35 DQSn35/CQn35 DQS35/CQ35 DQ35 DQ35 DQ35 DQ35 DQ36 DQ36 DQ36 DQ36 DQ36 DQ36 DQSn36/CQn36 DQS36/CQ36 DQ36 DQ36 DQ36 DQ36 DQ37 DQ37 DQ37 DQ37 DQ37 DQ37 DQSn37/CQn37 DQS37/CQ37 DQ37 DQ37 DQ37 DQ37 DQ38 DQ38 DQ38 DQ38 DQ38 DQ38 DQSn38/CQn38 DQS38/CQ38 DQ38 DQ38 DQ38 DQ38 DQ39 DQ39 DQ39 DQ39 DQ39 DQ39 DQSn39/CQn39 DQS39/CQ39 DQ39 DQ39 DQ39 DQ56 DQ56 DQ57 DQ57 DQ57 DQ57 DQSn57/CQn57 DQS57/CQ57 DQ57 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQSn17/CQn17 DQS17/CQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQSn18/CQn18 DQS18/CQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQSn19/CQn19 DQS19/CQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ28 DQSn28/CQn28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQSn8/CQn8 DQS8/CQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQSn9/CQn9 DQS9/CQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 Page 35 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4H 4H PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) 26 25 24 23 22 21 20 19 18 17 15 13 11 9 7 5 3 1 47 45 43 41 39 37 35 33 31 29 27 26 25 23 21 19 17 15 13 11 9 7 6 5 4 3 2 1 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO GXBR4J_TX_CH2n GXBR4J_TX_CH2p GXBR4J_RX_CH2n,GXBR4J_REFCLK2n GXBR4J_RX_CH2p,GXBR4J_REFCLK2p GXBR4J_TX_CH1n GXBR4J_TX_CH1p GXBR4J_RX_CH1n,GXBR4J_REFCLK1n GXBR4J_RX_CH1p,GXBR4J_REFCLK1p GXBR4J_TX_CH0n GXBR4J_TX_CH0p GXBR4J_RX_CH0n,GXBR4J_REFCLK0n GXBR4J_RX_CH0p,GXBR4J_REFCLK0p REFCLK_GXBR4J_CHBp REFCLK_GXBR4J_CHBn REFCLK_GXBR4I_CHTp REFCLK_GXBR4I_CHTn GXBR4I_TX_CH5n GXBR4I_TX_CH5p GXBR4I_RX_CH5n,GXBR4I_REFCLK5n GXBR4I_RX_CH5p,GXBR4I_REFCLK5p GXBR4I_TX_CH4n GXBR4I_TX_CH4p GXBR4I_RX_CH4n,GXBR4I_REFCLK4n GXBR4I_RX_CH4p,GXBR4I_REFCLK4p GXBR4I_TX_CH3n GXBR4I_TX_CH3p GXBR4I_RX_CH3n,GXBR4I_REFCLK3n GXBR4I_RX_CH3p,GXBR4I_REFCLK3p GXBR4I_TX_CH2n GXBR4I_TX_CH2p GXBR4I_RX_CH2n,GXBR4I_REFCLK2n GXBR4I_RX_CH2p,GXBR4I_REFCLK2p GXBR4I_TX_CH1n GXBR4I_TX_CH1p GXBR4I_RX_CH1n,GXBR4I_REFCLK1n GXBR4I_RX_CH1p,GXBR4I_REFCLK1p GXBR4I_TX_CH0n GXBR4I_TX_CH0p GXBR4I_RX_CH0n,GXBR4I_REFCLK0n GXBR4I_RX_CH0p,GXBR4I_REFCLK0p REFCLK_GXBR4I_CHBp REFCLK_GXBR4I_CHBn REFCLK_GXBR4H_CHTp REFCLK_GXBR4H_CHTn RZQ_3B CLK_3B_1n CLK_3B_1p CLK_3B_0n CLK_3B_0p Configuration Function PLL_3B_CLKOUT0n PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0 PLL_3A_CLKOUT1n RZQ_3A CLK_3A_1n CLK_3A_0n PLL_3A_CLKOUT0n Pin List RF40 Dedicated Tx/Rx Channel LVDS3B_11p LVDS3B_12n LVDS3B_12p LVDS3B_13n LVDS3B_13p LVDS3B_14n LVDS3B_14p LVDS3B_15n LVDS3B_15p LVDS3B_16n LVDS3B_17n LVDS3B_18n LVDS3B_19n LVDS3B_20n LVDS3B_21n LVDS3B_22n LVDS3B_23n LVDS3B_24n LVDS3A_1n LVDS3A_2n LVDS3A_3n LVDS3A_4n LVDS3A_5n LVDS3A_6n LVDS3A_7n LVDS3A_8n LVDS3A_9n LVDS3A_10n LVDS3A_11n LVDS3A_11p LVDS3A_12n LVDS3A_13n LVDS3A_14n LVDS3A_15n LVDS3A_16n LVDS3A_17n LVDS3A_18n LVDS3A_19n LVDS3A_20n LVDS3A_21n LVDS3A_21p LVDS3A_22n LVDS3A_22p LVDS3A_23n LVDS3A_23p LVDS3A_24n Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No Yes Yes No No Yes Yes No No Yes No Yes No Yes No Yes No Yes No Yes No Yes No Yes No Yes No Yes No No Yes No Yes No Yes No Yes No Yes No No Yes Yes No No Yes AR14 AR10 AT10 AT13 AU13 AP12 AN12 AU14 AV14 AW14 AP11 AW15 AN11 AP10 AU15 AT15 AN9 AM11 AP19 AM15 AL16 AR19 AT20 AU20 AM16 AN16 AW20 AP16 AP15 AR15 AW19 AT16 AR18 AU16 AV16 AT18 AW16 AU19 AV19 AW17 AV17 AR17 AT17 AU18 AV18 AP17 A8 A7 B10 B9 B6 B5 C8 C7 A4 A3 E8 E7 L7 L8 N7 N8 B2 B1 D6 D5 C4 C3 F6 F5 D2 D1 H6 H5 E4 E3 K6 K5 F2 F1 L4 L3 G4 G3 M6 M5 R7 R8 U7 U8 DQ115 DQ115 DQ115 DQ116 DQ116 DQSn116 DQS116 DQ116 DQ116 DQSn117 DQ117 DQ117 DQ118 DQSn118 DQ118 DQSn119 DQ119 DQ119 DQ120 DQSn120 DQ120 DQSn121 DQ121 DQ121 DQ122 DQSn122 DQ122 DQSn123 DQ123 DQ123 DQ123 DQ124 DQSn124 DQ124 DQSn125 DQ125 DQ125 DQ126 DQSn126 DQ126 DQ126 DQSn127 DQS127 DQ127 DQ127 DQ127 DQ57 DQ57 DQ57 DQ58 DQ58 DQ58 DQ58 DQ58 DQ58 DQSn58/CQn58 DQ58 DQ58 DQ59 DQ59 DQ59 DQSn59/CQn59 DQ59 DQ59 DQ60 DQ60 DQ60 DQSn60/CQn60 DQ60 DQ60 DQ61 DQ61 DQ61 DQSn61/CQn61 DQ61 DQ61 DQ61 DQ62 DQ62 DQ62 DQSn62/CQn62 DQ62 DQ62 DQ63 DQ63 DQ63 DQ63 DQSn63/CQn63 DQS63/CQ63 DQ63 DQ63 DQ63 DQ28 DQ28 DQ28 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQSn29/CQn29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQ30 DQ30 DQ30 DQSn30/CQn30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ31 DQ31 DQ31 DQ31 DQ31 DQSn31/CQn31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 Page 36 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4E 4E 4E 4E 4E 4E 4E 4E PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GXBR4H_TX_CH5n GXBR4H_TX_CH5p GXBR4H_RX_CH5n,GXBR4H_REFCLK5n GXBR4H_RX_CH5p,GXBR4H_REFCLK5p GXBR4H_TX_CH4n GXBR4H_TX_CH4p GXBR4H_RX_CH4n,GXBR4H_REFCLK4n GXBR4H_RX_CH4p,GXBR4H_REFCLK4p GXBR4H_TX_CH3n GXBR4H_TX_CH3p GXBR4H_RX_CH3n,GXBR4H_REFCLK3n GXBR4H_RX_CH3p,GXBR4H_REFCLK3p GXBR4H_TX_CH2n GXBR4H_TX_CH2p GXBR4H_RX_CH2n,GXBR4H_REFCLK2n GXBR4H_RX_CH2p,GXBR4H_REFCLK2p GXBR4H_TX_CH1n GXBR4H_TX_CH1p GXBR4H_RX_CH1n,GXBR4H_REFCLK1n GXBR4H_RX_CH1p,GXBR4H_REFCLK1p GXBR4H_TX_CH0n GXBR4H_TX_CH0p GXBR4H_RX_CH0n,GXBR4H_REFCLK0n GXBR4H_RX_CH0p,GXBR4H_REFCLK0p REFCLK_GXBR4H_CHBp REFCLK_GXBR4H_CHBn REFCLK_GXBR4G_CHTp REFCLK_GXBR4G_CHTn GXBR4G_TX_CH5n GXBR4G_TX_CH5p GXBR4G_RX_CH5n,GXBR4G_REFCLK5n GXBR4G_RX_CH5p,GXBR4G_REFCLK5p GXBR4G_TX_CH4n GXBR4G_TX_CH4p GXBR4G_RX_CH4n,GXBR4G_REFCLK4n GXBR4G_RX_CH4p,GXBR4G_REFCLK4p GXBR4G_TX_CH3n GXBR4G_TX_CH3p GXBR4G_RX_CH3n,GXBR4G_REFCLK3n GXBR4G_RX_CH3p,GXBR4G_REFCLK3p GXBR4G_TX_CH2n GXBR4G_TX_CH2p GXBR4G_RX_CH2n,GXBR4G_REFCLK2n GXBR4G_RX_CH2p,GXBR4G_REFCLK2p GXBR4G_TX_CH1n GXBR4G_TX_CH1p GXBR4G_RX_CH1n,GXBR4G_REFCLK1n GXBR4G_RX_CH1p,GXBR4G_REFCLK1p GXBR4G_TX_CH0n GXBR4G_TX_CH0p GXBR4G_RX_CH0n,GXBR4G_REFCLK0n GXBR4G_RX_CH0p,GXBR4G_REFCLK0p REFCLK_GXBR4G_CHBp REFCLK_GXBR4G_CHBn REFCLK_GXBR4F_CHTp REFCLK_GXBR4F_CHTn GXBR4F_TX_CH5n GXBR4F_TX_CH5p GXBR4F_RX_CH5n,GXBR4F_REFCLK5n GXBR4F_RX_CH5p,GXBR4F_REFCLK5p GXBR4F_TX_CH4n GXBR4F_TX_CH4p GXBR4F_RX_CH4n,GXBR4F_REFCLK4n GXBR4F_RX_CH4p,GXBR4F_REFCLK4p GXBR4F_TX_CH3n GXBR4F_TX_CH3p GXBR4F_RX_CH3n,GXBR4F_REFCLK3n GXBR4F_RX_CH3p,GXBR4F_REFCLK3p GXBR4F_TX_CH2n GXBR4F_TX_CH2p GXBR4F_RX_CH2n,GXBR4F_REFCLK2n GXBR4F_RX_CH2p,GXBR4F_REFCLK2p GXBR4F_TX_CH1n GXBR4F_TX_CH1p GXBR4F_RX_CH1n,GXBR4F_REFCLK1n GXBR4F_RX_CH1p,GXBR4F_REFCLK1p GXBR4F_TX_CH0n GXBR4F_TX_CH0p GXBR4F_RX_CH0n,GXBR4F_REFCLK0n GXBR4F_RX_CH0p,GXBR4F_REFCLK0p REFCLK_GXBR4F_CHBp REFCLK_GXBR4F_CHBn REFCLK_GXBR4E_CHTp REFCLK_GXBR4E_CHTn GXBR4E_TX_CH5n GXBR4E_TX_CH5p GXBR4E_RX_CH5n,GXBR4E_REFCLK5n GXBR4E_RX_CH5p,GXBR4E_REFCLK5p GXBR4E_TX_CH4n GXBR4E_TX_CH4p Dedicated Tx/Rx Channel Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 H2 H1 N4 N3 J4 J3 P6 P5 K2 K1 R4 R3 M2 M1 T6 T5 P2 P1 U4 U3 T2 T1 V6 V5 W7 W8 AA7 AA8 V2 V1 W4 W3 Y2 Y1 Y6 Y5 AB2 AB1 AA4 AA3 AD2 AD1 AB6 AB5 AF2 AF1 AC4 AC3 AH2 AH1 AD6 AD5 AC7 AC8 AE7 AE8 AK2 AK1 AE4 AE3 AL4 AL3 AF6 AF5 AM2 AM1 AG4 AG3 AN4 AN3 AH6 AH5 AP2 AP1 AJ4 AJ3 AR4 AR3 AK6 AK5 AG7 AG8 AJ7 AJ8 AT2 AT1 AM6 AM5 AU4 AU3 Pin List RF40 Page 37 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function GXBR4E_RX_CH4n,GXBR4E_REFCLK4n GXBR4E_RX_CH4p,GXBR4E_REFCLK4p GXBR4E_TX_CH3n GXBR4E_TX_CH3p GXBR4E_RX_CH3n,GXBR4E_REFCLK3n GXBR4E_RX_CH3p,GXBR4E_REFCLK3p GXBR4E_TX_CH2n GXBR4E_TX_CH2p GXBR4E_RX_CH2n,GXBR4E_REFCLK2n GXBR4E_RX_CH2p,GXBR4E_REFCLK2p GXBR4E_TX_CH1n GXBR4E_TX_CH1p GXBR4E_RX_CH1n,GXBR4E_REFCLK1n GXBR4E_RX_CH1p,GXBR4E_REFCLK1p GXBR4E_TX_CH0n GXBR4E_TX_CH0p GXBR4E_RX_CH0n,GXBR4E_REFCLK0n GXBR4E_RX_CH0p,GXBR4E_REFCLK0p REFCLK_GXBR4E_CHBp REFCLK_GXBR4E_CHBn GND TDO TMS TRST TCK TDI MSEL0 MSEL1 MSEL2 nIO_PULLUP nSTATUS CONF_DONE GND nCONFIG nCE nCSO0 nCSO1 nCSO2 AS_DATA0,ASDO AS_DATA1 AS_DATA2 AS_DATA3 DCLK ADCGND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND Optional Function(s) Configuration Function TDO TMS TRST TCK TDI MSEL0 MSEL1 MSEL2 nIO_PULLUP nSTATUS CONF_DONE nCONFIG nCE nCSO0 nCSO1 nCSO2 AS_DATA0,ASDO AS_DATA1 AS_DATA2 AS_DATA3 DCLK Pin List RF40 Dedicated Tx/Rx Channel Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AP6 AP5 AV2 AV1 AT6 AT5 AW4 AW3 AR8 AR7 AV6 AV5 AU8 AU7 AW8 AW7 AV10 AV9 AL7 AL8 AN18 AM21 AJ20 AL20 AP20 AK18 AJ19 AL21 AJ21 AN19 AL17 AK17 AK20 AJ17 AK19 AR20 AJ16 AM18 AP21 AL18 AN21 AM20 AM19 J32 A14 A19 A24 AA10 AA14 AA19 AA24 AA29 AB12 AB17 AB22 AB27 AC10 AC15 AC20 AC25 AC30 AD10 AD13 AD18 AD23 AD28 AD30 AE10 AE11 AE16 AE21 AE30 AF14 AF19 AF24 AF29 AG10 AG12 AG17 AG22 AG27 AG30 AH10 AH15 AH20 AH30 AJ10 AJ13 AJ18 AJ28 Page 38 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AK11 AK16 AK21 AK30 AL14 AL19 AL29 AM12 AM17 AN10 AN15 AN20 AN25 AN30 AR11 AR21 AR26 AT19 AT24 AT29 AU12 AU17 AU22 AU27 AV15 AV20 AV25 AW18 AW23 B17 B22 C15 C20 C25 D13 D18 D23 D28 E11 E21 E26 F31 F9 H10 H15 H20 H25 H30 J28 K11 K16 L14 L19 L24 L29 M12 M17 M22 N10 N15 N20 N25 N30 P13 P18 P23 P28 R11 R16 R21 R26 T10 T14 T19 T24 T29 T30 U12 U17 U22 U27 V10 V15 V20 V25 V30 W13 W18 W23 W28 Pin List RF40 Page 39 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Y10 Y11 Y16 AA21 Y26 Y30 A27 A29 A30 A31 A34 A35 A38 AA30 AA31 AA34 AA35 AA38 AA39 AB36 AB37 AC34 AC35 AC38 AC39 AD32 AD33 AD36 AD37 AE31 AE34 AE35 AE38 AE39 AF36 AF37 AG34 AG35 AG38 AG39 AH32 AH33 AH36 AH37 AJ31 AJ34 AJ35 AJ38 AJ39 AK36 AK37 AL34 AL35 AL38 AL39 AM32 AM33 AM36 AM37 AN32 AN33 AN34 AN35 AN38 AN39 AP31 AP32 AP33 AP36 AP37 AR31 AR34 AR35 AR38 AR39 AT31 AT32 AT33 AT36 AT37 AU29 AU30 AU31 AU34 AU35 AU38 AU39 AV29 AV32 AV33 Pin List RF40 Page 40 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AV36 AV37 AW27 AW29 AW30 AW31 AW34 AW35 AW38 B27 B28 B29 B32 B33 B36 B37 C29 C30 C31 C34 C35 C38 C39 D31 D32 D33 D36 D37 E31 E34 E35 E38 E39 F32 F33 F36 F37 G31 G32 G33 G34 G35 G38 G39 H32 H33 H36 H37 J31 J34 J35 J38 J39 K36 K37 L34 L35 L38 L39 M32 M33 M36 M37 N31 N34 N35 N38 N39 P36 P37 R34 R35 R38 R39 T32 T33 T36 T37 U30 U31 U34 U35 U38 U39 V36 V37 W34 W35 W38 W39 Pin List RF40 Page 41 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Y32 Y33 Y36 Y37 A10 A11 A13 A2 A5 A6 A9 AA1 AA2 AA5 AA6 AA9 AB3 AB4 AC1 AC2 AC5 AC6 AD3 AD4 AD7 AD8 AE1 AE2 AE5 AE6 AE9 AF3 AF4 AG1 AG2 AG5 AG6 AH3 AH4 AH7 AH8 AJ1 AJ2 AJ5 AJ6 AJ9 AK3 AK4 AL1 AL2 AL5 AL6 AM3 AM4 AM7 AM8 AN1 AN2 AN5 AN6 AN7 AN8 AP3 AP4 AP7 AP8 AP9 AR1 AR2 AR5 AR6 AR9 AT3 AT4 AT7 AT8 AT9 AU1 AU10 AU11 AU2 AU5 AU6 AU9 AV11 AV3 AV4 AV7 AV8 AW10 Pin List RF40 Page 42 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AW11 AW13 AW2 AW5 AW6 AW9 B11 B12 B13 B3 B4 B7 B8 C1 C10 C11 C2 C5 C6 C9 D3 D4 D7 D8 D9 E1 E2 E5 E6 E9 F3 F4 F7 F8 G1 G2 G5 G6 G7 G8 G9 H3 H4 H7 H8 J1 J2 J5 J6 J9 K3 K4 L1 L2 L5 L6 M10 M3 M4 M7 M8 N1 N2 N5 N6 N9 P3 P4 R1 R2 R5 R6 T3 T4 T7 T8 U1 U10 U2 U5 U6 U9 V3 V4 W1 W2 W5 W6 Y3 Y4 Pin List RF40 Page 43 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GNDSENSE VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCCPT_2 VCCPT_2 VCCPT_2 VCCPT_2 VCCPT_2 VCCPT_2 VCCPT_2 VCCPT_2 VCCPT_2 VCCPT_2 VCCPT_2 VCCPT_2 VCCPT_2 DNU DNU DNU PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Y7 Y8 Y21 AB19 AB20 AB21 AB23 N18 N19 N21 N22 N23 AA15 AA16 AA13 AA25 R15 R17 R18 R19 R20 R22 R23 R24 T13 T15 T16 T17 T18 T20 T21 T22 T23 T25 U13 U14 U15 U16 U18 U19 U20 U21 U23 U24 U25 V13 V14 V16 V17 V18 V19 V21 V22 V23 V24 W14 W15 W16 W17 W19 W20 AA20 W22 W24 W25 Y13 Y14 Y15 Y17 Y18 Y19 Y23 Y24 Y25 AD21 AD22 AD24 AD25 AC14 AD14 AD15 N16 P16 P19 N24 P22 P24 AV27 AV28 AE12 Pin List RF40 Page 44 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2A 2F 2K 2L 3A 3B 3G 3H PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF VREFB2AN0 VREFB2FN0 VREFB2KN0 VREFB2LN0 VREFB3AN0 VREFB3BN0 VREFB3GN0 VREFB3HN0 Pin Name/Function Optional Function(s) Configuration Function DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU DNU VCCPGM VCCPGM TEMPDIODEn TEMPDIODEp VCCBAT VCCIO2AF VCCIO2AF VCCIO2AF VCCIO2AF VCCIO2AF VCCIO2AF VCCIO2AF VCCIO2AF VCCIO2AF VCCIO2KL VCCIO2KL VCCIO2KL VCCIO2KL VCCIO2KL VCCIO2KL VCCIO2KL VCCIO2KL VCCIO3AB VCCIO3AB VCCIO3AB VCCIO3AB VCCIO3GH VCCIO3GH VCCIO3GH VCCIO3GH VCCIO3GH VCCIO3GH VCCIO3GH VREFB2AN0 VREFB2FN0 VREFB2KN0 VREFB2LN0 VREFB3AN0 VREFB3BN0 VREFB3GN0 VREFB3HN0 VREFN_ADC VREFP_ADC NC Dedicated Tx/Rx Channel Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AF12 AJ14 AK14 AD12 AC12 AH11 AG11 AA12 AH12 W12 Y12 AJ15 AL12 AK15 AK12 AJ12 AH14 AK13 AJ11 AL11 AH21 AL15 AG14 AG21 AF21 AH19 AG13 AH13 AH18 AE13 AG18 AF13 AD26 AF15 AE14 AC26 AG15 AH17 AH16 AG16 AV13 AV12 P10 AF17 Y20 Y22 AG20 AF20 P17 N17 AG19 AJ23 AL24 AM22 AP23 AE26 AH25 AK26 AM27 AP28 F29 G27 K26 M27 F24 G22 J23 K21 AP18 AR16 AP13 AT14 F14 G12 J13 E16 F19 G17 J18 AF23 AE27 P26 M24 AN17 AL13 R13 M19 G10 J10 AE15 Pin List RF40 Page 45 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBR PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AJ30 AL30 AM30 AM31 AD29 AC28 AF30 AL10 AD27 AC27 AD11 AF10 AF11 AK10 T12 R12 R10 T11 AM10 V12 U11 V11 AB10 AM9 W10 W11 AB11 AC11 AA11 T26 T27 T28 V28 U28 AB29 AB28 Y29 Y28 V29 U29 AB30 AC29 AA26 Y27 W30 W29 AA28 AA27 R30 P30 W26 V26 V27 W27 L30 M30 K30 J30 G30 U26 AE18 AF18 AE17 AF16 J33 AC19 AC21 AD19 AD20 AD16 AD17 AC23 AC18 AC22 AC17 P20 P15 AC13 AC16 P25 AC24 AE19 AE20 AH31 AD31 Y31 T31 M31 H31 AH9 Pin List RF40 Page 46 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCR_GXBL1C VCCR_GXBL1C VCCR_GXBL1D VCCR_GXBL1D VCCR_GXBL1E VCCR_GXBL1E VCCR_GXBL1F VCCR_GXBL1F VCCR_GXBL1G VCCR_GXBL1G VCCR_GXBL1H VCCR_GXBL1H VCCR_GXBR4E VCCR_GXBR4E VCCR_GXBR4F VCCR_GXBR4F VCCR_GXBR4G VCCR_GXBR4G VCCR_GXBR4H VCCR_GXBR4H VCCR_GXBR4I VCCR_GXBR4I VCCR_GXBR4J VCCR_GXBR4J VCCT_GXBL1C VCCT_GXBL1C VCCT_GXBL1D VCCT_GXBL1D VCCT_GXBL1E VCCT_GXBL1E VCCT_GXBL1F VCCT_GXBL1F VCCT_GXBL1G VCCT_GXBL1G VCCT_GXBL1H VCCT_GXBL1H VCCT_GXBR4E VCCT_GXBR4E VCCT_GXBR4F VCCT_GXBR4F VCCT_GXBR4G VCCT_GXBR4G VCCT_GXBR4H VCCT_GXBR4H VCCT_GXBR4I VCCT_GXBR4I VCCT_GXBR4J VCCT_GXBR4J RREF_BL RREF_BR RREF_TL RREF_TR VCCA_FPLL VCCA_FPLL VCCA_FPLL VCCA_FPLL VCCA_FPLL VCCA_FPLL VCCA_FPLL VCCA_FPLL VCCA_FPLL VCCA_FPLL VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCLSENSE VSIGN_0 VSIGN_1 VSIGP_0 VSIGP_1 Dedicated Tx/Rx Channel Soft CDR Support RF40 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AD9 Y9 T9 M9 H9 AK33 AK32 AF33 AF32 AB33 AB32 V33 V32 P33 P32 K33 K32 AK7 AK8 AF7 AF8 AB7 AB8 V7 V8 P7 P8 K7 K8 AL31 AK31 AG31 AF31 AC31 AB31 W31 V31 R31 P31 L31 K31 AL9 AK9 AG9 AF9 AC9 AB9 W9 V9 R9 P9 L9 K9 AW28 AW12 A28 A12 AB26 AB15 AB25 AB14 R25 P21 R14 AB13 AB16 AB24 AA17 AA18 AA22 AA23 AB18 W21 K10 J7 L10 J8 Note: (1) For more information about the external memory interface schemes of the pins with indices, refer to the Arria10EMIF.xls PT-10AX115-1.5 Copyright © 2015 Altera Corp Pin List RF40 Page 47 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1C 1C 1C 1C 1C 1C PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function REFCLK_GXBL1F_CHTp REFCLK_GXBL1F_CHTn GXBL1F_TX_CH5n GXBL1F_TX_CH5p GXBL1F_RX_CH5n,GXBL1F_REFCLK5n GXBL1F_RX_CH5p,GXBL1F_REFCLK5p GXBL1F_TX_CH4n GXBL1F_TX_CH4p GXBL1F_RX_CH4n,GXBL1F_REFCLK4n GXBL1F_RX_CH4p,GXBL1F_REFCLK4p GXBL1F_TX_CH3n GXBL1F_TX_CH3p GXBL1F_RX_CH3n,GXBL1F_REFCLK3n GXBL1F_RX_CH3p,GXBL1F_REFCLK3p GXBL1F_TX_CH2n GXBL1F_TX_CH2p GXBL1F_RX_CH2n,GXBL1F_REFCLK2n GXBL1F_RX_CH2p,GXBL1F_REFCLK2p GXBL1F_TX_CH1n GXBL1F_TX_CH1p GXBL1F_RX_CH1n,GXBL1F_REFCLK1n GXBL1F_RX_CH1p,GXBL1F_REFCLK1p GXBL1F_TX_CH0n GXBL1F_TX_CH0p GXBL1F_RX_CH0n,GXBL1F_REFCLK0n GXBL1F_RX_CH0p,GXBL1F_REFCLK0p REFCLK_GXBL1F_CHBp REFCLK_GXBL1F_CHBn REFCLK_GXBL1E_CHTp REFCLK_GXBL1E_CHTn GXBL1E_TX_CH5n GXBL1E_TX_CH5p GXBL1E_RX_CH5n,GXBL1E_REFCLK5n GXBL1E_RX_CH5p,GXBL1E_REFCLK5p GXBL1E_TX_CH4n GXBL1E_TX_CH4p GXBL1E_RX_CH4n,GXBL1E_REFCLK4n GXBL1E_RX_CH4p,GXBL1E_REFCLK4p GXBL1E_TX_CH3n GXBL1E_TX_CH3p GXBL1E_RX_CH3n,GXBL1E_REFCLK3n GXBL1E_RX_CH3p,GXBL1E_REFCLK3p GXBL1E_TX_CH2n GXBL1E_TX_CH2p GXBL1E_RX_CH2n,GXBL1E_REFCLK2n GXBL1E_RX_CH2p,GXBL1E_REFCLK2p GXBL1E_TX_CH1n GXBL1E_TX_CH1p GXBL1E_RX_CH1n,GXBL1E_REFCLK1n GXBL1E_RX_CH1p,GXBL1E_REFCLK1p GXBL1E_TX_CH0n GXBL1E_TX_CH0p GXBL1E_RX_CH0n,GXBL1E_REFCLK0n GXBL1E_RX_CH0p,GXBL1E_REFCLK0p REFCLK_GXBL1E_CHBp REFCLK_GXBL1E_CHBn REFCLK_GXBL1D_CHTp REFCLK_GXBL1D_CHTn GXBL1D_TX_CH5n GXBL1D_TX_CH5p GXBL1D_RX_CH5n,GXBL1D_REFCLK5n GXBL1D_RX_CH5p,GXBL1D_REFCLK5p GXBL1D_TX_CH4n GXBL1D_TX_CH4p GXBL1D_RX_CH4n,GXBL1D_REFCLK4n GXBL1D_RX_CH4p,GXBL1D_REFCLK4p GXBL1D_TX_CH3n GXBL1D_TX_CH3p GXBL1D_RX_CH3n,GXBL1D_REFCLK3n GXBL1D_RX_CH3p,GXBL1D_REFCLK3p GXBL1D_TX_CH2n GXBL1D_TX_CH2p GXBL1D_RX_CH2n,GXBL1D_REFCLK2n GXBL1D_RX_CH2p,GXBL1D_REFCLK2p GXBL1D_TX_CH1n GXBL1D_TX_CH1p GXBL1D_RX_CH1n,GXBL1D_REFCLK1n GXBL1D_RX_CH1p,GXBL1D_REFCLK1p GXBL1D_TX_CH0n GXBL1D_TX_CH0p GXBL1D_RX_CH0n,GXBL1D_REFCLK0n GXBL1D_RX_CH0p,GXBL1D_REFCLK0p REFCLK_GXBL1D_CHBp REFCLK_GXBL1D_CHBn REFCLK_GXBL1C_CHTp REFCLK_GXBL1C_CHTn GXBL1C_TX_CH5n GXBL1C_TX_CH5p GXBL1C_RX_CH5n,GXBL1C_REFCLK5n GXBL1C_RX_CH5p,GXBL1C_REFCLK5p Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 T40 T39 A41 A42 B39 B40 B43 B44 C41 C42 D43 D44 D39 D40 F43 F44 E41 E42 H43 H44 G41 G42 K43 K44 J41 J42 V40 V39 Y40 Y39 M43 M44 L41 L42 P43 P44 N41 N42 T43 T44 R41 R42 V43 V44 U41 U42 Y43 Y44 W41 W42 AB43 AB44 AA41 AA42 AB40 AB39 AD40 AD39 AD43 AD44 AC41 AC42 AF43 AF44 AE41 AE42 AH43 AH44 AG41 AG42 AK43 AK44 AJ41 AJ42 AM43 AM44 AL41 AL42 AP43 AP44 AN41 AN42 AF40 AF39 AH40 AH39 AT43 AT44 AR41 AR42 Pin List NF45 Page 48 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 VREF Pin Name/Function VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 GXBL1C_TX_CH4n GXBL1C_TX_CH4p GXBL1C_RX_CH4n,GXBL1C_REFCLK4n GXBL1C_RX_CH4p,GXBL1C_REFCLK4p GXBL1C_TX_CH3n GXBL1C_TX_CH3p GXBL1C_RX_CH3n,GXBL1C_REFCLK3n GXBL1C_RX_CH3p,GXBL1C_REFCLK3p GXBL1C_TX_CH2n GXBL1C_TX_CH2p GXBL1C_RX_CH2n,GXBL1C_REFCLK2n GXBL1C_RX_CH2p,GXBL1C_REFCLK2p GXBL1C_TX_CH1n GXBL1C_TX_CH1p GXBL1C_RX_CH1n,GXBL1C_REFCLK1n GXBL1C_RX_CH1p,GXBL1C_REFCLK1p GXBL1C_TX_CH0n GXBL1C_TX_CH0p GXBL1C_RX_CH0n,GXBL1C_REFCLK0n GXBL1C_RX_CH0p,GXBL1C_REFCLK0p REFCLK_GXBL1C_CHBp REFCLK_GXBL1C_CHBn IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function Dedicated Tx/Rx Channel LVDS2L_1n LVDS2L_1p LVDS2L_2n LVDS2L_2p LVDS2L_3n LVDS2L_3p LVDS2L_4n LVDS2L_4p LVDS2L_5n LVDS2L_5p LVDS2L_6n LVDS2L_6p LVDS2L_7n LVDS2L_7p LVDS2L_8n LVDS2L_8p LVDS2L_9n LVDS2L_9p LVDS2L_10n LVDS2L_10p LVDS2L_11n LVDS2L_11p LVDS2L_12n LVDS2L_12p LVDS2L_13n LVDS2L_13p LVDS2L_14n LVDS2L_14p LVDS2L_15n LVDS2L_15p LVDS2L_16n LVDS2L_16p LVDS2L_17n LVDS2L_17p LVDS2L_18n LVDS2L_18p LVDS2L_19n LVDS2L_19p LVDS2L_20n LVDS2L_20p LVDS2L_21n LVDS2L_21p LVDS2L_22n LVDS2L_22p LVDS2L_23n LVDS2L_23p LVDS2L_24n LVDS2L_24p LVDS2K_1n LVDS2K_1p LVDS2K_2n LVDS2K_2p LVDS2K_3n LVDS2K_3p LVDS2K_4n LVDS2K_4p LVDS2K_5n LVDS2K_5p LVDS2K_6n LVDS2K_6p LVDS2K_7n LVDS2K_7p LVDS2K_8n LVDS2K_8p LVDS2K_9n LVDS2K_9p LVDS2K_10n LVDS2K_10p PLL_2L_CLKOUT1n PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1 RZQ_2L CLK_2L_1n CLK_2L_1p CLK_2L_0n CLK_2L_0p PLL_2L_CLKOUT0n PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0 PLL_2K_CLKOUT1n PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1 Pin List NF45 Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes AV43 AV44 AU41 AU42 AY43 AY44 AW41 AW42 BB43 BB44 BA41 BA42 BC41 BC42 AY39 AY40 BD39 BD40 BB39 BB40 AK40 AK39 D33 E33 F30 G30 G29 H30 E34 F34 E31 F31 E32 F32 C37 D36 D34 D35 F39 G39 E36 F36 E37 F37 G38 G37 H31 H32 J31 K31 G32 H33 G33 G34 L30 L31 F35 G35 M29 M28 N28 P28 K29 L29 J29 J30 M30 N30 N31 P31 H35 H36 J33 K33 J34 K34 J39 J38 H38 H37 J36 J35 L36 L35 K39 L39 M33 N33 K36 L37 DQ0 DQ0 DQSn0 DQS0 DQ0 DQ0 DQSn1 DQS1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQSn2 DQS2 DQ2 DQ2 DQSn3 DQS3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQSn4 DQS4 DQ4 DQ4 DQSn5 DQS5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQSn6 DQS6 DQ6 DQ6 DQSn7 DQS7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQSn8 DQS8 DQ8 DQ8 DQSn9 DQS9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQSn10 DQS10 DQ10 DQ10 DQSn11 DQS11 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQSn4/CQn4 DQS4/CQ4 DQ4 DQ4 DQ4 DQ4 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQSn5/CQn5 DQS5/CQ5 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 Page 49 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) Configuration Function RZQ_2K CLK_2K_1n CLK_2K_1p CLK_2K_0n CLK_2K_0p PLL_2K_CLKOUT0n PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0 PLL_2J_CLKOUT1n PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1 RZQ_2J CLK_2J_1n CLK_2J_1p CLK_2J_0n CLK_2J_0p PLL_2J_CLKOUT0n PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0 Pin List NF45 Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 LVDS2K_11n LVDS2K_11p LVDS2K_12n LVDS2K_12p LVDS2K_13n LVDS2K_13p LVDS2K_14n LVDS2K_14p LVDS2K_15n LVDS2K_15p LVDS2K_16n LVDS2K_16p LVDS2K_17n LVDS2K_17p LVDS2K_18n LVDS2K_18p LVDS2K_19n LVDS2K_19p LVDS2K_20n LVDS2K_20p LVDS2K_21n LVDS2K_21p LVDS2K_22n LVDS2K_22p LVDS2K_23n LVDS2K_23p LVDS2K_24n LVDS2K_24p LVDS2J_1n LVDS2J_1p LVDS2J_2n LVDS2J_2p LVDS2J_3n LVDS2J_3p LVDS2J_4n LVDS2J_4p LVDS2J_5n LVDS2J_5p LVDS2J_6n LVDS2J_6p LVDS2J_7n LVDS2J_7p LVDS2J_8n LVDS2J_8p LVDS2J_9n LVDS2J_9p LVDS2J_10n LVDS2J_10p LVDS2J_11n LVDS2J_11p LVDS2J_12n LVDS2J_12p LVDS2J_13n LVDS2J_13p LVDS2J_14n LVDS2J_14p LVDS2J_15n LVDS2J_15p LVDS2J_16n LVDS2J_16p LVDS2J_17n LVDS2J_17p LVDS2J_18n LVDS2J_18p LVDS2J_19n LVDS2J_19p LVDS2J_20n LVDS2J_20p LVDS2J_21n LVDS2J_21p LVDS2J_22n LVDS2J_22p LVDS2J_23n LVDS2J_23p LVDS2J_24n LVDS2J_24p LVDS2I_1n LVDS2I_1p LVDS2I_2n LVDS2I_2p LVDS2I_3n LVDS2I_3p LVDS2I_4n LVDS2I_4p LVDS2I_5n LVDS2I_5p LVDS2I_6n LVDS2I_6p LVDS2I_7n LVDS2I_7p No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No K38 K37 L34 M34 R31 T31 M32 N32 R32 T32 R33 R34 K32 L32 P33 P34 W33 Y32 AA31 AB32 V33 V32 W31 Y31 U32 U33 Y33 AA32 AD35 AD34 AE32 AE31 AE36 AF36 AF32 AF31 AE34 AE33 AF35 AF34 Y34 W34 AC35 AB34 AA34 AB33 AB35 AA35 AC33 AD33 AC31 AC32 V36 W36 T35 U35 Y36 AA36 V35 W35 T34 U34 AC36 AD36 M35 N35 M37 N36 M38 M39 N37 N38 R36 T36 P36 P35 B35 B34 C36 C35 C33 C32 A35 A34 B32 B33 A31 A32 H26 J26 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQSn12 DQS12 DQ12 DQ12 DQSn13 DQS13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQSn14 DQS14 DQ14 DQ14 DQSn15 DQS15 DQ15 DQ15 DQ15 DQ15 DQ16 DQ16 DQSn16 DQS16 DQ16 DQ16 DQSn17 DQS17 DQ17 DQ17 DQ17 DQ17 DQ18 DQ18 DQSn18 DQS18 DQ18 DQ18 DQSn19 DQS19 DQ19 DQ19 DQ19 DQ19 DQ20 DQ20 DQSn20 DQS20 DQ20 DQ20 DQSn21 DQS21 DQ21 DQ21 DQ21 DQ21 DQ22 DQ22 DQSn22 DQS22 DQ22 DQ22 DQSn23 DQS23 DQ23 DQ23 DQ23 DQ23 DQ24 DQ24 DQSn24 DQS24 DQ24 DQ24 DQSn25 DQS25 DQ25 DQ25 DQ25 DQ25 DQ26 DQ26 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQSn6/CQn6 DQS6/CQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQSn8/CQn8 DQS8/CQ8 DQ8 DQ8 DQ8 DQ8 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQSn9/CQn9 DQS9/CQ9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQSn10/CQn10 DQS10/CQ10 DQ10 DQ10 DQ10 DQ10 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQSn11/CQn11 DQS11/CQ11 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQSn12/CQn12 DQS12/CQ12 DQ12 DQ12 DQ12 DQ12 DQ13 DQ13 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQSn4/CQn4 DQS4/CQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQSn5/CQn5 DQS5/CQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQSn6/CQn6 DQS6/CQ6 DQ6 DQ6 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 Page 50 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2H 2G 2G 2G 2G 2G 2G 2G 2G 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2HN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) Configuration Function PLL_2I_CLKOUT1n PLL_2I_CLKOUT1p,PLL_2I_CLKOUT1,PLL_2I_FB1 RZQ_2I CLK_2I_1n CLK_2I_1p CLK_2I_0n CLK_2I_0p PLL_2I_CLKOUT0n PLL_2I_CLKOUT0p,PLL_2I_CLKOUT0,PLL_2I_FB0 PLL_2H_CLKOUT1n PLL_2H_CLKOUT1p,PLL_2H_CLKOUT1,PLL_2H_FB1 RZQ_2H CLK_2H_1n CLK_2H_1p CLK_2H_0n CLK_2H_0p PLL_2H_CLKOUT0n PLL_2H_CLKOUT0p,PLL_2H_CLKOUT0,PLL_2H_FB0 Pin List NF45 Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 LVDS2I_8n LVDS2I_8p LVDS2I_9n LVDS2I_9p LVDS2I_10n LVDS2I_10p LVDS2I_11n LVDS2I_11p LVDS2I_12n LVDS2I_12p LVDS2I_13n LVDS2I_13p LVDS2I_14n LVDS2I_14p LVDS2I_15n LVDS2I_15p LVDS2I_16n LVDS2I_16p LVDS2I_17n LVDS2I_17p LVDS2I_18n LVDS2I_18p LVDS2I_19n LVDS2I_19p LVDS2I_20n LVDS2I_20p LVDS2I_21n LVDS2I_21p LVDS2I_22n LVDS2I_22p LVDS2I_23n LVDS2I_23p LVDS2I_24n LVDS2I_24p LVDS2H_1n LVDS2H_1p LVDS2H_2n LVDS2H_2p LVDS2H_3n LVDS2H_3p LVDS2H_4n LVDS2H_4p LVDS2H_5n LVDS2H_5p LVDS2H_6n LVDS2H_6p LVDS2H_7n LVDS2H_7p LVDS2H_8n LVDS2H_8p LVDS2H_9n LVDS2H_9p LVDS2H_10n LVDS2H_10p LVDS2H_11n LVDS2H_11p LVDS2H_12n LVDS2H_12p LVDS2H_13n LVDS2H_13p LVDS2H_14n LVDS2H_14p LVDS2H_15n LVDS2H_15p LVDS2H_16n LVDS2H_16p LVDS2H_17n LVDS2H_17p LVDS2H_18n LVDS2H_18p LVDS2H_19n LVDS2H_19p LVDS2H_20n LVDS2H_20p LVDS2H_21n LVDS2H_21p LVDS2H_22n LVDS2H_22p LVDS2H_23n LVDS2H_23p LVDS2H_24n LVDS2H_24p LVDS2G_1n LVDS2G_1p LVDS2G_2n LVDS2G_2p LVDS2G_3n LVDS2G_3p LVDS2G_4n LVDS2G_4p Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes H25 J25 F25 G25 J24 K24 L25 L24 F24 G24 C31 C30 B30 B29 C28 C27 B28 B27 A30 A29 A27 A26 D26 D25 C26 C25 E26 F26 D24 E24 A25 A24 B25 B24 AH35 AH36 AJ36 AJ35 AK34 AJ34 AL37 AK37 AH33 AH32 AG35 AG34 AN38 AN37 AM38 AM39 AP36 AN36 AR38 AP38 AR39 AP39 AR36 AR37 AP35 AP34 AM37 AL36 AN35 AM35 AM34 AL34 AL35 AK36 AT34 AR34 AT37 AT36 AV37 AU37 AU39 AT39 AV38 AU38 AV36 AV35 AU35 AT35 AN33 AM33 AN32 AM32 AP31 AN31 AK31 AK32 DQSn26 DQS26 DQ26 DQ26 DQSn27 DQS27 DQ27 DQ27 DQ27 DQ27 DQ28 DQ28 DQSn28 DQS28 DQ28 DQ28 DQSn29 DQS29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQSn30 DQS30 DQ30 DQ30 DQSn31 DQS31 DQ31 DQ31 DQ31 DQ31 DQ32 DQ32 DQSn32 DQS32 DQ32 DQ32 DQSn33 DQS33 DQ33 DQ33 DQ33 DQ33 DQ34 DQ34 DQSn34 DQS34 DQ34 DQ34 DQSn35 DQS35 DQ35 DQ35 DQ35 DQ35 DQ36 DQ36 DQSn36 DQS36 DQ36 DQ36 DQSn37 DQS37 DQ37 DQ37 DQ37 DQ37 DQ38 DQ38 DQSn38 DQS38 DQ38 DQ38 DQSn39 DQS39 DQ39 DQ39 DQ39 DQ39 DQ40 DQ40 DQSn40 DQS40 DQ40 DQ40 DQSn41 DQS41 DQ13 DQ13 DQ13 DQ13 DQSn13/CQn13 DQS13/CQ13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQSn16/CQn16 DQS16/CQ16 DQ16 DQ16 DQ16 DQ16 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQSn17/CQn17 DQS17/CQ17 DQ17 DQ17 DQ17 DQ17 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQSn18/CQn18 DQS18/CQ18 DQ18 DQ18 DQ18 DQ18 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQSn19/CQn19 DQS19/CQ19 DQ19 DQ19 DQ19 DQ19 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQSn20/CQn20 DQS20/CQ20 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQSn8/CQn8 DQS8/CQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQSn9/CQn9 DQS9/CQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQSn4/CQn4 DQS4/CQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 Page 51 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2G 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2F 2A 2A 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2GN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2FN0 VREFB2AN0 VREFB2AN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) Configuration Function Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 DATA0 DATA1 LVDS2G_5n LVDS2G_5p LVDS2G_6n LVDS2G_6p LVDS2G_7n LVDS2G_7p LVDS2G_8n LVDS2G_8p LVDS2G_9n LVDS2G_9p LVDS2G_10n LVDS2G_10p LVDS2G_11n LVDS2G_11p LVDS2G_12n LVDS2G_12p LVDS2G_13n LVDS2G_13p LVDS2G_14n LVDS2G_14p LVDS2G_15n LVDS2G_15p LVDS2G_16n LVDS2G_16p LVDS2G_17n LVDS2G_17p LVDS2G_18n LVDS2G_18p LVDS2G_19n LVDS2G_19p LVDS2G_20n LVDS2G_20p LVDS2G_21n LVDS2G_21p LVDS2G_22n LVDS2G_22p LVDS2G_23n LVDS2G_23p LVDS2G_24n LVDS2G_24p LVDS2F_1n LVDS2F_1p LVDS2F_2n LVDS2F_2p LVDS2F_3n LVDS2F_3p LVDS2F_4n LVDS2F_4p LVDS2F_5n LVDS2F_5p LVDS2F_6n LVDS2F_6p LVDS2F_7n LVDS2F_7p LVDS2F_8n LVDS2F_8p LVDS2F_9n LVDS2F_9p LVDS2F_10n LVDS2F_10p LVDS2F_11n LVDS2F_11p LVDS2F_12n LVDS2F_12p LVDS2F_13n LVDS2F_13p LVDS2F_14n LVDS2F_14p LVDS2F_15n LVDS2F_15p LVDS2F_16n LVDS2F_16p LVDS2F_17n LVDS2F_17p LVDS2F_18n LVDS2F_18p LVDS2F_19n LVDS2F_19p LVDS2F_20n LVDS2F_20p LVDS2F_21n LVDS2F_21p LVDS2F_22n LVDS2F_22p LVDS2F_23n LVDS2F_23p LVDS2F_24n LVDS2F_24p LVDS2A_1n LVDS2A_1p No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No AK33 AJ33 AL31 AL32 AR33 AP33 AR32 AR31 AV32 AU32 AT32 AT31 AU34 AU33 AW33 AV33 AW36 AW35 AY33 AY32 AY37 AY36 BB37 BA37 AW31 AV31 AY34 AW34 BA36 BA35 BB35 BA34 BD34 BD33 BC33 BC32 BB34 BB33 BD35 BC35 AP30 AN30 AP28 AN28 AM29 AM28 AR29 AP29 AM30 AL30 AN27 AM27 AU30 AT30 AU29 AT29 AR27 AR28 AW30 AV30 AV28 AU28 AU27 AT27 BA31 AY31 BB32 BA32 AW29 AW28 BA30 BA29 BC31 BB30 AY29 AY28 BD31 BD30 BB29 BB28 BC27 BB27 BA27 BA26 BD29 BC30 BD28 BC28 BD19 BD20 DQ41 DQ41 DQ41 DQ41 DQ42 DQ42 DQSn42 DQS42 DQ42 DQ42 DQSn43 DQS43 DQ43 DQ43 DQ43 DQ43 DQ44 DQ44 DQSn44 DQS44 DQ44 DQ44 DQSn45 DQS45 DQ45 DQ45 DQ45 DQ45 DQ46 DQ46 DQSn46 DQS46 DQ46 DQ46 DQSn47 DQS47 DQ47 DQ47 DQ47 DQ47 DQ48 DQ48 DQSn48 DQS48 DQ48 DQ48 DQSn49 DQS49 DQ49 DQ49 DQ49 DQ49 DQ50 DQ50 DQSn50 DQS50 DQ50 DQ50 DQSn51 DQS51 DQ51 DQ51 DQ51 DQ51 DQ52 DQ52 DQSn52 DQS52 DQ52 DQ52 DQSn53 DQS53 DQ53 DQ53 DQ53 DQ53 DQ54 DQ54 DQSn54 DQS54 DQ54 DQ54 DQSn55 DQS55 DQ55 DQ55 DQ55 DQ55 DQ56 DQ56 DQ20 DQ20 DQ20 DQ20 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQSn21/CQn21 DQS21/CQ21 DQ21 DQ21 DQ21 DQ21 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQSn22/CQn22 DQS22/CQ22 DQ22 DQ22 DQ22 DQ22 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQSn23/CQn23 DQS23/CQ23 DQ23 DQ23 DQ23 DQ23 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQSn24/CQn24 DQS24/CQ24 DQ24 DQ24 DQ24 DQ24 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQSn25/CQn25 DQS25/CQ25 DQ25 DQ25 DQ25 DQ25 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQSn26/CQn26 DQS26/CQ26 DQ26 DQ26 DQ26 DQ26 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQSn27/CQn27 DQS27/CQ27 DQ27 DQ27 DQ27 DQ27 DQ28 DQ28 DQ10 DQ10 DQSn10/CQn10 DQS10/CQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQSn11/CQn11 DQS11/CQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQSn12/CQn12 DQS12/CQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQSn13/CQn13 DQS13/CQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQSn5/CQn5 DQS5/CQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQSn6/CQn6 DQS6/CQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 PLL_2G_CLKOUT1n PLL_2G_CLKOUT1p,PLL_2G_CLKOUT1,PLL_2G_FB1 RZQ_2G CLK_2G_1n CLK_2G_1p CLK_2G_0n CLK_2G_0p PLL_2G_CLKOUT0n PLL_2G_CLKOUT0p,PLL_2G_CLKOUT0,PLL_2G_FB0 PLL_2F_CLKOUT1n PLL_2F_CLKOUT1p,PLL_2F_CLKOUT1,PLL_2F_FB1 RZQ_2F CLK_2F_1n CLK_2F_1p CLK_2F_0n CLK_2F_0p PLL_2F_CLKOUT0n PLL_2F_CLKOUT0p,PLL_2F_CLKOUT0,PLL_2F_FB0 Pin List NF45 Page 52 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) PLL_2A_CLKOUT1n PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1 RZQ_2A CLK_2A_1n CLK_2A_1p CLK_2A_0n CLK_2A_0p PLL_2A_CLKOUT0n PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0 Configuration Function Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 DATA2 DATA3 DATA4 DATA5 DATA6 DATA7 DATA8 DATA9 DATA10 DATA11 DATA12 DATA13 DATA14 DATA15 DATA16 DATA17 DATA18 DATA19 nCEO LVDS2A_2n LVDS2A_2p LVDS2A_3n LVDS2A_3p LVDS2A_4n LVDS2A_4p LVDS2A_5n LVDS2A_5p LVDS2A_6n LVDS2A_6p LVDS2A_7n LVDS2A_7p LVDS2A_8n LVDS2A_8p LVDS2A_9n LVDS2A_9p LVDS2A_10n LVDS2A_10p LVDS2A_11n LVDS2A_11p LVDS2A_12n LVDS2A_12p LVDS2A_13n LVDS2A_13p LVDS2A_14n LVDS2A_14p LVDS2A_15n LVDS2A_15p LVDS2A_16n LVDS2A_16p LVDS2A_17n LVDS2A_17p LVDS2A_18n LVDS2A_18p LVDS2A_19n LVDS2A_19p LVDS2A_20n LVDS2A_20p LVDS2A_21n LVDS2A_21p LVDS2A_22n LVDS2A_22p LVDS2A_23n LVDS2A_23p LVDS2A_24n LVDS2A_24p LVDS3H_1n LVDS3H_1p LVDS3H_2n LVDS3H_2p LVDS3H_3n LVDS3H_3p LVDS3H_4n LVDS3H_4p LVDS3H_5n LVDS3H_5p LVDS3H_6n LVDS3H_6p LVDS3H_7n LVDS3H_7p LVDS3H_8n LVDS3H_8p LVDS3H_9n LVDS3H_9p LVDS3H_10n LVDS3H_10p LVDS3H_11n LVDS3H_11p LVDS3H_12n LVDS3H_12p LVDS3H_13n LVDS3H_13p LVDS3H_14n LVDS3H_14p LVDS3H_15n LVDS3H_15p LVDS3H_16n LVDS3H_16p LVDS3H_17n LVDS3H_17p LVDS3H_18n LVDS3H_18p LVDS3H_19n LVDS3H_19p LVDS3H_20n LVDS3H_20p LVDS3H_21n LVDS3H_21p LVDS3H_22n LVDS3H_22p Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes BB19 BA19 BA20 BA21 BC20 BB20 BB22 BA22 BD21 BC21 BC22 BC23 BA24 AY23 BD25 BC25 BB23 BB24 BD23 BD24 BD26 BC26 AV25 AU25 BB25 BA25 AW25 AW26 AY26 AY27 AY24 AW24 AV26 AV27 AU24 AT25 AT24 AR24 AP26 AN26 AN25 AM25 AT26 AR26 AP25 AP24 J19 K19 L19 M19 M20 N20 L20 L21 H20 J20 J21 K21 G19 G20 F19 F20 B19 C18 D19 E19 B20 C20 A20 A19 D20 D21 A21 A22 E21 F21 C21 C22 B22 B23 C23 D23 F22 G22 E22 E23 H21 H22 K22 L22 DQSn56 DQS56 DQ56 DQ56 DQSn57 DQS57 DQ57 DQ57 DQ57 DQ57 DQ58 DQ58 DQSn58 DQS58 DQ58 DQ58 DQSn59 DQS59 DQ59 DQ59 DQ59 DQ59 DQ60 DQ60 DQSn60 DQS60 DQ60 DQ60 DQSn61 DQS61 DQ61 DQ61 DQ61 DQ61 DQ62 DQ62 DQSn62 DQS62 DQ62 DQ62 DQSn63 DQS63 DQ63 DQ63 DQ63 DQ63 DQ64 DQ64 DQSn64 DQS64 DQ64 DQ64 DQSn65 DQS65 DQ65 DQ65 DQ65 DQ65 DQ66 DQ66 DQSn66 DQS66 DQ66 DQ66 DQSn67 DQS67 DQ67 DQ67 DQ67 DQ67 DQ68 DQ68 DQSn68 DQS68 DQ68 DQ68 DQSn69 DQS69 DQ69 DQ69 DQ69 DQ69 DQ70 DQ70 DQSn70 DQS70 DQ70 DQ70 DQSn71 DQS71 DQ28 DQ28 DQ28 DQ28 DQSn28/CQn28 DQS28/CQ28 DQ28 DQ28 DQ28 DQ28 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQSn29/CQn29 DQS29/CQ29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQSn30/CQn30 DQS30/CQ30 DQ30 DQ30 DQ30 DQ30 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQSn31/CQn31 DQS31/CQ31 DQ31 DQ31 DQ31 DQ31 DQ32 DQ32 DQ32 DQ32 DQ32 DQ32 DQSn32/CQn32 DQS32/CQ32 DQ32 DQ32 DQ32 DQ32 DQ33 DQ33 DQ33 DQ33 DQ33 DQ33 DQSn33/CQn33 DQS33/CQ33 DQ33 DQ33 DQ33 DQ33 DQ34 DQ34 DQ34 DQ34 DQ34 DQ34 DQSn34/CQn34 DQS34/CQ34 DQ34 DQ34 DQ34 DQ34 DQ35 DQ35 DQ35 DQ35 DQ35 DQ35 DQSn35/CQn35 DQS35/CQ35 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQSn16/CQn16 DQS16/CQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQSn17/CQn17 DQS17/CQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQSn8/CQn8 DQS8/CQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DATA20 DATA21 DATA22 DATA23 DATA24 DATA25 DATA26 DATA27 DATA28 DATA29 DATA30 DATA31 CLKUSR PR_REQUEST PR_READY nPERSTL0 PR_DONE nPERSTL1 PR_ERROR nPERSTR1 CvP_CONFDONE nPERSTR0 INIT_DONE DEV_OE CRC_ERROR DEV_CLRn PLL_3H_CLKOUT1n PLL_3H_CLKOUT1p,PLL_3H_CLKOUT1,PLL_3H_FB1 RZQ_3H CLK_3H_1n CLK_3H_1p CLK_3H_0n CLK_3H_0p PLL_3H_CLKOUT0n PLL_3H_CLKOUT0p,PLL_3H_CLKOUT0,PLL_3H_FB0 Pin List NF45 Page 53 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 3H 3H 3H 3H 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) Configuration Function PLL_3G_CLKOUT1n PLL_3G_CLKOUT1p,PLL_3G_CLKOUT1,PLL_3G_FB1 RZQ_3G CLK_3G_1n CLK_3G_1p CLK_3G_0n CLK_3G_0p PLL_3G_CLKOUT0n PLL_3G_CLKOUT0p,PLL_3G_CLKOUT0,PLL_3G_FB0 PLL_3F_CLKOUT1n PLL_3F_CLKOUT1p,PLL_3F_CLKOUT1,PLL_3F_FB1 RZQ_3F CLK_3F_1n CLK_3F_1p CLK_3F_0n CLK_3F_0p PLL_3F_CLKOUT0n PLL_3F_CLKOUT0p,PLL_3F_CLKOUT0,PLL_3F_FB0 Pin List NF45 Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 LVDS3H_23n LVDS3H_23p LVDS3H_24n LVDS3H_24p LVDS3G_1n LVDS3G_1p LVDS3G_2n LVDS3G_2p LVDS3G_3n LVDS3G_3p LVDS3G_4n LVDS3G_4p LVDS3G_5n LVDS3G_5p LVDS3G_6n LVDS3G_6p LVDS3G_7n LVDS3G_7p LVDS3G_8n LVDS3G_8p LVDS3G_9n LVDS3G_9p LVDS3G_10n LVDS3G_10p LVDS3G_11n LVDS3G_11p LVDS3G_12n LVDS3G_12p LVDS3G_13n LVDS3G_13p LVDS3G_14n LVDS3G_14p LVDS3G_15n LVDS3G_15p LVDS3G_16n LVDS3G_16p LVDS3G_17n LVDS3G_17p LVDS3G_18n LVDS3G_18p LVDS3G_19n LVDS3G_19p LVDS3G_20n LVDS3G_20p LVDS3G_21n LVDS3G_21p LVDS3G_22n LVDS3G_22p LVDS3G_23n LVDS3G_23p LVDS3G_24n LVDS3G_24p LVDS3F_1n LVDS3F_1p LVDS3F_2n LVDS3F_2p LVDS3F_3n LVDS3F_3p LVDS3F_4n LVDS3F_4p LVDS3F_5n LVDS3F_5p LVDS3F_6n LVDS3F_6p LVDS3F_7n LVDS3F_7p LVDS3F_8n LVDS3F_8p LVDS3F_9n LVDS3F_9p LVDS3F_10n LVDS3F_10p LVDS3F_11n LVDS3F_11p LVDS3F_12n LVDS3F_12p LVDS3F_13n LVDS3F_13p LVDS3F_14n LVDS3F_14p LVDS3F_15n LVDS3F_15p LVDS3F_16n LVDS3F_16p LVDS3F_17n LVDS3F_17p LVDS3F_18n LVDS3F_18p LVDS3F_19n LVDS3F_19p No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No G23 H23 J23 K23 C17 C16 B18 B17 D18 E18 A17 A16 A14 A15 B14 B15 J18 K18 H18 H17 K17 L17 G18 G17 E17 F17 M18 N18 D16 E16 G15 H15 F16 F15 C15 D15 F14 G14 D14 E14 L15 L16 N16 P15 J16 K16 H16 J15 M15 N15 M17 N17 B13 B12 A12 A11 A10 B10 C13 C12 D13 E13 E12 F12 C11 C10 D11 E11 E8 E9 D10 D9 C8 D8 F9 F10 G13 G12 K14 L14 F11 G10 H11 H12 J14 K13 H13 J13 N13 P13 DQ71 DQ71 DQ71 DQ71 DQ72 DQ72 DQSn72 DQS72 DQ72 DQ72 DQSn73 DQS73 DQ73 DQ73 DQ73 DQ73 DQ74 DQ74 DQSn74 DQS74 DQ74 DQ74 DQSn75 DQS75 DQ75 DQ75 DQ75 DQ75 DQ76 DQ76 DQSn76 DQS76 DQ76 DQ76 DQSn77 DQS77 DQ77 DQ77 DQ77 DQ77 DQ78 DQ78 DQSn78 DQS78 DQ78 DQ78 DQSn79 DQS79 DQ79 DQ79 DQ79 DQ79 DQ80 DQ80 DQSn80 DQS80 DQ80 DQ80 DQSn81 DQS81 DQ81 DQ81 DQ81 DQ81 DQ82 DQ82 DQSn82 DQS82 DQ82 DQ82 DQSn83 DQS83 DQ83 DQ83 DQ83 DQ83 DQ84 DQ84 DQSn84 DQS84 DQ84 DQ84 DQSn85 DQS85 DQ85 DQ85 DQ85 DQ85 DQ86 DQ86 DQ35 DQ35 DQ35 DQ35 DQ36 DQ36 DQ36 DQ36 DQ36 DQ36 DQSn36/CQn36 DQS36/CQ36 DQ36 DQ36 DQ36 DQ36 DQ37 DQ37 DQ37 DQ37 DQ37 DQ37 DQSn37/CQn37 DQS37/CQ37 DQ37 DQ37 DQ37 DQ37 DQ38 DQ38 DQ38 DQ38 DQ38 DQ38 DQSn38/CQn38 DQS38/CQ38 DQ38 DQ38 DQ38 DQ38 DQ39 DQ39 DQ39 DQ39 DQ39 DQ39 DQSn39/CQn39 DQS39/CQ39 DQ39 DQ39 DQ39 DQ39 DQ40 DQ40 DQ40 DQ40 DQ40 DQ40 DQSn40/CQn40 DQS40/CQ40 DQ40 DQ40 DQ40 DQ40 DQ41 DQ41 DQ41 DQ41 DQ41 DQ41 DQSn41/CQn41 DQS41/CQ41 DQ41 DQ41 DQ41 DQ41 DQ42 DQ42 DQ42 DQ42 DQ42 DQ42 DQSn42/CQn42 DQS42/CQ42 DQ42 DQ42 DQ42 DQ42 DQ43 DQ43 DQ17 DQ17 DQ17 DQ17 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQSn18/CQn18 DQS18/CQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQSn19/CQn19 DQS19/CQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQSn20/CQn20 DQS20/CQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQSn21/CQn21 DQS21/CQ21 DQ21 DQ21 DQ8 DQ8 DQ8 DQ8 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQSn9/CQn9 DQS9/CQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQSn10/CQn10 DQS10/CQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 Page 54 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) Configuration Function PLL_3E_CLKOUT1n PLL_3E_CLKOUT1p,PLL_3E_CLKOUT1,PLL_3E_FB1 RZQ_3E CLK_3E_1n CLK_3E_1p CLK_3E_0n CLK_3E_0p PLL_3E_CLKOUT0n PLL_3E_CLKOUT0p,PLL_3E_CLKOUT0,PLL_3E_FB0 PLL_3D_CLKOUT1n PLL_3D_CLKOUT1p,PLL_3D_CLKOUT1,PLL_3D_FB1 RZQ_3D CLK_3D_1n CLK_3D_1p CLK_3D_0n CLK_3D_0p PLL_3D_CLKOUT0n PLL_3D_CLKOUT0p,PLL_3D_CLKOUT0,PLL_3D_FB0 Pin List NF45 Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 LVDS3F_20n LVDS3F_20p LVDS3F_21n LVDS3F_21p LVDS3F_22n LVDS3F_22p LVDS3F_23n LVDS3F_23p LVDS3F_24n LVDS3F_24p LVDS3E_1n LVDS3E_1p LVDS3E_2n LVDS3E_2p LVDS3E_3n LVDS3E_3p LVDS3E_4n LVDS3E_4p LVDS3E_5n LVDS3E_5p LVDS3E_6n LVDS3E_6p LVDS3E_7n LVDS3E_7p LVDS3E_8n LVDS3E_8p LVDS3E_9n LVDS3E_9p LVDS3E_10n LVDS3E_10p LVDS3E_11n LVDS3E_11p LVDS3E_12n LVDS3E_12p LVDS3E_13n LVDS3E_13p LVDS3E_14n LVDS3E_14p LVDS3E_15n LVDS3E_15p LVDS3E_16n LVDS3E_16p LVDS3E_17n LVDS3E_17p LVDS3E_18n LVDS3E_18p LVDS3E_19n LVDS3E_19p LVDS3E_20n LVDS3E_20p LVDS3E_21n LVDS3E_21p LVDS3E_22n LVDS3E_22p LVDS3E_23n LVDS3E_23p LVDS3E_24n LVDS3E_24p LVDS3D_1n LVDS3D_1p LVDS3D_2n LVDS3D_2p LVDS3D_3n LVDS3D_3p LVDS3D_4n LVDS3D_4p LVDS3D_5n LVDS3D_5p LVDS3D_6n LVDS3D_6p LVDS3D_7n LVDS3D_7p LVDS3D_8n LVDS3D_8p LVDS3D_9n LVDS3D_9p LVDS3D_10n LVDS3D_10p LVDS3D_11n LVDS3D_11p LVDS3D_12n LVDS3D_12p LVDS3D_13n LVDS3D_13p LVDS3D_14n LVDS3D_14p LVDS3D_15n LVDS3D_15p LVDS3D_16n LVDS3D_16p Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes R13 R12 M12 N12 K12 L12 M13 M14 R14 T14 J11 K11 F7 F6 G7 H7 H10 J10 G8 G9 H8 J8 H6 J6 K6 L6 J9 K8 K7 L7 L10 L11 K9 L9 M7 N6 P9 P10 N8 N7 M8 M9 N11 P11 M10 N10 V13 V12 T12 U12 U9 U8 R9 T9 R11 T11 T10 U10 AB9 AC10 Y9 AA10 AB10 AA9 AF10 AG10 AF9 AG9 AD9 AE9 AK9 AJ9 AD11 AD10 AL11 AK11 AF11 AE11 AJ10 AH10 AH11 AJ11 AN8 AN7 AM9 AL9 AM6 AN6 AR6 AP6 DQSn86 DQS86 DQ86 DQ86 DQSn87 DQS87 DQ87 DQ87 DQ87 DQ87 DQ88 DQ88 DQSn88 DQS88 DQ88 DQ88 DQSn89 DQS89 DQ89 DQ89 DQ89 DQ89 DQ90 DQ90 DQSn90 DQS90 DQ90 DQ90 DQSn91 DQS91 DQ91 DQ91 DQ91 DQ91 DQ92 DQ92 DQSn92 DQS92 DQ92 DQ92 DQSn93 DQS93 DQ93 DQ93 DQ93 DQ93 DQ94 DQ94 DQSn94 DQS94 DQ94 DQ94 DQSn95 DQS95 DQ95 DQ95 DQ95 DQ95 DQ96 DQ96 DQSn96 DQS96 DQ96 DQ96 DQSn97 DQS97 DQ97 DQ97 DQ97 DQ97 DQ98 DQ98 DQSn98 DQS98 DQ98 DQ98 DQSn99 DQS99 DQ99 DQ99 DQ99 DQ99 DQ100 DQ100 DQSn100 DQS100 DQ100 DQ100 DQSn101 DQS101 DQ43 DQ43 DQ43 DQ43 DQSn43/CQn43 DQS43/CQ43 DQ43 DQ43 DQ43 DQ43 DQ44 DQ44 DQ44 DQ44 DQ44 DQ44 DQSn44/CQn44 DQS44/CQ44 DQ44 DQ44 DQ44 DQ44 DQ45 DQ45 DQ45 DQ45 DQ45 DQ45 DQSn45/CQn45 DQS45/CQ45 DQ45 DQ45 DQ45 DQ45 DQ46 DQ46 DQ46 DQ46 DQ46 DQ46 DQSn46/CQn46 DQS46/CQ46 DQ46 DQ46 DQ46 DQ46 DQ47 DQ47 DQ47 DQ47 DQ47 DQ47 DQSn47/CQn47 DQS47/CQ47 DQ47 DQ47 DQ47 DQ47 DQ48 DQ48 DQ48 DQ48 DQ48 DQ48 DQSn48/CQn48 DQS48/CQ48 DQ48 DQ48 DQ48 DQ48 DQ49 DQ49 DQ49 DQ49 DQ49 DQ49 DQSn49/CQn49 DQS49/CQ49 DQ49 DQ49 DQ49 DQ49 DQ50 DQ50 DQ50 DQ50 DQ50 DQ50 DQSn50/CQn50 DQS50/CQ50 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQSn22/CQn22 DQS22/CQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQSn23/CQn23 DQS23/CQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQSn24/CQn24 DQS24/CQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQSn11/CQn11 DQS11/CQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQSn12/CQn12 DQS12/CQ12 DQ12 DQ12 DQ12 DQ12 Page 55 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) Configuration Function PLL_3C_CLKOUT1n PLL_3C_CLKOUT1p,PLL_3C_CLKOUT1,PLL_3C_FB1 RZQ_3C CLK_3C_1n CLK_3C_1p CLK_3C_0n CLK_3C_0p PLL_3C_CLKOUT0n PLL_3C_CLKOUT0p,PLL_3C_CLKOUT0,PLL_3C_FB0 PLL_3B_CLKOUT1n PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1 RZQ_3B CLK_3B_1n CLK_3B_1p CLK_3B_0n CLK_3B_0p Pin List NF45 Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 LVDS3D_17n LVDS3D_17p LVDS3D_18n LVDS3D_18p LVDS3D_19n LVDS3D_19p LVDS3D_20n LVDS3D_20p LVDS3D_21n LVDS3D_21p LVDS3D_22n LVDS3D_22p LVDS3D_23n LVDS3D_23p LVDS3D_24n LVDS3D_24p LVDS3C_1n LVDS3C_1p LVDS3C_2n LVDS3C_2p LVDS3C_3n LVDS3C_3p LVDS3C_4n LVDS3C_4p LVDS3C_5n LVDS3C_5p LVDS3C_6n LVDS3C_6p LVDS3C_7n LVDS3C_7p LVDS3C_8n LVDS3C_8p LVDS3C_9n LVDS3C_9p LVDS3C_10n LVDS3C_10p LVDS3C_11n LVDS3C_11p LVDS3C_12n LVDS3C_12p LVDS3C_13n LVDS3C_13p LVDS3C_14n LVDS3C_14p LVDS3C_15n LVDS3C_15p LVDS3C_16n LVDS3C_16p LVDS3C_17n LVDS3C_17p LVDS3C_18n LVDS3C_18p LVDS3C_19n LVDS3C_19p LVDS3C_20n LVDS3C_20p LVDS3C_21n LVDS3C_21p LVDS3C_22n LVDS3C_22p LVDS3C_23n LVDS3C_23p LVDS3C_24n LVDS3C_24p LVDS3B_1n LVDS3B_1p LVDS3B_2n LVDS3B_2p LVDS3B_3n LVDS3B_3p LVDS3B_4n LVDS3B_4p LVDS3B_5n LVDS3B_5p LVDS3B_6n LVDS3B_6p LVDS3B_7n LVDS3B_7p LVDS3B_8n LVDS3B_8p LVDS3B_9n LVDS3B_9p LVDS3B_10n LVDS3B_10p LVDS3B_11n LVDS3B_11p LVDS3B_12n LVDS3B_12p LVDS3B_13n LVDS3B_13p No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No AM10 AL10 AM7 AM8 W13 W14 AA11 Y11 W10 W9 Y12 AA12 Y14 Y13 V10 W11 AP11 AN11 AT11 AR11 AT12 AR12 AU10 AT10 AR7 AR8 AP8 AP9 AN10 AP10 AU7 AU8 AV8 AU9 AV6 AV7 AT9 AR9 AT6 AT7 AL12 AK12 AF12 AE12 AN12 AM12 AH12 AG12 AG13 AH13 AK13 AJ13 AF14 AG14 AD13 AD14 AB13 AB14 AB12 AC13 AC11 AC12 AE14 AE13 AV11 AV10 AY8 AW8 BA9 AY9 AW9 AW10 AV12 AU12 AY12 AW11 AR13 AP13 AU14 AT14 AM14 AL14 AN13 AM13 AK14 AJ14 AR14 AP14 BA11 AY11 DQ101 DQ101 DQ101 DQ101 DQ102 DQ102 DQSn102 DQS102 DQ102 DQ102 DQSn103 DQS103 DQ103 DQ103 DQ103 DQ103 DQ104 DQ104 DQSn104 DQS104 DQ104 DQ104 DQSn105 DQS105 DQ105 DQ105 DQ105 DQ105 DQ106 DQ106 DQSn106 DQS106 DQ106 DQ106 DQSn107 DQS107 DQ107 DQ107 DQ107 DQ107 DQ108 DQ108 DQSn108 DQS108 DQ108 DQ108 DQSn109 DQS109 DQ109 DQ109 DQ109 DQ109 DQ110 DQ110 DQSn110 DQS110 DQ110 DQ110 DQSn111 DQS111 DQ111 DQ111 DQ111 DQ111 DQ112 DQ112 DQSn112 DQS112 DQ112 DQ112 DQSn113 DQS113 DQ113 DQ113 DQ113 DQ113 DQ114 DQ114 DQSn114 DQS114 DQ114 DQ114 DQSn115 DQS115 DQ115 DQ115 DQ115 DQ115 DQ116 DQ116 DQ50 DQ50 DQ50 DQ50 DQ51 DQ51 DQ51 DQ51 DQ51 DQ51 DQSn51/CQn51 DQS51/CQ51 DQ51 DQ51 DQ51 DQ51 DQ52 DQ52 DQ52 DQ52 DQ52 DQ52 DQSn52/CQn52 DQS52/CQ52 DQ52 DQ52 DQ52 DQ52 DQ53 DQ53 DQ53 DQ53 DQ53 DQ53 DQSn53/CQn53 DQS53/CQ53 DQ53 DQ53 DQ53 DQ53 DQ54 DQ54 DQ54 DQ54 DQ54 DQ54 DQSn54/CQn54 DQS54/CQ54 DQ54 DQ54 DQ54 DQ54 DQ55 DQ55 DQ55 DQ55 DQ55 DQ55 DQSn55/CQn55 DQS55/CQ55 DQ55 DQ55 DQ55 DQ55 DQ56 DQ56 DQ56 DQ56 DQ56 DQ56 DQSn56/CQn56 DQS56/CQ56 DQ56 DQ56 DQ56 DQ56 DQ57 DQ57 DQ57 DQ57 DQ57 DQ57 DQSn57/CQn57 DQS57/CQ57 DQ57 DQ57 DQ57 DQ57 DQ58 DQ58 DQ25 DQ25 DQSn25/CQn25 DQS25/CQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQSn26/CQn26 DQS26/CQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQSn27/CQn27 DQS27/CQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQSn28/CQn28 DQS28/CQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ29 DQ29 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQSn13/CQn13 DQS13/CQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 Page 56 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO REFCLK_GXBR4F_CHTp REFCLK_GXBR4F_CHTn GXBR4F_TX_CH5n GXBR4F_TX_CH5p GXBR4F_RX_CH5n,GXBR4F_REFCLK5n GXBR4F_RX_CH5p,GXBR4F_REFCLK5p GXBR4F_TX_CH4n GXBR4F_TX_CH4p GXBR4F_RX_CH4n,GXBR4F_REFCLK4n GXBR4F_RX_CH4p,GXBR4F_REFCLK4p GXBR4F_TX_CH3n GXBR4F_TX_CH3p GXBR4F_RX_CH3n,GXBR4F_REFCLK3n GXBR4F_RX_CH3p,GXBR4F_REFCLK3p GXBR4F_TX_CH2n GXBR4F_TX_CH2p GXBR4F_RX_CH2n,GXBR4F_REFCLK2n GXBR4F_RX_CH2p,GXBR4F_REFCLK2p GXBR4F_TX_CH1n GXBR4F_TX_CH1p PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) Configuration Function PLL_3B_CLKOUT0n PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0 PLL_3A_CLKOUT1n PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1 RZQ_3A CLK_3A_1n CLK_3A_1p CLK_3A_0n CLK_3A_0p PLL_3A_CLKOUT0n PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0 Pin List NF45 Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 LVDS3B_14n LVDS3B_14p LVDS3B_15n LVDS3B_15p LVDS3B_16n LVDS3B_16p LVDS3B_17n LVDS3B_17p LVDS3B_18n LVDS3B_18p LVDS3B_19n LVDS3B_19p LVDS3B_20n LVDS3B_20p LVDS3B_21n LVDS3B_21p LVDS3B_22n LVDS3B_22p LVDS3B_23n LVDS3B_23p LVDS3B_24n LVDS3B_24p LVDS3A_1n LVDS3A_1p LVDS3A_2n LVDS3A_2p LVDS3A_3n LVDS3A_3p LVDS3A_4n LVDS3A_4p LVDS3A_5n LVDS3A_5p LVDS3A_6n LVDS3A_6p LVDS3A_7n LVDS3A_7p LVDS3A_8n LVDS3A_8p LVDS3A_9n LVDS3A_9p LVDS3A_10n LVDS3A_10p LVDS3A_11n LVDS3A_11p LVDS3A_12n LVDS3A_12p LVDS3A_13n LVDS3A_13p LVDS3A_14n LVDS3A_14p LVDS3A_15n LVDS3A_15p LVDS3A_16n LVDS3A_16p LVDS3A_17n LVDS3A_17p LVDS3A_18n LVDS3A_18p LVDS3A_19n LVDS3A_19p LVDS3A_20n LVDS3A_20p LVDS3A_21n LVDS3A_21p LVDS3A_22n LVDS3A_22p LVDS3A_23n LVDS3A_23p LVDS3A_24n LVDS3A_24p Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes AV13 AU13 BB12 BA12 BA14 AY14 AY13 AW13 AW14 AW15 BB8 BB9 BB10 BA10 BD10 BC10 BD11 BC11 BC12 BC13 BB13 BB14 AT19 AU19 AM19 AM20 AR19 AP19 AU18 AV18 AM18 AM17 AR18 AP18 BC17 BC16 BD16 BD15 BD18 BC18 BD14 BD13 BC15 BB15 BB17 BB18 AY18 AW18 AY16 AW16 BA17 AY17 BA16 BA15 AV15 AU15 AV17 AV16 AU17 AT17 AR17 AR16 AM15 AN15 AT16 AT15 AN17 AN16 AP15 AP16 T5 T6 A4 A3 B6 B5 B2 B1 C4 C3 D2 D1 D6 D5 F2 F1 E4 E3 H2 H1 DQSn116 DQS116 DQ116 DQ116 DQSn117 DQS117 DQ117 DQ117 DQ117 DQ117 DQ118 DQ118 DQSn118 DQS118 DQ118 DQ118 DQSn119 DQS119 DQ119 DQ119 DQ119 DQ119 DQ120 DQ120 DQSn120 DQS120 DQ120 DQ120 DQSn121 DQS121 DQ121 DQ121 DQ121 DQ121 DQ122 DQ122 DQSn122 DQS122 DQ122 DQ122 DQSn123 DQS123 DQ123 DQ123 DQ123 DQ123 DQ124 DQ124 DQSn124 DQS124 DQ124 DQ124 DQSn125 DQS125 DQ125 DQ125 DQ125 DQ125 DQ126 DQ126 DQSn126 DQS126 DQ126 DQ126 DQSn127 DQS127 DQ127 DQ127 DQ127 DQ127 DQ58 DQ58 DQ58 DQ58 DQSn58/CQn58 DQS58/CQ58 DQ58 DQ58 DQ58 DQ58 DQ59 DQ59 DQ59 DQ59 DQ59 DQ59 DQSn59/CQn59 DQS59/CQ59 DQ59 DQ59 DQ59 DQ59 DQ60 DQ60 DQ60 DQ60 DQ60 DQ60 DQSn60/CQn60 DQS60/CQ60 DQ60 DQ60 DQ60 DQ60 DQ61 DQ61 DQ61 DQ61 DQ61 DQ61 DQSn61/CQn61 DQS61/CQ61 DQ61 DQ61 DQ61 DQ61 DQ62 DQ62 DQ62 DQ62 DQ62 DQ62 DQSn62/CQn62 DQS62/CQ62 DQ62 DQ62 DQ62 DQ62 DQ63 DQ63 DQ63 DQ63 DQ63 DQ63 DQSn63/CQn63 DQS63/CQ63 DQ63 DQ63 DQ63 DQ63 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQSn29/CQn29 DQS29/CQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQSn30/CQn30 DQS30/CQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQSn31/CQn31 DQS31/CQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 Page 57 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 4F 4F 4F 4F 4F 4F 4F 4F 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GXBR4F_RX_CH1n,GXBR4F_REFCLK1n GXBR4F_RX_CH1p,GXBR4F_REFCLK1p GXBR4F_TX_CH0n GXBR4F_TX_CH0p GXBR4F_RX_CH0n,GXBR4F_REFCLK0n GXBR4F_RX_CH0p,GXBR4F_REFCLK0p REFCLK_GXBR4F_CHBp REFCLK_GXBR4F_CHBn REFCLK_GXBR4E_CHTp REFCLK_GXBR4E_CHTn GXBR4E_TX_CH5n GXBR4E_TX_CH5p GXBR4E_RX_CH5n,GXBR4E_REFCLK5n GXBR4E_RX_CH5p,GXBR4E_REFCLK5p GXBR4E_TX_CH4n GXBR4E_TX_CH4p GXBR4E_RX_CH4n,GXBR4E_REFCLK4n GXBR4E_RX_CH4p,GXBR4E_REFCLK4p GXBR4E_TX_CH3n GXBR4E_TX_CH3p GXBR4E_RX_CH3n,GXBR4E_REFCLK3n GXBR4E_RX_CH3p,GXBR4E_REFCLK3p GXBR4E_TX_CH2n GXBR4E_TX_CH2p GXBR4E_RX_CH2n,GXBR4E_REFCLK2n GXBR4E_RX_CH2p,GXBR4E_REFCLK2p GXBR4E_TX_CH1n GXBR4E_TX_CH1p GXBR4E_RX_CH1n,GXBR4E_REFCLK1n GXBR4E_RX_CH1p,GXBR4E_REFCLK1p GXBR4E_TX_CH0n GXBR4E_TX_CH0p GXBR4E_RX_CH0n,GXBR4E_REFCLK0n GXBR4E_RX_CH0p,GXBR4E_REFCLK0p REFCLK_GXBR4E_CHBp REFCLK_GXBR4E_CHBn REFCLK_GXBR4D_CHTp REFCLK_GXBR4D_CHTn GXBR4D_TX_CH5n GXBR4D_TX_CH5p GXBR4D_RX_CH5n,GXBR4D_REFCLK5n GXBR4D_RX_CH5p,GXBR4D_REFCLK5p GXBR4D_TX_CH4n GXBR4D_TX_CH4p GXBR4D_RX_CH4n,GXBR4D_REFCLK4n GXBR4D_RX_CH4p,GXBR4D_REFCLK4p GXBR4D_TX_CH3n GXBR4D_TX_CH3p GXBR4D_RX_CH3n,GXBR4D_REFCLK3n GXBR4D_RX_CH3p,GXBR4D_REFCLK3p GXBR4D_TX_CH2n GXBR4D_TX_CH2p GXBR4D_RX_CH2n,GXBR4D_REFCLK2n GXBR4D_RX_CH2p,GXBR4D_REFCLK2p GXBR4D_TX_CH1n GXBR4D_TX_CH1p GXBR4D_RX_CH1n,GXBR4D_REFCLK1n GXBR4D_RX_CH1p,GXBR4D_REFCLK1p GXBR4D_TX_CH0n GXBR4D_TX_CH0p GXBR4D_RX_CH0n,GXBR4D_REFCLK0n GXBR4D_RX_CH0p,GXBR4D_REFCLK0p REFCLK_GXBR4D_CHBp REFCLK_GXBR4D_CHBn REFCLK_GXBR4C_CHTp REFCLK_GXBR4C_CHTn GXBR4C_TX_CH5n GXBR4C_TX_CH5p GXBR4C_RX_CH5n,GXBR4C_REFCLK5n GXBR4C_RX_CH5p,GXBR4C_REFCLK5p GXBR4C_TX_CH4n GXBR4C_TX_CH4p GXBR4C_RX_CH4n,GXBR4C_REFCLK4n GXBR4C_RX_CH4p,GXBR4C_REFCLK4p GXBR4C_TX_CH3n GXBR4C_TX_CH3p GXBR4C_RX_CH3n,GXBR4C_REFCLK3n GXBR4C_RX_CH3p,GXBR4C_REFCLK3p GXBR4C_TX_CH2n GXBR4C_TX_CH2p GXBR4C_RX_CH2n,GXBR4C_REFCLK2n GXBR4C_RX_CH2p,GXBR4C_REFCLK2p GXBR4C_TX_CH1n GXBR4C_TX_CH1p GXBR4C_RX_CH1n,GXBR4C_REFCLK1n GXBR4C_RX_CH1p,GXBR4C_REFCLK1p GXBR4C_TX_CH0n GXBR4C_TX_CH0p GXBR4C_RX_CH0n,GXBR4C_REFCLK0n GXBR4C_RX_CH0p,GXBR4C_REFCLK0p Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 G4 G3 K2 K1 J4 J3 V5 V6 Y5 Y6 M2 M1 L4 L3 P2 P1 N4 N3 T2 T1 R4 R3 V2 V1 U4 U3 Y2 Y1 W4 W3 AB2 AB1 AA4 AA3 AB5 AB6 AD5 AD6 AD2 AD1 AC4 AC3 AF2 AF1 AE4 AE3 AH2 AH1 AG4 AG3 AK2 AK1 AJ4 AJ3 AM2 AM1 AL4 AL3 AP2 AP1 AN4 AN3 AF5 AF6 AH5 AH6 AT2 AT1 AR4 AR3 AV2 AV1 AU4 AU3 AY2 AY1 AW4 AW3 BB2 BB1 BA4 BA3 BC4 BC3 AY6 AY5 BD6 BD5 BB6 BB5 Pin List NF45 Page 58 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 4C 4C CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function REFCLK_GXBR4C_CHBp REFCLK_GXBR4C_CHBn GND TDO TMS TRST TCK TDI MSEL0 MSEL1 MSEL2 nIO_PULLUP nSTATUS CONF_DONE GND nCONFIG nCE nCSO0 nCSO1 nCSO2 AS_DATA0,ASDO AS_DATA1 AS_DATA2 AS_DATA3 DCLK ADCGND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND Optional Function(s) Configuration Function TDO TMS TRST TCK TDI MSEL0 MSEL1 MSEL2 nIO_PULLUP nSTATUS CONF_DONE nCONFIG nCE nCSO0 nCSO1 nCSO2 AS_DATA0,ASDO AS_DATA1 AS_DATA2 AS_DATA3 DCLK Pin List NF45 Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AK5 AK6 AR22 AY21 AV22 AW19 AP23 AY22 AT20 AM23 AT21 AT22 AP20 AN20 AY19 AV23 AW23 AU20 AV20 AN21 AP21 AV21 AW21 AW20 AR21 P20 A13 A18 A2 A23 A28 A33 A36 A38 A39 A40 A43 A5 A6 A7 A9 AA1 AA13 AA18 AA2 AA23 AA28 AA37 AA38 AA43 AA44 AA7 AA8 AB16 AB21 AB26 AB3 AB36 AB37 AB38 AB4 AB41 AB42 AB7 AB8 AC1 AC14 AC19 AC2 AC24 AC29 AC37 AC43 AC44 AC8 AD12 AD17 AD22 AD27 AD3 AD32 AD37 AD38 AD4 AD41 AD42 AD7 AD8 AE1 AE10 Page 59 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AE15 AE2 AE20 AE25 AE30 AE35 AE37 AE38 AE43 AE44 AE7 AE8 AF18 AF23 AF28 AF3 AF33 AF37 AF38 AF4 AF41 AF42 AF7 AF8 AG1 AG11 AG16 AG2 AG21 AG26 AG31 AG32 AG37 AG43 AG44 AG8 AH19 AH24 AH29 AH3 AH34 AH37 AH38 AH4 AH41 AH42 AH7 AH8 AH9 AJ1 AJ12 AJ17 AJ2 AJ22 AJ27 AJ37 AJ38 AJ43 AJ44 AJ7 AJ8 AK10 AK15 AK20 AK25 AK3 AK30 AK38 AK4 AK41 AK42 AK7 AK8 AL1 AL18 AL2 AL23 AL28 AL38 AL39 AL40 AL43 AL44 AL5 AL6 AL7 AL8 AM11 AM16 AM21 Pin List NF45 Page 60 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AM26 AM3 AM36 AM4 AM40 AM41 AM42 AM5 AN1 AN19 AN2 AN24 AN34 AN39 AN40 AN43 AN44 AN5 AN9 AP12 AP17 AP22 AP3 AP32 AP37 AP4 AP40 AP41 AP42 AP5 AP7 AR1 AR10 AR15 AR2 AR20 AR35 AR40 AR43 AR44 AR5 AT18 AT23 AT28 AT3 AT33 AT38 AT4 AT40 AT41 AT42 AT5 AT8 AU1 AU11 AU16 AU2 AU21 AU31 AU36 AU40 AU43 AU44 AU5 AU6 AV19 AV29 AV3 AV34 AV39 AV4 AV40 AV41 AV42 AV5 AV9 AW1 AW12 AW2 AW22 AW27 AW32 AW37 AW38 AW39 AW40 AW43 AW44 AW5 AW6 Pin List NF45 Page 61 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AW7 AY10 AY20 AY25 AY3 AY30 AY35 AY38 AY4 AY41 AY42 AY7 B11 B16 B21 B26 B3 B31 B36 B37 B38 B4 B41 B42 B7 B8 B9 BA1 BA13 BA2 BA23 BA28 BA33 BA38 BA39 BA40 BA43 BA44 BA5 BA6 BA7 BA8 BB11 BB16 BB21 BB26 BB3 BB31 BB36 BB38 BB4 BB41 BB42 BB7 BC1 BC14 BC19 BC2 BC24 BC29 BC34 BC38 BC39 BC40 BC43 BC44 BC5 BC6 BC7 BD12 BD17 BD2 BD22 BD27 BD3 BD32 BD36 BD38 BD4 BD41 BD42 BD43 BD7 BD9 C1 C14 C19 C2 C24 C29 Pin List NF45 Page 62 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 C34 C38 C39 C40 C43 C44 C5 C6 C7 C9 D12 D17 D22 D27 D3 D32 D37 D38 D4 D41 D42 D7 E1 E10 E15 E2 E20 E25 E30 E35 E38 E39 E40 E43 E44 E5 E6 E7 F13 F18 F23 F28 F3 F38 F4 F40 F41 F42 F5 F8 G1 G11 G16 G2 G21 G36 G40 G43 G44 G5 G6 H14 H19 H3 H34 H39 H4 H40 H41 H42 H5 H9 J1 J12 J17 J2 J27 J32 J37 J40 J43 J44 J5 J7 K10 K3 K30 K35 K4 K40 Pin List NF45 Page 63 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 K41 K42 K5 L1 L18 L2 L23 L28 L33 L38 L40 L43 L44 L5 L8 M11 M21 M26 M3 M31 M36 M4 M40 M41 M42 M5 M6 N1 N2 N24 N29 N39 N40 N43 N44 N5 N9 P22 P27 P3 P32 P37 P38 P39 P4 P40 P41 P42 P5 P6 P7 P8 R1 R15 R2 R20 R25 R30 R35 R37 R43 R44 R8 T13 T18 T23 T28 T3 T37 T38 T4 T41 T42 T7 T8 U1 U14 U16 U2 U21 U26 U36 U37 U38 U43 U44 U7 V19 V24 V29 Pin List NF45 Page 64 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GNDSENSE VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 V3 V34 V37 V38 V4 V41 V42 V7 V8 W1 W12 W17 W2 W22 W27 W32 W37 W43 W44 W8 Y10 Y15 Y20 Y25 Y3 Y30 Y35 Y37 Y38 Y4 Y41 Y42 Y7 Y8 AE22 AA15 AA16 AA17 AA19 AA20 AA21 AA22 AA24 AA25 AA26 AA27 AA29 AA30 AB15 AB17 AB18 AB19 AB20 AB25 AB27 AB28 AB29 AB30 AC16 AC20 AC22 AC25 AC26 AD15 AD16 AD18 AD19 AD20 AD21 AD23 AD24 AD25 AD26 AD28 AD29 AD30 AE16 AE17 AE18 AE19 AE21 AE24 AE26 AE27 AE28 AE29 AF17 AF19 AF24 AF27 Pin List NF45 Page 65 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AF29 AG15 AG18 AG27 AG30 AH15 AH16 AH17 AH18 AH20 AH21 AH22 AH23 AH25 AH26 AH27 AH28 AH30 AJ15 AJ16 AJ18 AJ19 AJ20 AJ21 AJ23 AJ24 AJ25 AJ26 AJ28 AJ29 AJ30 AK16 AK17 AK18 AK19 AK21 AK22 AK23 AK24 AK26 AK27 AK28 AK29 AL16 AL17 AL19 AL20 AL21 AL24 AL25 AL26 AL29 P16 P19 P29 R16 R17 R18 R19 R21 R22 R23 R24 R26 R27 R28 R29 T15 T16 T17 T19 T20 T21 T22 T24 T25 T26 T27 T29 T30 U15 U17 U18 U19 U20 U22 U23 U24 U25 U27 Pin List NF45 Page 66 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT DNU DNU DNU DNU DNU DNU DNU DNU VCCPGM VCCPGM TEMPDIODEn TEMPDIODEp VCCBAT VCCA_PLL VCCA_PLL VCCA_PLL VCCIO2A VCCIO2A VCCIO2A VCCIO2F VCCIO2F VCCIO2F VCCIO2G VCCIO2G VCCIO2G VCCIO2H VCCIO2H VCCIO2H VCCIO2I VCCIO2I VCCIO2I VCCIO2J VCCIO2J VCCIO2J VCCIO2K VCCIO2K VCCIO2K VCCIO2L VCCIO2L VCCIO2L VCCIO3A VCCIO3A VCCIO3A VCCIO3B VCCIO3B VCCIO3B VCCIO3C VCCIO3C VCCIO3C VCCIO3D VCCIO3D VCCIO3D PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 U28 U29 U30 V15 V17 V26 V27 V28 V30 W18 W19 W24 Y16 Y17 Y18 Y19 Y21 Y22 Y23 Y24 Y26 Y27 Y28 Y29 AG17 AG19 AG20 AG22 AG24 AG25 AG29 V16 V18 V20 V21 V23 V25 W29 BC36 BC37 BC9 BC8 AN23 AU23 AU22 AR23 AL22 AM22 P21 N21 AN22 AB22 AB23 AB24 AR25 AU26 AV24 AN29 AP27 AR30 AJ32 AL33 AM31 AG33 AG36 AK35 G26 H24 K25 AA33 AB31 AC34 N34 T33 U31 F33 G31 H29 AW17 AY15 BA18 AN14 AT13 AV14 AF13 AH14 AL13 AB11 AC9 V9 Pin List NF45 Page 67 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2A 2F 2G 2H 2I 2J 2K 2L 3A 3B 3C 3D 3E 3F 3G 3H PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF VREFB2AN0 VREFB2FN0 VREFB2GN0 VREFB2HN0 VREFB2IN0 VREFB2JN0 VREFB2KN0 VREFB2LN0 VREFB3AN0 VREFB3BN0 VREFB3CN0 VREFB3DN0 VREFB3EN0 VREFB3FN0 VREFB3GN0 VREFB3HN0 Pin Name/Function Optional Function(s) Configuration Function VCCIO3E VCCIO3E VCCIO3E VCCIO3F VCCIO3F VCCIO3F VCCIO3G VCCIO3G VCCIO3G VCCIO3H VCCIO3H VCCIO3H VREFB2AN0 VREFB2FN0 VREFB2GN0 VREFB2HN0 VREFB2IN0 VREFB2JN0 VREFB2KN0 VREFB2LN0 VREFB3AN0 VREFB3BN0 VREFB3CN0 VREFB3DN0 VREFB3EN0 VREFB3FN0 VREFB3GN0 VREFB3HN0 VREFN_ADC VREFP_ADC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCR_GXBL1C VCCR_GXBL1C VCCR_GXBL1D VCCR_GXBL1D VCCR_GXBL1E VCCR_GXBL1E VCCR_GXBL1F VCCR_GXBL1F VCCR_GXBR4C VCCR_GXBR4C VCCR_GXBR4D VCCR_GXBR4D VCCR_GXBR4E VCCR_GXBR4E VCCR_GXBR4F VCCR_GXBR4F VCCT_GXBL1C VCCT_GXBL1C VCCT_GXBL1D VCCT_GXBL1D VCCT_GXBL1E VCCT_GXBL1E VCCT_GXBL1F VCCT_GXBL1F VCCT_GXBR4C VCCT_GXBR4C VCCT_GXBR4D Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 R10 U11 V14 L13 N14 P12 K15 M16 P17 J22 K20 N19 AM24 AL27 AJ31 AH31 M24 AD31 V31 P30 AN18 AL15 AA14 V11 U13 P14 P18 M22 P24 P25 D28 D29 D30 D31 E27 E28 E29 F27 F29 G27 G28 H27 H28 J28 K26 K27 K28 L26 L27 M25 M27 N25 N26 N27 P26 AC38 AG38 R38 W38 AC7 AG7 R7 W7 AJ39 AJ40 AE39 AE40 AA39 AA40 U39 U40 AJ5 AJ6 AE5 AE6 AA5 AA6 U5 U6 AG39 AG40 AC39 AC40 W39 W40 R39 R40 AG5 AG6 AC5 Pin List NF45 Page 68 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function VCCT_GXBR4D VCCT_GXBR4E VCCT_GXBR4E VCCT_GXBR4F VCCT_GXBR4F RREF_BL RREF_BR RREF_TL RREF_TR VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCLSENSE VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VSIGN_0 VSIGN_1 VSIGP_0 VSIGP_1 Dedicated Tx/Rx Channel Soft CDR Support NF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AC6 W5 W6 R5 R6 BD37 BD8 A37 A8 AC15 AC17 AC18 AC21 AC23 AC27 AC28 AC30 AE23 AF15 AF16 AF20 AF21 AF22 AF25 AF26 AF30 AG23 AG28 V22 W15 W16 W20 W21 W23 W25 W26 W28 W30 M23 N23 N22 P23 Note: (1) For more information about the external memory interface schemes of the pins with indices, refer to the Arria10EMIF.xls PT-10AX115-1.5 Copyright © 2015 Altera Corp Pin List NF45 Page 69 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1E 1E 1E 1E 1E 1E PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function REFCLK_GXBL1H_CHTp REFCLK_GXBL1H_CHTn GXBL1H_TX_CH5n GXBL1H_TX_CH5p GXBL1H_RX_CH5n,GXBL1H_REFCLK5n GXBL1H_RX_CH5p,GXBL1H_REFCLK5p GXBL1H_TX_CH4n GXBL1H_TX_CH4p GXBL1H_RX_CH4n,GXBL1H_REFCLK4n GXBL1H_RX_CH4p,GXBL1H_REFCLK4p GXBL1H_TX_CH3n GXBL1H_TX_CH3p GXBL1H_RX_CH3n,GXBL1H_REFCLK3n GXBL1H_RX_CH3p,GXBL1H_REFCLK3p GXBL1H_TX_CH2n GXBL1H_TX_CH2p GXBL1H_RX_CH2n,GXBL1H_REFCLK2n GXBL1H_RX_CH2p,GXBL1H_REFCLK2p GXBL1H_TX_CH1n GXBL1H_TX_CH1p GXBL1H_RX_CH1n,GXBL1H_REFCLK1n GXBL1H_RX_CH1p,GXBL1H_REFCLK1p GXBL1H_TX_CH0n GXBL1H_TX_CH0p GXBL1H_RX_CH0n,GXBL1H_REFCLK0n GXBL1H_RX_CH0p,GXBL1H_REFCLK0p REFCLK_GXBL1H_CHBp REFCLK_GXBL1H_CHBn REFCLK_GXBL1G_CHTp REFCLK_GXBL1G_CHTn GXBL1G_TX_CH5n GXBL1G_TX_CH5p GXBL1G_RX_CH5n,GXBL1G_REFCLK5n GXBL1G_RX_CH5p,GXBL1G_REFCLK5p GXBL1G_TX_CH4n GXBL1G_TX_CH4p GXBL1G_RX_CH4n,GXBL1G_REFCLK4n GXBL1G_RX_CH4p,GXBL1G_REFCLK4p GXBL1G_TX_CH3n GXBL1G_TX_CH3p GXBL1G_RX_CH3n,GXBL1G_REFCLK3n GXBL1G_RX_CH3p,GXBL1G_REFCLK3p GXBL1G_TX_CH2n GXBL1G_TX_CH2p GXBL1G_RX_CH2n,GXBL1G_REFCLK2n GXBL1G_RX_CH2p,GXBL1G_REFCLK2p GXBL1G_TX_CH1n GXBL1G_TX_CH1p GXBL1G_RX_CH1n,GXBL1G_REFCLK1n GXBL1G_RX_CH1p,GXBL1G_REFCLK1p GXBL1G_TX_CH0n GXBL1G_TX_CH0p GXBL1G_RX_CH0n,GXBL1G_REFCLK0n GXBL1G_RX_CH0p,GXBL1G_REFCLK0p REFCLK_GXBL1G_CHBp REFCLK_GXBL1G_CHBn REFCLK_GXBL1F_CHTp REFCLK_GXBL1F_CHTn GXBL1F_TX_CH5n GXBL1F_TX_CH5p GXBL1F_RX_CH5n,GXBL1F_REFCLK5n GXBL1F_RX_CH5p,GXBL1F_REFCLK5p GXBL1F_TX_CH4n GXBL1F_TX_CH4p GXBL1F_RX_CH4n,GXBL1F_REFCLK4n GXBL1F_RX_CH4p,GXBL1F_REFCLK4p GXBL1F_TX_CH3n GXBL1F_TX_CH3p GXBL1F_RX_CH3n,GXBL1F_REFCLK3n GXBL1F_RX_CH3p,GXBL1F_REFCLK3p GXBL1F_TX_CH2n GXBL1F_TX_CH2p GXBL1F_RX_CH2n,GXBL1F_REFCLK2n GXBL1F_RX_CH2p,GXBL1F_REFCLK2p GXBL1F_TX_CH1n GXBL1F_TX_CH1p GXBL1F_RX_CH1n,GXBL1F_REFCLK1n GXBL1F_RX_CH1p,GXBL1F_REFCLK1p GXBL1F_TX_CH0n GXBL1F_TX_CH0p GXBL1F_RX_CH0n,GXBL1F_REFCLK0n GXBL1F_RX_CH0p,GXBL1F_REFCLK0p REFCLK_GXBL1F_CHBp REFCLK_GXBL1F_CHBn REFCLK_GXBL1E_CHTp REFCLK_GXBL1E_CHTn GXBL1E_TX_CH5n GXBL1E_TX_CH5p GXBL1E_RX_CH5n,GXBL1E_REFCLK5n GXBL1E_RX_CH5p,GXBL1E_REFCLK5p Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 L37 L38 A37 A38 C37 C38 B39 B40 D39 D40 A41 A42 E37 E38 B43 B44 F39 F40 C41 C42 G37 G38 D43 D44 H39 H40 N37 N38 R37 R38 E41 E42 K39 K40 F43 F44 L41 L42 G41 G42 M39 M40 H43 H44 N41 N42 J41 J42 P39 P40 K43 K44 R41 R42 U37 U38 W37 W38 M43 M44 T39 T40 P43 P44 U41 U42 T43 T44 V39 V40 V43 V44 Y39 Y40 Y43 Y44 W41 W42 AB43 AB44 AA41 AA42 AA37 AA38 AC37 AC38 AD43 AD44 AB39 AB40 Pin List SF45 Page 70 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) 47 46 45 44 43 42 41 40 39 38 37 36 VREF Pin Name/Function VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 GXBL1E_TX_CH4n GXBL1E_TX_CH4p GXBL1E_RX_CH4n,GXBL1E_REFCLK4n GXBL1E_RX_CH4p,GXBL1E_REFCLK4p GXBL1E_TX_CH3n GXBL1E_TX_CH3p GXBL1E_RX_CH3n,GXBL1E_REFCLK3n GXBL1E_RX_CH3p,GXBL1E_REFCLK3p GXBL1E_TX_CH2n GXBL1E_TX_CH2p GXBL1E_RX_CH2n,GXBL1E_REFCLK2n GXBL1E_RX_CH2p,GXBL1E_REFCLK2p GXBL1E_TX_CH1n GXBL1E_TX_CH1p GXBL1E_RX_CH1n,GXBL1E_REFCLK1n GXBL1E_RX_CH1p,GXBL1E_REFCLK1p GXBL1E_TX_CH0n GXBL1E_TX_CH0p GXBL1E_RX_CH0n,GXBL1E_REFCLK0n GXBL1E_RX_CH0p,GXBL1E_REFCLK0p REFCLK_GXBL1E_CHBp REFCLK_GXBL1E_CHBn REFCLK_GXBL1D_CHTp REFCLK_GXBL1D_CHTn GXBL1D_TX_CH5n GXBL1D_TX_CH5p GXBL1D_RX_CH5n,GXBL1D_REFCLK5n GXBL1D_RX_CH5p,GXBL1D_REFCLK5p GXBL1D_TX_CH4n GXBL1D_TX_CH4p GXBL1D_RX_CH4n,GXBL1D_REFCLK4n GXBL1D_RX_CH4p,GXBL1D_REFCLK4p GXBL1D_TX_CH3n GXBL1D_TX_CH3p GXBL1D_RX_CH3n,GXBL1D_REFCLK3n GXBL1D_RX_CH3p,GXBL1D_REFCLK3p GXBL1D_TX_CH2n GXBL1D_TX_CH2p GXBL1D_RX_CH2n,GXBL1D_REFCLK2n GXBL1D_RX_CH2p,GXBL1D_REFCLK2p GXBL1D_TX_CH1n GXBL1D_TX_CH1p GXBL1D_RX_CH1n,GXBL1D_REFCLK1n GXBL1D_RX_CH1p,GXBL1D_REFCLK1p GXBL1D_TX_CH0n GXBL1D_TX_CH0p GXBL1D_RX_CH0n,GXBL1D_REFCLK0n GXBL1D_RX_CH0p,GXBL1D_REFCLK0p REFCLK_GXBL1D_CHBp REFCLK_GXBL1D_CHBn REFCLK_GXBL1C_CHTp REFCLK_GXBL1C_CHTn GXBL1C_TX_CH5n GXBL1C_TX_CH5p GXBL1C_RX_CH5n,GXBL1C_REFCLK5n GXBL1C_RX_CH5p,GXBL1C_REFCLK5p GXBL1C_TX_CH4n GXBL1C_TX_CH4p GXBL1C_RX_CH4n,GXBL1C_REFCLK4n GXBL1C_RX_CH4p,GXBL1C_REFCLK4p GXBL1C_TX_CH3n GXBL1C_TX_CH3p GXBL1C_RX_CH3n,GXBL1C_REFCLK3n GXBL1C_RX_CH3p,GXBL1C_REFCLK3p GXBL1C_TX_CH2n GXBL1C_TX_CH2p GXBL1C_RX_CH2n,GXBL1C_REFCLK2n GXBL1C_RX_CH2p,GXBL1C_REFCLK2p GXBL1C_TX_CH1n GXBL1C_TX_CH1p GXBL1C_RX_CH1n,GXBL1C_REFCLK1n GXBL1C_RX_CH1p,GXBL1C_REFCLK1p GXBL1C_TX_CH0n GXBL1C_TX_CH0p GXBL1C_RX_CH0n,GXBL1C_REFCLK0n GXBL1C_RX_CH0p,GXBL1C_REFCLK0p REFCLK_GXBL1C_CHBp REFCLK_GXBL1C_CHBn IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function Dedicated Tx/Rx Channel LVDS2L_1n LVDS2L_1p LVDS2L_2n LVDS2L_2p LVDS2L_3n LVDS2L_3p LVDS2L_4n LVDS2L_4p LVDS2L_5n LVDS2L_5p LVDS2L_6n LVDS2L_6p Pin List SF45 Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes AF43 AF44 AC41 AC42 AH43 AH44 AD39 AD40 AK43 AK44 AE41 AE42 AM43 AM44 AF39 AF40 AP43 AP44 AG41 AG42 AE37 AE38 AG37 AG38 AR41 AR42 AH39 AH40 AT43 AT44 AJ41 AJ42 AU41 AU42 AK39 AK40 AV43 AV44 AL41 AL42 AW41 AW42 AM39 AM40 AY43 AY44 AN41 AN42 AJ37 AJ38 AL37 AL38 BA41 BA42 AP39 AP40 BB43 BB44 AT39 AT40 BC41 BC42 AV39 AV40 BB39 BB40 AY39 AY40 BD39 BD40 BA37 BA38 BC37 BC38 AW37 AW38 AN37 AN38 E26 D26 A27 A28 B27 B28 C26 B26 E27 D27 D28 C28 DQ0 DQ0 DQSn0 DQS0 DQ0 DQ0 DQSn1 DQS1 DQ1 DQ1 DQ1 DQ1 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 Page 71 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2J 2J 2J 2J 2J 2J 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) Configuration Function PLL_2L_CLKOUT1n PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1 RZQ_2L CLK_2L_1n CLK_2L_1p CLK_2L_0n CLK_2L_0p PLL_2L_CLKOUT0n PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0 PLL_2K_CLKOUT1n PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1 RZQ_2K CLK_2K_1n CLK_2K_1p CLK_2K_0n CLK_2K_0p PLL_2K_CLKOUT0n PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0 Pin List SF45 Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 LVDS2L_7n LVDS2L_7p LVDS2L_8n LVDS2L_8p LVDS2L_9n LVDS2L_9p LVDS2L_10n LVDS2L_10p LVDS2L_11n LVDS2L_11p LVDS2L_12n LVDS2L_12p LVDS2L_13n LVDS2L_13p LVDS2L_14n LVDS2L_14p LVDS2L_15n LVDS2L_15p LVDS2L_16n LVDS2L_16p LVDS2L_17n LVDS2L_17p LVDS2L_18n LVDS2L_18p LVDS2L_19n LVDS2L_19p LVDS2L_20n LVDS2L_20p LVDS2L_21n LVDS2L_21p LVDS2L_22n LVDS2L_22p LVDS2L_23n LVDS2L_23p LVDS2L_24n LVDS2L_24p LVDS2K_1n LVDS2K_1p LVDS2K_2n LVDS2K_2p LVDS2K_3n LVDS2K_3p LVDS2K_4n LVDS2K_4p LVDS2K_5n LVDS2K_5p LVDS2K_6n LVDS2K_6p LVDS2K_7n LVDS2K_7p LVDS2K_8n LVDS2K_8p LVDS2K_9n LVDS2K_9p LVDS2K_10n LVDS2K_10p LVDS2K_11n LVDS2K_11p LVDS2K_12n LVDS2K_12p LVDS2K_13n LVDS2K_13p LVDS2K_14n LVDS2K_14p LVDS2K_15n LVDS2K_15p LVDS2K_16n LVDS2K_16p LVDS2K_17n LVDS2K_17p LVDS2K_18n LVDS2K_18p LVDS2K_19n LVDS2K_19p LVDS2K_20n LVDS2K_20p LVDS2K_21n LVDS2K_21p LVDS2K_22n LVDS2K_22p LVDS2K_23n LVDS2K_23p LVDS2K_24n LVDS2K_24p LVDS2J_1n LVDS2J_1p LVDS2J_2n LVDS2J_2p LVDS2J_3n LVDS2J_3p No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No F27 F28 G27 G28 G25 H25 J27 H28 K27 J28 H26 G26 A29 A30 C31 D31 B30 B31 C29 C30 E31 E30 D29 E29 F29 F30 J29 K29 K30 K31 L29 L30 G31 G30 H30 H29 C33 D32 A32 B32 A33 B33 C34 D33 D34 C35 E34 E35 H35 G35 F33 G33 F32 E32 G32 H33 H34 J34 F35 F34 J31 H31 J32 J33 L33 M33 K34 L34 M35 N34 L32 M32 T32 U32 R31 R30 T33 U33 P33 N33 P34 R34 T35 T34 AD31 AC31 AD32 AD33 AB31 AB32 DQ2 DQ2 DQSn2 DQS2 DQ2 DQ2 DQSn3 DQS3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQSn4 DQS4 DQ4 DQ4 DQSn5 DQS5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQSn6 DQS6 DQ6 DQ6 DQSn7 DQS7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQSn8 DQS8 DQ8 DQ8 DQSn9 DQS9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQSn10 DQS10 DQ10 DQ10 DQSn11 DQS11 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQSn12 DQS12 DQ12 DQ12 DQSn13 DQS13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQSn14 DQS14 DQ14 DQ14 DQSn15 DQS15 DQ15 DQ15 DQ15 DQ15 DQ16 DQ16 DQSn16 DQS16 DQ16 DQ16 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQSn4/CQn4 DQS4/CQ4 DQ4 DQ4 DQ4 DQ4 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQSn5/CQn5 DQS5/CQ5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQSn6/CQn6 DQS6/CQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 Page 72 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) Configuration Function PLL_2J_CLKOUT1n PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1 RZQ_2J CLK_2J_1n CLK_2J_1p CLK_2J_0n CLK_2J_0p PLL_2J_CLKOUT0n PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0 PLL_2I_CLKOUT1n PLL_2I_CLKOUT1p,PLL_2I_CLKOUT1,PLL_2I_FB1 RZQ_2I CLK_2I_1n CLK_2I_1p CLK_2I_0n CLK_2I_0p PLL_2I_CLKOUT0n PLL_2I_CLKOUT0p,PLL_2I_CLKOUT0,PLL_2I_FB0 Pin List SF45 Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 LVDS2J_4n LVDS2J_4p LVDS2J_5n LVDS2J_5p LVDS2J_6n LVDS2J_6p LVDS2J_7n LVDS2J_7p LVDS2J_8n LVDS2J_8p LVDS2J_9n LVDS2J_9p LVDS2J_10n LVDS2J_10p LVDS2J_11n LVDS2J_11p LVDS2J_12n LVDS2J_12p LVDS2J_13n LVDS2J_13p LVDS2J_14n LVDS2J_14p LVDS2J_15n LVDS2J_15p LVDS2J_16n LVDS2J_16p LVDS2J_17n LVDS2J_17p LVDS2J_18n LVDS2J_18p LVDS2J_19n LVDS2J_19p LVDS2J_20n LVDS2J_20p LVDS2J_21n LVDS2J_21p LVDS2J_22n LVDS2J_22p LVDS2J_23n LVDS2J_23p LVDS2J_24n LVDS2J_24p LVDS2I_1n LVDS2I_1p LVDS2I_2n LVDS2I_2p LVDS2I_3n LVDS2I_3p LVDS2I_4n LVDS2I_4p LVDS2I_5n LVDS2I_5p LVDS2I_6n LVDS2I_6p LVDS2I_7n LVDS2I_7p LVDS2I_8n LVDS2I_8p LVDS2I_9n LVDS2I_9p LVDS2I_10n LVDS2I_10p LVDS2I_11n LVDS2I_11p LVDS2I_12n LVDS2I_12p LVDS2I_13n LVDS2I_13p LVDS2I_14n LVDS2I_14p LVDS2I_15n LVDS2I_15p LVDS2I_16n LVDS2I_16p LVDS2I_17n LVDS2I_17p LVDS2I_18n LVDS2I_18p LVDS2I_19n LVDS2I_19p LVDS2I_20n LVDS2I_20p LVDS2I_21n LVDS2I_21p LVDS2I_22n LVDS2I_22p LVDS2I_23n LVDS2I_23p LVDS2I_24n LVDS2I_24p Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes AA32 Y32 W31 Y31 AA30 Y30 AE32 AE31 AF30 AE30 AH33 AG33 AJ31 AJ32 AG32 AF32 AH31 AG31 V31 U31 W33 W32 Y34 W34 AA33 AA34 Y35 W35 V34 V33 AC34 AD34 AC33 AB33 AE34 AD35 AF34 AF33 AJ34 AJ33 AH35 AH34 AL34 AK34 AN30 AM30 AL33 AL32 AM35 AN34 AK31 AK32 AM32 AM31 AP32 AR32 AU37 AT37 AP33 AP34 AM33 AN33 AR35 AR34 AR37 AR36 AT33 AU33 AR31 AT30 AU32 AT32 AT35 AT34 AP31 AN31 AU30 AU31 AU35 AU36 AV35 AV34 AW34 AY35 AY32 AW32 AV33 AW33 BA35 AY34 DQSn17 DQS17 DQ17 DQ17 DQ17 DQ17 DQ18 DQ18 DQSn18 DQS18 DQ18 DQ18 DQSn19 DQS19 DQ19 DQ19 DQ19 DQ19 DQ20 DQ20 DQSn20 DQS20 DQ20 DQ20 DQSn21 DQS21 DQ21 DQ21 DQ21 DQ21 DQ22 DQ22 DQSn22 DQS22 DQ22 DQ22 DQSn23 DQS23 DQ23 DQ23 DQ23 DQ23 DQ24 DQ24 DQSn24 DQS24 DQ24 DQ24 DQSn25 DQS25 DQ25 DQ25 DQ25 DQ25 DQ26 DQ26 DQSn26 DQS26 DQ26 DQ26 DQSn27 DQS27 DQ27 DQ27 DQ27 DQ27 DQ28 DQ28 DQSn28 DQS28 DQ28 DQ28 DQSn29 DQS29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQSn30 DQS30 DQ30 DQ30 DQSn31 DQS31 DQ31 DQ31 DQ31 DQ31 DQSn8/CQn8 DQS8/CQ8 DQ8 DQ8 DQ8 DQ8 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQSn9/CQn9 DQS9/CQ9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQSn10/CQn10 DQS10/CQ10 DQ10 DQ10 DQ10 DQ10 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQSn11/CQn11 DQS11/CQ11 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQSn12/CQn12 DQS12/CQ12 DQ12 DQ12 DQ12 DQ12 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQSn13/CQn13 DQS13/CQ13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ4 DQ4 DQ4 DQ4 DQSn4/CQn4 DQS4/CQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQSn5/CQn5 DQS5/CQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQSn6/CQn6 DQS6/CQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 Page 73 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 3H 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) PLL_2A_CLKOUT1n PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1 RZQ_2A CLK_2A_1n CLK_2A_1p CLK_2A_0n CLK_2A_0p PLL_2A_CLKOUT0n PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0 Configuration Function Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 DATA0 DATA1 DATA2 DATA3 DATA4 DATA5 DATA6 DATA7 DATA8 DATA9 DATA10 DATA11 DATA12 DATA13 DATA14 DATA15 DATA16 DATA17 DATA18 DATA19 nCEO LVDS2A_1n LVDS2A_1p LVDS2A_2n LVDS2A_2p LVDS2A_3n LVDS2A_3p LVDS2A_4n LVDS2A_4p LVDS2A_5n LVDS2A_5p LVDS2A_6n LVDS2A_6p LVDS2A_7n LVDS2A_7p LVDS2A_8n LVDS2A_8p LVDS2A_9n LVDS2A_9p LVDS2A_10n LVDS2A_10p LVDS2A_11n LVDS2A_11p LVDS2A_12n LVDS2A_12p LVDS2A_13n LVDS2A_13p LVDS2A_14n LVDS2A_14p LVDS2A_15n LVDS2A_15p LVDS2A_16n LVDS2A_16p LVDS2A_17n LVDS2A_17p LVDS2A_18n LVDS2A_18p LVDS2A_19n LVDS2A_19p LVDS2A_20n LVDS2A_20p LVDS2A_21n LVDS2A_21p LVDS2A_22n LVDS2A_22p LVDS2A_23n LVDS2A_23p LVDS2A_24n LVDS2A_24p LVDS3H_1n LVDS3H_1p LVDS3H_2n LVDS3H_2p LVDS3H_3n LVDS3H_3p LVDS3H_4n LVDS3H_4p LVDS3H_5n LVDS3H_5p LVDS3H_6n LVDS3H_6p LVDS3H_7n LVDS3H_7p LVDS3H_8n LVDS3H_8p LVDS3H_9n LVDS3H_9p LVDS3H_10n LVDS3H_10p LVDS3H_11n LVDS3H_11p LVDS3H_12n LVDS3H_12p LVDS3H_13n LVDS3H_13p LVDS3H_14n LVDS3H_14p LVDS3H_15n LVDS3H_15p LVDS3H_16n LVDS3H_16p LVDS3H_17n LVDS3H_17p LVDS3H_18n LVDS3H_18p LVDS3H_19n LVDS3H_19p LVDS3H_20n LVDS3H_20p LVDS3H_21n LVDS3H_21p No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No AU27 AU28 AP28 AR29 AT28 AT29 AW27 AY27 AY26 AW26 AV26 AU26 AV29 AV30 AV31 AW31 AW28 AV28 AY31 AY30 AY29 AW29 BA29 BA30 BA32 BB32 BA33 BB33 BB31 BC31 BC33 BD33 BA34 BB35 BD32 BD31 BB30 BC30 BB28 BC28 BA28 BA27 BB26 BB27 BC29 BD29 BD28 BD27 C20 B20 C18 D18 C19 D19 A19 A20 B22 A22 C21 B21 B23 A23 A24 A25 D22 D21 B25 C25 C24 D24 D23 C23 G23 F23 E21 E22 F24 E24 E25 F25 G22 F22 H24 H23 J23 J24 K25 L25 J26 K26 DQ56 DQ56 DQSn56 DQS56 DQ56 DQ56 DQSn57 DQS57 DQ57 DQ57 DQ57 DQ57 DQ58 DQ58 DQSn58 DQS58 DQ58 DQ58 DQSn59 DQS59 DQ59 DQ59 DQ59 DQ59 DQ60 DQ60 DQSn60 DQS60 DQ60 DQ60 DQSn61 DQS61 DQ61 DQ61 DQ61 DQ61 DQ62 DQ62 DQSn62 DQS62 DQ62 DQ62 DQSn63 DQS63 DQ63 DQ63 DQ63 DQ63 DQ64 DQ64 DQSn64 DQS64 DQ64 DQ64 DQSn65 DQS65 DQ65 DQ65 DQ65 DQ65 DQ66 DQ66 DQSn66 DQS66 DQ66 DQ66 DQSn67 DQS67 DQ67 DQ67 DQ67 DQ67 DQ68 DQ68 DQSn68 DQS68 DQ68 DQ68 DQSn69 DQS69 DQ69 DQ69 DQ69 DQ69 DQ70 DQ70 DQSn70 DQS70 DQ70 DQ70 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQSn28/CQn28 DQS28/CQ28 DQ28 DQ28 DQ28 DQ28 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQSn29/CQn29 DQS29/CQ29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQSn30/CQn30 DQS30/CQ30 DQ30 DQ30 DQ30 DQ30 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQSn31/CQn31 DQS31/CQ31 DQ31 DQ31 DQ31 DQ31 DQ32 DQ32 DQ32 DQ32 DQ32 DQ32 DQSn32/CQn32 DQS32/CQ32 DQ32 DQ32 DQ32 DQ32 DQ33 DQ33 DQ33 DQ33 DQ33 DQ33 DQSn33/CQn33 DQS33/CQ33 DQ33 DQ33 DQ33 DQ33 DQ34 DQ34 DQ34 DQ34 DQ34 DQ34 DQSn34/CQn34 DQS34/CQ34 DQ34 DQ34 DQ34 DQ34 DQ35 DQ35 DQ35 DQ35 DQ35 DQ35 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQSn16/CQn16 DQS16/CQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ16 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQSn17/CQn17 DQS17/CQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQSn8/CQn8 DQS8/CQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DATA20 DATA21 DATA22 DATA23 DATA24 DATA25 DATA26 DATA27 DATA28 DATA29 DATA30 DATA31 CLKUSR PR_REQUEST PR_READY nPERSTL0 PR_DONE nPERSTL1 PR_ERROR nPERSTR1 CvP_CONFDONE nPERSTR0 INIT_DONE DEV_OE CRC_ERROR DEV_CLRn PLL_3H_CLKOUT1n PLL_3H_CLKOUT1p,PLL_3H_CLKOUT1,PLL_3H_FB1 RZQ_3H CLK_3H_1n CLK_3H_1p CLK_3H_0n CLK_3H_0p PLL_3H_CLKOUT0n PLL_3H_CLKOUT0p,PLL_3H_CLKOUT0,PLL_3H_FB0 Pin List SF45 Page 74 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 3H 3H 3H 3H 3H 3H 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3G 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3HN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3GN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) Configuration Function PLL_3G_CLKOUT1n PLL_3G_CLKOUT1p,PLL_3G_CLKOUT1,PLL_3G_FB1 RZQ_3G CLK_3G_1n CLK_3G_1p CLK_3G_0n CLK_3G_0p PLL_3G_CLKOUT0n PLL_3G_CLKOUT0p,PLL_3G_CLKOUT0,PLL_3G_FB0 PLL_3F_CLKOUT1n PLL_3F_CLKOUT1p,PLL_3F_CLKOUT1,PLL_3F_FB1 RZQ_3F CLK_3F_1n CLK_3F_1p CLK_3F_0n CLK_3F_0p PLL_3F_CLKOUT0n PLL_3F_CLKOUT0p,PLL_3F_CLKOUT0,PLL_3F_FB0 Pin List SF45 Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 LVDS3H_22n LVDS3H_22p LVDS3H_23n LVDS3H_23p LVDS3H_24n LVDS3H_24p LVDS3G_1n LVDS3G_1p LVDS3G_2n LVDS3G_2p LVDS3G_3n LVDS3G_3p LVDS3G_4n LVDS3G_4p LVDS3G_5n LVDS3G_5p LVDS3G_6n LVDS3G_6p LVDS3G_7n LVDS3G_7p LVDS3G_8n LVDS3G_8p LVDS3G_9n LVDS3G_9p LVDS3G_10n LVDS3G_10p LVDS3G_11n LVDS3G_11p LVDS3G_12n LVDS3G_12p LVDS3G_13n LVDS3G_13p LVDS3G_14n LVDS3G_14p LVDS3G_15n LVDS3G_15p LVDS3G_16n LVDS3G_16p LVDS3G_17n LVDS3G_17p LVDS3G_18n LVDS3G_18p LVDS3G_19n LVDS3G_19p LVDS3G_20n LVDS3G_20p LVDS3G_21n LVDS3G_21p LVDS3G_22n LVDS3G_22p LVDS3G_23n LVDS3G_23p LVDS3G_24n LVDS3G_24p LVDS3F_1n LVDS3F_1p LVDS3F_2n LVDS3F_2p LVDS3F_3n LVDS3F_3p LVDS3F_4n LVDS3F_4p LVDS3F_5n LVDS3F_5p LVDS3F_6n LVDS3F_6p LVDS3F_7n LVDS3F_7p LVDS3F_8n LVDS3F_8p LVDS3F_9n LVDS3F_9p LVDS3F_10n LVDS3F_10p LVDS3F_11n LVDS3F_11p LVDS3F_12n LVDS3F_12p LVDS3F_13n LVDS3F_13p LVDS3F_14n LVDS3F_14p LVDS3F_15n LVDS3F_15p LVDS3F_16n LVDS3F_16p LVDS3F_17n LVDS3F_17p LVDS3F_18n LVDS3F_18p Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes K24 L24 M23 L23 L28 L27 L22 K22 L19 K20 K19 J19 J21 J22 K21 L20 M20 M21 G20 H20 H21 G21 H18 H19 F20 E20 E19 F19 F18 G18 G17 F17 H15 H14 E17 E16 E15 F15 F14 E14 G15 G16 J18 J17 J16 H16 M18 L18 K17 K16 M17 M16 L15 M15 D16 D17 C16 B16 B15 C15 B18 A18 B17 A17 A14 A15 B13 A13 A12 B12 D11 D12 D14 C14 C13 D13 C10 C11 K12 J12 J14 K14 J11 K11 L14 M13 J13 H13 L13 M12 DQSn71 DQS71 DQ71 DQ71 DQ71 DQ71 DQ72 DQ72 DQSn72 DQS72 DQ72 DQ72 DQSn73 DQS73 DQ73 DQ73 DQ73 DQ73 DQ74 DQ74 DQSn74 DQS74 DQ74 DQ74 DQSn75 DQS75 DQ75 DQ75 DQ75 DQ75 DQ76 DQ76 DQSn76 DQS76 DQ76 DQ76 DQSn77 DQS77 DQ77 DQ77 DQ77 DQ77 DQ78 DQ78 DQSn78 DQS78 DQ78 DQ78 DQSn79 DQS79 DQ79 DQ79 DQ79 DQ79 DQ80 DQ80 DQSn80 DQS80 DQ80 DQ80 DQSn81 DQS81 DQ81 DQ81 DQ81 DQ81 DQ82 DQ82 DQSn82 DQS82 DQ82 DQ82 DQSn83 DQS83 DQ83 DQ83 DQ83 DQ83 DQ84 DQ84 DQSn84 DQS84 DQ84 DQ84 DQSn85 DQS85 DQ85 DQ85 DQ85 DQ85 DQSn35/CQn35 DQS35/CQ35 DQ35 DQ35 DQ35 DQ35 DQ36 DQ36 DQ36 DQ36 DQ36 DQ36 DQSn36/CQn36 DQS36/CQ36 DQ36 DQ36 DQ36 DQ36 DQ37 DQ37 DQ37 DQ37 DQ37 DQ37 DQSn37/CQn37 DQS37/CQ37 DQ37 DQ37 DQ37 DQ37 DQ38 DQ38 DQ38 DQ38 DQ38 DQ38 DQSn38/CQn38 DQS38/CQ38 DQ38 DQ38 DQ38 DQ38 DQ39 DQ39 DQ39 DQ39 DQ39 DQ39 DQSn39/CQn39 DQS39/CQ39 DQ39 DQ39 DQ39 DQ39 DQ40 DQ40 DQ40 DQ40 DQ40 DQ40 DQSn40/CQn40 DQS40/CQ40 DQ40 DQ40 DQ40 DQ40 DQ41 DQ41 DQ41 DQ41 DQ41 DQ41 DQSn41/CQn41 DQS41/CQ41 DQ41 DQ41 DQ41 DQ41 DQ42 DQ42 DQ42 DQ42 DQ42 DQ42 DQSn42/CQn42 DQS42/CQ42 DQ42 DQ42 DQ42 DQ42 DQ17 DQ17 DQ17 DQ17 DQ17 DQ17 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQSn18/CQn18 DQS18/CQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ18 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQSn19/CQn19 DQS19/CQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ19 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQSn20/CQn20 DQS20/CQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ20 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQSn21/CQn21 DQS21/CQ21 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQSn9/CQn9 DQS9/CQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQSn10/CQn10 DQS10/CQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 Page 75 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3F 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3FN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) Configuration Function PLL_3E_CLKOUT1n PLL_3E_CLKOUT1p,PLL_3E_CLKOUT1,PLL_3E_FB1 RZQ_3E CLK_3E_1n CLK_3E_1p CLK_3E_0n CLK_3E_0p PLL_3E_CLKOUT0n PLL_3E_CLKOUT0p,PLL_3E_CLKOUT0,PLL_3E_FB0 PLL_3D_CLKOUT1n PLL_3D_CLKOUT1p,PLL_3D_CLKOUT1,PLL_3D_FB1 RZQ_3D CLK_3D_1n CLK_3D_1p CLK_3D_0n CLK_3D_0p PLL_3D_CLKOUT0n PLL_3D_CLKOUT0p,PLL_3D_CLKOUT0,PLL_3D_FB0 Pin List SF45 Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 LVDS3F_19n LVDS3F_19p LVDS3F_20n LVDS3F_20p LVDS3F_21n LVDS3F_21p LVDS3F_22n LVDS3F_22p LVDS3F_23n LVDS3F_23p LVDS3F_24n LVDS3F_24p LVDS3E_1n LVDS3E_1p LVDS3E_2n LVDS3E_2p LVDS3E_3n LVDS3E_3p LVDS3E_4n LVDS3E_4p LVDS3E_5n LVDS3E_5p LVDS3E_6n LVDS3E_6p LVDS3E_7n LVDS3E_7p LVDS3E_8n LVDS3E_8p LVDS3E_9n LVDS3E_9p LVDS3E_10n LVDS3E_10p LVDS3E_11n LVDS3E_11p LVDS3E_12n LVDS3E_12p LVDS3E_13n LVDS3E_13p LVDS3E_14n LVDS3E_14p LVDS3E_15n LVDS3E_15p LVDS3E_16n LVDS3E_16p LVDS3E_17n LVDS3E_17p LVDS3E_18n LVDS3E_18p LVDS3E_19n LVDS3E_19p LVDS3E_20n LVDS3E_20p LVDS3E_21n LVDS3E_21p LVDS3E_22n LVDS3E_22p LVDS3E_23n LVDS3E_23p LVDS3E_24n LVDS3E_24p LVDS3D_1n LVDS3D_1p LVDS3D_2n LVDS3D_2p LVDS3D_3n LVDS3D_3p LVDS3D_4n LVDS3D_4p LVDS3D_5n LVDS3D_5p LVDS3D_6n LVDS3D_6p LVDS3D_7n LVDS3D_7p LVDS3D_8n LVDS3D_8p LVDS3D_9n LVDS3D_9p LVDS3D_10n LVDS3D_10p LVDS3D_11n LVDS3D_11p LVDS3D_12n LVDS3D_12p LVDS3D_13n LVDS3D_13p LVDS3D_14n LVDS3D_14p LVDS3D_15n LVDS3D_15p No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No G13 F13 G12 G11 E10 E11 F10 G10 F12 E12 H10 H11 R11 R12 M10 N10 M11 L12 P12 P13 N14 N13 P11 N11 P16 P17 N15 N16 R15 T14 T13 U13 W14 V14 P14 R14 AC11 AB11 AD13 AD14 Y12 AA13 AB12 AC13 Y11 Y10 AA14 AB13 W13 V13 T10 U11 T12 U12 W10 V11 Y15 Y14 W11 W12 AK12 AJ11 AL13 AL12 AJ14 AK14 AH14 AH13 AH11 AH10 AJ13 AJ12 AE12 AF12 AG11 AG12 AF15 AF14 AD12 AE11 AE15 AE14 AG13 AF13 AL18 AM18 AK15 AL15 AN16 AM16 DQ86 DQ86 DQSn86 DQS86 DQ86 DQ86 DQSn87 DQS87 DQ87 DQ87 DQ87 DQ87 DQ88 DQ88 DQSn88 DQS88 DQ88 DQ88 DQSn89 DQS89 DQ89 DQ89 DQ89 DQ89 DQ90 DQ90 DQSn90 DQS90 DQ90 DQ90 DQSn91 DQS91 DQ91 DQ91 DQ91 DQ91 DQ92 DQ92 DQSn92 DQS92 DQ92 DQ92 DQSn93 DQS93 DQ93 DQ93 DQ93 DQ93 DQ94 DQ94 DQSn94 DQS94 DQ94 DQ94 DQSn95 DQS95 DQ95 DQ95 DQ95 DQ95 DQ96 DQ96 DQSn96 DQS96 DQ96 DQ96 DQSn97 DQS97 DQ97 DQ97 DQ97 DQ97 DQ98 DQ98 DQSn98 DQS98 DQ98 DQ98 DQSn99 DQS99 DQ99 DQ99 DQ99 DQ99 DQ100 DQ100 DQSn100 DQS100 DQ100 DQ100 DQ43 DQ43 DQ43 DQ43 DQ43 DQ43 DQSn43/CQn43 DQS43/CQ43 DQ43 DQ43 DQ43 DQ43 DQ44 DQ44 DQ44 DQ44 DQ44 DQ44 DQSn44/CQn44 DQS44/CQ44 DQ44 DQ44 DQ44 DQ44 DQ45 DQ45 DQ45 DQ45 DQ45 DQ45 DQSn45/CQn45 DQS45/CQ45 DQ45 DQ45 DQ45 DQ45 DQ46 DQ46 DQ46 DQ46 DQ46 DQ46 DQSn46/CQn46 DQS46/CQ46 DQ46 DQ46 DQ46 DQ46 DQ47 DQ47 DQ47 DQ47 DQ47 DQ47 DQSn47/CQn47 DQS47/CQ47 DQ47 DQ47 DQ47 DQ47 DQ48 DQ48 DQ48 DQ48 DQ48 DQ48 DQSn48/CQn48 DQS48/CQ48 DQ48 DQ48 DQ48 DQ48 DQ49 DQ49 DQ49 DQ49 DQ49 DQ49 DQSn49/CQn49 DQS49/CQ49 DQ49 DQ49 DQ49 DQ49 DQ50 DQ50 DQ50 DQ50 DQ50 DQ50 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ21 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQSn22/CQn22 DQS22/CQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQSn23/CQn23 DQS23/CQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQSn24/CQn24 DQS24/CQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQSn11/CQn11 DQS11/CQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQSn12/CQn12 DQS12/CQ12 DQ12 DQ12 Page 76 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PT-10AX115-1.5 Copyright © 2015 Altera Corp Optional Function(s) Configuration Function PLL_3C_CLKOUT1n PLL_3C_CLKOUT1p,PLL_3C_CLKOUT1,PLL_3C_FB1 RZQ_3C CLK_3C_1n CLK_3C_1p CLK_3C_0n CLK_3C_0p PLL_3C_CLKOUT0n PLL_3C_CLKOUT0p,PLL_3C_CLKOUT0,PLL_3C_FB0 PLL_3B_CLKOUT1n PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1 RZQ_3B CLK_3B_1n CLK_3B_1p Pin List SF45 Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 LVDS3D_16n LVDS3D_16p LVDS3D_17n LVDS3D_17p LVDS3D_18n LVDS3D_18p LVDS3D_19n LVDS3D_19p LVDS3D_20n LVDS3D_20p LVDS3D_21n LVDS3D_21p LVDS3D_22n LVDS3D_22p LVDS3D_23n LVDS3D_23p LVDS3D_24n LVDS3D_24p LVDS3C_1n LVDS3C_1p LVDS3C_2n LVDS3C_2p LVDS3C_3n LVDS3C_3p LVDS3C_4n LVDS3C_4p LVDS3C_5n LVDS3C_5p LVDS3C_6n LVDS3C_6p LVDS3C_7n LVDS3C_7p LVDS3C_8n LVDS3C_8p LVDS3C_9n LVDS3C_9p LVDS3C_10n LVDS3C_10p LVDS3C_11n LVDS3C_11p LVDS3C_12n LVDS3C_12p LVDS3C_13n LVDS3C_13p LVDS3C_14n LVDS3C_14p LVDS3C_15n LVDS3C_15p LVDS3C_16n LVDS3C_16p LVDS3C_17n LVDS3C_17p LVDS3C_18n LVDS3C_18p LVDS3C_19n LVDS3C_19p LVDS3C_20n LVDS3C_20p LVDS3C_21n LVDS3C_21p LVDS3C_22n LVDS3C_22p LVDS3C_23n LVDS3C_23p LVDS3C_24n LVDS3C_24p LVDS3B_1n LVDS3B_1p LVDS3B_2n LVDS3B_2p LVDS3B_3n LVDS3B_3p LVDS3B_4n LVDS3B_4p LVDS3B_5n LVDS3B_5p LVDS3B_6n LVDS3B_6p LVDS3B_7n LVDS3B_7p LVDS3B_8n LVDS3B_8p LVDS3B_9n LVDS3B_9p LVDS3B_10n LVDS3B_10p LVDS3B_11n LVDS3B_11p LVDS3B_12n LVDS3B_12p Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes AL14 AM15 AL20 AL19 AL17 AM17 AN10 AN11 AK11 AL10 AM13 AN13 AN14 AN15 AR10 AP11 AM11 AM12 AV10 AU10 AU12 AU11 AV13 AW13 AY12 AW12 AW11 AV11 AY11 AY10 AT9 AR9 AU13 AT13 AT8 AU8 AR12 AP12 AP13 AP14 AR11 AT10 BA13 BA12 BD12 BD13 BA10 BB10 BB11 BB12 BD14 BC14 BB13 BC13 BB16 BC16 BD16 BD17 BA14 BA15 BC15 BB15 BD18 BC18 BB18 BB17 AP16 AR16 AT18 AU18 AU17 AT17 AP17 AR17 AR14 AT14 AT15 AR15 AW17 AY17 AW14 AV14 AW16 AY16 AU16 AV16 AY14 AY15 AU15 AV15 DQSn101 DQS101 DQ101 DQ101 DQ101 DQ101 DQ102 DQ102 DQSn102 DQS102 DQ102 DQ102 DQSn103 DQS103 DQ103 DQ103 DQ103 DQ103 DQ104 DQ104 DQSn104 DQS104 DQ104 DQ104 DQSn105 DQS105 DQ105 DQ105 DQ105 DQ105 DQ106 DQ106 DQSn106 DQS106 DQ106 DQ106 DQSn107 DQS107 DQ107 DQ107 DQ107 DQ107 DQ108 DQ108 DQSn108 DQS108 DQ108 DQ108 DQSn109 DQS109 DQ109 DQ109 DQ109 DQ109 DQ110 DQ110 DQSn110 DQS110 DQ110 DQ110 DQSn111 DQS111 DQ111 DQ111 DQ111 DQ111 DQ112 DQ112 DQSn112 DQS112 DQ112 DQ112 DQSn113 DQS113 DQ113 DQ113 DQ113 DQ113 DQ114 DQ114 DQSn114 DQS114 DQ114 DQ114 DQSn115 DQS115 DQ115 DQ115 DQ115 DQ115 DQSn50/CQn50 DQS50/CQ50 DQ50 DQ50 DQ50 DQ50 DQ51 DQ51 DQ51 DQ51 DQ51 DQ51 DQSn51/CQn51 DQS51/CQ51 DQ51 DQ51 DQ51 DQ51 DQ52 DQ52 DQ52 DQ52 DQ52 DQ52 DQSn52/CQn52 DQS52/CQ52 DQ52 DQ52 DQ52 DQ52 DQ53 DQ53 DQ53 DQ53 DQ53 DQ53 DQSn53/CQn53 DQS53/CQ53 DQ53 DQ53 DQ53 DQ53 DQ54 DQ54 DQ54 DQ54 DQ54 DQ54 DQSn54/CQn54 DQS54/CQ54 DQ54 DQ54 DQ54 DQ54 DQ55 DQ55 DQ55 DQ55 DQ55 DQ55 DQSn55/CQn55 DQS55/CQ55 DQ55 DQ55 DQ55 DQ55 DQ56 DQ56 DQ56 DQ56 DQ56 DQ56 DQSn56/CQn56 DQS56/CQ56 DQ56 DQ56 DQ56 DQ56 DQ57 DQ57 DQ57 DQ57 DQ57 DQ57 DQSn57/CQn57 DQS57/CQ57 DQ57 DQ57 DQ57 DQ57 DQ25 DQ25 DQ25 DQ25 DQSn25/CQn25 DQS25/CQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQSn26/CQn26 DQS26/CQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQSn27/CQn27 DQS27/CQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQSn28/CQn28 DQS28/CQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQSn13/CQn13 DQS13/CQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 Page 77 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO REFCLK_GXBR4H_CHTp REFCLK_GXBR4H_CHTn GXBR4H_TX_CH5n GXBR4H_TX_CH5p GXBR4H_RX_CH5n,GXBR4H_REFCLK5n GXBR4H_RX_CH5p,GXBR4H_REFCLK5p GXBR4H_TX_CH4n GXBR4H_TX_CH4p GXBR4H_RX_CH4n,GXBR4H_REFCLK4n GXBR4H_RX_CH4p,GXBR4H_REFCLK4p GXBR4H_TX_CH3n GXBR4H_TX_CH3p GXBR4H_RX_CH3n,GXBR4H_REFCLK3n GXBR4H_RX_CH3p,GXBR4H_REFCLK3p GXBR4H_TX_CH2n GXBR4H_TX_CH2p GXBR4H_RX_CH2n,GXBR4H_REFCLK2n GXBR4H_RX_CH2p,GXBR4H_REFCLK2p CLK_3B_0n CLK_3B_0p PT-10AX115-1.5 Copyright © 2015 Altera Corp Configuration Function PLL_3B_CLKOUT0n PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0 PLL_3A_CLKOUT1n PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1 RZQ_3A CLK_3A_1n CLK_3A_1p CLK_3A_0n CLK_3A_0p PLL_3A_CLKOUT0n PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0 Pin List SF45 Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 LVDS3B_13n LVDS3B_13p LVDS3B_14n LVDS3B_14p LVDS3B_15n LVDS3B_15p LVDS3B_16n LVDS3B_16p LVDS3B_17n LVDS3B_17p LVDS3B_18n LVDS3B_18p LVDS3B_19n LVDS3B_19p LVDS3B_20n LVDS3B_20p LVDS3B_21n LVDS3B_21p LVDS3B_22n LVDS3B_22p LVDS3B_23n LVDS3B_23p LVDS3B_24n LVDS3B_24p LVDS3A_1n LVDS3A_1p LVDS3A_2n LVDS3A_2p LVDS3A_3n LVDS3A_3p LVDS3A_4n LVDS3A_4p LVDS3A_5n LVDS3A_5p LVDS3A_6n LVDS3A_6p LVDS3A_7n LVDS3A_7p LVDS3A_8n LVDS3A_8p LVDS3A_9n LVDS3A_9p LVDS3A_10n LVDS3A_10p LVDS3A_11n LVDS3A_11p LVDS3A_12n LVDS3A_12p LVDS3A_13n LVDS3A_13p LVDS3A_14n LVDS3A_14p LVDS3A_15n LVDS3A_15p LVDS3A_16n LVDS3A_16p LVDS3A_17n LVDS3A_17p LVDS3A_18n LVDS3A_18p LVDS3A_19n LVDS3A_19p LVDS3A_20n LVDS3A_20p LVDS3A_21n LVDS3A_21p LVDS3A_22n LVDS3A_22p LVDS3A_23n LVDS3A_23p LVDS3A_24n LVDS3A_24p No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes AY19 AY20 AV18 AW18 AY21 AW21 AV21 AU21 AW19 AV19 AU20 AV20 AT20 AT19 AR21 AP21 AN19 AP18 AP19 AN20 AR19 AR20 AT22 AR22 AP23 AP22 AR25 AT25 AT24 AT23 AP24 AR24 AR26 AP26 AU22 AU23 AY25 BA25 BA24 AY24 AV25 AU25 AV23 AW23 AY22 AW22 AW24 AV24 BC24 BD24 BB25 BC25 BD23 BC23 BA23 BB23 BC26 BD26 BB22 BA22 BD22 BD21 BD19 BC19 BA20 BA19 BA18 BA17 BB21 BC21 BB20 BC20 L8 L7 A8 A7 C8 C7 B6 B5 D6 D5 A4 A3 E8 E7 B2 B1 F6 F5 DQ116 DQ116 DQSn116 DQS116 DQ116 DQ116 DQSn117 DQS117 DQ117 DQ117 DQ117 DQ117 DQ118 DQ118 DQSn118 DQS118 DQ118 DQ118 DQSn119 DQS119 DQ119 DQ119 DQ119 DQ119 DQ120 DQ120 DQSn120 DQS120 DQ120 DQ120 DQSn121 DQS121 DQ121 DQ121 DQ121 DQ121 DQ122 DQ122 DQSn122 DQS122 DQ122 DQ122 DQSn123 DQS123 DQ123 DQ123 DQ123 DQ123 DQ124 DQ124 DQSn124 DQS124 DQ124 DQ124 DQSn125 DQS125 DQ125 DQ125 DQ125 DQ125 DQ126 DQ126 DQSn126 DQS126 DQ126 DQ126 DQSn127 DQS127 DQ127 DQ127 DQ127 DQ127 DQ58 DQ58 DQ58 DQ58 DQ58 DQ58 DQSn58/CQn58 DQS58/CQ58 DQ58 DQ58 DQ58 DQ58 DQ59 DQ59 DQ59 DQ59 DQ59 DQ59 DQSn59/CQn59 DQS59/CQ59 DQ59 DQ59 DQ59 DQ59 DQ60 DQ60 DQ60 DQ60 DQ60 DQ60 DQSn60/CQn60 DQS60/CQ60 DQ60 DQ60 DQ60 DQ60 DQ61 DQ61 DQ61 DQ61 DQ61 DQ61 DQSn61/CQn61 DQS61/CQ61 DQ61 DQ61 DQ61 DQ61 DQ62 DQ62 DQ62 DQ62 DQ62 DQ62 DQSn62/CQn62 DQS62/CQ62 DQ62 DQ62 DQ62 DQ62 DQ63 DQ63 DQ63 DQ63 DQ63 DQ63 DQSn63/CQn63 DQS63/CQ63 DQ63 DQ63 DQ63 DQ63 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQSn29/CQn29 DQS29/CQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQSn30/CQn30 DQS30/CQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQSn31/CQn31 DQS31/CQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 Page 78 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GXBR4H_TX_CH1n GXBR4H_TX_CH1p GXBR4H_RX_CH1n,GXBR4H_REFCLK1n GXBR4H_RX_CH1p,GXBR4H_REFCLK1p GXBR4H_TX_CH0n GXBR4H_TX_CH0p GXBR4H_RX_CH0n,GXBR4H_REFCLK0n GXBR4H_RX_CH0p,GXBR4H_REFCLK0p REFCLK_GXBR4H_CHBp REFCLK_GXBR4H_CHBn REFCLK_GXBR4G_CHTp REFCLK_GXBR4G_CHTn GXBR4G_TX_CH5n GXBR4G_TX_CH5p GXBR4G_RX_CH5n,GXBR4G_REFCLK5n GXBR4G_RX_CH5p,GXBR4G_REFCLK5p GXBR4G_TX_CH4n GXBR4G_TX_CH4p GXBR4G_RX_CH4n,GXBR4G_REFCLK4n GXBR4G_RX_CH4p,GXBR4G_REFCLK4p GXBR4G_TX_CH3n GXBR4G_TX_CH3p GXBR4G_RX_CH3n,GXBR4G_REFCLK3n GXBR4G_RX_CH3p,GXBR4G_REFCLK3p GXBR4G_TX_CH2n GXBR4G_TX_CH2p GXBR4G_RX_CH2n,GXBR4G_REFCLK2n GXBR4G_RX_CH2p,GXBR4G_REFCLK2p GXBR4G_TX_CH1n GXBR4G_TX_CH1p GXBR4G_RX_CH1n,GXBR4G_REFCLK1n GXBR4G_RX_CH1p,GXBR4G_REFCLK1p GXBR4G_TX_CH0n GXBR4G_TX_CH0p GXBR4G_RX_CH0n,GXBR4G_REFCLK0n GXBR4G_RX_CH0p,GXBR4G_REFCLK0p REFCLK_GXBR4G_CHBp REFCLK_GXBR4G_CHBn REFCLK_GXBR4F_CHTp REFCLK_GXBR4F_CHTn GXBR4F_TX_CH5n GXBR4F_TX_CH5p GXBR4F_RX_CH5n,GXBR4F_REFCLK5n GXBR4F_RX_CH5p,GXBR4F_REFCLK5p GXBR4F_TX_CH4n GXBR4F_TX_CH4p GXBR4F_RX_CH4n,GXBR4F_REFCLK4n GXBR4F_RX_CH4p,GXBR4F_REFCLK4p GXBR4F_TX_CH3n GXBR4F_TX_CH3p GXBR4F_RX_CH3n,GXBR4F_REFCLK3n GXBR4F_RX_CH3p,GXBR4F_REFCLK3p GXBR4F_TX_CH2n GXBR4F_TX_CH2p GXBR4F_RX_CH2n,GXBR4F_REFCLK2n GXBR4F_RX_CH2p,GXBR4F_REFCLK2p GXBR4F_TX_CH1n GXBR4F_TX_CH1p GXBR4F_RX_CH1n,GXBR4F_REFCLK1n GXBR4F_RX_CH1p,GXBR4F_REFCLK1p GXBR4F_TX_CH0n GXBR4F_TX_CH0p GXBR4F_RX_CH0n,GXBR4F_REFCLK0n GXBR4F_RX_CH0p,GXBR4F_REFCLK0p REFCLK_GXBR4F_CHBp REFCLK_GXBR4F_CHBn REFCLK_GXBR4E_CHTp REFCLK_GXBR4E_CHTn GXBR4E_TX_CH5n GXBR4E_TX_CH5p GXBR4E_RX_CH5n,GXBR4E_REFCLK5n GXBR4E_RX_CH5p,GXBR4E_REFCLK5p GXBR4E_TX_CH4n GXBR4E_TX_CH4p GXBR4E_RX_CH4n,GXBR4E_REFCLK4n GXBR4E_RX_CH4p,GXBR4E_REFCLK4p GXBR4E_TX_CH3n GXBR4E_TX_CH3p GXBR4E_RX_CH3n,GXBR4E_REFCLK3n GXBR4E_RX_CH3p,GXBR4E_REFCLK3p GXBR4E_TX_CH2n GXBR4E_TX_CH2p GXBR4E_RX_CH2n,GXBR4E_REFCLK2n GXBR4E_RX_CH2p,GXBR4E_REFCLK2p GXBR4E_TX_CH1n GXBR4E_TX_CH1p GXBR4E_RX_CH1n,GXBR4E_REFCLK1n GXBR4E_RX_CH1p,GXBR4E_REFCLK1p GXBR4E_TX_CH0n GXBR4E_TX_CH0p Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 C4 C3 G8 G7 D2 D1 H6 H5 N8 N7 R8 R7 E4 E3 K6 K5 F2 F1 L4 L3 G4 G3 M6 M5 H2 H1 N4 N3 J4 J3 P6 P5 K2 K1 R4 R3 U8 U7 W8 W7 M2 M1 T6 T5 P2 P1 U4 U3 T2 T1 V6 V5 V2 V1 Y6 Y5 Y2 Y1 W4 W3 AB2 AB1 AA4 AA3 AA8 AA7 AC8 AC7 AD2 AD1 AB6 AB5 AF2 AF1 AC4 AC3 AH2 AH1 AD6 AD5 AK2 AK1 AE4 AE3 AM2 AM1 AF6 AF5 AP2 AP1 Pin List SF45 Page 79 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 4E 4E 4E 4E 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function GXBR4E_RX_CH0n,GXBR4E_REFCLK0n GXBR4E_RX_CH0p,GXBR4E_REFCLK0p REFCLK_GXBR4E_CHBp REFCLK_GXBR4E_CHBn REFCLK_GXBR4D_CHTp REFCLK_GXBR4D_CHTn GXBR4D_TX_CH5n GXBR4D_TX_CH5p GXBR4D_RX_CH5n,GXBR4D_REFCLK5n GXBR4D_RX_CH5p,GXBR4D_REFCLK5p GXBR4D_TX_CH4n GXBR4D_TX_CH4p GXBR4D_RX_CH4n,GXBR4D_REFCLK4n GXBR4D_RX_CH4p,GXBR4D_REFCLK4p GXBR4D_TX_CH3n GXBR4D_TX_CH3p GXBR4D_RX_CH3n,GXBR4D_REFCLK3n GXBR4D_RX_CH3p,GXBR4D_REFCLK3p GXBR4D_TX_CH2n GXBR4D_TX_CH2p GXBR4D_RX_CH2n,GXBR4D_REFCLK2n GXBR4D_RX_CH2p,GXBR4D_REFCLK2p GXBR4D_TX_CH1n GXBR4D_TX_CH1p GXBR4D_RX_CH1n,GXBR4D_REFCLK1n GXBR4D_RX_CH1p,GXBR4D_REFCLK1p GXBR4D_TX_CH0n GXBR4D_TX_CH0p GXBR4D_RX_CH0n,GXBR4D_REFCLK0n GXBR4D_RX_CH0p,GXBR4D_REFCLK0p REFCLK_GXBR4D_CHBp REFCLK_GXBR4D_CHBn REFCLK_GXBR4C_CHTp REFCLK_GXBR4C_CHTn GXBR4C_TX_CH5n GXBR4C_TX_CH5p GXBR4C_RX_CH5n,GXBR4C_REFCLK5n GXBR4C_RX_CH5p,GXBR4C_REFCLK5p GXBR4C_TX_CH4n GXBR4C_TX_CH4p GXBR4C_RX_CH4n,GXBR4C_REFCLK4n GXBR4C_RX_CH4p,GXBR4C_REFCLK4p GXBR4C_TX_CH3n GXBR4C_TX_CH3p GXBR4C_RX_CH3n,GXBR4C_REFCLK3n GXBR4C_RX_CH3p,GXBR4C_REFCLK3p GXBR4C_TX_CH2n GXBR4C_TX_CH2p GXBR4C_RX_CH2n,GXBR4C_REFCLK2n GXBR4C_RX_CH2p,GXBR4C_REFCLK2p GXBR4C_TX_CH1n GXBR4C_TX_CH1p GXBR4C_RX_CH1n,GXBR4C_REFCLK1n GXBR4C_RX_CH1p,GXBR4C_REFCLK1p GXBR4C_TX_CH0n GXBR4C_TX_CH0p GXBR4C_RX_CH0n,GXBR4C_REFCLK0n GXBR4C_RX_CH0p,GXBR4C_REFCLK0p REFCLK_GXBR4C_CHBp REFCLK_GXBR4C_CHBn GND TDO TMS TRST TCK TDI MSEL0 MSEL1 MSEL2 nIO_PULLUP nSTATUS CONF_DONE GND nCONFIG nCE nCSO0 nCSO1 nCSO2 AS_DATA0,ASDO AS_DATA1 AS_DATA2 AS_DATA3 DCLK ADCGND GND GND GND GND GND GND Optional Function(s) Configuration Function TDO TMS TRST TCK TDI MSEL0 MSEL1 MSEL2 nIO_PULLUP nSTATUS CONF_DONE nCONFIG nCE nCSO0 nCSO1 nCSO2 AS_DATA0,ASDO AS_DATA1 AS_DATA2 AS_DATA3 DCLK Pin List SF45 Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AG4 AG3 AE8 AE7 AG8 AG7 AR4 AR3 AH6 AH5 AT2 AT1 AJ4 AJ3 AU4 AU3 AK6 AK5 AV2 AV1 AL4 AL3 AW4 AW3 AM6 AM5 AY2 AY1 AN4 AN3 AJ8 AJ7 AL8 AL7 BA4 BA3 AP6 AP5 BB2 BB1 AT6 AT5 BC4 BC3 AV6 AV5 BB6 BB5 AY6 AY5 BD6 BD5 BA8 BA7 BC8 BC7 AW8 AW7 AN8 AN7 AM22 AL29 AL24 AL30 AM21 AN21 AN26 AL28 AK25 AN24 AN29 AP27 AM28 AK30 AM25 AM23 AN25 AM27 AL27 AL22 AM20 AL25 AM26 R20 A11 A16 A2 A21 A26 A31 Page 80 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 A34 A36 A39 A40 A43 A5 A6 A9 AA1 AA10 AA11 AA16 AA2 AA21 AA26 AA35 AA36 AA39 AA40 AA43 AA44 AA5 AA6 AA9 AB10 AB19 AB24 AB29 AB3 AB34 AB35 AB4 AB41 AB42 AC1 AC10 AC17 AC2 AC22 AC27 AC32 AC35 AC36 AC39 AC40 AC43 AC44 AC5 AC6 AC9 AD10 AD20 AD25 AD3 AD36 AD4 AD41 AD42 AD9 AE1 AE10 AE18 AE2 AE23 AE28 AE33 AE35 AE36 AE39 AE40 AE43 AE44 AE5 AE6 AE9 AF10 AF11 AF16 AF21 AF26 AF3 AF31 AF35 AF4 AF41 AF42 AG1 AG10 AG14 AG19 Pin List SF45 Page 81 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AG2 AG24 AG29 AG34 AG35 AG36 AG39 AG40 AG43 AG44 AG5 AG6 AG9 AH12 AH17 AH22 AH27 AH3 AH32 AH36 AH4 AH41 AH42 AH9 AJ1 AJ10 AJ15 AJ2 AJ20 AJ25 AJ30 AJ35 AJ36 AJ39 AJ40 AJ43 AJ44 AJ5 AJ6 AJ9 AK10 AK13 AK18 AK23 AK28 AK3 AK35 AK4 AK41 AK42 AL1 AL11 AL16 AL2 AL21 AL26 AL35 AL36 AL39 AL40 AL43 AL44 AL5 AL6 AL9 AM10 AM14 AM24 AM3 AM34 AM36 AM4 AM41 AM42 AM9 AN1 AN17 AN2 AN22 AN27 AN32 AN35 AN36 AN39 AN40 AN43 AN44 AN5 AN6 AN9 Pin List SF45 Page 82 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AP10 AP25 AP3 AP30 AP35 AP36 AP37 AP38 AP4 AP41 AP42 AP7 AP8 AP9 AR1 AR2 AR33 AR38 AR39 AR40 AR43 AR44 AR5 AR6 AR7 AR8 AT11 AT16 AT21 AT26 AT3 AT31 AT36 AT38 AT4 AT41 AT42 AT7 AU1 AU14 AU19 AU2 AU34 AU38 AU39 AU40 AU43 AU44 AU5 AU6 AU7 AU9 AV12 AV17 AV3 AV32 AV36 AV37 AV38 AV4 AV41 AV42 AV7 AV8 AV9 AW1 AW10 AW15 AW2 AW20 AW25 AW30 AW35 AW36 AW39 AW40 AW43 AW44 AW5 AW6 AW9 AY13 AY18 AY23 AY28 AY3 AY33 AY36 AY37 AY38 Pin List SF45 Page 83 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AY4 AY41 AY42 AY7 AY8 AY9 B10 B11 B14 B19 B24 B29 B3 B34 B35 B36 B37 B38 B4 B41 B42 B7 B8 B9 BA1 BA11 BA16 BA2 BA21 BA26 BA31 BA36 BA39 BA40 BA43 BA44 BA5 BA6 BA9 BB14 BB19 BB24 BB29 BB3 BB34 BB36 BB37 BB38 BB4 BB41 BB42 BB7 BB8 BB9 BC1 BC12 BC17 BC2 BC22 BC27 BC32 BC34 BC36 BC39 BC40 BC43 BC44 BC5 BC6 BC9 BD11 BD15 BD2 BD20 BD25 BD3 BD30 BD36 BD37 BD38 BD4 BD41 BD42 BD43 BD7 BD8 BD9 C1 C12 C17 Pin List SF45 Page 84 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 C2 C22 C27 C32 C36 C39 C40 C43 C44 C5 C6 C9 D10 D15 D20 D25 D3 D30 D35 D36 D37 D38 D4 D41 D42 D7 D8 D9 E1 E13 E18 E2 E23 E28 E33 E36 E39 E40 E43 E44 E5 E6 E9 F11 F16 F21 F26 F3 F31 F36 F37 F38 F4 F41 F42 F7 F8 F9 G1 G14 G19 G2 G24 G29 G34 G36 G39 G40 G43 G44 G5 G6 G9 H12 H17 H22 H27 H3 H32 H36 H37 H38 H4 H41 H42 H7 H8 H9 J1 J10 Pin List SF45 Page 85 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 J15 J2 J20 J35 J36 J37 J38 J39 J40 J43 J44 J5 J6 J7 J8 J9 K10 K3 K33 K35 K4 K41 K42 L1 L10 L11 L16 L2 L26 L31 L35 L36 L39 L40 L43 L44 L5 L6 L9 M3 M34 M36 M4 M41 M42 M9 N1 N17 N2 N22 N27 N32 N35 N36 N39 N40 N43 N44 N5 N6 N9 P10 P15 P20 P25 P3 P35 P4 P41 P42 R1 R10 R13 R18 R2 R23 R28 R33 R35 R36 R39 R40 R43 R44 R5 R6 R9 T11 T16 T21 Pin List SF45 Page 86 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GNDSENSE VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 T26 T3 T36 T4 T41 T42 T9 U1 U10 U14 U19 U2 U24 U29 U34 U35 U36 U39 U40 U43 U44 U5 U6 U9 V10 V12 V17 V22 V27 V3 V35 V4 V41 V42 W1 W2 W20 W25 W36 W39 W40 W43 W44 W5 W6 W9 Y18 Y23 Y28 Y3 Y33 Y36 Y4 Y41 Y42 Y9 AF23 AA15 AA17 AA18 AA19 AA20 AA22 AA23 AA24 AA25 AA27 AA28 AA29 AB15 AB16 AB17 AB18 AB20 AB21 AB25 AB26 AB27 AB28 AC14 AC19 AC20 AC24 AC25 AC30 AD16 AD17 AD18 AD19 AD21 Pin List SF45 Page 87 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AD22 AD23 AD24 AD26 AD27 AD28 AD29 AE16 AE17 AE19 AE20 AE21 AE22 AE24 AE25 AE26 AE27 AE29 AF17 AF18 AF19 AF20 AF24 AF25 AF27 AF28 AF29 AG16 AG17 AG18 AG22 AG23 AG26 AG27 AG28 AH18 AH23 AH24 AH26 AH29 AJ16 AJ17 AJ18 AJ19 AJ21 AJ23 AJ24 AJ26 AJ27 AJ28 AJ29 AK16 AK17 AK19 AK20 AK24 AK26 AK27 AK29 R16 R17 R19 R22 R24 R27 R29 T15 T17 T18 T19 T20 T22 T23 T24 T25 T27 T28 T29 T30 U17 U27 V16 V18 V19 V23 V24 V28 V29 W16 W17 Pin List SF45 Page 88 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2A 2I 2J PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT DNU DNU DNU DNU DNU DNU DNU VCCPGM VCCPGM TEMPDIODEn TEMPDIODEp VCCBAT VCCA_PLL VCCA_PLL VCCIO2A VCCIO2A VCCIO2A VCCIO2I VCCIO2I VCCIO2I VCCIO2J VCCIO2J VCCIO2J VCCIO2K VCCIO2K VCCIO2K VCCIO2L VCCIO2L VCCIO2L VCCIO3A VCCIO3A VCCIO3A VCCIO3B VCCIO3B VCCIO3B VCCIO3C VCCIO3C VCCIO3C VCCIO3D VCCIO3D VCCIO3D VCCIO3E VCCIO3E VCCIO3E VCCIO3F VCCIO3F VCCIO3F VCCIO3G VCCIO3G VCCIO3G VCCIO3H VCCIO3H VCCIO3H VREFB2AN0 VREFB2AN0 VREFB2IN0 VREFB2IN0 VREFB2JN0 VREFB2JN0 Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 W18 W19 W21 W22 W23 W24 W26 W27 W28 W29 Y16 Y17 Y19 Y20 Y21 Y22 Y24 Y25 Y26 Y27 Y29 AH16 AH19 AH21 AH25 AH28 AJ22 U16 U18 U20 U22 U23 U26 U28 BD34 BC35 BC11 BC10 AN28 AP29 AR27 AK21 AK22 N21 N20 AL23 AB22 AB23 AR28 AU29 AV27 AK33 AL31 AM29 AA31 AD30 W30 P30 T31 V32 J30 K28 M29 AR23 AU24 AV22 AM19 AP20 AR18 AN12 AP15 AR13 AC12 AD15 AE13 AB14 W15 Y13 K13 M14 N12 K18 L21 M19 J25 K23 M24 AT27 AR30 AB30 Pin List SF45 Page 89 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2K 2L 3A 3B 3C 3D 3E 3F 3G 3H PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function VREFB2KN0 VREFB2LN0 VREFB3AN0 VREFB3BN0 VREFB3CN0 VREFB3DN0 VREFB3EN0 VREFB3FN0 VREFB3GN0 VREFB3HN0 VREFB2KN0 VREFB2LN0 VREFB3AN0 VREFB3BN0 VREFB3CN0 VREFB3DN0 VREFB3EN0 VREFB3FN0 VREFB3GN0 VREFB3HN0 VREFN_ADC VREFP_ADC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCR_GXBL1C VCCR_GXBL1C VCCR_GXBL1D VCCR_GXBL1D VCCR_GXBL1E VCCR_GXBL1E VCCR_GXBL1F VCCR_GXBL1F VCCR_GXBL1G VCCR_GXBL1G VCCR_GXBL1H VCCR_GXBL1H VCCR_GXBR4C VCCR_GXBR4C VCCR_GXBR4D VCCR_GXBR4D VCCR_GXBR4E VCCR_GXBR4E VCCR_GXBR4F VCCR_GXBR4F VCCR_GXBR4G VCCR_GXBR4G VCCR_GXBR4H VCCR_GXBR4H VCCT_GXBL1C VCCT_GXBL1C VCCT_GXBL1D VCCT_GXBL1D VCCT_GXBL1E VCCT_GXBL1E VCCT_GXBL1F VCCT_GXBL1F VCCT_GXBL1G VCCT_GXBL1G VCCT_GXBL1H VCCT_GXBL1H VCCT_GXBR4C VCCT_GXBR4C VCCT_GXBR4D VCCT_GXBR4D VCCT_GXBR4E Optional Function(s) Configuration Function Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 R32 K32 AN23 AN18 AT12 AD11 AA12 K15 L17 M22 P21 R21 R25 R26 P22 P23 P24 P26 P27 P28 P29 P31 P32 N23 N24 N25 N26 N28 N29 N30 N31 M25 M26 M27 M28 M30 M31 AB36 AF36 AK36 K36 P36 V36 AB9 AF9 AK9 K9 P9 V9 AM37 AM38 AH37 AH38 AD37 AD38 Y37 Y38 T37 T38 M37 M38 AM7 AM8 AH7 AH8 AD7 AD8 Y7 Y8 T7 T8 M7 M8 AK37 AK38 AF37 AF38 AB37 AB38 V37 V38 P37 P38 K37 K38 AK7 AK8 AF7 AF8 AB7 Pin List SF45 Page 90 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function VCCT_GXBR4E VCCT_GXBR4F VCCT_GXBR4F VCCT_GXBR4G VCCT_GXBR4G VCCT_GXBR4H VCCT_GXBR4H RREF_BL RREF_BR RREF_TL RREF_TR VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCLSENSE VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VSIGN_0 VSIGN_1 VSIGP_0 VSIGP_1 Dedicated Tx/Rx Channel Soft CDR Support SF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AB8 V7 V8 P7 P8 K7 K8 BD35 BD10 A35 A10 AC15 AC16 AC18 AC21 AC23 AC26 AC28 AC29 AF22 AG15 AG20 AG21 AG25 AG30 AH15 AH20 AH30 U15 U21 U25 U30 V15 V20 V21 V25 V26 V30 P19 N18 N19 P18 Note: (1) For more information about the external memory interface schemes of the pins with indices, refer to the Arria10EMIF.xls PT-10AX115-1.5 Copyright © 2015 Altera Corp Pin List SF45 Page 91 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1J 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1I 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1H 1G 1G 1G 1G 1G 1G PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function REFCLK_GXBL1J_CHTp REFCLK_GXBL1J_CHTn GXBL1J_TX_CH5n GXBL1J_TX_CH5p GXBL1J_RX_CH5n,GXBL1J_REFCLK5n GXBL1J_RX_CH5p,GXBL1J_REFCLK5p GXBL1J_TX_CH4n GXBL1J_TX_CH4p GXBL1J_RX_CH4n,GXBL1J_REFCLK4n GXBL1J_RX_CH4p,GXBL1J_REFCLK4p GXBL1J_TX_CH3n GXBL1J_TX_CH3p GXBL1J_RX_CH3n,GXBL1J_REFCLK3n GXBL1J_RX_CH3p,GXBL1J_REFCLK3p GXBL1J_TX_CH2n GXBL1J_TX_CH2p GXBL1J_RX_CH2n,GXBL1J_REFCLK2n GXBL1J_RX_CH2p,GXBL1J_REFCLK2p GXBL1J_TX_CH1n GXBL1J_TX_CH1p GXBL1J_RX_CH1n,GXBL1J_REFCLK1n GXBL1J_RX_CH1p,GXBL1J_REFCLK1p GXBL1J_TX_CH0n GXBL1J_TX_CH0p GXBL1J_RX_CH0n,GXBL1J_REFCLK0n GXBL1J_RX_CH0p,GXBL1J_REFCLK0p REFCLK_GXBL1J_CHBp REFCLK_GXBL1J_CHBn REFCLK_GXBL1I_CHTp REFCLK_GXBL1I_CHTn GXBL1I_TX_CH5n GXBL1I_TX_CH5p GXBL1I_RX_CH5n,GXBL1I_REFCLK5n GXBL1I_RX_CH5p,GXBL1I_REFCLK5p GXBL1I_TX_CH4n GXBL1I_TX_CH4p GXBL1I_RX_CH4n,GXBL1I_REFCLK4n GXBL1I_RX_CH4p,GXBL1I_REFCLK4p GXBL1I_TX_CH3n GXBL1I_TX_CH3p GXBL1I_RX_CH3n,GXBL1I_REFCLK3n GXBL1I_RX_CH3p,GXBL1I_REFCLK3p GXBL1I_TX_CH2n GXBL1I_TX_CH2p GXBL1I_RX_CH2n,GXBL1I_REFCLK2n GXBL1I_RX_CH2p,GXBL1I_REFCLK2p GXBL1I_TX_CH1n GXBL1I_TX_CH1p GXBL1I_RX_CH1n,GXBL1I_REFCLK1n GXBL1I_RX_CH1p,GXBL1I_REFCLK1p GXBL1I_TX_CH0n GXBL1I_TX_CH0p GXBL1I_RX_CH0n,GXBL1I_REFCLK0n GXBL1I_RX_CH0p,GXBL1I_REFCLK0p REFCLK_GXBL1I_CHBp REFCLK_GXBL1I_CHBn REFCLK_GXBL1H_CHTp REFCLK_GXBL1H_CHTn GXBL1H_TX_CH5n GXBL1H_TX_CH5p GXBL1H_RX_CH5n,GXBL1H_REFCLK5n GXBL1H_RX_CH5p,GXBL1H_REFCLK5p GXBL1H_TX_CH4n GXBL1H_TX_CH4p GXBL1H_RX_CH4n,GXBL1H_REFCLK4n GXBL1H_RX_CH4p,GXBL1H_REFCLK4p GXBL1H_TX_CH3n GXBL1H_TX_CH3p GXBL1H_RX_CH3n,GXBL1H_REFCLK3n GXBL1H_RX_CH3p,GXBL1H_REFCLK3p GXBL1H_TX_CH2n GXBL1H_TX_CH2p GXBL1H_RX_CH2n,GXBL1H_REFCLK2n GXBL1H_RX_CH2p,GXBL1H_REFCLK2p GXBL1H_TX_CH1n GXBL1H_TX_CH1p GXBL1H_RX_CH1n,GXBL1H_REFCLK1n GXBL1H_RX_CH1p,GXBL1H_REFCLK1p GXBL1H_TX_CH0n GXBL1H_TX_CH0p GXBL1H_RX_CH0n,GXBL1H_REFCLK0n GXBL1H_RX_CH0p,GXBL1H_REFCLK0p REFCLK_GXBL1H_CHBp REFCLK_GXBL1H_CHBn REFCLK_GXBL1G_CHTp REFCLK_GXBL1G_CHTn GXBL1G_TX_CH5n GXBL1G_TX_CH5p GXBL1G_RX_CH5n,GXBL1G_REFCLK5n GXBL1G_RX_CH5p,GXBL1G_REFCLK5p Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 H36 H35 A33 A34 C33 C34 A37 A38 E33 E34 B39 B40 B35 B36 A41 A42 D35 D36 B43 B44 F35 F36 C41 C42 C37 C38 K36 K35 M36 M35 D43 D44 E37 E38 E41 E42 D39 D40 F43 F44 G37 G38 G41 G42 F39 F40 H43 H44 H39 H40 J41 J42 J37 J38 P36 P35 T36 T35 K43 K44 K39 K40 L41 L42 L37 L38 M43 M44 M39 M40 N41 N42 N37 N38 P43 P44 P39 P40 R41 R42 R37 R38 V36 V35 Y36 Y35 T43 T44 T39 T40 Pin List UF45 Page 92 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1G 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1F 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1E 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GXBL1G_TX_CH4n GXBL1G_TX_CH4p GXBL1G_RX_CH4n,GXBL1G_REFCLK4n GXBL1G_RX_CH4p,GXBL1G_REFCLK4p GXBL1G_TX_CH3n GXBL1G_TX_CH3p GXBL1G_RX_CH3n,GXBL1G_REFCLK3n GXBL1G_RX_CH3p,GXBL1G_REFCLK3p GXBL1G_TX_CH2n GXBL1G_TX_CH2p GXBL1G_RX_CH2n,GXBL1G_REFCLK2n GXBL1G_RX_CH2p,GXBL1G_REFCLK2p GXBL1G_TX_CH1n GXBL1G_TX_CH1p GXBL1G_RX_CH1n,GXBL1G_REFCLK1n GXBL1G_RX_CH1p,GXBL1G_REFCLK1p GXBL1G_TX_CH0n GXBL1G_TX_CH0p GXBL1G_RX_CH0n,GXBL1G_REFCLK0n GXBL1G_RX_CH0p,GXBL1G_REFCLK0p REFCLK_GXBL1G_CHBp REFCLK_GXBL1G_CHBn REFCLK_GXBL1F_CHTp REFCLK_GXBL1F_CHTn GXBL1F_TX_CH5n GXBL1F_TX_CH5p GXBL1F_RX_CH5n,GXBL1F_REFCLK5n GXBL1F_RX_CH5p,GXBL1F_REFCLK5p GXBL1F_TX_CH4n GXBL1F_TX_CH4p GXBL1F_RX_CH4n,GXBL1F_REFCLK4n GXBL1F_RX_CH4p,GXBL1F_REFCLK4p GXBL1F_TX_CH3n GXBL1F_TX_CH3p GXBL1F_RX_CH3n,GXBL1F_REFCLK3n GXBL1F_RX_CH3p,GXBL1F_REFCLK3p GXBL1F_TX_CH2n GXBL1F_TX_CH2p GXBL1F_RX_CH2n,GXBL1F_REFCLK2n GXBL1F_RX_CH2p,GXBL1F_REFCLK2p GXBL1F_TX_CH1n GXBL1F_TX_CH1p GXBL1F_RX_CH1n,GXBL1F_REFCLK1n GXBL1F_RX_CH1p,GXBL1F_REFCLK1p GXBL1F_TX_CH0n GXBL1F_TX_CH0p GXBL1F_RX_CH0n,GXBL1F_REFCLK0n GXBL1F_RX_CH0p,GXBL1F_REFCLK0p REFCLK_GXBL1F_CHBp REFCLK_GXBL1F_CHBn REFCLK_GXBL1E_CHTp REFCLK_GXBL1E_CHTn GXBL1E_TX_CH5n GXBL1E_TX_CH5p GXBL1E_RX_CH5n,GXBL1E_REFCLK5n GXBL1E_RX_CH5p,GXBL1E_REFCLK5p GXBL1E_TX_CH4n GXBL1E_TX_CH4p GXBL1E_RX_CH4n,GXBL1E_REFCLK4n GXBL1E_RX_CH4p,GXBL1E_REFCLK4p GXBL1E_TX_CH3n GXBL1E_TX_CH3p GXBL1E_RX_CH3n,GXBL1E_REFCLK3n GXBL1E_RX_CH3p,GXBL1E_REFCLK3p GXBL1E_TX_CH2n GXBL1E_TX_CH2p GXBL1E_RX_CH2n,GXBL1E_REFCLK2n GXBL1E_RX_CH2p,GXBL1E_REFCLK2p GXBL1E_TX_CH1n GXBL1E_TX_CH1p GXBL1E_RX_CH1n,GXBL1E_REFCLK1n GXBL1E_RX_CH1p,GXBL1E_REFCLK1p GXBL1E_TX_CH0n GXBL1E_TX_CH0p GXBL1E_RX_CH0n,GXBL1E_REFCLK0n GXBL1E_RX_CH0p,GXBL1E_REFCLK0p REFCLK_GXBL1E_CHBp REFCLK_GXBL1E_CHBn REFCLK_GXBL1D_CHTp REFCLK_GXBL1D_CHTn GXBL1D_TX_CH5n GXBL1D_TX_CH5p GXBL1D_RX_CH5n,GXBL1D_REFCLK5n GXBL1D_RX_CH5p,GXBL1D_REFCLK5p GXBL1D_TX_CH4n GXBL1D_TX_CH4p GXBL1D_RX_CH4n,GXBL1D_REFCLK4n GXBL1D_RX_CH4p,GXBL1D_REFCLK4p GXBL1D_TX_CH3n GXBL1D_TX_CH3p Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 U41 U42 U37 U38 V43 V44 V39 V40 W41 W42 W37 W38 Y43 Y44 Y39 Y40 AA41 AA42 AA37 AA38 AB36 AB35 AD36 AD35 AB43 AB44 AB39 AB40 AC41 AC42 AC37 AC38 AD43 AD44 AD39 AD40 AE41 AE42 AE37 AE38 AF43 AF44 AF39 AF40 AG41 AG42 AG37 AG38 AF36 AF35 AH36 AH35 AH43 AH44 AH39 AH40 AJ41 AJ42 AJ37 AJ38 AK43 AK44 AK39 AK40 AL41 AL42 AL37 AL38 AM43 AM44 AM39 AM40 AN41 AN42 AN37 AN38 AK36 AK35 AM36 AM35 AP43 AP44 AP39 AP40 AR41 AR42 AR37 AR38 AT43 AT44 Pin List UF45 Page 93 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1D 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 1C 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L 2L PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 VREF Pin Name/Function VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 VREFB2LN0 GXBL1D_RX_CH3n,GXBL1D_REFCLK3n GXBL1D_RX_CH3p,GXBL1D_REFCLK3p GXBL1D_TX_CH2n GXBL1D_TX_CH2p GXBL1D_RX_CH2n,GXBL1D_REFCLK2n GXBL1D_RX_CH2p,GXBL1D_REFCLK2p GXBL1D_TX_CH1n GXBL1D_TX_CH1p GXBL1D_RX_CH1n,GXBL1D_REFCLK1n GXBL1D_RX_CH1p,GXBL1D_REFCLK1p GXBL1D_TX_CH0n GXBL1D_TX_CH0p GXBL1D_RX_CH0n,GXBL1D_REFCLK0n GXBL1D_RX_CH0p,GXBL1D_REFCLK0p REFCLK_GXBL1D_CHBp REFCLK_GXBL1D_CHBn REFCLK_GXBL1C_CHTp REFCLK_GXBL1C_CHTn GXBL1C_TX_CH5n GXBL1C_TX_CH5p GXBL1C_RX_CH5n,GXBL1C_REFCLK5n GXBL1C_RX_CH5p,GXBL1C_REFCLK5p GXBL1C_TX_CH4n GXBL1C_TX_CH4p GXBL1C_RX_CH4n,GXBL1C_REFCLK4n GXBL1C_RX_CH4p,GXBL1C_REFCLK4p GXBL1C_TX_CH3n GXBL1C_TX_CH3p GXBL1C_RX_CH3n,GXBL1C_REFCLK3n GXBL1C_RX_CH3p,GXBL1C_REFCLK3p GXBL1C_TX_CH2n GXBL1C_TX_CH2p GXBL1C_RX_CH2n,GXBL1C_REFCLK2n GXBL1C_RX_CH2p,GXBL1C_REFCLK2p GXBL1C_TX_CH1n GXBL1C_TX_CH1p GXBL1C_RX_CH1n,GXBL1C_REFCLK1n GXBL1C_RX_CH1p,GXBL1C_REFCLK1p GXBL1C_TX_CH0n GXBL1C_TX_CH0p GXBL1C_RX_CH0n,GXBL1C_REFCLK0n GXBL1C_RX_CH0p,GXBL1C_REFCLK0p REFCLK_GXBL1C_CHBp REFCLK_GXBL1C_CHBn IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function Dedicated Tx/Rx Channel LVDS2L_1n LVDS2L_1p LVDS2L_2n LVDS2L_2p LVDS2L_3n LVDS2L_3p LVDS2L_4n LVDS2L_4p LVDS2L_5n LVDS2L_5p LVDS2L_6n LVDS2L_6p LVDS2L_7n LVDS2L_7p LVDS2L_8n LVDS2L_8p LVDS2L_9n LVDS2L_9p LVDS2L_10n LVDS2L_10p LVDS2L_11n LVDS2L_11p LVDS2L_12n LVDS2L_12p LVDS2L_13n LVDS2L_13p LVDS2L_14n LVDS2L_14p LVDS2L_15n LVDS2L_15p LVDS2L_16n LVDS2L_16p LVDS2L_17n LVDS2L_17p LVDS2L_18n LVDS2L_18p LVDS2L_19n LVDS2L_19p LVDS2L_20n LVDS2L_20p LVDS2L_21n LVDS2L_21p LVDS2L_22n LVDS2L_22p LVDS2L_23n LVDS2L_23p PLL_2L_CLKOUT1n PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1 RZQ_2L CLK_2L_1n CLK_2L_1p CLK_2L_0n CLK_2L_0p PLL_2L_CLKOUT0n PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0 Pin List UF45 Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No AT39 AT40 AU41 AU42 AU37 AU38 AV43 AV44 AV39 AV40 AW41 AW42 AW37 AW38 AP36 AP35 AT36 AT35 AY43 AY44 AY39 AY40 BA41 BA42 BB39 BB40 BB43 BB44 BA37 BA38 BC41 BC42 AY35 AY36 BD39 BD40 BC37 BC38 BD35 BD36 BB35 BB36 AV36 AV35 E22 D22 B21 A21 A22 A23 D21 C21 B23 C22 C24 C23 L23 K23 F23 E23 H23 G23 G24 H24 J24 K24 N23 M23 M24 M25 T23 R23 L25 L26 P25 N24 P24 R24 T26 R25 E24 D24 J25 K25 E25 D25 B25 A26 F25 G25 DQ0 DQ0 DQSn0 DQS0 DQ0 DQ0 DQSn1 DQS1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQSn2 DQS2 DQ2 DQ2 DQSn3 DQS3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQSn4 DQS4 DQ4 DQ4 DQSn5 DQS5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQSn6 DQS6 DQ6 DQ6 DQSn7 DQS7 DQ7 DQ7 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQSn0/CQn0 DQS0/CQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 DQ0 Page 94 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2L 2L 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2K 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J 2J PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 VREFB2LN0 VREFB2LN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2KN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_2K_CLKOUT1n PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1 RZQ_2K CLK_2K_1n CLK_2K_1p CLK_2K_0n CLK_2K_0p PLL_2K_CLKOUT0n PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0 PLL_2J_CLKOUT1n PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1 RZQ_2J CLK_2J_1n CLK_2J_1p CLK_2J_0n CLK_2J_0p PLL_2J_CLKOUT0n PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0 Pin List UF45 Dedicated Tx/Rx Channel LVDS2L_24n LVDS2L_24p LVDS2K_1n LVDS2K_1p LVDS2K_2n LVDS2K_2p LVDS2K_3n LVDS2K_3p LVDS2K_4n LVDS2K_4p LVDS2K_5n LVDS2K_5p LVDS2K_6n LVDS2K_6p LVDS2K_7n LVDS2K_7p LVDS2K_8n LVDS2K_8p LVDS2K_9n LVDS2K_9p LVDS2K_10n LVDS2K_10p LVDS2K_11n LVDS2K_11p LVDS2K_12n LVDS2K_12p LVDS2K_13n LVDS2K_13p LVDS2K_14n LVDS2K_14p LVDS2K_15n LVDS2K_15p LVDS2K_16n LVDS2K_16p LVDS2K_17n LVDS2K_17p LVDS2K_18n LVDS2K_18p LVDS2K_19n LVDS2K_19p LVDS2K_20n LVDS2K_20p LVDS2K_21n LVDS2K_21p LVDS2K_22n LVDS2K_22p LVDS2K_23n LVDS2K_23p LVDS2K_24n LVDS2K_24p LVDS2J_1n LVDS2J_1p LVDS2J_2n LVDS2J_2p LVDS2J_3n LVDS2J_3p LVDS2J_4n LVDS2J_4p LVDS2J_5n LVDS2J_5p LVDS2J_6n LVDS2J_6p LVDS2J_7n LVDS2J_7p LVDS2J_8n LVDS2J_8p LVDS2J_9n LVDS2J_9p LVDS2J_10n LVDS2J_10p LVDS2J_11n LVDS2J_11p LVDS2J_12n LVDS2J_12p LVDS2J_13n LVDS2J_13p LVDS2J_14n LVDS2J_14p LVDS2J_15n LVDS2J_15p LVDS2J_16n LVDS2J_16p LVDS2J_17n LVDS2J_17p LVDS2J_18n LVDS2J_18p LVDS2J_19n LVDS2J_19p LVDS2J_20n LVDS2J_20p Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes B24 A25 J26 K27 C26 D26 F26 E27 P26 R27 H26 G26 N26 M26 B26 A27 C27 D27 G28 F28 F27 E28 H27 J27 H28 J29 A28 B28 D30 E30 C28 C29 E29 D29 G29 H29 B29 A29 R28 P27 M28 N27 N29 N28 J30 K30 K28 K29 L28 L27 P29 R29 P30 R30 T31 U31 N31 P31 W31 V31 P32 R32 C31 D31 L30 M30 F30 G30 M31 L31 H31 J31 G31 F31 G32 H32 K33 L32 H33 J33 P33 N33 M33 N32 J32 K32 AC32 AB33 AB32 AA32 DQ7 DQ7 DQ8 DQ8 DQSn8 DQS8 DQ8 DQ8 DQSn9 DQS9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQSn10 DQS10 DQ10 DQ10 DQSn11 DQS11 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQSn12 DQS12 DQ12 DQ12 DQSn13 DQS13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQSn14 DQS14 DQ14 DQ14 DQSn15 DQS15 DQ15 DQ15 DQ15 DQ15 DQ16 DQ16 DQSn16 DQS16 DQ16 DQ16 DQSn17 DQS17 DQ17 DQ17 DQ17 DQ17 DQ18 DQ18 DQSn18 DQS18 DQ18 DQ18 DQSn19 DQS19 DQ19 DQ19 DQ19 DQ19 DQ20 DQ20 DQSn20 DQS20 DQ20 DQ20 DQSn21 DQS21 DQ21 DQ21 DQ21 DQ21 DQ22 DQ22 DQSn22 DQS22 DQ3 DQ3 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQSn4/CQn4 DQS4/CQ4 DQ4 DQ4 DQ4 DQ4 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQSn5/CQn5 DQS5/CQ5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQSn6/CQn6 DQS6/CQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ8 DQ8 DQ8 DQ8 DQ8 DQ8 DQSn8/CQn8 DQS8/CQ8 DQ8 DQ8 DQ8 DQ8 DQ9 DQ9 DQ9 DQ9 DQ9 DQ9 DQSn9/CQn9 DQS9/CQ9 DQ9 DQ9 DQ9 DQ9 DQ10 DQ10 DQ10 DQ10 DQ10 DQ10 DQSn10/CQn10 DQS10/CQ10 DQ10 DQ10 DQ10 DQ10 DQ11 DQ11 DQ11 DQ11 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQSn4/CQn4 DQS4/CQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ4 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQSn5/CQn5 DQS5/CQ5 DQ5 DQ5 DQ5 DQ5 DQ0 DQ0 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQSn1/CQn1 DQS1/CQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ1 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQSn2/CQn2 DQS2/CQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 Page 95 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2J 2J 2J 2J 2J 2J 2J 2J 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2I 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2JN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2IN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function PLL_2I_CLKOUT1n PLL_2I_CLKOUT1p,PLL_2I_CLKOUT1,PLL_2I_FB1 RZQ_2I CLK_2I_1n CLK_2I_1p CLK_2I_0n CLK_2I_0p PLL_2I_CLKOUT0n PLL_2I_CLKOUT0p,PLL_2I_CLKOUT0,PLL_2I_FB0 PLL_2A_CLKOUT1n PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1 RZQ_2A CLK_2A_1n CLK_2A_1p CLK_2A_0n CLK_2A_0p PLL_2A_CLKOUT0n PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0 DATA0 DATA1 DATA2 DATA3 DATA4 DATA5 DATA6 DATA7 DATA8 DATA9 DATA10 DATA11 DATA12 DATA13 DATA14 DATA15 DATA16 DATA17 DATA18 DATA19 nCEO DATA20 DATA21 DATA22 DATA23 DATA24 DATA25 DATA26 DATA27 DATA28 DATA29 DATA30 DATA31 Pin List UF45 Dedicated Tx/Rx Channel LVDS2J_21n LVDS2J_21p LVDS2J_22n LVDS2J_22p LVDS2J_23n LVDS2J_23p LVDS2J_24n LVDS2J_24p LVDS2I_1n LVDS2I_1p LVDS2I_2n LVDS2I_2p LVDS2I_3n LVDS2I_3p LVDS2I_4n LVDS2I_4p LVDS2I_5n LVDS2I_5p LVDS2I_6n LVDS2I_6p LVDS2I_7n LVDS2I_7p LVDS2I_8n LVDS2I_8p LVDS2I_9n LVDS2I_9p LVDS2I_10n LVDS2I_10p LVDS2I_11n LVDS2I_11p LVDS2I_12n LVDS2I_12p LVDS2I_13n LVDS2I_13p LVDS2I_14n LVDS2I_14p LVDS2I_15n LVDS2I_15p LVDS2I_16n LVDS2I_16p LVDS2I_17n LVDS2I_17p LVDS2I_18n LVDS2I_18p LVDS2I_19n LVDS2I_19p LVDS2I_20n LVDS2I_20p LVDS2I_21n LVDS2I_21p LVDS2I_22n LVDS2I_22p LVDS2I_23n LVDS2I_23p LVDS2I_24n LVDS2I_24p LVDS2A_1n LVDS2A_1p LVDS2A_2n LVDS2A_2p LVDS2A_3n LVDS2A_3p LVDS2A_4n LVDS2A_4p LVDS2A_5n LVDS2A_5p LVDS2A_6n LVDS2A_6p LVDS2A_7n LVDS2A_7p LVDS2A_8n LVDS2A_8p LVDS2A_9n LVDS2A_9p LVDS2A_10n LVDS2A_10p LVDS2A_11n LVDS2A_11p LVDS2A_12n LVDS2A_12p LVDS2A_13n LVDS2A_13p LVDS2A_14n LVDS2A_14p LVDS2A_15n LVDS2A_15p LVDS2A_16n LVDS2A_16p LVDS2A_17n LVDS2A_17p Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No W32 Y32 T32 T33 AA33 Y33 V33 U33 N22 P22 H21 G21 F20 G20 H22 J22 F21 F22 L22 K22 J21 J20 M20 L21 P21 R22 K20 L20 R20 P20 M21 N21 D19 E19 D20 E20 B20 A20 C19 B19 G19 H19 C18 D17 E18 F18 B18 A18 C17 D16 E17 F17 A17 A16 B16 C16 AV33 AW33 BB33 BA33 AY33 AY32 AV32 AW32 AT31 AU31 BA32 BA31 AR32 AT32 AN33 AP33 AP31 AN31 AP32 AN32 AU33 AT33 AP30 AR30 AJ33 AK33 AE32 AF32 AH32 AG32 AE33 AF33 AK32 AJ32 DQ22 DQ22 DQSn23 DQS23 DQ23 DQ23 DQ23 DQ23 DQ24 DQ24 DQSn24 DQS24 DQ24 DQ24 DQSn25 DQS25 DQ25 DQ25 DQ25 DQ25 DQ26 DQ26 DQSn26 DQS26 DQ26 DQ26 DQSn27 DQS27 DQ27 DQ27 DQ27 DQ27 DQ28 DQ28 DQSn28 DQS28 DQ28 DQ28 DQSn29 DQS29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQSn30 DQS30 DQ30 DQ30 DQSn31 DQS31 DQ31 DQ31 DQ31 DQ31 DQ56 DQ56 DQSn56 DQS56 DQ56 DQ56 DQSn57 DQS57 DQ57 DQ57 DQ57 DQ57 DQ58 DQ58 DQSn58 DQS58 DQ58 DQ58 DQSn59 DQS59 DQ59 DQ59 DQ59 DQ59 DQ60 DQ60 DQSn60 DQS60 DQ60 DQ60 DQSn61 DQS61 DQ61 DQ61 DQ11 DQ11 DQSn11/CQn11 DQS11/CQ11 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQSn12/CQn12 DQS12/CQ12 DQ12 DQ12 DQ12 DQ12 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQSn13/CQn13 DQS13/CQ13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQSn28/CQn28 DQS28/CQ28 DQ28 DQ28 DQ28 DQ28 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQSn29/CQn29 DQS29/CQ29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQSn30/CQn30 DQS30/CQ30 DQ30 DQ30 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ5 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQSn6/CQn6 DQS6/CQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ6 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ2 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQSn3/CQn3 DQS3/CQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ3 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQSn7/CQn7 DQS7/CQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 Page 96 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 2A 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3E 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB2AN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3EN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO Optional Function(s) Configuration Function CLKUSR PR_REQUEST PR_READY nPERSTL0 PR_DONE nPERSTL1 PR_ERROR nPERSTR1 CvP_CONFDONE nPERSTR0 INIT_DONE DEV_OE CRC_ERROR DEV_CLRn PLL_3E_CLKOUT1n PLL_3E_CLKOUT1p,PLL_3E_CLKOUT1,PLL_3E_FB1 RZQ_3E CLK_3E_1n CLK_3E_1p CLK_3E_0n CLK_3E_0p PLL_3E_CLKOUT0n PLL_3E_CLKOUT0p,PLL_3E_CLKOUT0,PLL_3E_FB0 PLL_3D_CLKOUT1n PLL_3D_CLKOUT1p,PLL_3D_CLKOUT1,PLL_3D_FB1 RZQ_3D CLK_3D_1n CLK_3D_1p CLK_3D_0n CLK_3D_0p Pin List UF45 Dedicated Tx/Rx Channel LVDS2A_18n LVDS2A_18p LVDS2A_19n LVDS2A_19p LVDS2A_20n LVDS2A_20p LVDS2A_21n LVDS2A_21p LVDS2A_22n LVDS2A_22p LVDS2A_23n LVDS2A_23p LVDS2A_24n LVDS2A_24p LVDS3E_1n LVDS3E_1p LVDS3E_2n LVDS3E_2p LVDS3E_3n LVDS3E_3p LVDS3E_4n LVDS3E_4p LVDS3E_5n LVDS3E_5p LVDS3E_6n LVDS3E_6p LVDS3E_7n LVDS3E_7p LVDS3E_8n LVDS3E_8p LVDS3E_9n LVDS3E_9p LVDS3E_10n LVDS3E_10p LVDS3E_11n LVDS3E_11p LVDS3E_12n LVDS3E_12p LVDS3E_13n LVDS3E_13p LVDS3E_14n LVDS3E_14p LVDS3E_15n LVDS3E_15p LVDS3E_16n LVDS3E_16p LVDS3E_17n LVDS3E_17p LVDS3E_18n LVDS3E_18p LVDS3E_19n LVDS3E_19p LVDS3E_20n LVDS3E_20p LVDS3E_21n LVDS3E_21p LVDS3E_22n LVDS3E_22p LVDS3E_23n LVDS3E_23p LVDS3E_24n LVDS3E_24p LVDS3D_1n LVDS3D_1p LVDS3D_2n LVDS3D_2p LVDS3D_3n LVDS3D_3p LVDS3D_4n LVDS3D_4p LVDS3D_5n LVDS3D_5p LVDS3D_6n LVDS3D_6p LVDS3D_7n LVDS3D_7p LVDS3D_8n LVDS3D_8p LVDS3D_9n LVDS3D_9p LVDS3D_10n LVDS3D_10p LVDS3D_11n LVDS3D_11p LVDS3D_12n LVDS3D_12p LVDS3D_13n LVDS3D_13p LVDS3D_14n LVDS3D_14p Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes AL32 AM33 BB31 BC31 BB30 BA30 AV31 AW31 AY30 AW30 AT30 AU30 BD31 BD30 U14 V14 N16 P16 L16 M16 P14 N14 M15 L15 R14 P15 T13 R13 T12 U12 V12 U13 P12 N13 M13 M14 M12 N12 J15 K15 H14 G13 J14 K14 H12 H13 K13 L13 J12 K12 AE12 AF12 AB13 AA13 Y12 Y13 AB12 AA12 AD12 AC13 AD13 AE13 AT12 AT13 AK13 AL13 AN14 AP14 AP12 AN12 AM12 AN13 AM14 AM13 AL15 AM15 AK12 AJ12 AH13 AH12 AK14 AK15 AJ14 AH14 AL16 AM16 AU13 AV13 AU14 AV14 DQ61 DQ61 DQ62 DQ62 DQSn62 DQS62 DQ62 DQ62 DQSn63 DQS63 DQ63 DQ63 DQ63 DQ63 DQ88 DQ88 DQSn88 DQS88 DQ88 DQ88 DQSn89 DQS89 DQ89 DQ89 DQ89 DQ89 DQ90 DQ90 DQSn90 DQS90 DQ90 DQ90 DQSn91 DQS91 DQ91 DQ91 DQ91 DQ91 DQ92 DQ92 DQSn92 DQS92 DQ92 DQ92 DQSn93 DQS93 DQ93 DQ93 DQ93 DQ93 DQ94 DQ94 DQSn94 DQS94 DQ94 DQ94 DQSn95 DQS95 DQ95 DQ95 DQ95 DQ95 DQ96 DQ96 DQSn96 DQS96 DQ96 DQ96 DQSn97 DQS97 DQ97 DQ97 DQ97 DQ97 DQ98 DQ98 DQSn98 DQS98 DQ98 DQ98 DQSn99 DQS99 DQ99 DQ99 DQ99 DQ99 DQ100 DQ100 DQSn100 DQS100 DQ30 DQ30 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQSn31/CQn31 DQS31/CQ31 DQ31 DQ31 DQ31 DQ31 DQ44 DQ44 DQ44 DQ44 DQ44 DQ44 DQSn44/CQn44 DQS44/CQ44 DQ44 DQ44 DQ44 DQ44 DQ45 DQ45 DQ45 DQ45 DQ45 DQ45 DQSn45/CQn45 DQS45/CQ45 DQ45 DQ45 DQ45 DQ45 DQ46 DQ46 DQ46 DQ46 DQ46 DQ46 DQSn46/CQn46 DQS46/CQ46 DQ46 DQ46 DQ46 DQ46 DQ47 DQ47 DQ47 DQ47 DQ47 DQ47 DQSn47/CQn47 DQS47/CQ47 DQ47 DQ47 DQ47 DQ47 DQ48 DQ48 DQ48 DQ48 DQ48 DQ48 DQSn48/CQn48 DQS48/CQ48 DQ48 DQ48 DQ48 DQ48 DQ49 DQ49 DQ49 DQ49 DQ49 DQ49 DQSn49/CQn49 DQS49/CQ49 DQ49 DQ49 DQ49 DQ49 DQ50 DQ50 DQ50 DQ50 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQSn22/CQn22 DQS22/CQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ22 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQSn23/CQn23 DQS23/CQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ23 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQSn24/CQn24 DQS24/CQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ24 DQ25 DQ25 DQ25 DQ25 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ7 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQSn11/CQn11 DQS11/CQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ11 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQSn12/CQn12 DQS12/CQ12 Page 97 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3D 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3C 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3DN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3CN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO PLL_3D_CLKOUT0n PLL_3D_CLKOUT0p,PLL_3D_CLKOUT0,PLL_3D_FB0 Configuration Function PLL_3C_CLKOUT1n PLL_3C_CLKOUT1p,PLL_3C_CLKOUT1,PLL_3C_FB1 RZQ_3C CLK_3C_1n CLK_3C_1p CLK_3C_0n CLK_3C_0p PLL_3C_CLKOUT0n PLL_3C_CLKOUT0p,PLL_3C_CLKOUT0,PLL_3C_FB0 PLL_3B_CLKOUT1n PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1 RZQ_3B Pin List UF45 Dedicated Tx/Rx Channel LVDS3D_15n LVDS3D_15p LVDS3D_16n LVDS3D_16p LVDS3D_17n LVDS3D_17p LVDS3D_18n LVDS3D_18p LVDS3D_19n LVDS3D_19p LVDS3D_20n LVDS3D_20p LVDS3D_21n LVDS3D_21p LVDS3D_22n LVDS3D_22p LVDS3D_23n LVDS3D_23p LVDS3D_24n LVDS3D_24p LVDS3C_1n LVDS3C_1p LVDS3C_2n LVDS3C_2p LVDS3C_3n LVDS3C_3p LVDS3C_4n LVDS3C_4p LVDS3C_5n LVDS3C_5p LVDS3C_6n LVDS3C_6p LVDS3C_7n LVDS3C_7p LVDS3C_8n LVDS3C_8p LVDS3C_9n LVDS3C_9p LVDS3C_10n LVDS3C_10p LVDS3C_11n LVDS3C_11p LVDS3C_12n LVDS3C_12p LVDS3C_13n LVDS3C_13p LVDS3C_14n LVDS3C_14p LVDS3C_15n LVDS3C_15p LVDS3C_16n LVDS3C_16p LVDS3C_17n LVDS3C_17p LVDS3C_18n LVDS3C_18p LVDS3C_19n LVDS3C_19p LVDS3C_20n LVDS3C_20p LVDS3C_21n LVDS3C_21p LVDS3C_22n LVDS3C_22p LVDS3C_23n LVDS3C_23p LVDS3C_24n LVDS3C_24p LVDS3B_1n LVDS3B_1p LVDS3B_2n LVDS3B_2p LVDS3B_3n LVDS3B_3p LVDS3B_4n LVDS3B_4p LVDS3B_5n LVDS3B_5p LVDS3B_6n LVDS3B_6p LVDS3B_7n LVDS3B_7p LVDS3B_8n LVDS3B_8p LVDS3B_9n LVDS3B_9p LVDS3B_10n LVDS3B_10p LVDS3B_11n LVDS3B_11p Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No AR13 AR14 AY14 AW14 AP15 AR15 AT15 AU15 AU12 AV12 AY12 BA12 AW12 AY13 BB14 BC14 BA13 BB13 BD14 BD15 AU16 AT16 AV16 AW16 AW15 AY15 AP16 AR17 AN16 AP17 AN17 AN18 BC16 BD16 BB16 BA16 BB15 BA15 BC17 BD17 BA17 AY17 AV17 AW17 AN19 AM19 AM18 AL17 AT18 AU19 AT17 AR18 AR19 AP19 AR20 AP20 BC18 BB18 AV18 AU18 BA18 BB19 BC19 BD19 AY18 AY19 AV19 AW19 AT20 AU20 AW20 AV21 AN21 AP21 AV22 AW21 AU21 AT21 AR22 AT22 BA20 BB20 AY20 BA21 BD21 BD20 BD22 BC22 BA22 AY22 DQ100 DQ100 DQSn101 DQS101 DQ101 DQ101 DQ101 DQ101 DQ102 DQ102 DQSn102 DQS102 DQ102 DQ102 DQSn103 DQS103 DQ103 DQ103 DQ103 DQ103 DQ104 DQ104 DQSn104 DQS104 DQ104 DQ104 DQSn105 DQS105 DQ105 DQ105 DQ105 DQ105 DQ106 DQ106 DQSn106 DQS106 DQ106 DQ106 DQSn107 DQS107 DQ107 DQ107 DQ107 DQ107 DQ108 DQ108 DQSn108 DQS108 DQ108 DQ108 DQSn109 DQS109 DQ109 DQ109 DQ109 DQ109 DQ110 DQ110 DQSn110 DQS110 DQ110 DQ110 DQSn111 DQS111 DQ111 DQ111 DQ111 DQ111 DQ112 DQ112 DQSn112 DQS112 DQ112 DQ112 DQSn113 DQS113 DQ113 DQ113 DQ113 DQ113 DQ114 DQ114 DQSn114 DQS114 DQ114 DQ114 DQSn115 DQS115 DQ115 DQ115 DQ50 DQ50 DQSn50/CQn50 DQS50/CQ50 DQ50 DQ50 DQ50 DQ50 DQ51 DQ51 DQ51 DQ51 DQ51 DQ51 DQSn51/CQn51 DQS51/CQ51 DQ51 DQ51 DQ51 DQ51 DQ52 DQ52 DQ52 DQ52 DQ52 DQ52 DQSn52/CQn52 DQS52/CQ52 DQ52 DQ52 DQ52 DQ52 DQ53 DQ53 DQ53 DQ53 DQ53 DQ53 DQSn53/CQn53 DQS53/CQ53 DQ53 DQ53 DQ53 DQ53 DQ54 DQ54 DQ54 DQ54 DQ54 DQ54 DQSn54/CQn54 DQS54/CQ54 DQ54 DQ54 DQ54 DQ54 DQ55 DQ55 DQ55 DQ55 DQ55 DQ55 DQSn55/CQn55 DQS55/CQ55 DQ55 DQ55 DQ55 DQ55 DQ56 DQ56 DQ56 DQ56 DQ56 DQ56 DQSn56/CQn56 DQS56/CQ56 DQ56 DQ56 DQ56 DQ56 DQ57 DQ57 DQ57 DQ57 DQ57 DQ57 DQSn57/CQn57 DQS57/CQ57 DQ57 DQ57 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQSn25/CQn25 DQS25/CQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ25 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQSn26/CQn26 DQS26/CQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ26 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQSn27/CQn27 DQS27/CQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ27 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQSn28/CQn28 DQS28/CQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ28 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ12 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQSn13/CQn13 DQS13/CQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ13 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 Page 98 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3B 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 3A 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3BN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 VREFB3AN0 IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO REFCLK_GXBR4J_CHTp REFCLK_GXBR4J_CHTn GXBR4J_TX_CH5n GXBR4J_TX_CH5p GXBR4J_RX_CH5n,GXBR4J_REFCLK5n GXBR4J_RX_CH5p,GXBR4J_REFCLK5p GXBR4J_TX_CH4n GXBR4J_TX_CH4p GXBR4J_RX_CH4n,GXBR4J_REFCLK4n GXBR4J_RX_CH4p,GXBR4J_REFCLK4p GXBR4J_TX_CH3n GXBR4J_TX_CH3p GXBR4J_RX_CH3n,GXBR4J_REFCLK3n GXBR4J_RX_CH3p,GXBR4J_REFCLK3p GXBR4J_TX_CH2n GXBR4J_TX_CH2p CLK_3B_1n CLK_3B_1p CLK_3B_0n CLK_3B_0p Configuration Function PLL_3B_CLKOUT0n PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0 PLL_3A_CLKOUT1n PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1 RZQ_3A CLK_3A_1n CLK_3A_1p CLK_3A_0n CLK_3A_0p PLL_3A_CLKOUT0n PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0 Pin List UF45 Dedicated Tx/Rx Channel LVDS3B_12n LVDS3B_12p LVDS3B_13n LVDS3B_13p LVDS3B_14n LVDS3B_14p LVDS3B_15n LVDS3B_15p LVDS3B_16n LVDS3B_16p LVDS3B_17n LVDS3B_17p LVDS3B_18n LVDS3B_18p LVDS3B_19n LVDS3B_19p LVDS3B_20n LVDS3B_20p LVDS3B_21n LVDS3B_21p LVDS3B_22n LVDS3B_22p LVDS3B_23n LVDS3B_23p LVDS3B_24n LVDS3B_24p LVDS3A_1n LVDS3A_1p LVDS3A_2n LVDS3A_2p LVDS3A_3n LVDS3A_3p LVDS3A_4n LVDS3A_4p LVDS3A_5n LVDS3A_5p LVDS3A_6n LVDS3A_6p LVDS3A_7n LVDS3A_7p LVDS3A_8n LVDS3A_8p LVDS3A_9n LVDS3A_9p LVDS3A_10n LVDS3A_10p LVDS3A_11n LVDS3A_11p LVDS3A_12n LVDS3A_12p LVDS3A_13n LVDS3A_13p LVDS3A_14n LVDS3A_14p LVDS3A_15n LVDS3A_15p LVDS3A_16n LVDS3A_16p LVDS3A_17n LVDS3A_17p LVDS3A_18n LVDS3A_18p LVDS3A_19n LVDS3A_19p LVDS3A_20n LVDS3A_20p LVDS3A_21n LVDS3A_21p LVDS3A_22n LVDS3A_22p LVDS3A_23n LVDS3A_23p LVDS3A_24n LVDS3A_24p Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes No No Yes Yes BC21 BB21 AM23 AN23 AU23 AV23 AT23 AR23 AM24 AN24 AP22 AN22 AP24 AR24 BB23 BC23 BA23 BB24 AW22 AY23 AU24 AV24 AY24 AW24 BC24 BD24 AV27 AW27 AV28 AU28 AR29 AT28 AN28 AM28 AN27 AP27 AR28 AR27 AU29 AV29 AY29 AW29 BB28 BB29 AY28 BA28 BC28 BC27 BD29 BC29 AN26 AM25 AT25 AR25 AU26 AU25 AW26 AV26 AP26 AP25 AT27 AT26 AY27 BA27 BD27 BC26 AY25 AW25 BA26 BB26 BB25 BA25 BD25 BD26 H9 H10 A12 A11 C12 C11 A8 A7 E12 E11 B6 B5 B10 B9 A4 A3 DQ115 DQ115 DQ116 DQ116 DQSn116 DQS116 DQ116 DQ116 DQSn117 DQS117 DQ117 DQ117 DQ117 DQ117 DQ118 DQ118 DQSn118 DQS118 DQ118 DQ118 DQSn119 DQS119 DQ119 DQ119 DQ119 DQ119 DQ120 DQ120 DQSn120 DQS120 DQ120 DQ120 DQSn121 DQS121 DQ121 DQ121 DQ121 DQ121 DQ122 DQ122 DQSn122 DQS122 DQ122 DQ122 DQSn123 DQS123 DQ123 DQ123 DQ123 DQ123 DQ124 DQ124 DQSn124 DQS124 DQ124 DQ124 DQSn125 DQS125 DQ125 DQ125 DQ125 DQ125 DQ126 DQ126 DQSn126 DQS126 DQ126 DQ126 DQSn127 DQS127 DQ127 DQ127 DQ127 DQ127 DQ57 DQ57 DQ58 DQ58 DQ58 DQ58 DQ58 DQ58 DQSn58/CQn58 DQS58/CQ58 DQ58 DQ58 DQ58 DQ58 DQ59 DQ59 DQ59 DQ59 DQ59 DQ59 DQSn59/CQn59 DQS59/CQ59 DQ59 DQ59 DQ59 DQ59 DQ60 DQ60 DQ60 DQ60 DQ60 DQ60 DQSn60/CQn60 DQS60/CQ60 DQ60 DQ60 DQ60 DQ60 DQ61 DQ61 DQ61 DQ61 DQ61 DQ61 DQSn61/CQn61 DQS61/CQ61 DQ61 DQ61 DQ61 DQ61 DQ62 DQ62 DQ62 DQ62 DQ62 DQ62 DQSn62/CQn62 DQS62/CQ62 DQ62 DQ62 DQ62 DQ62 DQ63 DQ63 DQ63 DQ63 DQ63 DQ63 DQSn63/CQn63 DQS63/CQ63 DQ63 DQ63 DQ63 DQ63 DQ28 DQ28 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQSn29/CQn29 DQS29/CQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ29 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQSn30/CQn30 DQS30/CQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ30 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQSn31/CQn31 DQS31/CQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ31 DQ14 DQ14 DQ14 DQ14 DQSn14/CQn14 DQS14/CQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ14 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQSn15/CQn15 DQS15/CQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 DQ15 Page 99 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4J 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4I 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4H 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G 4G PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GXBR4J_RX_CH2n,GXBR4J_REFCLK2n GXBR4J_RX_CH2p,GXBR4J_REFCLK2p GXBR4J_TX_CH1n GXBR4J_TX_CH1p GXBR4J_RX_CH1n,GXBR4J_REFCLK1n GXBR4J_RX_CH1p,GXBR4J_REFCLK1p GXBR4J_TX_CH0n GXBR4J_TX_CH0p GXBR4J_RX_CH0n,GXBR4J_REFCLK0n GXBR4J_RX_CH0p,GXBR4J_REFCLK0p REFCLK_GXBR4J_CHBp REFCLK_GXBR4J_CHBn REFCLK_GXBR4I_CHTp REFCLK_GXBR4I_CHTn GXBR4I_TX_CH5n GXBR4I_TX_CH5p GXBR4I_RX_CH5n,GXBR4I_REFCLK5n GXBR4I_RX_CH5p,GXBR4I_REFCLK5p GXBR4I_TX_CH4n GXBR4I_TX_CH4p GXBR4I_RX_CH4n,GXBR4I_REFCLK4n GXBR4I_RX_CH4p,GXBR4I_REFCLK4p GXBR4I_TX_CH3n GXBR4I_TX_CH3p GXBR4I_RX_CH3n,GXBR4I_REFCLK3n GXBR4I_RX_CH3p,GXBR4I_REFCLK3p GXBR4I_TX_CH2n GXBR4I_TX_CH2p GXBR4I_RX_CH2n,GXBR4I_REFCLK2n GXBR4I_RX_CH2p,GXBR4I_REFCLK2p GXBR4I_TX_CH1n GXBR4I_TX_CH1p GXBR4I_RX_CH1n,GXBR4I_REFCLK1n GXBR4I_RX_CH1p,GXBR4I_REFCLK1p GXBR4I_TX_CH0n GXBR4I_TX_CH0p GXBR4I_RX_CH0n,GXBR4I_REFCLK0n GXBR4I_RX_CH0p,GXBR4I_REFCLK0p REFCLK_GXBR4I_CHBp REFCLK_GXBR4I_CHBn REFCLK_GXBR4H_CHTp REFCLK_GXBR4H_CHTn GXBR4H_TX_CH5n GXBR4H_TX_CH5p GXBR4H_RX_CH5n,GXBR4H_REFCLK5n GXBR4H_RX_CH5p,GXBR4H_REFCLK5p GXBR4H_TX_CH4n GXBR4H_TX_CH4p GXBR4H_RX_CH4n,GXBR4H_REFCLK4n GXBR4H_RX_CH4p,GXBR4H_REFCLK4p GXBR4H_TX_CH3n GXBR4H_TX_CH3p GXBR4H_RX_CH3n,GXBR4H_REFCLK3n GXBR4H_RX_CH3p,GXBR4H_REFCLK3p GXBR4H_TX_CH2n GXBR4H_TX_CH2p GXBR4H_RX_CH2n,GXBR4H_REFCLK2n GXBR4H_RX_CH2p,GXBR4H_REFCLK2p GXBR4H_TX_CH1n GXBR4H_TX_CH1p GXBR4H_RX_CH1n,GXBR4H_REFCLK1n GXBR4H_RX_CH1p,GXBR4H_REFCLK1p GXBR4H_TX_CH0n GXBR4H_TX_CH0p GXBR4H_RX_CH0n,GXBR4H_REFCLK0n GXBR4H_RX_CH0p,GXBR4H_REFCLK0p REFCLK_GXBR4H_CHBp REFCLK_GXBR4H_CHBn REFCLK_GXBR4G_CHTp REFCLK_GXBR4G_CHTn GXBR4G_TX_CH5n GXBR4G_TX_CH5p GXBR4G_RX_CH5n,GXBR4G_REFCLK5n GXBR4G_RX_CH5p,GXBR4G_REFCLK5p GXBR4G_TX_CH4n GXBR4G_TX_CH4p GXBR4G_RX_CH4n,GXBR4G_REFCLK4n GXBR4G_RX_CH4p,GXBR4G_REFCLK4p GXBR4G_TX_CH3n GXBR4G_TX_CH3p GXBR4G_RX_CH3n,GXBR4G_REFCLK3n GXBR4G_RX_CH3p,GXBR4G_REFCLK3p GXBR4G_TX_CH2n GXBR4G_TX_CH2p GXBR4G_RX_CH2n,GXBR4G_REFCLK2n GXBR4G_RX_CH2p,GXBR4G_REFCLK2p GXBR4G_TX_CH1n GXBR4G_TX_CH1p GXBR4G_RX_CH1n,GXBR4G_REFCLK1n GXBR4G_RX_CH1p,GXBR4G_REFCLK1p Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 D10 D9 B2 B1 F10 F9 C4 C3 C8 C7 K9 K10 M9 M10 D2 D1 E8 E7 E4 E3 D6 D5 F2 F1 G8 G7 G4 G3 F6 F5 H2 H1 H6 H5 J4 J3 J8 J7 P9 P10 T9 T10 K2 K1 K6 K5 L4 L3 L8 L7 M2 M1 M6 M5 N4 N3 N8 N7 P2 P1 P6 P5 R4 R3 R8 R7 V9 V10 Y9 Y10 T2 T1 T6 T5 U4 U3 U8 U7 V2 V1 V6 V5 W4 W3 W8 W7 Y2 Y1 Y6 Y5 Pin List UF45 Page 100 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 4G 4G 4G 4G 4G 4G 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4F 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4E 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D 4D PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GXBR4G_TX_CH0n GXBR4G_TX_CH0p GXBR4G_RX_CH0n,GXBR4G_REFCLK0n GXBR4G_RX_CH0p,GXBR4G_REFCLK0p REFCLK_GXBR4G_CHBp REFCLK_GXBR4G_CHBn REFCLK_GXBR4F_CHTp REFCLK_GXBR4F_CHTn GXBR4F_TX_CH5n GXBR4F_TX_CH5p GXBR4F_RX_CH5n,GXBR4F_REFCLK5n GXBR4F_RX_CH5p,GXBR4F_REFCLK5p GXBR4F_TX_CH4n GXBR4F_TX_CH4p GXBR4F_RX_CH4n,GXBR4F_REFCLK4n GXBR4F_RX_CH4p,GXBR4F_REFCLK4p GXBR4F_TX_CH3n GXBR4F_TX_CH3p GXBR4F_RX_CH3n,GXBR4F_REFCLK3n GXBR4F_RX_CH3p,GXBR4F_REFCLK3p GXBR4F_TX_CH2n GXBR4F_TX_CH2p GXBR4F_RX_CH2n,GXBR4F_REFCLK2n GXBR4F_RX_CH2p,GXBR4F_REFCLK2p GXBR4F_TX_CH1n GXBR4F_TX_CH1p GXBR4F_RX_CH1n,GXBR4F_REFCLK1n GXBR4F_RX_CH1p,GXBR4F_REFCLK1p GXBR4F_TX_CH0n GXBR4F_TX_CH0p GXBR4F_RX_CH0n,GXBR4F_REFCLK0n GXBR4F_RX_CH0p,GXBR4F_REFCLK0p REFCLK_GXBR4F_CHBp REFCLK_GXBR4F_CHBn REFCLK_GXBR4E_CHTp REFCLK_GXBR4E_CHTn GXBR4E_TX_CH5n GXBR4E_TX_CH5p GXBR4E_RX_CH5n,GXBR4E_REFCLK5n GXBR4E_RX_CH5p,GXBR4E_REFCLK5p GXBR4E_TX_CH4n GXBR4E_TX_CH4p GXBR4E_RX_CH4n,GXBR4E_REFCLK4n GXBR4E_RX_CH4p,GXBR4E_REFCLK4p GXBR4E_TX_CH3n GXBR4E_TX_CH3p GXBR4E_RX_CH3n,GXBR4E_REFCLK3n GXBR4E_RX_CH3p,GXBR4E_REFCLK3p GXBR4E_TX_CH2n GXBR4E_TX_CH2p GXBR4E_RX_CH2n,GXBR4E_REFCLK2n GXBR4E_RX_CH2p,GXBR4E_REFCLK2p GXBR4E_TX_CH1n GXBR4E_TX_CH1p GXBR4E_RX_CH1n,GXBR4E_REFCLK1n GXBR4E_RX_CH1p,GXBR4E_REFCLK1p GXBR4E_TX_CH0n GXBR4E_TX_CH0p GXBR4E_RX_CH0n,GXBR4E_REFCLK0n GXBR4E_RX_CH0p,GXBR4E_REFCLK0p REFCLK_GXBR4E_CHBp REFCLK_GXBR4E_CHBn REFCLK_GXBR4D_CHTp REFCLK_GXBR4D_CHTn GXBR4D_TX_CH5n GXBR4D_TX_CH5p GXBR4D_RX_CH5n,GXBR4D_REFCLK5n GXBR4D_RX_CH5p,GXBR4D_REFCLK5p GXBR4D_TX_CH4n GXBR4D_TX_CH4p GXBR4D_RX_CH4n,GXBR4D_REFCLK4n GXBR4D_RX_CH4p,GXBR4D_REFCLK4p GXBR4D_TX_CH3n GXBR4D_TX_CH3p GXBR4D_RX_CH3n,GXBR4D_REFCLK3n GXBR4D_RX_CH3p,GXBR4D_REFCLK3p GXBR4D_TX_CH2n GXBR4D_TX_CH2p GXBR4D_RX_CH2n,GXBR4D_REFCLK2n GXBR4D_RX_CH2p,GXBR4D_REFCLK2p GXBR4D_TX_CH1n GXBR4D_TX_CH1p GXBR4D_RX_CH1n,GXBR4D_REFCLK1n GXBR4D_RX_CH1p,GXBR4D_REFCLK1p GXBR4D_TX_CH0n GXBR4D_TX_CH0p GXBR4D_RX_CH0n,GXBR4D_REFCLK0n GXBR4D_RX_CH0p,GXBR4D_REFCLK0p REFCLK_GXBR4D_CHBp REFCLK_GXBR4D_CHBn Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AA4 AA3 AA8 AA7 AB9 AB10 AD9 AD10 AB2 AB1 AB6 AB5 AC4 AC3 AC8 AC7 AD2 AD1 AD6 AD5 AE4 AE3 AE8 AE7 AF2 AF1 AF6 AF5 AG4 AG3 AG8 AG7 AF9 AF10 AH9 AH10 AH2 AH1 AH6 AH5 AJ4 AJ3 AJ8 AJ7 AK2 AK1 AK6 AK5 AL4 AL3 AL8 AL7 AM2 AM1 AM6 AM5 AN4 AN3 AN8 AN7 AK9 AK10 AM9 AM10 AP2 AP1 AP6 AP5 AR4 AR3 AR8 AR7 AT2 AT1 AT6 AT5 AU4 AU3 AU8 AU7 AV2 AV1 AV6 AV5 AW4 AW3 AW8 AW7 AP9 AP10 Pin List UF45 Page 101 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C 4C CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS CSS PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF Pin Name/Function REFCLK_GXBR4C_CHTp REFCLK_GXBR4C_CHTn GXBR4C_TX_CH5n GXBR4C_TX_CH5p GXBR4C_RX_CH5n,GXBR4C_REFCLK5n GXBR4C_RX_CH5p,GXBR4C_REFCLK5p GXBR4C_TX_CH4n GXBR4C_TX_CH4p GXBR4C_RX_CH4n,GXBR4C_REFCLK4n GXBR4C_RX_CH4p,GXBR4C_REFCLK4p GXBR4C_TX_CH3n GXBR4C_TX_CH3p GXBR4C_RX_CH3n,GXBR4C_REFCLK3n GXBR4C_RX_CH3p,GXBR4C_REFCLK3p GXBR4C_TX_CH2n GXBR4C_TX_CH2p GXBR4C_RX_CH2n,GXBR4C_REFCLK2n GXBR4C_RX_CH2p,GXBR4C_REFCLK2p GXBR4C_TX_CH1n GXBR4C_TX_CH1p GXBR4C_RX_CH1n,GXBR4C_REFCLK1n GXBR4C_RX_CH1p,GXBR4C_REFCLK1p GXBR4C_TX_CH0n GXBR4C_TX_CH0p GXBR4C_RX_CH0n,GXBR4C_REFCLK0n GXBR4C_RX_CH0p,GXBR4C_REFCLK0p REFCLK_GXBR4C_CHBp REFCLK_GXBR4C_CHBn GND TDO TMS TRST TCK TDI MSEL0 MSEL1 MSEL2 nIO_PULLUP nSTATUS CONF_DONE GND nCONFIG nCE nCSO0 nCSO1 nCSO2 AS_DATA0,ASDO AS_DATA1 AS_DATA2 AS_DATA3 DCLK ADCGND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND Optional Function(s) Configuration Function TDO TMS TRST TCK TDI MSEL0 MSEL1 MSEL2 nIO_PULLUP nSTATUS CONF_DONE nCONFIG nCE nCSO0 nCSO1 nCSO2 AS_DATA0,ASDO AS_DATA1 AS_DATA2 AS_DATA3 DCLK Pin List UF45 Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AT9 AT10 AY2 AY1 AY6 AY5 BA4 BA3 BB6 BB5 BB2 BB1 BA8 BA7 BC4 BC3 AY10 AY9 BD6 BD5 BC8 BC7 BD10 BD9 BB10 BB9 AV9 AV10 AL31 AM29 AG31 AH31 AJ31 AK18 AM21 AL20 AK20 AM31 AP29 AN29 AM30 AL30 AK19 AL23 AK23 AK24 AL28 AL27 AK28 AK27 AK29 T18 A10 A13 A15 A19 A2 A24 A30 A32 A35 A36 A39 A40 A43 A5 A6 A9 AA1 AA11 AA14 AA19 AA2 AA24 AA29 AA34 AA39 AA40 AA43 AA44 AA5 AA6 AB11 AB17 AB22 AB27 AB3 AB34 AB37 AB38 Page 102 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AB4 AB41 AB42 AB7 AB8 AC1 AC12 AC15 AC2 AC20 AC25 AC30 AC33 AC39 AC40 AC43 AC44 AC5 AC6 AD11 AD18 AD23 AD28 AD3 AD32 AD33 AD34 AD37 AD38 AD4 AD41 AD42 AD7 AD8 AE1 AE11 AE16 AE2 AE21 AE26 AE31 AE34 AE39 AE40 AE43 AE44 AE5 AE6 AF11 AF13 AF14 AF19 AF24 AF29 AF3 AF34 AF37 AF38 AF4 AF41 AF42 AF7 AF8 AG1 AG12 AG13 AG18 AG2 AG22 AG27 AG33 AG39 AG40 AG43 AG44 AG5 AG6 AH11 AH15 AH20 AH25 AH3 AH30 AH33 AH34 AH37 AH38 AH4 AH41 AH42 Pin List UF45 Page 103 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AH7 AH8 AJ1 AJ11 AJ13 AJ18 AJ2 AJ23 AJ28 AJ34 AJ39 AJ40 AJ43 AJ44 AJ5 AJ6 AK11 AK21 AK26 AK3 AK34 AK37 AK38 AK4 AK41 AK42 AK7 AK8 AL1 AL12 AL19 AL2 AL24 AL33 AL39 AL40 AL43 AL44 AL5 AL6 AM11 AM27 AM3 AM32 AM34 AM37 AM38 AM4 AM41 AM42 AM7 AM8 AN1 AN11 AN2 AN20 AN34 AN39 AN40 AN43 AN44 AN5 AN6 AP11 AP13 AP3 AP34 AP37 AP38 AP4 AP41 AP42 AP7 AP8 AR1 AR12 AR2 AR31 AR33 AR39 AR40 AR43 AR44 AR5 AR6 AT11 AT14 AT19 AT24 AT29 Pin List UF45 Page 104 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AT3 AT34 AT37 AT38 AT4 AT41 AT42 AT7 AT8 AU1 AU11 AU17 AU2 AU22 AU27 AU32 AU34 AU39 AU40 AU43 AU44 AU5 AU6 AV11 AV15 AV20 AV25 AV3 AV30 AV34 AV37 AV38 AV4 AV41 AV42 AV7 AV8 AW1 AW10 AW11 AW13 AW18 AW2 AW23 AW28 AW34 AW35 AW36 AW39 AW40 AW43 AW44 AW5 AW6 AW9 AY11 AY16 AY21 AY26 AY3 AY31 AY34 AY37 AY38 AY4 AY41 AY42 AY7 AY8 B11 B12 B13 B14 B15 B17 B22 B27 B3 B30 B31 B32 B33 B34 B37 B38 B4 B41 B42 B7 B8 Pin List UF45 Page 105 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 BA1 BA10 BA11 BA14 BA19 BA2 BA24 BA29 BA34 BA35 BA36 BA39 BA40 BA43 BA44 BA5 BA6 BA9 BB11 BB12 BB17 BB22 BB27 BB3 BB32 BB34 BB37 BB38 BB4 BB41 BB42 BB7 BB8 BC1 BC10 BC11 BC15 BC2 BC20 BC25 BC30 BC34 BC35 BC36 BC39 BC40 BC43 BC44 BC5 BC6 BC9 BD11 BD13 BD18 BD2 BD23 BD28 BD3 BD32 BD34 BD37 BD38 BD4 BD41 BD42 BD43 BD7 BD8 C1 C10 C13 C15 C2 C20 C25 C30 C32 C35 C36 C39 C40 C43 C44 C5 C6 C9 D11 D12 D13 D18 Pin List UF45 Page 106 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 D23 D28 D3 D32 D33 D34 D37 D38 D4 D41 D42 D7 D8 E1 E10 E13 E16 E2 E21 E26 E31 E32 E35 E36 E39 E40 E43 E44 E5 E6 E9 F11 F12 F13 F19 F24 F29 F3 F32 F33 F34 F37 F38 F4 F41 F42 F7 F8 G1 G12 G17 G2 G22 G27 G33 G39 G40 G43 G44 G5 G6 H11 H15 H20 H25 H3 H30 H34 H37 H38 H4 H41 H42 H7 H8 J1 J11 J13 J18 J2 J23 J28 J34 J39 J40 J43 J44 J5 J6 K11 Pin List UF45 Page 107 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 K16 K26 K3 K31 K34 K37 K38 K4 K41 K42 K7 K8 L1 L12 L14 L19 L2 L29 L33 L39 L40 L43 L44 L5 L6 M11 M17 M3 M32 M34 M37 M38 M4 M41 M42 M7 M8 N1 N11 N2 N34 N39 N40 N43 N44 N5 N6 P11 P13 P18 P3 P34 P37 P38 P4 P41 P42 P7 P8 R1 R12 R2 R21 R33 R39 R40 R43 R44 R5 R6 T11 T19 T24 T3 T34 T37 T38 T4 T41 T42 T7 T8 U1 U11 U17 U2 U22 U27 U32 U34 Pin List UF45 Page 108 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GND GNDSENSE VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 U39 U40 U43 U44 U5 U6 V11 V15 V20 V25 V3 V30 V34 V37 V38 V4 V41 V42 V7 V8 W1 W12 W13 W18 W2 W23 W28 W33 W39 W40 W43 W44 W5 W6 Y11 Y16 Y21 Y26 Y3 Y31 Y34 Y37 Y38 Y4 Y41 Y42 Y7 Y8 AE23 AA15 AA16 AA17 AA18 AA20 AA21 AA25 AA26 AA27 AA28 AA30 AA31 AB14 AB15 AB20 AB24 AB29 AB30 AB31 AC14 AC16 AC17 AC18 AC19 AC21 AC22 AC23 AC24 AC26 AC27 AC28 AC29 AC31 AD14 AD15 AD16 AD17 AD19 AD20 AD21 AD22 Pin List UF45 Page 109 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AD24 AD25 AD26 AD27 AD29 AD30 AD31 AE14 AE15 AE17 AE18 AE19 AE20 AE24 AE25 AE27 AE28 AE29 AE30 AF15 AF16 AF17 AF22 AF23 AF28 AF30 AG15 AG23 AG24 AG25 AG30 AH16 AH17 AH18 AH19 AH21 AH22 AH23 AH24 AH26 AH27 AH28 AH29 AJ15 AJ16 AJ17 AJ19 AJ20 AJ21 AJ22 AJ24 AJ25 AJ26 AJ27 AJ29 AJ30 AK17 AK30 R15 T15 T16 T17 T21 T22 T27 T28 T30 U15 U16 U18 U19 U20 U21 U23 U24 U25 U26 U28 U29 U30 V18 V21 V22 V27 W14 W15 W16 W17 W22 W27 Pin List UF45 Page 110 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number 2A 2I 2J 2K 2L 3A 3B 3C 3D 3E PT-10AX115-1.5 Copyright © 2015 Altera Corp Index within I/O Bank (1) VREF VREFB2AN0 VREFB2IN0 VREFB2JN0 VREFB2KN0 VREFB2LN0 VREFB3AN0 VREFB3BN0 VREFB3CN0 VREFB3DN0 VREFB3EN0 Pin Name/Function Optional Function(s) Configuration Function VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCC VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT VCCPT DNU DNU DNU DNU DNU DNU DNU VCCPGM VCCPGM TEMPDIODEn TEMPDIODEp VCCBAT VCCA_PLL VCCA_PLL VCCIO2A VCCIO2A VCCIO2A VCCIO2I VCCIO2I VCCIO2I VCCIO2J VCCIO2J VCCIO2J VCCIO2K VCCIO2K VCCIO2K VCCIO2L VCCIO2L VCCIO2L VCCIO3A VCCIO3A VCCIO3A VCCIO3B VCCIO3B VCCIO3B VCCIO3C VCCIO3C VCCIO3C VCCIO3D VCCIO3D VCCIO3D VCCIO3E VCCIO3E VCCIO3E VREFB2AN0 VREFB2IN0 VREFB2JN0 VREFB2KN0 VREFB2LN0 VREFB3AN0 VREFB3BN0 VREFB3CN0 VREFB3DN0 VREFB3EN0 VREFN_ADC VREFP_ADC NC NC NC NC NC NC Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 W29 W30 Y14 Y15 Y17 Y18 Y19 Y20 Y22 Y23 Y24 Y25 Y27 Y28 Y29 Y30 AF18 AF20 AF21 AF25 AF26 AF27 W19 W20 W21 W24 W25 W26 BC33 BC32 BC13 BC12 AL25 AK25 AM26 AL21 AL22 K19 J19 AK22 AA22 AA23 AK31 AL29 AN30 K21 M22 N20 N30 R31 T29 M27 P28 R26 L24 N25 P23 AN25 AP28 AR26 AM22 AP23 AR21 AM17 AP18 AR16 AK16 AL14 AN15 N15 R16 T14 AF31 T20 V32 M29 T25 AL26 AM20 AL18 AG14 V13 N19 M19 C14 D14 D15 E14 E15 F14 Pin List UF45 Page 111 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC NC VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBL VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCH_GXBR VCCR_GXBL1C VCCR_GXBL1C VCCR_GXBL1D VCCR_GXBL1D VCCR_GXBL1E VCCR_GXBL1E VCCR_GXBL1F VCCR_GXBL1F VCCR_GXBL1G VCCR_GXBL1G VCCR_GXBL1H VCCR_GXBL1H VCCR_GXBL1I VCCR_GXBL1I VCCR_GXBL1J VCCR_GXBL1J VCCR_GXBR4C VCCR_GXBR4C VCCR_GXBR4D VCCR_GXBR4D VCCR_GXBR4E VCCR_GXBR4E VCCR_GXBR4F VCCR_GXBR4F VCCR_GXBR4G VCCR_GXBR4G VCCR_GXBR4H VCCR_GXBR4H VCCR_GXBR4I VCCR_GXBR4I VCCR_GXBR4J VCCR_GXBR4J VCCT_GXBL1C VCCT_GXBL1C VCCT_GXBL1D VCCT_GXBL1D VCCT_GXBL1E VCCT_GXBL1E VCCT_GXBL1F VCCT_GXBL1F VCCT_GXBL1G VCCT_GXBL1G VCCT_GXBL1H VCCT_GXBL1H VCCT_GXBL1I VCCT_GXBL1I VCCT_GXBL1J VCCT_GXBL1J VCCT_GXBR4C VCCT_GXBR4C VCCT_GXBR4D VCCT_GXBR4D VCCT_GXBR4E VCCT_GXBR4E VCCT_GXBR4F PT-10AX115-1.5 Copyright © 2015 Altera Corp Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 F15 F16 G14 G15 G16 G18 H16 H17 H18 J16 J17 K17 K18 L17 L18 M18 N17 N18 P17 AC34 AG34 AL34 AR34 G34 L34 R34 W34 AC11 AG11 AL11 AR11 G11 L11 R11 W11 AU35 AU36 AN35 AN36 AJ35 AJ36 AE35 AE36 AA35 AA36 U35 U36 N35 N36 J35 J36 AU10 AU9 AN10 AN9 AJ10 AJ9 AE10 AE9 AA10 AA9 U10 U9 N10 N9 J10 J9 AR35 AR36 AL35 AL36 AG35 AG36 AC35 AC36 W35 W36 R35 R36 L35 L36 G35 G36 AR10 AR9 AL10 AL9 AG10 AG9 AC10 Pin List UF45 Page 112 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Bank Number Index within I/O Bank (1) VREF Pin Name/Function Optional Function(s) Configuration Function VCCT_GXBR4F VCCT_GXBR4G VCCT_GXBR4G VCCT_GXBR4H VCCT_GXBR4H VCCT_GXBR4I VCCT_GXBR4I VCCT_GXBR4J VCCT_GXBR4J RREF_BL RREF_BR RREF_TL RREF_TR VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCERAM VCCLSENSE VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VCCP VSIGN_0 VSIGN_1 VSIGP_0 VSIGP_1 Dedicated Tx/Rx Channel Soft CDR Support UF45 DQS for X4 DQS for X8/X9 DQS for X16/X18 DQS for X32/X36 AC9 W10 W9 R10 R9 L10 L9 G10 G9 BD33 BD12 A31 A14 AB16 AB18 AB19 AB21 AB23 AB25 AB26 AB28 AE22 AG16 AG17 AG19 AG20 AG21 AG26 AG28 AG29 V16 V17 V19 V23 V24 V26 V28 V29 P19 R18 R19 R17 Note: (1) For more information about the external memory interface schemes of the pins with indices, refer to the Arria10EMIF.xls PT-10AX115-1.5 Copyright © 2015 Altera Corp Pin List UF45 Page 113 of 114 Pin Information for the Arria®10 10AX115 Device Version 1.5 Version Number Date 1.0 1.1 11/27/2013 1/22/2014 1.2 3/20/2014 1.3 5/14/2014 1.4 11/11/2014 1.5 11/16/2015 PT-10AX115-1.5 Copyright © 2015 Altera Corp. Changes Made Initial release. Added SF45 Pin List. • Updated Pin List RF40, SF45, and UF45 to replace PLL_##_FB[n|p] with PLL_##_FB[1|0]. • Added Pin List HF34, NF40, and NF45. Added KF36 Pin List • Updated CRCERROR pin name to CRC_ERROR pin name. • Added Soft CDR Support column to all packages. • Added DQS for X4 column to all packages. Removed Pin List KF36. Revision History Page 114 of 114
* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project
Related manuals
Download PDF
advertisement