Bank (1) VREF Pin Name/Function

Bank (1) VREF Pin Name/Function
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
Index within I/O Bank (1)
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
PT-10AS057-1.1
Copyright © 2015 Altera Corp
VREF
Pin Name/Function
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
REFCLK_GXBL1F_CHTp
REFCLK_GXBL1F_CHTn
GXBL1F_TX_CH5n
GXBL1F_TX_CH5p
GXBL1F_RX_CH5n,GXBL1F_REFCLK5n
GXBL1F_RX_CH5p,GXBL1F_REFCLK5p
GXBL1F_TX_CH4n
GXBL1F_TX_CH4p
GXBL1F_RX_CH4n,GXBL1F_REFCLK4n
GXBL1F_RX_CH4p,GXBL1F_REFCLK4p
GXBL1F_TX_CH3n
GXBL1F_TX_CH3p
GXBL1F_RX_CH3n,GXBL1F_REFCLK3n
GXBL1F_RX_CH3p,GXBL1F_REFCLK3p
GXBL1F_TX_CH2n
GXBL1F_TX_CH2p
GXBL1F_RX_CH2n,GXBL1F_REFCLK2n
GXBL1F_RX_CH2p,GXBL1F_REFCLK2p
GXBL1F_TX_CH1n
GXBL1F_TX_CH1p
GXBL1F_RX_CH1n,GXBL1F_REFCLK1n
GXBL1F_RX_CH1p,GXBL1F_REFCLK1p
GXBL1F_TX_CH0n
GXBL1F_TX_CH0p
GXBL1F_RX_CH0n,GXBL1F_REFCLK0n
GXBL1F_RX_CH0p,GXBL1F_REFCLK0p
REFCLK_GXBL1F_CHBp
REFCLK_GXBL1F_CHBn
REFCLK_GXBL1E_CHTp
REFCLK_GXBL1E_CHTn
GXBL1E_TX_CH5n
GXBL1E_TX_CH5p
GXBL1E_RX_CH5n,GXBL1E_REFCLK5n
GXBL1E_RX_CH5p,GXBL1E_REFCLK5p
GXBL1E_TX_CH4n
GXBL1E_TX_CH4p
GXBL1E_RX_CH4n,GXBL1E_REFCLK4n
GXBL1E_RX_CH4p,GXBL1E_REFCLK4p
GXBL1E_TX_CH3n
GXBL1E_TX_CH3p
GXBL1E_RX_CH3n,GXBL1E_REFCLK3n
GXBL1E_RX_CH3p,GXBL1E_REFCLK3p
GXBL1E_TX_CH2n
GXBL1E_TX_CH2p
GXBL1E_RX_CH2n,GXBL1E_REFCLK2n
GXBL1E_RX_CH2p,GXBL1E_REFCLK2p
GXBL1E_TX_CH1n
GXBL1E_TX_CH1p
GXBL1E_RX_CH1n,GXBL1E_REFCLK1n
GXBL1E_RX_CH1p,GXBL1E_REFCLK1p
GXBL1E_TX_CH0n
GXBL1E_TX_CH0p
GXBL1E_RX_CH0n,GXBL1E_REFCLK0n
GXBL1E_RX_CH0p,GXBL1E_REFCLK0p
REFCLK_GXBL1E_CHBp
REFCLK_GXBL1E_CHBn
REFCLK_GXBL1D_CHTp
REFCLK_GXBL1D_CHTn
GXBL1D_TX_CH5n
GXBL1D_TX_CH5p
GXBL1D_RX_CH5n,GXBL1D_REFCLK5n
GXBL1D_RX_CH5p,GXBL1D_REFCLK5p
GXBL1D_TX_CH4n
GXBL1D_TX_CH4p
GXBL1D_RX_CH4n,GXBL1D_REFCLK4n
GXBL1D_RX_CH4p,GXBL1D_REFCLK4p
GXBL1D_TX_CH3n
GXBL1D_TX_CH3p
GXBL1D_RX_CH3n,GXBL1D_REFCLK3n
GXBL1D_RX_CH3p,GXBL1D_REFCLK3p
GXBL1D_TX_CH2n
GXBL1D_TX_CH2p
GXBL1D_RX_CH2n,GXBL1D_REFCLK2n
GXBL1D_RX_CH2p,GXBL1D_REFCLK2p
GXBL1D_TX_CH1n
GXBL1D_TX_CH1p
GXBL1D_RX_CH1n,GXBL1D_REFCLK1n
GXBL1D_RX_CH1p,GXBL1D_REFCLK1p
GXBL1D_TX_CH0n
GXBL1D_TX_CH0p
GXBL1D_RX_CH0n,GXBL1D_REFCLK0n
GXBL1D_RX_CH0p,GXBL1D_REFCLK0p
REFCLK_GXBL1D_CHBp
REFCLK_GXBL1D_CHBn
REFCLK_GXBL1C_CHTp
REFCLK_GXBL1C_CHTn
GXBL1C_TX_CH5n
GXBL1C_TX_CH5p
GXBL1C_RX_CH5n,GXBL1C_REFCLK5n
GXBL1C_RX_CH5p,GXBL1C_REFCLK5p
GXBL1C_TX_CH4n
GXBL1C_TX_CH4p
GXBL1C_RX_CH4n,GXBL1C_REFCLK4n
GXBL1C_RX_CH4p,GXBL1C_REFCLK4p
GXBL1C_TX_CH3n
GXBL1C_TX_CH3p
GXBL1C_RX_CH3n,GXBL1C_REFCLK3n
GXBL1C_RX_CH3p,GXBL1C_REFCLK3p
GXBL1C_TX_CH2n
GXBL1C_TX_CH2p
GXBL1C_RX_CH2n,GXBL1C_REFCLK2n
GXBL1C_RX_CH2p,GXBL1C_REFCLK2p
GXBL1C_TX_CH1n
GXBL1C_TX_CH1p
GXBL1C_RX_CH1n,GXBL1C_REFCLK1n
GXBL1C_RX_CH1p,GXBL1C_REFCLK1p
GXBL1C_TX_CH0n
GXBL1C_TX_CH0p
GXBL1C_RX_CH0n,GXBL1C_REFCLK0n
GXBL1C_RX_CH0p,GXBL1C_REFCLK0p
REFCLK_GXBL1C_CHBp
REFCLK_GXBL1C_CHBn
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration Function
GPIO1_IO23,NAND_ADQ15,Trace_D3,EMAC2_RXD3,SPIM0_SS0_N,SPIS1_MISO,EMAC0_MDC,I2C_EMAC0_SCL
GPIO1_IO22,NAND_ADQ14,Trace_D2,EMAC2_RXD2,SPIM0_MISO,SPIS1_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA
GPIO1_IO21,NAND_ADQ13,Trace_D1,EMAC2_TXD3,SDMMC_DATA7,SPIM0_MOSI,SPIS1_MOSI,I2C_EMAC2_SCL
GPIO1_IO20,NAND_ADQ12,Trace_D0,EMAC2_TXD2,SDMMC_DATA6,SPIM0_CLK,SPIS1_CLK,I2C_EMAC2_SDA
GPIO1_IO19,NAND_ADQ11,Trace_CLK,EMAC2_RXD1,SDMMC_DATA5,SPIM0_SS0_N,EMAC1_MDC,I2C_EMAC1_SCL
GPIO1_IO18,NAND_ADQ10,EMAC2_RXD0,SDMMC_DATA4,SPIM0_MISO,EMAC1_MDIO,I2C_EMAC1_SDA
GPIO1_IO17,NAND_ADQ9,UART1_RTS_N,QSPI_SS3,EMAC2_TXD1,SDMMC_DATA3,SPIM0_SS1_N
GPIO1_IO16,NAND_ADQ8,UART1_CTS_N,QSPI_SS2,EMAC2_TXD0,SDMMC_DATA2
GPIO1_IO15,UART1_RX,Trace_CLK,EMAC2_RX_CTL,SDMMC_DATA1
GPIO1_IO14,NAND_CE_N,UART1_TX,EMAC2_RX_CLK,SDMMC_CCLK
GPIO1_IO13,NAND_RB,EMAC2_TX_CTL,SDMMC_CMD,I2C1_SCL
GPIO1_IO12,NAND_ALE,EMAC2_TX_CLK,SDMMC_DATA0,I2C1_SDA
GPIO1_IO11,NAND_ADQ7,EMAC1_RXD3,SPIS0_MISO,EMAC0_MDC,I2C_EMAC0_SCL
GPIO1_IO10,NAND_ADQ6,EMAC1_RXD2,SPIS0_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA
GPIO1_IO9,NAND_ADQ5,EMAC1_TXD3,SPIS0_MOSI,EMAC2_MDC,I2C_EMAC2_SCL
GPIO1_IO8,NAND_ADQ4,EMAC1_TXD2,SPIS0_CLK,EMAC2_MDIO,I2C_EMAC2_SDA
GPIO1_IO7,NAND_CLE,UART1_RX,EMAC1_RXD1,SPIS1_MISO,I2C1_SCL
GPIO1_IO6,NAND_ADQ3,UART1_TX,EMAC1_RXD0,SPIS1_SS0_N,I2C1_SDA
PLL_2L_CLKOUT1n,GPIO1_IO5,NAND_ADQ2,UART1_RTS_N,EMAC1_TXD1,SPIS1_MOSI
PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1,GPIO1_IO4,NAND_WP_N,UART1_CTS_N,EMAC1_TXD0,SPIM1_SS1_N,SPIS1_CLK
GPIO1_IO3,NAND_RE_N,UART0_RX,EMAC1_RX_CTL,SPIM1_SS0_N,I2C0_SCL
RZQ_2L,GPIO1_IO2,NAND_WE_N,UART0_TX,EMAC1_RX_CLK,SPIM1_MISO,I2C0_SDA
CLK_2L_1n,GPIO1_IO1,NAND_ADQ1,UART0_RTS_N,EMAC1_TX_CTL,SPIM1_MOSI
CLK_2L_1p,GPIO1_IO0,NAND_ADQ0,UART0_CTS_N,EMAC1_TX_CLK,SPIM1_CLK
CLK_2L_0n,GPIO0_IO23,NAND_ADQ15,UART0_RX,USB1_DATA7,EMAC0_RXD3,SPIM1_SS0_N,SPIS0_MISO,I2C0_SCL
CLK_2L_0p,GPIO0_IO22,NAND_ADQ14,UART0_TX,USB1_DATA6,EMAC0_RXD2,SPIM1_MISO,SPIS0_SS0_N,I2C0_SDA
GPIO0_IO21,NAND_ADQ13,UART0_RTS_N,USB1_DATA5,EMAC0_TXD3,SPIM1_MOSI,SPIS0_MOSI,I2C1_SCL
GPIO0_IO20,NAND_ADQ12,UART0_CTS_N,USB1_DATA4,EMAC0_TXD2,SPIM1_CLK,SPIS0_CLK,I2C1_SDA
PLL_2L_CLKOUT0n,GPIO0_IO19,NAND_ADQ11,USB1_DATA3,EMAC0_RXD1,SPIM1_SS1_N
PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0,GPIO0_IO18,NAND_ADQ10,USB1_DATA2,EMAC0_RXD0
GPIO0_IO17,NAND_ADQ9,USB1_NXT,EMAC0_TXD1
GPIO0_IO16,NAND_ADQ8,USB1_DATA1,EMAC0_TXD0
GPIO0_IO15,USB1_DATA0,EMAC0_RX_CTL
GPIO0_IO14,NAND_CE_N,USB1_DIR,EMAC0_RX_CLK
Pin List F34
HPS Function (2)
HPS_DIRECT_SHARED_Q4_12
HPS_DIRECT_SHARED_Q4_11
HPS_DIRECT_SHARED_Q4_10
HPS_DIRECT_SHARED_Q4_9
HPS_DIRECT_SHARED_Q4_8
HPS_DIRECT_SHARED_Q4_7
HPS_DIRECT_SHARED_Q4_6
HPS_DIRECT_SHARED_Q4_5
HPS_DIRECT_SHARED_Q4_4
HPS_DIRECT_SHARED_Q4_3
HPS_DIRECT_SHARED_Q4_2
HPS_DIRECT_SHARED_Q4_1
HPS_DIRECT_SHARED_Q3_12
HPS_DIRECT_SHARED_Q3_11
HPS_DIRECT_SHARED_Q3_10
HPS_DIRECT_SHARED_Q3_9
HPS_DIRECT_SHARED_Q3_8
HPS_DIRECT_SHARED_Q3_7
HPS_DIRECT_SHARED_Q3_6
HPS_DIRECT_SHARED_Q3_5
HPS_DIRECT_SHARED_Q3_4
HPS_DIRECT_SHARED_Q3_3
HPS_DIRECT_SHARED_Q3_2
HPS_DIRECT_SHARED_Q3_1
HPS_DIRECT_SHARED_Q2_12
HPS_DIRECT_SHARED_Q2_11
HPS_DIRECT_SHARED_Q2_10
HPS_DIRECT_SHARED_Q2_9
HPS_DIRECT_SHARED_Q2_8
HPS_DIRECT_SHARED_Q2_7
HPS_DIRECT_SHARED_Q2_6
HPS_DIRECT_SHARED_Q2_5
HPS_DIRECT_SHARED_Q2_4
HPS_DIRECT_SHARED_Q2_3
Non-Dedicated Tx/Rx Channel
DIFFIO2L_1n
DIFFIO2L_1p
DIFFIO2L_2n
DIFFIO2L_2p
DIFFIO2L_3n
DIFFIO2L_3p
DIFFIO2L_4n
DIFFIO2L_4p
DIFFIO2L_5n
DIFFIO2L_5p
DIFFIO2L_6n
DIFFIO2L_6p
DIFFIO2L_7n
DIFFIO2L_7p
DIFFIO2L_8n
DIFFIO2L_8p
DIFFIO2L_9n
DIFFIO2L_9p
DIFFIO2L_10n
DIFFIO2L_10p
DIFFIO2L_11n
DIFFIO2L_11p
DIFFIO2L_12n
DIFFIO2L_12p
DIFFIO2L_13n
DIFFIO2L_13p
DIFFIO2L_14n
DIFFIO2L_14p
DIFFIO2L_15n
DIFFIO2L_15p
DIFFIO2L_16n
DIFFIO2L_16p
DIFFIO2L_17n
DIFFIO2L_17p
Dedicated Tx/Rx Channel Soft CDR Support
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
M28
M27
B31
B32
C29
C30
D31
D32
E29
E30
F31
F32
G29
G30
H31
H32
J29
J30
C33
C34
K31
K32
E33
E34
L29
L30
P28
P27
T28
T27
G33
G34
M31
M32
J33
J34
N29
N30
L33
L34
P31
P32
N33
N34
R29
R30
R33
R34
T31
T32
U33
U34
U29
U30
V28
V27
Y28
Y27
W33
W34
V31
V32
AA33
AA34
W29
W30
AC33
AC34
Y31
Y32
AE33
AE34
AA29
AA30
AG33
AG34
AB31
AB32
AJ33
AJ34
AC29
AC30
AB28
AB27
AD28
AD27
AL33
AL34
AD31
AD32
AN33
AN34
AE29
AE30
AH31
AH32
AF31
AF32
AK31
AK32
AG29
AG30
AM31
AM32
AJ29
AJ30
AP31
AP32
AL29
AL30
AF28
AF27
D19
C19
B20
B21
A21
B22
A20
A19
B18
A18
D17
C18
D20
C20
C22
D22
E19
F19
D21
E21
F20
G20
E18
E17
H19
J19
G17
F18
H18
G18
F21
G21
H17
J17
DQ0
DQ0
DQSn0
DQS0
DQ0
DQ0
DQSn1
DQS1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQSn2
DQS2
DQ2
DQ2
DQSn3
DQS3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQSn4
DQS4
DQ4
DQ4
DQSn5
DQS5
DQ5
DQ5
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
Page 1 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
35
34
33
32
31
30
29
28
27
26
25
24
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
GPIO0_IO13,NAND_RB,USB1_STP,EMAC0_TX_CTL
GPIO0_IO12,NAND_ALE,USB1_CLK,EMAC0_TX_CLK
GPIO0_IO11,NAND_ADQ7,USB0_DATA7,SPIM1_SS0_N,SPIS1_MISO,EMAC0_MDC,I2C_EMAC0_SCL
GPIO0_IO10,NAND_ADQ6,USB0_DATA6,SPIM1_MISO,SPIS1_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA
GPIO0_IO9,NAND_ADQ5,USB0_DATA5,SDMMC_DATA7,SPIM1_MOSI,SPIS1_MOSI,EMAC1_MDC,I2C_EMAC1_SCL
GPIO0_IO8,NAND_ADQ4,USB0_DATA4,SDMMC_DATA6,SPIM1_CLK,SPIS1_CLK,EMAC1_MDIO,I2C_EMAC1_SDA
GPIO0_IO7,NAND_CLE,UART1_RX,USB0_DATA3,SDMMC_DATA5,SPIM0_SS0_N,EMAC2_MDC,I2C_EMAC2_SCL
GPIO0_IO6,NAND_ADQ3,UART1_TX,USB0_DATA2,SDMMC_DATA4,SPIM0_MISO,EMAC2_MDIO,I2C_EMAC2_SDA
GPIO0_IO5,NAND_ADQ2,UART1_RTS_N,QSPI_SS3,USB0_NXT,SDMMC_DATA3,SPIM0_MOSI,I2C0_SCL
GPIO0_IO4,NAND_WP_N,UART1_CTS_N,QSPI_SS2,USB0_DATA1,SDMMC_DATA2,SPIM0_CLK,I2C0_SDA
GPIO0_IO3,NAND_RE_N,UART0_RX,USB0_DATA0,SDMMC_DATA1,SPIS0_MISO,I2C1_SCL
GPIO0_IO2,NAND_WE_N,UART0_TX,USB0_DIR,SDMMC_CCLK,SPIS0_SS0_N,I2C1_SDA
GPIO0_IO1,NAND_ADQ1,UART0_RTS_N,USB0_STP,SDMMC_CMD,SPIM1_SS1_N,SPIS0_MOSI
GPIO0_IO0,NAND_ADQ0,UART0_CTS_N,USB0_CLK,SDMMC_DATA0,SPIM0_SS1_N,SPIS0_CLK
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Configuration Function
PLL_2K_CLKOUT1n
PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1
RZQ_2K
CLK_2K_1n
CLK_2K_1p
CLK_2K_0n
CLK_2K_0p
PLL_2K_CLKOUT0n
PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0
PLL_2J_CLKOUT1n
PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1
RZQ_2J
CLK_2J_1n
CLK_2J_1p
CLK_2J_0n
CLK_2J_0p
PLL_2J_CLKOUT0n
PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0
PLL_2I_CLKOUT1n
PLL_2I_CLKOUT1p,PLL_2I_CLKOUT1,PLL_2I_FB1
RZQ_2I
CLK_2I_1n
CLK_2I_1p
DATA0
DATA1
DATA2
DATA3
DATA4
DATA5
DATA6
DATA7
DATA8
DATA9
DATA10
DATA11
DATA12
DATA13
DATA14
DATA15
DATA16
DATA17
DATA18
DATA19
nCEO
PLL_2A_CLKOUT1n
PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1
RZQ_2A
CLK_2A_1n
CLK_2A_1p
DATA20
DATA21
Pin List F34
HPS Function (2)
Non-Dedicated Tx/Rx Channel
HPS_DIRECT_SHARED_Q2_2
HPS_DIRECT_SHARED_Q2_1
HPS_DIRECT_SHARED_Q1_12
HPS_DIRECT_SHARED_Q1_11
HPS_DIRECT_SHARED_Q1_10
HPS_DIRECT_SHARED_Q1_9
HPS_DIRECT_SHARED_Q1_8
HPS_DIRECT_SHARED_Q1_7
HPS_DIRECT_SHARED_Q1_6
HPS_DIRECT_SHARED_Q1_5
HPS_DIRECT_SHARED_Q1_4
HPS_DIRECT_SHARED_Q1_3
HPS_DIRECT_SHARED_Q1_2
HPS_DIRECT_SHARED_Q1_1
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
DIFFIO2L_18n
DIFFIO2L_18p
DIFFIO2L_19n
DIFFIO2L_19p
DIFFIO2L_20n
DIFFIO2L_20p
DIFFIO2L_21n
DIFFIO2L_21p
DIFFIO2L_22n
DIFFIO2L_22p
DIFFIO2L_23n
DIFFIO2L_23p
DIFFIO2L_24n
DIFFIO2L_24p
Dedicated Tx/Rx Channel Soft CDR Support
LVDS2K_1n
LVDS2K_1p
LVDS2K_2n
LVDS2K_2p
LVDS2K_3n
LVDS2K_3p
LVDS2K_4n
LVDS2K_4p
LVDS2K_5n
LVDS2K_5p
LVDS2K_6n
LVDS2K_6p
LVDS2K_7n
LVDS2K_7p
LVDS2K_8n
LVDS2K_8p
LVDS2K_9n
LVDS2K_9p
LVDS2K_10n
LVDS2K_10p
LVDS2K_11n
LVDS2K_11p
LVDS2K_12n
LVDS2K_12p
LVDS2K_13n
LVDS2K_13p
LVDS2K_14n
LVDS2K_14p
LVDS2K_15n
LVDS2K_15p
LVDS2K_16n
LVDS2K_16p
LVDS2K_17n
LVDS2K_17p
LVDS2K_18n
LVDS2K_18p
LVDS2K_19n
LVDS2K_19p
LVDS2K_20n
LVDS2K_20p
LVDS2K_21n
LVDS2K_21p
LVDS2K_22n
LVDS2K_22p
LVDS2K_23n
LVDS2K_23p
LVDS2K_24n
LVDS2K_24p
LVDS2J_1n
LVDS2J_1p
LVDS2J_2n
LVDS2J_2p
LVDS2J_3n
LVDS2J_3p
LVDS2J_4n
LVDS2J_4p
LVDS2J_5n
LVDS2J_5p
LVDS2J_6n
LVDS2J_6p
LVDS2J_7n
LVDS2J_7p
LVDS2J_8n
LVDS2J_8p
LVDS2J_9n
LVDS2J_9p
LVDS2J_10n
LVDS2J_10p
LVDS2J_11n
LVDS2J_11p
LVDS2J_12n
LVDS2J_12p
LVDS2J_13n
LVDS2J_13p
LVDS2J_14n
LVDS2J_14p
LVDS2J_15n
LVDS2J_15p
LVDS2J_16n
LVDS2J_16p
LVDS2J_17n
LVDS2J_17p
LVDS2J_18n
LVDS2J_18p
LVDS2J_19n
LVDS2J_19p
LVDS2J_20n
LVDS2J_20p
LVDS2J_21n
LVDS2J_21p
LVDS2J_22n
LVDS2J_22p
LVDS2J_23n
LVDS2J_23p
LVDS2J_24n
LVDS2J_24p
LVDS2I_7n
LVDS2I_7p
LVDS2I_8n
LVDS2I_8p
LVDS2I_9n
LVDS2I_9p
LVDS2I_10n
LVDS2I_10p
LVDS2I_11n
LVDS2I_11p
LVDS2I_12n
LVDS2I_12p
LVDS2A_1n
LVDS2A_1p
LVDS2A_2n
LVDS2A_2p
LVDS2A_3n
LVDS2A_3p
LVDS2A_4n
LVDS2A_4p
LVDS2A_5n
LVDS2A_5p
LVDS2A_6n
LVDS2A_6p
LVDS2A_7n
LVDS2A_7p
LVDS2A_8n
LVDS2A_8p
LVDS2A_9n
LVDS2A_9p
LVDS2A_10n
LVDS2A_10p
LVDS2A_11n
LVDS2A_11p
LVDS2A_12n
LVDS2A_12p
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
H20
J20
M20
L20
L19
K19
J21
K21
L21
M21
L18
K18
M18
M17
C23
B23
A26
B26
B27
C27
D24
C24
A25
B25
A24
A23
C25
D25
D26
E26
F23
E22
D27
E27
F24
F25
E24
E23
F26
G26
J22
H22
H23
H24
G25
H25
G22
G23
G27
H27
K22
K23
M23
L23
J26
J27
J25
K25
J24
K24
L24
M24
AD25
AE24
AH27
AJ27
AH26
AJ26
AF25
AG25
AH25
AJ25
AD24
AC24
AM27
AN27
AP27
AP26
AK26
AK27
AM26
AM25
AN25
AP25
AL26
AL27
AP24
AN24
AL25
AL24
AP22
AP21
AN22
AM22
AN23
AM23
AP20
AN20
AE23
AF24
AG23
AF23
AK24
AJ24
AH24
AH23
AK23
AL23
AK22
AJ22
AP19
AN19
AL19
AK19
AJ21
AK21
AM21
AL21
AM20
AL20
AJ19
AJ20
AK13
AL13
AP17
AP16
AP15
AN15
AM13
AN13
AP12
AN12
AP14
AN14
AN18
AM18
AN17
AM17
AK14
AL14
AM16
AL16
AL18
AK18
AL15
AM15
DQ5
DQ5
DQ6
DQ6
DQSn6
DQS6
DQ6
DQ6
DQSn7
DQS7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQSn8
DQS8
DQ8
DQ8
DQSn9
DQS9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQSn10
DQS10
DQ10
DQ10
DQSn11
DQS11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQSn12
DQS12
DQ12
DQ12
DQSn13
DQS13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQSn14
DQS14
DQ14
DQ14
DQSn15
DQS15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQSn16
DQS16
DQ16
DQ16
DQSn17
DQS17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQSn18
DQS18
DQ18
DQ18
DQSn19
DQS19
DQ19
DQ19
DQ19
DQ19
DQ20
DQ20
DQSn20
DQS20
DQ20
DQ20
DQSn21
DQS21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQSn22
DQS22
DQ22
DQ22
DQSn23
DQS23
DQ23
DQ23
DQ23
DQ23
DQ26
DQ26
DQSn26
DQS26
DQ26
DQ26
DQSn27
DQS27
DQ27
DQ27
DQ27
DQ27
DQ56
DQ56
DQSn56
DQS56
DQ56
DQ56
DQSn57
DQS57
DQ57
DQ57
DQ57
DQ57
DQ58
DQ58
DQSn58
DQS58
DQ58
DQ58
DQSn59
DQS59
DQ59
DQ59
DQ59
DQ59
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQSn28/CQn28
DQS28/CQ28
DQ28
DQ28
DQ28
DQ28
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQSn29/CQn29
DQS29/CQ29
DQ29
DQ29
DQ29
DQ29
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
Page 2 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration Function
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
CLK_2A_0n
CLK_2A_0p
DATA22
DATA23
DATA24
DATA25
DATA26
DATA27
DATA28
DATA29
DATA30
DATA31
CLKUSR
PR_REQUEST
PR_READY
nPERSTL0
PR_DONE
nPERSTL1
PR_ERROR
PT-10AS057-1.1
Copyright © 2015 Altera Corp
PLL_2A_CLKOUT0n
PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0
CvP_CONFDONE
INIT_DONE
DEV_OE
CRC_ERROR
DEV_CLRn
PLL_3F_CLKOUT1n
PLL_3F_CLKOUT1p,PLL_3F_CLKOUT1,PLL_3F_FB1
RZQ_3F
CLK_3F_1n
CLK_3F_1p
CLK_3F_0n
CLK_3F_0p
PLL_3F_CLKOUT0n
PLL_3F_CLKOUT0p,PLL_3F_CLKOUT0,PLL_3F_FB0
PLL_3E_CLKOUT1n
PLL_3E_CLKOUT1p,PLL_3E_CLKOUT1,PLL_3E_FB1
RZQ_3E
CLK_3E_1n
CLK_3E_1p
CLK_3E_0n
CLK_3E_0p
PLL_3E_CLKOUT0n
PLL_3E_CLKOUT0p,PLL_3E_CLKOUT0,PLL_3E_FB0
PLL_3D_CLKOUT1n
PLL_3D_CLKOUT1p,PLL_3D_CLKOUT1,PLL_3D_FB1
RZQ_3D
CLK_3D_1n
CLK_3D_1p
CLK_3D_0n
CLK_3D_0p
Pin List F34
HPS Function (2)
Non-Dedicated Tx/Rx Channel
Dedicated Tx/Rx Channel Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
LVDS2A_13n
LVDS2A_13p
LVDS2A_14n
LVDS2A_14p
LVDS2A_15n
LVDS2A_15p
LVDS2A_16n
LVDS2A_16p
LVDS2A_17n
LVDS2A_17p
LVDS2A_18n
LVDS2A_18p
LVDS2A_19n
LVDS2A_19p
LVDS2A_20n
LVDS2A_20p
LVDS2A_21n
LVDS2A_21p
LVDS2A_22n
LVDS2A_22p
LVDS2A_23n
LVDS2A_23p
LVDS2A_24n
LVDS2A_24p
LVDS3F_1n
LVDS3F_1p
LVDS3F_2n
LVDS3F_2p
LVDS3F_3n
LVDS3F_3p
LVDS3F_4n
LVDS3F_4p
LVDS3F_5n
LVDS3F_5p
LVDS3F_6n
LVDS3F_6p
LVDS3F_7n
LVDS3F_7p
LVDS3F_8n
LVDS3F_8p
LVDS3F_9n
LVDS3F_9p
LVDS3F_10n
LVDS3F_10p
LVDS3F_11n
LVDS3F_11p
LVDS3F_12n
LVDS3F_12p
LVDS3F_13n
LVDS3F_13p
LVDS3F_14n
LVDS3F_14p
LVDS3F_15n
LVDS3F_15p
LVDS3F_16n
LVDS3F_16p
LVDS3F_17n
LVDS3F_17p
LVDS3F_18n
LVDS3F_18p
LVDS3F_19n
LVDS3F_19p
LVDS3F_20n
LVDS3F_20p
LVDS3F_21n
LVDS3F_21p
LVDS3F_22n
LVDS3F_22p
LVDS3F_23n
LVDS3F_23p
LVDS3F_24n
LVDS3F_24p
LVDS3E_1n
LVDS3E_1p
LVDS3E_2n
LVDS3E_2p
LVDS3E_3n
LVDS3E_3p
LVDS3E_4n
LVDS3E_4p
LVDS3E_5n
LVDS3E_5p
LVDS3E_6n
LVDS3E_6p
LVDS3E_7n
LVDS3E_7p
LVDS3E_8n
LVDS3E_8p
LVDS3E_9n
LVDS3E_9p
LVDS3E_10n
LVDS3E_10p
LVDS3E_11n
LVDS3E_11p
LVDS3E_12n
LVDS3E_12p
LVDS3E_13n
LVDS3E_13p
LVDS3E_14n
LVDS3E_14p
LVDS3E_15n
LVDS3E_15p
LVDS3E_16n
LVDS3E_16p
LVDS3E_17n
LVDS3E_17p
LVDS3E_18n
LVDS3E_18p
LVDS3E_19n
LVDS3E_19p
LVDS3E_20n
LVDS3E_20p
LVDS3E_21n
LVDS3E_21p
LVDS3E_22n
LVDS3E_22p
LVDS3E_23n
LVDS3E_23p
LVDS3E_24n
LVDS3E_24p
LVDS3D_1n
LVDS3D_1p
LVDS3D_2n
LVDS3D_2p
LVDS3D_3n
LVDS3D_3p
LVDS3D_4n
LVDS3D_4p
LVDS3D_5n
LVDS3D_5p
LVDS3D_6n
LVDS3D_6p
LVDS3D_7n
LVDS3D_7p
LVDS3D_8n
LVDS3D_8p
LVDS3D_9n
LVDS3D_9p
LVDS3D_10n
LVDS3D_10p
LVDS3D_11n
LVDS3D_11p
LVDS3D_12n
LVDS3D_12p
LVDS3D_13n
LVDS3D_13p
AH19
AH18
AH14
AJ14
AH17
AG17
AK17
AJ17
AH15
AJ15
AK16
AJ16
AE17
AE16
AF16
AG16
AE18
AD19
AE19
AF19
AG18
AF18
AD17
AC17
M13
L13
H13
G13
F13
E13
K13
K12
J12
H12
G11
G12
E12
D12
C13
C12
E11
F11
B12
B11
B10
C10
D10
D11
A9
A8
A11
A10
B8
C8
E9
E8
C9
D9
B7
C7
A6
B6
D7
D6
C4
D4
A4
A3
A5
B5
C5
D5
J11
K11
F10
G10
F9
F8
H10
J10
H8
H9
G7
G8
B3
C3
E4
F4
E6
E7
D2
E2
E3
F3
F5
F6
G6
G5
H2
H3
D1
E1
G3
G2
H4
H5
F1
G1
J9
K9
L10
L9
H7
J6
J7
K8
L11
M11
M10
N10
R9
T9
T8
U8
U7
V7
T10
U10
V8
V9
W9
W10
P9
N9
P7
N7
R7
R8
M8
N8
L8
K7
P6
R6
L6
K6
DQ60
DQ60
DQSn60
DQS60
DQ60
DQ60
DQSn61
DQS61
DQ61
DQ61
DQ61
DQ61
DQ62
DQ62
DQSn62
DQS62
DQ62
DQ62
DQSn63
DQS63
DQ63
DQ63
DQ63
DQ63
DQ80
DQ80
DQSn80
DQS80
DQ80
DQ80
DQSn81
DQS81
DQ81
DQ81
DQ81
DQ81
DQ82
DQ82
DQSn82
DQS82
DQ82
DQ82
DQSn83
DQS83
DQ83
DQ83
DQ83
DQ83
DQ84
DQ84
DQSn84
DQS84
DQ84
DQ84
DQSn85
DQS85
DQ85
DQ85
DQ85
DQ85
DQ86
DQ86
DQSn86
DQS86
DQ86
DQ86
DQSn87
DQS87
DQ87
DQ87
DQ87
DQ87
DQ88
DQ88
DQSn88
DQS88
DQ88
DQ88
DQSn89
DQS89
DQ89
DQ89
DQ89
DQ89
DQ90
DQ90
DQSn90
DQS90
DQ90
DQ90
DQSn91
DQS91
DQ91
DQ91
DQ91
DQ91
DQ92
DQ92
DQSn92
DQS92
DQ92
DQ92
DQSn93
DQS93
DQ93
DQ93
DQ93
DQ93
DQ94
DQ94
DQSn94
DQS94
DQ94
DQ94
DQSn95
DQS95
DQ95
DQ95
DQ95
DQ95
DQ96
DQ96
DQSn96
DQS96
DQ96
DQ96
DQSn97
DQS97
DQ97
DQ97
DQ97
DQ97
DQ98
DQ98
DQSn98
DQS98
DQ98
DQ98
DQSn99
DQS99
DQ99
DQ99
DQ99
DQ99
DQ100
DQ100
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQSn30/CQn30
DQS30/CQ30
DQ30
DQ30
DQ30
DQ30
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQSn31/CQn31
DQS31/CQ31
DQ31
DQ31
DQ31
DQ31
DQ40
DQ40
DQ40
DQ40
DQ40
DQ40
DQSn40/CQn40
DQS40/CQ40
DQ40
DQ40
DQ40
DQ40
DQ41
DQ41
DQ41
DQ41
DQ41
DQ41
DQSn41/CQn41
DQS41/CQ41
DQ41
DQ41
DQ41
DQ41
DQ42
DQ42
DQ42
DQ42
DQ42
DQ42
DQSn42/CQn42
DQS42/CQ42
DQ42
DQ42
DQ42
DQ42
DQ43
DQ43
DQ43
DQ43
DQ43
DQ43
DQSn43/CQn43
DQS43/CQ43
DQ43
DQ43
DQ43
DQ43
DQ44
DQ44
DQ44
DQ44
DQ44
DQ44
DQSn44/CQn44
DQS44/CQ44
DQ44
DQ44
DQ44
DQ44
DQ45
DQ45
DQ45
DQ45
DQ45
DQ45
DQSn45/CQn45
DQS45/CQ45
DQ45
DQ45
DQ45
DQ45
DQ46
DQ46
DQ46
DQ46
DQ46
DQ46
DQSn46/CQn46
DQS46/CQ46
DQ46
DQ46
DQ46
DQ46
DQ47
DQ47
DQ47
DQ47
DQ47
DQ47
DQSn47/CQn47
DQS47/CQ47
DQ47
DQ47
DQ47
DQ47
DQ48
DQ48
DQ48
DQ48
DQ48
DQ48
DQSn48/CQn48
DQS48/CQ48
DQ48
DQ48
DQ48
DQ48
DQ49
DQ49
DQ49
DQ49
DQ49
DQ49
DQSn49/CQn49
DQS49/CQ49
DQ49
DQ49
DQ49
DQ49
DQ50
DQ50
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQSn20/CQn20
DQS20/CQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQSn21/CQn21
DQS21/CQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQSn22/CQn22
DQS22/CQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQSn23/CQn23
DQS23/CQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQSn24/CQn24
DQS24/CQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ25
DQ25
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Page 3 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
Index within I/O Bank (1)
VREF
Pin Name/Function
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Optional Function(s)
Configuration Function
PLL_3D_CLKOUT0n
PLL_3D_CLKOUT0p,PLL_3D_CLKOUT0,PLL_3D_FB0
PLL_3C_CLKOUT1n
PLL_3C_CLKOUT1p,PLL_3C_CLKOUT1,PLL_3C_FB1
RZQ_3C
CLK_3C_1n
CLK_3C_1p
CLK_3C_0n
CLK_3C_0p
PLL_3C_CLKOUT0n
PLL_3C_CLKOUT0p,PLL_3C_CLKOUT0,PLL_3C_FB0
PLL_3B_CLKOUT1n
PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1
RZQ_3B
CLK_3B_1n
CLK_3B_1p
CLK_3B_0n
CLK_3B_0p
PLL_3B_CLKOUT0n
PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0
PLL_3A_CLKOUT1n
PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1
RZQ_3A
CLK_3A_1n
CLK_3A_1p
CLK_3A_0n
CLK_3A_0p
Pin List F34
HPS Function (2)
Non-Dedicated Tx/Rx Channel
Dedicated Tx/Rx Channel Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
LVDS3D_14n
LVDS3D_14p
LVDS3D_15n
LVDS3D_15p
LVDS3D_16n
LVDS3D_16p
LVDS3D_17n
LVDS3D_17p
LVDS3D_18n
LVDS3D_18p
LVDS3D_19n
LVDS3D_19p
LVDS3D_20n
LVDS3D_20p
LVDS3D_21n
LVDS3D_21p
LVDS3D_22n
LVDS3D_22p
LVDS3D_23n
LVDS3D_23p
LVDS3D_24n
LVDS3D_24p
LVDS3C_1n
LVDS3C_1p
LVDS3C_2n
LVDS3C_2p
LVDS3C_3n
LVDS3C_3p
LVDS3C_4n
LVDS3C_4p
LVDS3C_5n
LVDS3C_5p
LVDS3C_6n
LVDS3C_6p
LVDS3C_7n
LVDS3C_7p
LVDS3C_8n
LVDS3C_8p
LVDS3C_9n
LVDS3C_9p
LVDS3C_10n
LVDS3C_10p
LVDS3C_11n
LVDS3C_11p
LVDS3C_12n
LVDS3C_12p
LVDS3C_13n
LVDS3C_13p
LVDS3C_14n
LVDS3C_14p
LVDS3C_15n
LVDS3C_15p
LVDS3C_16n
LVDS3C_16p
LVDS3C_17n
LVDS3C_17p
LVDS3C_18n
LVDS3C_18p
LVDS3C_19n
LVDS3C_19p
LVDS3C_20n
LVDS3C_20p
LVDS3C_21n
LVDS3C_21p
LVDS3C_22n
LVDS3C_22p
LVDS3C_23n
LVDS3C_23p
LVDS3C_24n
LVDS3C_24p
LVDS3B_1n
LVDS3B_1p
LVDS3B_2n
LVDS3B_2p
LVDS3B_3n
LVDS3B_3p
LVDS3B_4n
LVDS3B_4p
LVDS3B_5n
LVDS3B_5p
LVDS3B_6n
LVDS3B_6p
LVDS3B_7n
LVDS3B_7p
LVDS3B_8n
LVDS3B_8p
LVDS3B_9n
LVDS3B_9p
LVDS3B_10n
LVDS3B_10p
LVDS3B_11n
LVDS3B_11p
LVDS3B_12n
LVDS3B_12p
LVDS3B_13n
LVDS3B_13p
LVDS3B_14n
LVDS3B_14p
LVDS3B_15n
LVDS3B_15p
LVDS3B_16n
LVDS3B_16p
LVDS3B_17n
LVDS3B_17p
LVDS3B_18n
LVDS3B_18p
LVDS3B_19n
LVDS3B_19p
LVDS3B_20n
LVDS3B_20p
LVDS3B_21n
LVDS3B_21p
LVDS3B_22n
LVDS3B_22p
LVDS3B_23n
LVDS3B_23p
LVDS3B_24n
LVDS3B_24p
LVDS3A_1n
LVDS3A_1p
LVDS3A_2n
LVDS3A_2p
LVDS3A_3n
LVDS3A_3p
LVDS3A_4n
LVDS3A_4p
LVDS3A_5n
LVDS3A_5p
LVDS3A_6n
LVDS3A_6p
LVDS3A_7n
LVDS3A_7p
LVDS3A_8n
LVDS3A_8p
LVDS3A_9n
LVDS3A_9p
LVDS3A_10n
LVDS3A_10p
LVDS3A_11n
LVDS3A_11p
LVDS3A_12n
LVDS3A_12p
LVDS3A_13n
LVDS3A_13p
LVDS3A_14n
LVDS3A_14p
M7
M6
L5
M5
J5
J4
N5
N4
K4
L4
M3
M2
N3
N2
K3
L3
J2
J1
K2
K1
L1
M1
R4
T4
P5
P4
R3
T3
T6
T5
U5
U6
V4
V5
R2
P2
P1
R1
V3
U3
T1
U1
U2
V2
W2
W1
Y7
Y6
Y9
Y8
W5
W4
W7
W6
AA9
AA8
AA6
AA5
Y4
Y3
AA4
AA3
AB3
AB2
AC2
AC3
Y2
Y1
AA1
AB1
AB11
AB10
AD1
AD2
AD4
AE4
AB7
AB8
AB5
AB6
AC5
AC4
AC7
AD7
AD6
AD5
AC10
AC9
AD9
AC8
AE7
AE6
AD11
AD10
AE3
AE2
AF5
AG5
AF3
AF4
AE1
AF1
AF6
AG6
AG3
AH3
AG2
AG1
AH2
AJ1
AH4
AJ4
AK3
AK4
AJ2
AK2
AK1
AL1
AE9
AF9
AE8
AF8
AH9
AH10
AF10
AG10
AG11
AF11
AE11
AE12
AG8
AH8
AG7
AH7
AK8
AK7
AH5
AJ5
AJ6
AJ7
AK9
AJ9
AL4
AL5
AK6
AL6
DQSn100
DQS100
DQ100
DQ100
DQSn101
DQS101
DQ101
DQ101
DQ101
DQ101
DQ102
DQ102
DQSn102
DQS102
DQ102
DQ102
DQSn103
DQS103
DQ103
DQ103
DQ103
DQ103
DQ104
DQ104
DQSn104
DQS104
DQ104
DQ104
DQSn105
DQS105
DQ105
DQ105
DQ105
DQ105
DQ106
DQ106
DQSn106
DQS106
DQ106
DQ106
DQSn107
DQS107
DQ107
DQ107
DQ107
DQ107
DQ108
DQ108
DQSn108
DQS108
DQ108
DQ108
DQSn109
DQS109
DQ109
DQ109
DQ109
DQ109
DQ110
DQ110
DQSn110
DQS110
DQ110
DQ110
DQSn111
DQS111
DQ111
DQ111
DQ111
DQ111
DQ112
DQ112
DQSn112
DQS112
DQ112
DQ112
DQSn113
DQS113
DQ113
DQ113
DQ113
DQ113
DQ114
DQ114
DQSn114
DQS114
DQ114
DQ114
DQSn115
DQS115
DQ115
DQ115
DQ115
DQ115
DQ116
DQ116
DQSn116
DQS116
DQ116
DQ116
DQSn117
DQS117
DQ117
DQ117
DQ117
DQ117
DQ118
DQ118
DQSn118
DQS118
DQ118
DQ118
DQSn119
DQS119
DQ119
DQ119
DQ119
DQ119
DQ120
DQ120
DQSn120
DQS120
DQ120
DQ120
DQSn121
DQS121
DQ121
DQ121
DQ121
DQ121
DQ122
DQ122
DQSn122
DQS122
DQ122
DQ122
DQSn123
DQS123
DQ123
DQ123
DQ123
DQ123
DQ124
DQ124
DQSn124
DQS124
DQ50
DQ50
DQ50
DQ50
DQSn50/CQn50
DQS50/CQ50
DQ50
DQ50
DQ50
DQ50
DQ51
DQ51
DQ51
DQ51
DQ51
DQ51
DQSn51/CQn51
DQS51/CQ51
DQ51
DQ51
DQ51
DQ51
DQ52
DQ52
DQ52
DQ52
DQ52
DQ52
DQSn52/CQn52
DQS52/CQ52
DQ52
DQ52
DQ52
DQ52
DQ53
DQ53
DQ53
DQ53
DQ53
DQ53
DQSn53/CQn53
DQS53/CQ53
DQ53
DQ53
DQ53
DQ53
DQ54
DQ54
DQ54
DQ54
DQ54
DQ54
DQSn54/CQn54
DQS54/CQ54
DQ54
DQ54
DQ54
DQ54
DQ55
DQ55
DQ55
DQ55
DQ55
DQ55
DQSn55/CQn55
DQS55/CQ55
DQ55
DQ55
DQ55
DQ55
DQ56
DQ56
DQ56
DQ56
DQ56
DQ56
DQSn56/CQn56
DQS56/CQ56
DQ56
DQ56
DQ56
DQ56
DQ57
DQ57
DQ57
DQ57
DQ57
DQ57
DQSn57/CQn57
DQS57/CQ57
DQ57
DQ57
DQ57
DQ57
DQ58
DQ58
DQ58
DQ58
DQ58
DQ58
DQSn58/CQn58
DQS58/CQ58
DQ58
DQ58
DQ58
DQ58
DQ59
DQ59
DQ59
DQ59
DQ59
DQ59
DQSn59/CQn59
DQS59/CQ59
DQ59
DQ59
DQ59
DQ59
DQ60
DQ60
DQ60
DQ60
DQ60
DQ60
DQSn60/CQn60
DQS60/CQ60
DQ60
DQ60
DQ60
DQ60
DQ61
DQ61
DQ61
DQ61
DQ61
DQ61
DQSn61/CQn61
DQS61/CQ61
DQ61
DQ61
DQ61
DQ61
DQ62
DQ62
DQ62
DQ62
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQSn25/CQn25
DQS25/CQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQSn26/CQn26
DQS26/CQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQSn27/CQn27
DQS27/CQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQSn28/CQn28
DQS28/CQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQSn29/CQn29
DQS29/CQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQSn30/CQn30
DQS30/CQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ31
DQ31
DQ31
DQ31
DQSn12/CQn12
DQS12/CQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
Page 4 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
GND
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
GND
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
AS_DATA2
AS_DATA3
DCLK
HPS_CLK1
HPS_nPOR
HPS_nRST
GPIO2_IO0,NAND_ADQ0,SDMMC_DATA0,QSPI_CLK
GPIO2_IO1,NAND_ADQ1,SDMMC_CMD,QSPI_IO0
GPIO2_IO2,NAND_WE_N,SDMMC_CCLK,QSPI_SS0,BOOTSEL2
GPIO2_IO3,NAND_RE_N,SDMMC_DATA1,QSPI_IO1
GPIO2_IO4,NAND_ADQ2,SDMMC_DATA2,QSPI_IO2_WPN
GPIO2_IO5,NAND_ADQ3,SDMMC_DATA3,QSPI_IO3_HOLD
GPIO2_IO6,NAND_CLE,SDMMC_PWR_ENA,SPIM0_SS1_N,SPIS0_MISO,BOOTSEL1
GPIO2_IO7,NAND_ALE,QSPI_SS1,SPIM0_CLK,BOOTSEL0
GPIO2_IO8,NAND_RB,UART1_TX,SDMMC_DATA4,SPIM0_MOSI,EMAC1_MDIO,I2C_EMAC1_SDA
GPIO2_IO9,NAND_CE_N,UART1_RTS_N,SDMMC_DATA5,SPIM0_MISO,EMAC1_MDC,I2C_EMAC1_SCL
GPIO2_IO10,NAND_ADQ4,UART1_CTS_N,SDMMC_DATA6,SPIM0_SS0_N,EMAC2_MDIO,I2C_EMAC2_SDA
GPIO2_IO11,NAND_ADQ5,UART1_RX,SDMMC_DATA7,SPIS0_CLK,EMAC2_MDC,I2C_EMAC2_SCL
GPIO2_IO12,NAND_ADQ6,UART1_TX,QSPI_SS2,SPIS0_MOSI,EMAC0_MDIO,I2C_EMAC0_SDA
GPIO2_IO13,NAND_ADQ7,UART1_RX,QSPI_SS3,SPIS0_SS0_N,EMAC0_MDC,I2C_EMAC0_SCL
ADCGND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PLL_3A_CLKOUT0n
PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Configuration Function
HPS Function (2)
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
AS_DATA2
AS_DATA3
DCLK
HPS_CLK1
HPS_nPOR
HPS_nRST
HPS_DEDICATED_4
HPS_DEDICATED_5
BOOTSEL2/HPS_DEDICATED_6
HPS_DEDICATED_7
HPS_DEDICATED_8
HPS_DEDICATED_9
BOOTSEL1/HPS_DEDICATED_10
BOOTSEL0/HPS_DEDICATED_11
HPS_DEDICATED_12
HPS_DEDICATED_13
HPS_DEDICATED_14
HPS_DEDICATED_15
HPS_DEDICATED_16
HPS_DEDICATED_17
Pin List F34
Non-Dedicated Tx/Rx Channel
Dedicated Tx/Rx Channel Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
LVDS3A_15n
LVDS3A_15p
LVDS3A_16n
LVDS3A_16p
LVDS3A_17n
LVDS3A_17p
LVDS3A_18n
LVDS3A_18p
LVDS3A_19n
LVDS3A_19p
LVDS3A_20n
LVDS3A_20p
LVDS3A_21n
LVDS3A_21p
LVDS3A_22n
LVDS3A_22p
LVDS3A_23n
LVDS3A_23p
LVDS3A_24n
LVDS3A_24p
AL3
AM3
AM2
AM1
AM5
AM6
AN4
AP4
AN5
AP5
AP6
AP7
AM8
AN8
AN9
AP9
AL8
AL9
AM7
AN7
AE13
AJ12
AL10
AL11
AH12
AH13
AG15
AG13
AG12
AE14
AM11
AM12
AP11
AF13
AF14
AN10
AM10
AP10
AJ11
AK12
AK11
AF15
AJ10
B16
K14
L14
B15
C17
D15
B17
D16
A16
G15
E16
G16
A15
C15
F16
F15
H15
A14
A12
A17
A22
A27
A28
A30
A31
A32
A33
A7
AA12
AA17
AA2
AA22
AA25
AA26
AA31
AA32
AB19
AB26
AB29
AB30
AB33
AB34
AB4
AC1
AC11
AC16
AC25
AC31
AC32
AD13
AD18
AD21
AD23
AD26
AD29
AD3
AD30
AD33
AD34
AE15
AE26
AE31
AE32
AE5
AF2
AF26
AF29
AF30
AF33
AF34
AF7
AG14
AG19
AG26
AG27
AG28
AG31
AG32
AG4
AH1
AH11
AH21
AH28
AH29
AH30
AH33
AH34
AH6
AJ13
AJ18
AJ28
AJ3
AJ31
AJ32
AJ8
AK10
AK25
AK28
AK29
AK30
AK33
AK34
AK5
DQ124
DQ124
DQSn125
DQS125
DQ125
DQ125
DQ125
DQ125
DQ126
DQ126
DQSn126
DQS126
DQ126
DQ126
DQSn127
DQS127
DQ127
DQ127
DQ127
DQ127
DQ62
DQ62
DQSn62/CQn62
DQS62/CQ62
DQ62
DQ62
DQ62
DQ62
DQ63
DQ63
DQ63
DQ63
DQ63
DQ63
DQSn63/CQn63
DQS63/CQ63
DQ63
DQ63
DQ63
DQ63
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQSn31/CQn31
DQS31/CQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
Page 5 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AS057-1.1
Copyright © 2015 Altera Corp
HPS Function (2)
Non-Dedicated Tx/Rx Channel
Dedicated Tx/Rx Channel Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AL12
AL17
AL2
AL22
AL28
AL31
AL32
AL7
AM14
AM19
AM24
AM28
AM29
AM30
AM33
AM34
AM4
AM9
AN11
AN16
AN21
AN26
AN30
AN31
AN32
AN6
AP13
AP18
AP23
AP28
AP30
AP33
AP8
B14
B19
B2
B24
B28
B29
B30
B33
B34
B4
B9
C1
C11
C16
C21
C26
C28
C31
C32
C6
D13
D18
D23
D28
D29
D3
D30
D33
D34
D8
E10
E15
E20
E25
E28
E31
E32
E5
F2
F27
F28
F29
F30
F33
F34
F7
G14
G28
G31
G32
G4
G9
H1
H16
H21
H26
H28
H29
H30
H33
H34
H6
J28
J3
J31
J32
J8
K15
K20
K26
K27
K28
K29
K30
K33
K34
K5
L12
L17
L2
L22
L25
L31
L32
L7
M14
M19
M25
M26
M29
M30
M33
M34
M4
N1
N21
N26
N31
N32
N6
P13
P18
P23
P26
P29
P3
P30
P33
P34
R10
R15
R20
R25
Pin List F34
Page 6 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GNDSENSE
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
PT-10AS057-1.1
Copyright © 2015 Altera Corp
HPS Function (2)
Non-Dedicated Tx/Rx Channel
Dedicated Tx/Rx Channel Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
R31
R32
R5
T12
T17
T2
T22
T26
T29
T30
T33
T34
U14
U19
U24
U26
U31
U32
U4
V1
V11
V16
V21
V25
V26
V29
V30
V33
V34
V6
W13
W18
W23
W25
W3
W31
W32
Y10
Y15
Y20
Y25
Y26
Y29
Y30
Y33
Y34
Y18
AA11
AA13
AA16
AA18
AA19
AA23
AA24
AB12
AB13
AB14
AB17
AB18
AB21
AB23
AB24
AB25
AC18
AC21
N12
N13
N16
N17
N18
N23
N24
N25
P11
P12
P14
P17
P22
P24
P25
R11
R12
R13
R14
R16
R17
R18
R19
R21
R22
R23
R24
T11
T13
T19
T20
T21
T23
T24
T25
U11
U12
U15
U16
U20
U21
U25
V12
V13
V14
V15
V17
V18
V19
V20
V22
V23
V24
W11
W12
W14
W15
W16
W17
W19
W20
W21
W22
W24
Y11
Y12
Y13
Y14
Y16
Y19
Y21
Y22
Y23
Y24
AA14
AA15
AA20
AA21
P15
P16
P19
Pin List F34
Page 7 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
2A
2I
2J
2K
2L
3A
3B
3C
3D
3E
3F
VREF
VREFB2AN0
VREFB2IN0
VREFB2JN0
VREFB2KN0
VREFB2LN0
VREFB3AN0
VREFB3BN0
VREFB3CN0
VREFB3DN0
VREFB3EN0
VREFB3FN0
Pin Name/Function
Optional Function(s)
Configuration Function
VCCPT
VCCPT
DNU
DNU
DNU
DNU
DNU
VCCPGM
VCCPGM
TEMPDIODEn
TEMPDIODEp
VCCBAT
VCCA_PLL
VCCA_PLL
VCCIO2A
VCCIO2A
VCCIO2A
VCCIO2I
VCCIO2I
VCCIO2I
VCCIO2J
VCCIO2J
VCCIO2J
VCCIO2K
VCCIO2K
VCCIO2K
VCCIO2L
VCCIO2L
VCCIO2L
VCCIO3A
VCCIO3A
VCCIO3A
VCCIO3B
VCCIO3B
VCCIO3B
VCCIO3C
VCCIO3C
VCCIO3C
VCCIO3D
VCCIO3D
VCCIO3D
VCCIO3E
VCCIO3E
VCCIO3E
VCCIO3F
VCCIO3F
VCCIO3F
VCCIOREF_HPS
VCCIO_HPS
VREFB2AN0
VREFB2IN0
VREFB2JN0
VREFB2KN0
VREFB2LN0
VREFB3AN0
VREFB3BN0
VREFB3CN0
VREFB3DN0
VREFB3EN0
VREFB3FN0
VREFN_ADC
VREFP_ADC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCR_GXBL1C
VCCR_GXBL1C
VCCR_GXBL1D
VCCR_GXBL1D
VCCR_GXBL1E
VCCR_GXBL1E
VCCR_GXBL1F
VCCR_GXBL1F
VCCT_GXBL1C
VCCT_GXBL1C
VCCT_GXBL1D
VCCT_GXBL1D
VCCT_GXBL1E
VCCT_GXBL1E
VCCT_GXBL1F
VCCT_GXBL1F
RREF_BL
RREF_TL
VCCERAM
VCCERAM
VCCERAM
VCCERAM
VCCERAM
VCCLSENSE
VCCL_HPS
VCCL_HPS
VCCL_HPS
VCCL_HPS
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCPLL_HPS
VSIGN_0
VSIGN_1
VSIGP_0
VSIGP_1
HPS Function (2)
Non-Dedicated Tx/Rx Channel
Dedicated Tx/Rx Channel Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
P20
P21
AN28
AN29
AC13
AC14
AC15
AD15
AD16
C14
D14
AD14
T16
T18
AF17
AH16
AK15
AE20
AF22
AK20
AE25
AG24
AJ23
F22
G24
J23
F17
G19
J18
AE10
AF12
AG9
AB9
AC6
AD8
AA7
W8
Y5
P8
T7
U9
K10
M9
N11
F12
H11
J13
K16
J16
AC19
AE21
AC23
M22
K17
AD12
AC12
AA10
V10
P10
M12
B13
A13
A2
AC20
AC22
AD20
AD22
AE22
AF20
AF21
AG20
AG21
AG22
AH20
AH22
AN1
AN2
AN3
AP2
AP3
B1
C2
T14
T15
AC26
L26
R26
W26
AE27
AE28
AA27
AA28
U27
U28
N27
N28
AC27
AC28
W27
W28
R27
R28
L27
L28
AP29
A29
U13
U17
U18
U22
U23
Y17
L15
L16
M15
M16
AB15
AB16
AB20
AB22
N14
N15
N19
N20
N22
J15
F14
J14
E14
H14
Notes:
(1) For more information about the external memory interface schemes of the pins with indices, refer to the
Arria10EMIF.xls
(2) For more information about the Hard Processor System functions of the corresponding pins, refer to the
Arria10HPS.xls
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Pin List F34
Page 8 of 48
®
Pin Information for the Arria 10 10AS057 Device
Version 1.1
Bank
Number
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1D
1D
1D
1D
1D
1D
1D
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
REFCLK_GXBL1H_CHTp
REFCLK_GXBL1H_CHTn
GXBL1H_TX_CH5n
GXBL1H_TX_CH5p
GXBL1H_RX_CH5n,GXBL1H_REFCLK5n
GXBL1H_RX_CH5p,GXBL1H_REFCLK5p
GXBL1H_TX_CH4n
GXBL1H_TX_CH4p
GXBL1H_RX_CH4n,GXBL1H_REFCLK4n
GXBL1H_RX_CH4p,GXBL1H_REFCLK4p
GXBL1H_TX_CH3n
GXBL1H_TX_CH3p
GXBL1H_RX_CH3n,GXBL1H_REFCLK3n
GXBL1H_RX_CH3p,GXBL1H_REFCLK3p
GXBL1H_TX_CH2n
GXBL1H_TX_CH2p
GXBL1H_RX_CH2n,GXBL1H_REFCLK2n
GXBL1H_RX_CH2p,GXBL1H_REFCLK2p
GXBL1H_TX_CH1n
GXBL1H_TX_CH1p
GXBL1H_RX_CH1n,GXBL1H_REFCLK1n
GXBL1H_RX_CH1p,GXBL1H_REFCLK1p
GXBL1H_TX_CH0n
GXBL1H_TX_CH0p
GXBL1H_RX_CH0n,GXBL1H_REFCLK0n
GXBL1H_RX_CH0p,GXBL1H_REFCLK0p
REFCLK_GXBL1H_CHBp
REFCLK_GXBL1H_CHBn
REFCLK_GXBL1G_CHTp
REFCLK_GXBL1G_CHTn
GXBL1G_TX_CH5n
GXBL1G_TX_CH5p
GXBL1G_RX_CH5n,GXBL1G_REFCLK5n
GXBL1G_RX_CH5p,GXBL1G_REFCLK5p
GXBL1G_TX_CH4n
GXBL1G_TX_CH4p
GXBL1G_RX_CH4n,GXBL1G_REFCLK4n
GXBL1G_RX_CH4p,GXBL1G_REFCLK4p
GXBL1G_TX_CH3n
GXBL1G_TX_CH3p
GXBL1G_RX_CH3n,GXBL1G_REFCLK3n
GXBL1G_RX_CH3p,GXBL1G_REFCLK3p
GXBL1G_TX_CH2n
GXBL1G_TX_CH2p
GXBL1G_RX_CH2n,GXBL1G_REFCLK2n
GXBL1G_RX_CH2p,GXBL1G_REFCLK2p
GXBL1G_TX_CH1n
GXBL1G_TX_CH1p
GXBL1G_RX_CH1n,GXBL1G_REFCLK1n
GXBL1G_RX_CH1p,GXBL1G_REFCLK1p
GXBL1G_TX_CH0n
GXBL1G_TX_CH0p
GXBL1G_RX_CH0n,GXBL1G_REFCLK0n
GXBL1G_RX_CH0p,GXBL1G_REFCLK0p
REFCLK_GXBL1G_CHBp
REFCLK_GXBL1G_CHBn
REFCLK_GXBL1F_CHTp
REFCLK_GXBL1F_CHTn
GXBL1F_TX_CH5n
GXBL1F_TX_CH5p
GXBL1F_RX_CH5n,GXBL1F_REFCLK5n
GXBL1F_RX_CH5p,GXBL1F_REFCLK5p
GXBL1F_TX_CH4n
GXBL1F_TX_CH4p
GXBL1F_RX_CH4n,GXBL1F_REFCLK4n
GXBL1F_RX_CH4p,GXBL1F_REFCLK4p
GXBL1F_TX_CH3n
GXBL1F_TX_CH3p
GXBL1F_RX_CH3n,GXBL1F_REFCLK3n
GXBL1F_RX_CH3p,GXBL1F_REFCLK3p
GXBL1F_TX_CH2n
GXBL1F_TX_CH2p
GXBL1F_RX_CH2n,GXBL1F_REFCLK2n
GXBL1F_RX_CH2p,GXBL1F_REFCLK2p
GXBL1F_TX_CH1n
GXBL1F_TX_CH1p
GXBL1F_RX_CH1n,GXBL1F_REFCLK1n
GXBL1F_RX_CH1p,GXBL1F_REFCLK1p
GXBL1F_TX_CH0n
GXBL1F_TX_CH0p
GXBL1F_RX_CH0n,GXBL1F_REFCLK0n
GXBL1F_RX_CH0p,GXBL1F_REFCLK0p
REFCLK_GXBL1F_CHBp
REFCLK_GXBL1F_CHBn
REFCLK_GXBL1E_CHTp
REFCLK_GXBL1E_CHTn
GXBL1E_TX_CH5n
GXBL1E_TX_CH5p
GXBL1E_RX_CH5n,GXBL1E_REFCLK5n
GXBL1E_RX_CH5p,GXBL1E_REFCLK5p
GXBL1E_TX_CH4n
GXBL1E_TX_CH4p
GXBL1E_RX_CH4n,GXBL1E_REFCLK4n
GXBL1E_RX_CH4p,GXBL1E_REFCLK4p
GXBL1E_TX_CH3n
GXBL1E_TX_CH3p
GXBL1E_RX_CH3n,GXBL1E_REFCLK3n
GXBL1E_RX_CH3p,GXBL1E_REFCLK3p
GXBL1E_TX_CH2n
GXBL1E_TX_CH2p
GXBL1E_RX_CH2n,GXBL1E_REFCLK2n
GXBL1E_RX_CH2p,GXBL1E_REFCLK2p
GXBL1E_TX_CH1n
GXBL1E_TX_CH1p
GXBL1E_RX_CH1n,GXBL1E_REFCLK1n
GXBL1E_RX_CH1p,GXBL1E_REFCLK1p
GXBL1E_TX_CH0n
GXBL1E_TX_CH0p
GXBL1E_RX_CH0n,GXBL1E_REFCLK0n
GXBL1E_RX_CH0p,GXBL1E_REFCLK0p
REFCLK_GXBL1E_CHBp
REFCLK_GXBL1E_CHBn
REFCLK_GXBL1D_CHTp
REFCLK_GXBL1D_CHTn
GXBL1D_TX_CH5n
GXBL1D_TX_CH5p
GXBL1D_RX_CH5n,GXBL1D_REFCLK5n
GXBL1D_RX_CH5p,GXBL1D_REFCLK5p
GXBL1D_TX_CH4n
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
G26
G25
A25
A26
C25
C26
A29
A30
E25
E26
B31
B32
B27
B28
C33
C34
D27
D28
D31
D32
C29
C30
E33
E34
E29
E30
J26
J25
L26
L25
F31
F32
F27
F28
G33
G34
G29
G30
H31
H32
H27
H28
J33
J34
J29
J30
K31
K32
K27
K28
L33
L34
L29
L30
N26
N25
R26
R25
M31
M32
M27
M28
N33
N34
N29
N30
P31
P32
P27
P28
R33
R34
R29
R30
T31
T32
T27
T28
U33
U34
U29
U30
U26
U25
W26
W25
V31
V32
V27
V28
W33
W34
W29
W30
Y31
Y32
Y27
Y28
AA33
AA34
AA29
AA30
AB31
AB32
AB27
AB28
AC33
AC34
AC29
AC30
AA26
AA25
AC26
AC25
AD31
AD32
AD27
AD28
AE33
Pin List F35
Page 9 of 48
®
Pin Information for the Arria 10 10AS057 Device
Version 1.1
Bank
Number
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
VREF
Pin Name/Function
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
GXBL1D_TX_CH4p
GXBL1D_RX_CH4n,GXBL1D_REFCLK4n
GXBL1D_RX_CH4p,GXBL1D_REFCLK4p
GXBL1D_TX_CH3n
GXBL1D_TX_CH3p
GXBL1D_RX_CH3n,GXBL1D_REFCLK3n
GXBL1D_RX_CH3p,GXBL1D_REFCLK3p
GXBL1D_TX_CH2n
GXBL1D_TX_CH2p
GXBL1D_RX_CH2n,GXBL1D_REFCLK2n
GXBL1D_RX_CH2p,GXBL1D_REFCLK2p
GXBL1D_TX_CH1n
GXBL1D_TX_CH1p
GXBL1D_RX_CH1n,GXBL1D_REFCLK1n
GXBL1D_RX_CH1p,GXBL1D_REFCLK1p
GXBL1D_TX_CH0n
GXBL1D_TX_CH0p
GXBL1D_RX_CH0n,GXBL1D_REFCLK0n
GXBL1D_RX_CH0p,GXBL1D_REFCLK0p
REFCLK_GXBL1D_CHBp
REFCLK_GXBL1D_CHBn
REFCLK_GXBL1C_CHTp
REFCLK_GXBL1C_CHTn
GXBL1C_TX_CH5n
GXBL1C_TX_CH5p
GXBL1C_RX_CH5n,GXBL1C_REFCLK5n
GXBL1C_RX_CH5p,GXBL1C_REFCLK5p
GXBL1C_TX_CH4n
GXBL1C_TX_CH4p
GXBL1C_RX_CH4n,GXBL1C_REFCLK4n
GXBL1C_RX_CH4p,GXBL1C_REFCLK4p
GXBL1C_TX_CH3n
GXBL1C_TX_CH3p
GXBL1C_RX_CH3n,GXBL1C_REFCLK3n
GXBL1C_RX_CH3p,GXBL1C_REFCLK3p
GXBL1C_TX_CH2n
GXBL1C_TX_CH2p
GXBL1C_RX_CH2n,GXBL1C_REFCLK2n
GXBL1C_RX_CH2p,GXBL1C_REFCLK2p
GXBL1C_TX_CH1n
GXBL1C_TX_CH1p
GXBL1C_RX_CH1n,GXBL1C_REFCLK1n
GXBL1C_RX_CH1p,GXBL1C_REFCLK1p
GXBL1C_TX_CH0n
GXBL1C_TX_CH0p
GXBL1C_RX_CH0n,GXBL1C_REFCLK0n
GXBL1C_RX_CH0p,GXBL1C_REFCLK0p
REFCLK_GXBL1C_CHBp
REFCLK_GXBL1C_CHBn
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
GPIO1_IO23,NAND_ADQ15,Trace_D3,EMAC2_RXD3,SPIM0_SS0_N,SPIS1_MISO,EMAC0_MDC,I2C_EMAC0_SCL
GPIO1_IO22,NAND_ADQ14,Trace_D2,EMAC2_RXD2,SPIM0_MISO,SPIS1_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA
GPIO1_IO21,NAND_ADQ13,Trace_D1,EMAC2_TXD3,SDMMC_DATA7,SPIM0_MOSI,SPIS1_MOSI,I2C_EMAC2_SCL
GPIO1_IO20,NAND_ADQ12,Trace_D0,EMAC2_TXD2,SDMMC_DATA6,SPIM0_CLK,SPIS1_CLK,I2C_EMAC2_SDA
GPIO1_IO19,NAND_ADQ11,Trace_CLK,EMAC2_RXD1,SDMMC_DATA5,SPIM0_SS0_N,EMAC1_MDC,I2C_EMAC1_SCL
GPIO1_IO18,NAND_ADQ10,EMAC2_RXD0,SDMMC_DATA4,SPIM0_MISO,EMAC1_MDIO,I2C_EMAC1_SDA
GPIO1_IO17,NAND_ADQ9,UART1_RTS_N,QSPI_SS3,EMAC2_TXD1,SDMMC_DATA3,SPIM0_SS1_N
GPIO1_IO16,NAND_ADQ8,UART1_CTS_N,QSPI_SS2,EMAC2_TXD0,SDMMC_DATA2
GPIO1_IO15,UART1_RX,Trace_CLK,EMAC2_RX_CTL,SDMMC_DATA1
GPIO1_IO14,NAND_CE_N,UART1_TX,EMAC2_RX_CLK,SDMMC_CCLK
GPIO1_IO13,NAND_RB,EMAC2_TX_CTL,SDMMC_CMD,I2C1_SCL
GPIO1_IO12,NAND_ALE,EMAC2_TX_CLK,SDMMC_DATA0,I2C1_SDA
GPIO1_IO11,NAND_ADQ7,EMAC1_RXD3,SPIS0_MISO,EMAC0_MDC,I2C_EMAC0_SCL
GPIO1_IO10,NAND_ADQ6,EMAC1_RXD2,SPIS0_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA
GPIO1_IO9,NAND_ADQ5,EMAC1_TXD3,SPIS0_MOSI,EMAC2_MDC,I2C_EMAC2_SCL
GPIO1_IO8,NAND_ADQ4,EMAC1_TXD2,SPIS0_CLK,EMAC2_MDIO,I2C_EMAC2_SDA
GPIO1_IO7,NAND_CLE,UART1_RX,EMAC1_RXD1,SPIS1_MISO,I2C1_SCL
GPIO1_IO6,NAND_ADQ3,UART1_TX,EMAC1_RXD0,SPIS1_SS0_N,I2C1_SDA
PLL_2L_CLKOUT1n,GPIO1_IO5,NAND_ADQ2,UART1_RTS_N,EMAC1_TXD1,SPIS1_MOSI
PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1,GPIO1_IO4,NAND_WP_N,UART1_CTS_N,EMAC1_TXD0,SPIM1_SS1_N,SPIS1_CLK
GPIO1_IO3,NAND_RE_N,UART0_RX,EMAC1_RX_CTL,SPIM1_SS0_N,I2C0_SCL
RZQ_2L,GPIO1_IO2,NAND_WE_N,UART0_TX,EMAC1_RX_CLK,SPIM1_MISO,I2C0_SDA
CLK_2L_1n,GPIO1_IO1,NAND_ADQ1,UART0_RTS_N,EMAC1_TX_CTL,SPIM1_MOSI
CLK_2L_1p,GPIO1_IO0,NAND_ADQ0,UART0_CTS_N,EMAC1_TX_CLK,SPIM1_CLK
CLK_2L_0n,GPIO0_IO23,NAND_ADQ15,UART0_RX,USB1_DATA7,EMAC0_RXD3,SPIM1_SS0_N,SPIS0_MISO,I2C0_SCL
CLK_2L_0p,GPIO0_IO22,NAND_ADQ14,UART0_TX,USB1_DATA6,EMAC0_RXD2,SPIM1_MISO,SPIS0_SS0_N,I2C0_SDA
GPIO0_IO21,NAND_ADQ13,UART0_RTS_N,USB1_DATA5,EMAC0_TXD3,SPIM1_MOSI,SPIS0_MOSI,I2C1_SCL
GPIO0_IO20,NAND_ADQ12,UART0_CTS_N,USB1_DATA4,EMAC0_TXD2,SPIM1_CLK,SPIS0_CLK,I2C1_SDA
PLL_2L_CLKOUT0n,GPIO0_IO19,NAND_ADQ11,USB1_DATA3,EMAC0_RXD1,SPIM1_SS1_N
PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0,GPIO0_IO18,NAND_ADQ10,USB1_DATA2,EMAC0_RXD0
GPIO0_IO17,NAND_ADQ9,USB1_NXT,EMAC0_TXD1
GPIO0_IO16,NAND_ADQ8,USB1_DATA1,EMAC0_TXD0
GPIO0_IO15,USB1_DATA0,EMAC0_RX_CTL
GPIO0_IO14,NAND_CE_N,USB1_DIR,EMAC0_RX_CLK
GPIO0_IO13,NAND_RB,USB1_STP,EMAC0_TX_CTL
GPIO0_IO12,NAND_ALE,USB1_CLK,EMAC0_TX_CLK
GPIO0_IO11,NAND_ADQ7,USB0_DATA7,SPIM1_SS0_N,SPIS1_MISO,EMAC0_MDC,I2C_EMAC0_SCL
GPIO0_IO10,NAND_ADQ6,USB0_DATA6,SPIM1_MISO,SPIS1_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA
GPIO0_IO9,NAND_ADQ5,USB0_DATA5,SDMMC_DATA7,SPIM1_MOSI,SPIS1_MOSI,EMAC1_MDC,I2C_EMAC1_SCL
GPIO0_IO8,NAND_ADQ4,USB0_DATA4,SDMMC_DATA6,SPIM1_CLK,SPIS1_CLK,EMAC1_MDIO,I2C_EMAC1_SDA
GPIO0_IO7,NAND_CLE,UART1_RX,USB0_DATA3,SDMMC_DATA5,SPIM0_SS0_N,EMAC2_MDC,I2C_EMAC2_SCL
GPIO0_IO6,NAND_ADQ3,UART1_TX,USB0_DATA2,SDMMC_DATA4,SPIM0_MISO,EMAC2_MDIO,I2C_EMAC2_SDA
GPIO0_IO5,NAND_ADQ2,UART1_RTS_N,QSPI_SS3,USB0_NXT,SDMMC_DATA3,SPIM0_MOSI,I2C0_SCL
GPIO0_IO4,NAND_WP_N,UART1_CTS_N,QSPI_SS2,USB0_DATA1,SDMMC_DATA2,SPIM0_CLK,I2C0_SDA
GPIO0_IO3,NAND_RE_N,UART0_RX,USB0_DATA0,SDMMC_DATA1,SPIS0_MISO,I2C1_SCL
GPIO0_IO2,NAND_WE_N,UART0_TX,USB0_DIR,SDMMC_CCLK,SPIS0_SS0_N,I2C1_SDA
GPIO0_IO1,NAND_ADQ1,UART0_RTS_N,USB0_STP,SDMMC_CMD,SPIM1_SS1_N,SPIS0_MOSI
GPIO0_IO0,NAND_ADQ0,UART0_CTS_N,USB0_CLK,SDMMC_DATA0,SPIM0_SS1_N,SPIS0_CLK
PLL_2K_CLKOUT1n
PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1
RZQ_2K
Pin List F35
HPS Function (2)
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS DIRECT
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
SHARDIFFIO2L_1n
SHARDIFFIO2L_1p
SHARDIFFIO2L_2n
SHARDIFFIO2L_2p
SHARDIFFIO2L_3n
SHARDIFFIO2L_3p
SHARDIFFIO2L_4n
SHARDIFFIO2L_4p
SHARDIFFIO2L_5n
SHARDIFFIO2L_5p
SHARDIFFIO2L_6n
SHARDIFFIO2L_6p
SHARDIFFIO2L_7n
SHARDIFFIO2L_7p
SHARDIFFIO2L_8n
SHARDIFFIO2L_8p
SHARDIFFIO2L_9n
SHARDIFFIO2L_9p
SHARDIFFIO2L_10n
SHARDIFFIO2L_10p
SHARDIFFIO2L_11n
SHARDIFFIO2L_11p
SHARDIFFIO2L_12n
SHARDIFFIO2L_12p
SHARDIFFIO2L_13n
SHARDIFFIO2L_13p
SHARDIFFIO2L_14n
SHARDIFFIO2L_14p
SHARDIFFIO2L_15n
SHARDIFFIO2L_15p
SHARDIFFIO2L_16n
SHARDIFFIO2L_16p
SHARDIFFIO2L_17n
SHARDIFFIO2L_17p
SHARDIFFIO2L_18n
SHARDIFFIO2L_18p
SHARDIFFIO2L_19n
SHARDIFFIO2L_19p
SHARDIFFIO2L_20n
SHARDIFFIO2L_20p
SHARDIFFIO2L_21n
SHARDIFFIO2L_21p
SHARDIFFIO2L_22n
SHARDIFFIO2L_22p
SHARDIFFIO2L_23n
SHARDIFFIO2L_23p
SHARDIFFIO2L_24n
SHARDIFFIO2L_24p
LVDS2K_1n
LVDS2K_1p
LVDS2K_2n
LVDS2K_2p
LVDS2K_3n
LVDS2K_3p
LVDS2K_4n
LVDS2K_4p
LVDS2K_5n
LVDS2K_5p
LVDS2K_6n
LVDS2K_6p
LVDS2K_7n
LVDS2K_7p
LVDS2K_8n
LVDS2K_8p
LVDS2K_9n
LVDS2K_9p
LVDS2K_10n
LVDS2K_10p
LVDS2K_11n
LVDS2K_11p
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
AE34
AE29
AE30
AF31
AF32
AF27
AF28
AG33
AG34
AG29
AG30
AH31
AH32
AH27
AH28
AJ33
AJ34
AJ29
AJ30
AE26
AE25
AG26
AG25
AK31
AK32
AL29
AL30
AL33
AL34
AN29
AN30
AM31
AM32
AK27
AK28
AN33
AN34
AM27
AM28
AP31
AP32
AN25
AN26
AP27
AP28
AL25
AL26
AJ26
AJ25
C13
B13
A14
A13
D14
C14
D12
C12
F13
E13
F14
E14
G17
G16
F16
F15
D15
C15
E16
D16
B16
A16
B15
A15
E12
E11
C9
C8
D11
D10
C10
B10
E9
D9
B12
B11
A6
A5
B7
B6
A9
A8
A11
A10
C7
B8
A4
A3
K22
J22
J19
J20
K18
K17
K21
J21
H22
G23
G21
G22
J17
H17
G20
F20
H20
H19
F21
E21
E22
E23
DQ0
DQ0
DQSn0
DQS0
DQ0
DQ0
DQSn1
DQS1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQSn2
DQS2
DQ2
DQ2
DQSn3
DQS3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQSn4
DQS4
DQ4
DQ4
DQSn5
DQS5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQSn6
DQS6
DQ6
DQ6
DQSn7
DQS7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQSn8
DQS8
DQ8
DQ8
DQSn9
DQS9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQSn10
DQS10
DQ10
DQ10
DQSn11
DQS11
DQ11
DQ11
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
Page 10 of 48
®
Pin Information for the Arria 10 10AS057 Device
Version 1.1
Bank
Number
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
35
34
33
32
31
30
29
28
27
26
25
24
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
CLK_2K_1n
CLK_2K_1p
CLK_2K_0n
CLK_2K_0p
Configuration
Function
HPS Function (2)
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
PLL_2K_CLKOUT0n
PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0
PLL_2J_CLKOUT1n
PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1
RZQ_2J
CLK_2J_1n
CLK_2J_1p
CLK_2J_0n
CLK_2J_0p
PLL_2J_CLKOUT0n
PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0
PLL_2I_CLKOUT1n
PLL_2I_CLKOUT1p,PLL_2I_CLKOUT1,PLL_2I_FB1
RZQ_2I
CLK_2I_1n
CLK_2I_1p
DATA0
DATA1
DATA2
DATA3
DATA4
DATA5
DATA6
DATA7
DATA8
DATA9
DATA10
DATA11
DATA12
DATA13
DATA14
DATA15
DATA16
DATA17
DATA18
DATA19
nCEO
PLL_2A_CLKOUT1n
PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1
RZQ_2A
CLK_2A_1n
CLK_2A_1p
CLK_2A_0n
CLK_2A_0p
DATA20
DATA21
DATA22
DATA23
DATA24
DATA25
DATA26
DATA27
DATA28
DATA29
DATA30
PLL_2A_CLKOUT0n
PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0
Pin List F35
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS2K_12n
LVDS2K_12p
LVDS2K_13n
LVDS2K_13p
LVDS2K_14n
LVDS2K_14p
LVDS2K_15n
LVDS2K_15p
LVDS2K_16n
LVDS2K_16p
LVDS2K_17n
LVDS2K_17p
LVDS2K_18n
LVDS2K_18p
LVDS2K_19n
LVDS2K_19p
LVDS2K_20n
LVDS2K_20p
LVDS2K_21n
LVDS2K_21p
LVDS2K_22n
LVDS2K_22p
LVDS2K_23n
LVDS2K_23p
LVDS2K_24n
LVDS2K_24p
LVDS2J_1n
LVDS2J_1p
LVDS2J_2n
LVDS2J_2p
LVDS2J_3n
LVDS2J_3p
LVDS2J_4n
LVDS2J_4p
LVDS2J_5n
LVDS2J_5p
LVDS2J_6n
LVDS2J_6p
LVDS2J_7n
LVDS2J_7p
LVDS2J_8n
LVDS2J_8p
LVDS2J_9n
LVDS2J_9p
LVDS2J_10n
LVDS2J_10p
LVDS2J_11n
LVDS2J_11p
LVDS2J_12n
LVDS2J_12p
LVDS2J_13n
LVDS2J_13p
LVDS2J_14n
LVDS2J_14p
LVDS2J_15n
LVDS2J_15p
LVDS2J_16n
LVDS2J_16p
LVDS2J_17n
LVDS2J_17p
LVDS2J_18n
LVDS2J_18p
LVDS2J_19n
LVDS2J_19p
LVDS2J_20n
LVDS2J_20p
LVDS2J_21n
LVDS2J_21p
LVDS2J_22n
LVDS2J_22p
LVDS2J_23n
LVDS2J_23p
LVDS2J_24n
LVDS2J_24p
LVDS2I_7n
LVDS2I_7p
LVDS2I_8n
LVDS2I_8p
LVDS2I_9n
LVDS2I_9p
LVDS2I_10n
LVDS2I_10p
LVDS2I_11n
LVDS2I_11p
LVDS2I_12n
LVDS2I_12p
LVDS2A_1n
LVDS2A_1p
LVDS2A_2n
LVDS2A_2p
LVDS2A_3n
LVDS2A_3p
LVDS2A_4n
LVDS2A_4p
LVDS2A_5n
LVDS2A_5p
LVDS2A_6n
LVDS2A_6p
LVDS2A_7n
LVDS2A_7p
LVDS2A_8n
LVDS2A_8p
LVDS2A_9n
LVDS2A_9p
LVDS2A_10n
LVDS2A_10p
LVDS2A_11n
LVDS2A_11p
LVDS2A_12n
LVDS2A_12p
LVDS2A_13n
LVDS2A_13p
LVDS2A_14n
LVDS2A_14p
LVDS2A_15n
LVDS2A_15p
LVDS2A_16n
LVDS2A_16p
LVDS2A_17n
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
H18
G18
D19
C19
F19
E19
D20
C20
D21
D22
F18
E18
C22
C23
E17
D17
C18
B18
B20
A20
B21
A21
C17
B17
A18
A19
AN19
AP19
AM21
AL21
AG22
AH23
AM17
AN17
AP17
AP16
AM18
AN18
AF21
AF20
AD21
AE21
AF19
AF18
AE18
AE17
AE22
AD22
AH18
AG18
AK23
AL23
AN20
AM20
AJ22
AH22
AJ20
AJ21
AP20
AP21
AK22
AK21
AL19
AL20
AJ17
AK17
AG20
AG21
AH20
AH19
AL18
AK18
AK19
AJ19
AG16
AH15
AK16
AJ16
AF15
AF16
AG17
AH17
AJ15
AH14
AF14
AG15
AE14
AF13
AN14
AP14
AM13
AN13
AG12
AH12
AG11
AF11
AG10
AF10
AP12
AP11
AN12
AM12
AK9
AL9
AP10
AN10
AM11
AL11
AL10
AM10
AL16
AM16
AD10
AE11
AN15
AP15
AL15
AM15
AE12
DQ11
DQ11
DQ12
DQ12
DQSn12
DQS12
DQ12
DQ12
DQSn13
DQS13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQSn14
DQS14
DQ14
DQ14
DQSn15
DQS15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQSn16
DQS16
DQ16
DQ16
DQSn17
DQS17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQSn18
DQS18
DQ18
DQ18
DQSn19
DQS19
DQ19
DQ19
DQ19
DQ19
DQ20
DQ20
DQSn20
DQS20
DQ20
DQ20
DQSn21
DQS21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQSn22
DQS22
DQ22
DQ22
DQSn23
DQS23
DQ23
DQ23
DQ23
DQ23
DQ26
DQ26
DQSn26
DQS26
DQ26
DQ26
DQSn27
DQS27
DQ27
DQ27
DQ27
DQ27
DQ56
DQ56
DQSn56
DQS56
DQ56
DQ56
DQSn57
DQS57
DQ57
DQ57
DQ57
DQ57
DQ58
DQ58
DQSn58
DQS58
DQ58
DQ58
DQSn59
DQS59
DQ59
DQ59
DQ59
DQ59
DQ60
DQ60
DQSn60
DQS60
DQ60
DQ60
DQSn61
DQS61
DQ61
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQSn28/CQn28
DQS28/CQ28
DQ28
DQ28
DQ28
DQ28
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQSn29/CQn29
DQS29/CQ29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQSn30/CQn30
DQS30/CQ30
DQ30
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
Page 11 of 48
®
Pin Information for the Arria 10 10AS057 Device
Version 1.1
Bank
Number
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3B
3B
3B
3B
3B
3B
3B
3B
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
VREF
Pin Name/Function
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
DATA31
CLKUSR
PR_REQUEST
PR_READY
nPERSTL0
PR_DONE
nPERSTL1
PR_ERROR
CvP_CONFDONE
INIT_DONE
DEV_OE
CRC_ERROR
DEV_CLRn
PLL_3D_CLKOUT1n
PLL_3D_CLKOUT1p,PLL_3D_CLKOUT1,PLL_3D_FB1
RZQ_3D
CLK_3D_1n
CLK_3D_1p
CLK_3D_0n
CLK_3D_0p
PLL_3D_CLKOUT0n
PLL_3D_CLKOUT0p,PLL_3D_CLKOUT0,PLL_3D_FB0
PLL_3C_CLKOUT1n
PLL_3C_CLKOUT1p,PLL_3C_CLKOUT1,PLL_3C_FB1
RZQ_3C
CLK_3C_1n
CLK_3C_1p
CLK_3C_0n
CLK_3C_0p
PLL_3C_CLKOUT0n
PLL_3C_CLKOUT0p,PLL_3C_CLKOUT0,PLL_3C_FB0
Pin List F35
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS2A_17p
LVDS2A_18n
LVDS2A_18p
LVDS2A_19n
LVDS2A_19p
LVDS2A_20n
LVDS2A_20p
LVDS2A_21n
LVDS2A_21p
LVDS2A_22n
LVDS2A_22p
LVDS2A_23n
LVDS2A_23p
LVDS2A_24n
LVDS2A_24p
LVDS3D_1n
LVDS3D_1p
LVDS3D_2n
LVDS3D_2p
LVDS3D_3n
LVDS3D_3p
LVDS3D_4n
LVDS3D_4p
LVDS3D_5n
LVDS3D_5p
LVDS3D_6n
LVDS3D_6p
LVDS3D_7n
LVDS3D_7p
LVDS3D_8n
LVDS3D_8p
LVDS3D_9n
LVDS3D_9p
LVDS3D_10n
LVDS3D_10p
LVDS3D_11n
LVDS3D_11p
LVDS3D_12n
LVDS3D_12p
LVDS3D_13n
LVDS3D_13p
LVDS3D_14n
LVDS3D_14p
LVDS3D_15n
LVDS3D_15p
LVDS3D_16n
LVDS3D_16p
LVDS3D_17n
LVDS3D_17p
LVDS3D_18n
LVDS3D_18p
LVDS3D_19n
LVDS3D_19p
LVDS3D_20n
LVDS3D_20p
LVDS3D_21n
LVDS3D_21p
LVDS3D_22n
LVDS3D_22p
LVDS3D_23n
LVDS3D_23p
LVDS3D_24n
LVDS3D_24p
LVDS3C_1n
LVDS3C_1p
LVDS3C_2n
LVDS3C_2p
LVDS3C_3n
LVDS3C_3p
LVDS3C_4n
LVDS3C_4p
LVDS3C_5n
LVDS3C_5p
LVDS3C_6n
LVDS3C_6p
LVDS3C_7n
LVDS3C_7p
LVDS3C_8n
LVDS3C_8p
LVDS3C_9n
LVDS3C_9p
LVDS3C_10n
LVDS3C_10p
LVDS3C_11n
LVDS3C_11p
LVDS3C_12n
LVDS3C_12p
LVDS3C_13n
LVDS3C_13p
LVDS3C_14n
LVDS3C_14p
LVDS3C_15n
LVDS3C_15p
LVDS3C_16n
LVDS3C_16p
LVDS3C_17n
LVDS3C_17p
LVDS3C_18n
LVDS3C_18p
LVDS3C_19n
LVDS3C_19p
LVDS3C_20n
LVDS3C_20p
LVDS3C_21n
LVDS3C_21p
LVDS3C_22n
LVDS3C_22p
LVDS3C_23n
LVDS3C_23p
LVDS3C_24n
LVDS3C_24p
LVDS3B_1n
LVDS3B_1p
LVDS3B_2n
LVDS3B_2p
LVDS3B_3n
LVDS3B_3p
LVDS3B_4n
LVDS3B_4p
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
AE13
AL14
AL13
AG13
AH13
AJ11
AJ10
AK14
AJ14
AK13
AK12
AJ12
AK11
AH10
AJ9
K8
L8
K9
J9
L10
L9
H8
H9
K7
K6
L6
L5
J7
J6
H7
G7
G8
F8
D7
D6
G6
G5
E6
E7
F6
F5
J5
J4
H5
H4
E4
E3
F4
F3
G3
G2
E2
E1
H3
H2
J1
J2
K4
K3
F1
G1
K2
K1
L3
L4
N8
M8
M6
M5
M1
L1
M3
M2
M7
N7
P7
P6
T6
R6
T5
U5
U1
T1
U3
U2
T4
T3
R4
P4
P5
N5
N4
N3
N2
P2
P1
R1
R3
R2
U8
U7
R8
R7
T10
T9
R9
T8
P10
P9
N10
N9
W6
W5
V3
V4
V2
W2
Y4
W4
DQ61
DQ61
DQ61
DQ62
DQ62
DQSn62
DQS62
DQ62
DQ62
DQSn63
DQS63
DQ63
DQ63
DQ63
DQ63
DQ96
DQ96
DQSn96
DQS96
DQ96
DQ96
DQSn97
DQS97
DQ97
DQ97
DQ97
DQ97
DQ98
DQ98
DQSn98
DQS98
DQ98
DQ98
DQSn99
DQS99
DQ99
DQ99
DQ99
DQ99
DQ100
DQ100
DQSn100
DQS100
DQ100
DQ100
DQSn101
DQS101
DQ101
DQ101
DQ101
DQ101
DQ102
DQ102
DQSn102
DQS102
DQ102
DQ102
DQSn103
DQS103
DQ103
DQ103
DQ103
DQ103
DQ104
DQ104
DQSn104
DQS104
DQ104
DQ104
DQSn105
DQS105
DQ105
DQ105
DQ105
DQ105
DQ106
DQ106
DQSn106
DQS106
DQ106
DQ106
DQSn107
DQS107
DQ107
DQ107
DQ107
DQ107
DQ108
DQ108
DQSn108
DQS108
DQ108
DQ108
DQSn109
DQS109
DQ109
DQ109
DQ109
DQ109
DQ110
DQ110
DQSn110
DQS110
DQ110
DQ110
DQSn111
DQS111
DQ111
DQ111
DQ111
DQ111
DQ112
DQ112
DQSn112
DQS112
DQ112
DQ112
DQSn113
DQS113
DQ30
DQ30
DQ30
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQSn31/CQn31
DQS31/CQ31
DQ31
DQ31
DQ31
DQ31
DQ48
DQ48
DQ48
DQ48
DQ48
DQ48
DQSn48/CQn48
DQS48/CQ48
DQ48
DQ48
DQ48
DQ48
DQ49
DQ49
DQ49
DQ49
DQ49
DQ49
DQSn49/CQn49
DQS49/CQ49
DQ49
DQ49
DQ49
DQ49
DQ50
DQ50
DQ50
DQ50
DQ50
DQ50
DQSn50/CQn50
DQS50/CQ50
DQ50
DQ50
DQ50
DQ50
DQ51
DQ51
DQ51
DQ51
DQ51
DQ51
DQSn51/CQn51
DQS51/CQ51
DQ51
DQ51
DQ51
DQ51
DQ52
DQ52
DQ52
DQ52
DQ52
DQ52
DQSn52/CQn52
DQS52/CQ52
DQ52
DQ52
DQ52
DQ52
DQ53
DQ53
DQ53
DQ53
DQ53
DQ53
DQSn53/CQn53
DQS53/CQ53
DQ53
DQ53
DQ53
DQ53
DQ54
DQ54
DQ54
DQ54
DQ54
DQ54
DQSn54/CQn54
DQS54/CQ54
DQ54
DQ54
DQ54
DQ54
DQ55
DQ55
DQ55
DQ55
DQ55
DQ55
DQSn55/CQn55
DQS55/CQ55
DQ55
DQ55
DQ55
DQ55
DQ56
DQ56
DQ56
DQ56
DQ56
DQ56
DQSn56/CQn56
DQS56/CQ56
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQSn24/CQn24
DQS24/CQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQSn25/CQn25
DQS25/CQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQSn26/CQn26
DQS26/CQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQSn27/CQn27
DQS27/CQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQSn12/CQn12
DQS12/CQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
Page 12 of 48
®
Pin Information for the Arria 10 10AS057 Device
Version 1.1
Bank
Number
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
VREF
Pin Name/Function
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PLL_3B_CLKOUT1n
IO
PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1
IO
IO
RZQ_3B
IO
CLK_3B_1n
IO
CLK_3B_1p
IO
CLK_3B_0n
IO
CLK_3B_0p
IO
IO
IO
PLL_3B_CLKOUT0n
IO
PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PLL_3A_CLKOUT1n
IO
PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1
IO
IO
RZQ_3A
IO
CLK_3A_1n
IO
CLK_3A_1p
IO
CLK_3A_0n
IO
CLK_3A_0p
IO
IO
IO
PLL_3A_CLKOUT0n
IO
PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
GND
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
GND
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
AS_DATA2
AS_DATA3
DCLK
HPS_CLK1
HPS_nPOR
HPS_nRST
GPIO2_IO0,NAND_ADQ0,SDMMC_DATA0,QSPI_CLK
GPIO2_IO1,NAND_ADQ1,SDMMC_CMD,QSPI_IO0
GPIO2_IO2,NAND_WE_N,SDMMC_CCLK,QSPI_SS0,BOOTSEL2
GPIO2_IO3,NAND_RE_N,SDMMC_DATA1,QSPI_IO1
GPIO2_IO4,NAND_ADQ2,SDMMC_DATA2,QSPI_IO2_WPN
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
AS_DATA2
AS_DATA3
DCLK
HPS_CLK1
HPS_nPOR
HPS_nRST
HPS_DEDICATED_4
HPS_DEDICATED_5
BOOTSEL2/HPS_DEDICATED_6
HPS_DEDICATED_7
HPS_DEDICATED_8
Pin List F35
Dedicated Tx/Rx
Channel
LVDS3B_5n
LVDS3B_5p
LVDS3B_6n
LVDS3B_6p
LVDS3B_7n
LVDS3B_7p
LVDS3B_8n
LVDS3B_8p
LVDS3B_9n
LVDS3B_9p
LVDS3B_10n
LVDS3B_10p
LVDS3B_11n
LVDS3B_11p
LVDS3B_12n
LVDS3B_12p
LVDS3B_13n
LVDS3B_13p
LVDS3B_14n
LVDS3B_14p
LVDS3B_15n
LVDS3B_15p
LVDS3B_16n
LVDS3B_16p
LVDS3B_17n
LVDS3B_17p
LVDS3B_18n
LVDS3B_18p
LVDS3B_19n
LVDS3B_19p
LVDS3B_20n
LVDS3B_20p
LVDS3B_21n
LVDS3B_21p
LVDS3B_22n
LVDS3B_22p
LVDS3B_23n
LVDS3B_23p
LVDS3B_24n
LVDS3B_24p
LVDS3A_1n
LVDS3A_1p
LVDS3A_2n
LVDS3A_2p
LVDS3A_3n
LVDS3A_3p
LVDS3A_4n
LVDS3A_4p
LVDS3A_5n
LVDS3A_5p
LVDS3A_6n
LVDS3A_6p
LVDS3A_7n
LVDS3A_7p
LVDS3A_8n
LVDS3A_8p
LVDS3A_9n
LVDS3A_9p
LVDS3A_10n
LVDS3A_10p
LVDS3A_11n
LVDS3A_11p
LVDS3A_12n
LVDS3A_12p
LVDS3A_13n
LVDS3A_13p
LVDS3A_14n
LVDS3A_14p
LVDS3A_15n
LVDS3A_15p
LVDS3A_16n
LVDS3A_16p
LVDS3A_17n
LVDS3A_17p
LVDS3A_18n
LVDS3A_18p
LVDS3A_19n
LVDS3A_19p
LVDS3A_20n
LVDS3A_20p
LVDS3A_21n
LVDS3A_21p
LVDS3A_22n
LVDS3A_22p
LVDS3A_23n
LVDS3A_23p
LVDS3A_24n
LVDS3A_24p
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
U6
V5
W1
Y1
V9
V8
W7
V7
Y9
W9
Y8
AA8
V10
W10
Y7
Y6
AA6
AA5
AB6
AB5
Y3
Y2
AA4
AA3
AB3
AB2
AA1
AB1
AA10
AA9
AC8
AC7
AB8
AB7
AC9
AB10
AC5
AC4
AC3
AC2
AD6
AD7
AE1
AE2
AE3
AE4
AD4
AD5
AD1
AD2
AF1
AG1
AG2
AH2
AE6
AF6
AF4
AF5
AF3
AG3
AJ1
AJ2
AE8
AE7
AG5
AG6
AK1
AK2
AH3
AH4
AK3
AL3
AL1
AM1
AJ4
AK4
AG7
AH7
AH5
AJ5
AE9
AF9
AF8
AG8
AJ6
AK6
AJ7
AK7
AN9
AM6
AK8
AP5
AL6
AM5
AN8
AL5
AL4
AH9
AL8
AN7
AM8
AP9
AH8
AP7
AM7
AP6
AN3
AP2
AN2
AP4
AN5
H10
H12
F11
J11
F9
G11
E8
J10
DQ113
DQ113
DQ113
DQ113
DQ114
DQ114
DQSn114
DQS114
DQ114
DQ114
DQSn115
DQS115
DQ115
DQ115
DQ115
DQ115
DQ116
DQ116
DQSn116
DQS116
DQ116
DQ116
DQSn117
DQS117
DQ117
DQ117
DQ117
DQ117
DQ118
DQ118
DQSn118
DQS118
DQ118
DQ118
DQSn119
DQS119
DQ119
DQ119
DQ119
DQ119
DQ120
DQ120
DQSn120
DQS120
DQ120
DQ120
DQSn121
DQS121
DQ121
DQ121
DQ121
DQ121
DQ122
DQ122
DQSn122
DQS122
DQ122
DQ122
DQSn123
DQS123
DQ123
DQ123
DQ123
DQ123
DQ124
DQ124
DQSn124
DQS124
DQ124
DQ124
DQSn125
DQS125
DQ125
DQ125
DQ125
DQ125
DQ126
DQ126
DQSn126
DQS126
DQ126
DQ126
DQSn127
DQS127
DQ127
DQ127
DQ127
DQ127
DQ56
DQ56
DQ56
DQ56
DQ57
DQ57
DQ57
DQ57
DQ57
DQ57
DQSn57/CQn57
DQS57/CQ57
DQ57
DQ57
DQ57
DQ57
DQ58
DQ58
DQ58
DQ58
DQ58
DQ58
DQSn58/CQn58
DQS58/CQ58
DQ58
DQ58
DQ58
DQ58
DQ59
DQ59
DQ59
DQ59
DQ59
DQ59
DQSn59/CQn59
DQS59/CQ59
DQ59
DQ59
DQ59
DQ59
DQ60
DQ60
DQ60
DQ60
DQ60
DQ60
DQSn60/CQn60
DQS60/CQ60
DQ60
DQ60
DQ60
DQ60
DQ61
DQ61
DQ61
DQ61
DQ61
DQ61
DQSn61/CQn61
DQS61/CQ61
DQ61
DQ61
DQ61
DQ61
DQ62
DQ62
DQ62
DQ62
DQ62
DQ62
DQSn62/CQn62
DQS62/CQ62
DQ62
DQ62
DQ62
DQ62
DQ63
DQ63
DQ63
DQ63
DQ63
DQ63
DQSn63/CQn63
DQS63/CQ63
DQ63
DQ63
DQ63
DQ63
DQ28
DQ28
DQSn28/CQn28
DQS28/CQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQSn29/CQn29
DQS29/CQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQSn30/CQn30
DQS30/CQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQSn31/CQn31
DQS31/CQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
Page 13 of 48
®
Pin Information for the Arria 10 10AS057 Device
Version 1.1
Bank
Number
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GPIO2_IO5,NAND_ADQ3,SDMMC_DATA3,QSPI_IO3_HOLD
GPIO2_IO6,NAND_CLE,SDMMC_PWR_ENA,SPIM0_SS1_N,SPIS0_MISO,BOOTSEL1
GPIO2_IO7,NAND_ALE,QSPI_SS1,SPIM0_CLK,BOOTSEL0
GPIO2_IO8,NAND_RB,UART1_TX,SDMMC_DATA4,SPIM0_MOSI,EMAC1_MDIO,I2C_EMAC1_SDA
GPIO2_IO9,NAND_CE_N,UART1_RTS_N,SDMMC_DATA5,SPIM0_MISO,EMAC1_MDC,I2C_EMAC1_SCL
GPIO2_IO10,NAND_ADQ4,UART1_CTS_N,SDMMC_DATA6,SPIM0_SS0_N,EMAC2_MDIO,I2C_EMAC2_SDA
GPIO2_IO11,NAND_ADQ5,UART1_RX,SDMMC_DATA7,SPIS0_CLK,EMAC2_MDC,I2C_EMAC2_SCL
GPIO2_IO12,NAND_ADQ6,UART1_TX,QSPI_SS2,SPIS0_MOSI,EMAC0_MDIO,I2C_EMAC0_SDA
GPIO2_IO13,NAND_ADQ7,UART1_RX,QSPI_SS3,SPIS0_SS0_N,EMAC0_MDC,I2C_EMAC0_SCL
ADCGND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
Pin List F35
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
HPS_DEDICATED_9
BOOTSEL1/HPS_DEDICATED_10
BOOTSEL0/HPS_DEDICATED_11
HPS_DEDICATED_12
HPS_DEDICATED_13
HPS_DEDICATED_14
HPS_DEDICATED_15
HPS_DEDICATED_16
HPS_DEDICATED_17
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
G10
H15
G13
K16
K11
F10
J16
G12
H14
D1
A12
A17
A2
A22
A24
A27
A28
A31
A32
A33
A7
AA12
AA17
AA2
AA22
AA23
AA24
AA27
AA28
AA31
AA32
AA7
AB14
AB19
AB23
AB29
AB30
AB33
AB34
AB9
AC1
AC11
AC16
AC21
AC23
AC24
AC27
AC28
AC31
AC32
AC6
AD13
AD18
AD23
AD24
AD29
AD3
AD30
AD33
AD34
AE10
AE23
AE24
AE27
AE28
AE31
AE32
AF17
AF2
AF23
AF29
AF30
AF33
AF34
AG23
AG24
AG27
AG28
AG31
AG32
AG4
AH1
AH21
AH24
AH29
AH30
AH33
AH34
AH6
AJ13
AJ18
AJ23
AJ24
AJ27
AJ28
AJ3
AJ31
AJ32
AJ8
AK10
AK15
AK20
AK24
AK25
AK26
AK29
AK30
AK33
AK34
AK5
AL12
AL17
AL2
AL22
AL24
AL27
AL28
AL31
AL32
Page 14 of 48
®
Pin Information for the Arria 10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AS057-1.1
Copyright © 2015 Altera Corp
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AL7
AM14
AM19
AM2
AM22
AM23
AM24
AM25
AM26
AM29
AM3
AM30
AM33
AM34
AM4
AM9
AN1
AN11
AN16
AN21
AN24
AN27
AN28
AN31
AN32
AN4
AN6
AP13
AP18
AP22
AP24
AP25
AP26
AP29
AP3
AP30
AP33
AP8
B1
B14
B19
B2
B22
B23
B24
B25
B26
B29
B3
B30
B33
B34
B4
B9
C1
C11
C16
C24
C27
C28
C31
C32
C6
D23
D24
D25
D26
D29
D3
D30
D33
D34
D8
E10
E24
E27
E28
E31
E32
E5
F17
F2
F22
F23
F29
F30
F33
F34
F7
G14
G19
G24
G27
G28
G31
G32
G9
H1
H11
H16
H21
H23
H24
H29
H30
H33
H34
H6
J13
J18
J23
J24
J27
J28
J31
J32
J8
K10
K15
Pin List F35
Page 15 of 48
®
Pin Information for the Arria 10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GNDSENSE
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
PT-10AS057-1.1
Copyright © 2015 Altera Corp
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
K20
K23
K29
K30
K33
K34
L12
L17
L2
L22
L23
L24
L27
L28
L31
L32
L7
M14
M19
M23
M24
M29
M30
M33
M34
M9
N1
N11
N16
N21
N23
N24
N27
N28
N31
N32
N6
P13
P18
P23
P29
P30
P33
P34
P8
R10
R15
R20
R23
R24
R27
R28
R31
R32
T12
T17
T2
T22
T23
T24
T29
T30
T33
T34
T7
U14
U19
U23
U24
U27
U28
U31
U32
U4
U9
V1
V11
V16
V21
V23
V29
V30
V33
V34
V6
W13
W18
W23
W24
W27
W28
W31
W32
W8
Y10
Y15
Y20
Y23
Y24
Y29
Y30
Y33
Y34
Y17
AA15
AA16
AA18
AA21
AB15
AB16
AB17
AB21
AB22
AC14
AC15
AC17
AC18
AC19
AC20
Pin List F35
Page 16 of 48
®
Pin Information for the Arria 10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
DNU
DNU
DNU
DNU
DNU
VCCPGM
VCCPGM
TEMPDIODEn
TEMPDIODEp
VCCBAT
VCCA_PLL
VCCA_PLL
VCCIO2A
VCCIO2A
VCCIO2A
VCCIO2I
VCCIO2I
VCCIO2I
VCCIO2J
VCCIO2J
VCCIO2J
VCCIO2K
VCCIO2K
VCCIO2K
VCCIO2L
PT-10AS057-1.1
Copyright © 2015 Altera Corp
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AC22
AD15
AD16
AD17
AD19
AD20
L11
L13
L14
L15
L16
L18
L19
L20
L21
M11
M12
M13
M15
M16
M17
M18
M20
M21
M22
N14
N15
N17
N20
N22
P11
P15
P16
P17
P21
P22
R11
R12
R13
R14
R16
R17
R18
R19
R21
R22
T11
T13
T14
T15
T16
T18
T19
T20
T21
U11
U12
U16
U17
U20
U22
V12
V15
V17
V18
V19
V20
V22
W11
W12
W14
W15
W16
W17
W19
W20
W21
W22
Y11
Y12
Y13
Y14
Y18
Y19
Y21
Y22
AA13
AA14
AA19
AA20
P12
P14
P19
P20
AN22
AP23
AD11
AC10
AD12
AC12
AC13
D2
C2
AB11
V13
V14
AF12
AG9
AH11
AE15
AG14
AH16
AE20
AF22
AG19
C21
D18
E20
D13
Pin List F35
Page 17 of 48
®
Pin Information for the Arria 10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
2A
2I
2J
2K
2L
3A
3B
3C
3D
VREF
VREFB2AN0
VREFB2IN0
VREFB2JN0
VREFB2KN0
VREFB2LN0
VREFB3AN0
VREFB3BN0
VREFB3CN0
VREFB3DN0
Pin Name/Function
Optional Function(s)
Configuration
Function
VCCIO2L
VCCIO2L
VCCIO3A
VCCIO3A
VCCIO3A
VCCIO3B
VCCIO3B
VCCIO3B
VCCIO3C
VCCIO3C
VCCIO3C
VCCIO3D
VCCIO3D
VCCIO3D
VCCIOREF_HPS
VCCIO_HPS
VREFB2AN0
VREFB2IN0
VREFB2JN0
VREFB2KN0
VREFB2LN0
VREFB3AN0
VREFB3BN0
VREFB3CN0
VREFB3DN0
VREFN_ADC
VREFP_ADC
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCR_GXBL1C
VCCR_GXBL1C
VCCR_GXBL1D
VCCR_GXBL1D
VCCR_GXBL1E
VCCR_GXBL1E
VCCR_GXBL1F
VCCR_GXBL1F
VCCR_GXBL1G
VCCR_GXBL1G
VCCR_GXBL1H
VCCR_GXBL1H
VCCT_GXBL1C
VCCT_GXBL1C
VCCT_GXBL1D
VCCT_GXBL1D
VCCT_GXBL1E
VCCT_GXBL1E
VCCT_GXBL1F
VCCT_GXBL1F
VCCT_GXBL1G
VCCT_GXBL1G
VCCT_GXBL1H
VCCT_GXBL1H
RREF_BL
RREF_TL
VCCERAM
VCCERAM
VCCERAM
VCCERAM
VCCLSENSE
VCCL_HPS
VCCL_HPS
VCCL_HPS
VCCL_HPS
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCPLL_HPS
VSIGN_0
VSIGN_1
VSIGP_0
VSIGP_1
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
E15
F12
AD8
AE5
AF7
AB4
W3
Y5
M4
P3
R5
G4
J3
K5
J12
H13
AD14
AE16
AE19
K19
G15
AD9
AA11
U10
M10
D5
D4
AB24
AF24
F24
K24
P24
V24
AH25
AH26
AD25
AD26
Y25
Y26
T25
T26
M25
M26
H25
H26
AF25
AF26
AB25
AB26
V25
V26
P25
P26
K25
K26
F25
F26
AN23
A23
U13
U15
U18
U21
Y16
J14
K12
K13
K14
AB12
AB13
AB18
AB20
N12
N13
N18
N19
J15
C4
B5
C3
C5
Notes:
(1) For more information about the external memory interface schemes of the pins with indices, refer to the
Arria10EMIF.xls
(2) For more information about the Hard Processor System functions of the corresponding pins, refer to the
Arria10HPS.xls
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Pin List F35
Page 18 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1J
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1I
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1E
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
REFCLK_GXBL1J_CHTp
REFCLK_GXBL1J_CHTn
GXBL1J_TX_CH5n
GXBL1J_TX_CH5p
GXBL1J_RX_CH5n,GXBL1J_REFCLK5n
GXBL1J_RX_CH5p,GXBL1J_REFCLK5p
GXBL1J_TX_CH4n
GXBL1J_TX_CH4p
GXBL1J_RX_CH4n,GXBL1J_REFCLK4n
GXBL1J_RX_CH4p,GXBL1J_REFCLK4p
GXBL1J_TX_CH3n
GXBL1J_TX_CH3p
GXBL1J_RX_CH3n,GXBL1J_REFCLK3n
GXBL1J_RX_CH3p,GXBL1J_REFCLK3p
GXBL1J_TX_CH2n
GXBL1J_TX_CH2p
GXBL1J_RX_CH2n,GXBL1J_REFCLK2n
GXBL1J_RX_CH2p,GXBL1J_REFCLK2p
GXBL1J_TX_CH1n
GXBL1J_TX_CH1p
GXBL1J_RX_CH1n,GXBL1J_REFCLK1n
GXBL1J_RX_CH1p,GXBL1J_REFCLK1p
GXBL1J_TX_CH0n
GXBL1J_TX_CH0p
GXBL1J_RX_CH0n,GXBL1J_REFCLK0n
GXBL1J_RX_CH0p,GXBL1J_REFCLK0p
REFCLK_GXBL1J_CHBp
REFCLK_GXBL1J_CHBn
REFCLK_GXBL1I_CHTp
REFCLK_GXBL1I_CHTn
GXBL1I_TX_CH5n
GXBL1I_TX_CH5p
GXBL1I_RX_CH5n,GXBL1I_REFCLK5n
GXBL1I_RX_CH5p,GXBL1I_REFCLK5p
GXBL1I_TX_CH4n
GXBL1I_TX_CH4p
GXBL1I_RX_CH4n,GXBL1I_REFCLK4n
GXBL1I_RX_CH4p,GXBL1I_REFCLK4p
GXBL1I_TX_CH3n
GXBL1I_TX_CH3p
GXBL1I_RX_CH3n,GXBL1I_REFCLK3n
GXBL1I_RX_CH3p,GXBL1I_REFCLK3p
GXBL1I_TX_CH2n
GXBL1I_TX_CH2p
GXBL1I_RX_CH2n,GXBL1I_REFCLK2n
GXBL1I_RX_CH2p,GXBL1I_REFCLK2p
GXBL1I_TX_CH1n
GXBL1I_TX_CH1p
GXBL1I_RX_CH1n,GXBL1I_REFCLK1n
GXBL1I_RX_CH1p,GXBL1I_REFCLK1p
GXBL1I_TX_CH0n
GXBL1I_TX_CH0p
GXBL1I_RX_CH0n,GXBL1I_REFCLK0n
GXBL1I_RX_CH0p,GXBL1I_REFCLK0p
REFCLK_GXBL1I_CHBp
REFCLK_GXBL1I_CHBn
REFCLK_GXBL1H_CHTp
REFCLK_GXBL1H_CHTn
GXBL1H_TX_CH5n
GXBL1H_TX_CH5p
GXBL1H_RX_CH5n,GXBL1H_REFCLK5n
GXBL1H_RX_CH5p,GXBL1H_REFCLK5p
GXBL1H_TX_CH4n
GXBL1H_TX_CH4p
GXBL1H_RX_CH4n,GXBL1H_REFCLK4n
GXBL1H_RX_CH4p,GXBL1H_REFCLK4p
GXBL1H_TX_CH3n
GXBL1H_TX_CH3p
GXBL1H_RX_CH3n,GXBL1H_REFCLK3n
GXBL1H_RX_CH3p,GXBL1H_REFCLK3p
GXBL1H_TX_CH2n
GXBL1H_TX_CH2p
GXBL1H_RX_CH2n,GXBL1H_REFCLK2n
GXBL1H_RX_CH2p,GXBL1H_REFCLK2p
GXBL1H_TX_CH1n
GXBL1H_TX_CH1p
GXBL1H_RX_CH1n,GXBL1H_REFCLK1n
GXBL1H_RX_CH1p,GXBL1H_REFCLK1p
GXBL1H_TX_CH0n
GXBL1H_TX_CH0p
GXBL1H_RX_CH0n,GXBL1H_REFCLK0n
GXBL1H_RX_CH0p,GXBL1H_REFCLK0p
REFCLK_GXBL1H_CHBp
REFCLK_GXBL1H_CHBn
REFCLK_GXBL1G_CHTp
REFCLK_GXBL1G_CHTn
GXBL1G_TX_CH5n
GXBL1G_TX_CH5p
GXBL1G_RX_CH5n,GXBL1G_REFCLK5n
GXBL1G_RX_CH5p,GXBL1G_REFCLK5p
GXBL1G_TX_CH4n
GXBL1G_TX_CH4p
GXBL1G_RX_CH4n,GXBL1G_REFCLK4n
GXBL1G_RX_CH4p,GXBL1G_REFCLK4p
GXBL1G_TX_CH3n
GXBL1G_TX_CH3p
GXBL1G_RX_CH3n,GXBL1G_REFCLK3n
GXBL1G_RX_CH3p,GXBL1G_REFCLK3p
GXBL1G_TX_CH2n
GXBL1G_TX_CH2p
GXBL1G_RX_CH2n,GXBL1G_REFCLK2n
GXBL1G_RX_CH2p,GXBL1G_REFCLK2p
GXBL1G_TX_CH1n
GXBL1G_TX_CH1p
GXBL1G_RX_CH1n,GXBL1G_REFCLK1n
GXBL1G_RX_CH1p,GXBL1G_REFCLK1p
GXBL1G_TX_CH0n
GXBL1G_TX_CH0p
GXBL1G_RX_CH0n,GXBL1G_REFCLK0n
GXBL1G_RX_CH0p,GXBL1G_REFCLK0p
REFCLK_GXBL1G_CHBp
REFCLK_GXBL1G_CHBn
REFCLK_GXBL1F_CHTp
REFCLK_GXBL1F_CHTn
GXBL1F_TX_CH5n
GXBL1F_TX_CH5p
GXBL1F_RX_CH5n,GXBL1F_REFCLK5n
GXBL1F_RX_CH5p,GXBL1F_REFCLK5p
GXBL1F_TX_CH4n
GXBL1F_TX_CH4p
GXBL1F_RX_CH4n,GXBL1F_REFCLK4n
GXBL1F_RX_CH4p,GXBL1F_REFCLK4p
GXBL1F_TX_CH3n
GXBL1F_TX_CH3p
GXBL1F_RX_CH3n,GXBL1F_REFCLK3n
GXBL1F_RX_CH3p,GXBL1F_REFCLK3p
GXBL1F_TX_CH2n
GXBL1F_TX_CH2p
GXBL1F_RX_CH2n,GXBL1F_REFCLK2n
GXBL1F_RX_CH2p,GXBL1F_REFCLK2p
GXBL1F_TX_CH1n
GXBL1F_TX_CH1p
GXBL1F_RX_CH1n,GXBL1F_REFCLK1n
GXBL1F_RX_CH1p,GXBL1F_REFCLK1p
GXBL1F_TX_CH0n
GXBL1F_TX_CH0p
GXBL1F_RX_CH0n,GXBL1F_REFCLK0n
GXBL1F_RX_CH0p,GXBL1F_REFCLK0p
REFCLK_GXBL1F_CHBp
REFCLK_GXBL1F_CHBn
REFCLK_GXBL1E_CHTp
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
NF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
E29
E28
A32
A33
B30
B31
C32
C33
D30
D31
B34
B35
E32
E33
A36
A37
F30
F31
B38
B39
G32
G33
C36
C37
H30
H31
G29
G28
J29
J28
D34
D35
H34
H35
D38
D39
J32
J33
E36
E37
K30
K31
F34
F35
K34
K35
F38
F39
L32
L33
G36
G37
M30
M31
L29
L28
N29
N28
H38
H39
M34
M35
J36
J37
N32
N33
K38
K39
P30
P31
L36
L37
P34
P35
M38
M39
R32
R33
N36
N37
T30
T31
R29
R28
U29
U28
P38
P39
T34
T35
R36
R37
U32
U33
T38
T39
V30
V31
U36
U37
V34
V35
V38
V39
W32
W33
W36
W37
Y30
Y31
W29
W28
AA29
AA28
Y38
Y39
Y34
Y35
AA36
AA37
AA32
AA33
AB38
AB39
AB34
AB35
AC36
AC37
AB30
AB31
AD38
AD39
AC32
AC33
AE36
AE37
AD34
AD35
AC29
AC28
AE29
Pin List NF40
Page 19 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
VREF
Pin Name/Function
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
REFCLK_GXBL1E_CHTn
GXBL1E_TX_CH5n
GXBL1E_TX_CH5p
GXBL1E_RX_CH5n,GXBL1E_REFCLK5n
GXBL1E_RX_CH5p,GXBL1E_REFCLK5p
GXBL1E_TX_CH4n
GXBL1E_TX_CH4p
GXBL1E_RX_CH4n,GXBL1E_REFCLK4n
GXBL1E_RX_CH4p,GXBL1E_REFCLK4p
GXBL1E_TX_CH3n
GXBL1E_TX_CH3p
GXBL1E_RX_CH3n,GXBL1E_REFCLK3n
GXBL1E_RX_CH3p,GXBL1E_REFCLK3p
GXBL1E_TX_CH2n
GXBL1E_TX_CH2p
GXBL1E_RX_CH2n,GXBL1E_REFCLK2n
GXBL1E_RX_CH2p,GXBL1E_REFCLK2p
GXBL1E_TX_CH1n
GXBL1E_TX_CH1p
GXBL1E_RX_CH1n,GXBL1E_REFCLK1n
GXBL1E_RX_CH1p,GXBL1E_REFCLK1p
GXBL1E_TX_CH0n
GXBL1E_TX_CH0p
GXBL1E_RX_CH0n,GXBL1E_REFCLK0n
GXBL1E_RX_CH0p,GXBL1E_REFCLK0p
REFCLK_GXBL1E_CHBp
REFCLK_GXBL1E_CHBn
REFCLK_GXBL1D_CHTp
REFCLK_GXBL1D_CHTn
GXBL1D_TX_CH5n
GXBL1D_TX_CH5p
GXBL1D_RX_CH5n,GXBL1D_REFCLK5n
GXBL1D_RX_CH5p,GXBL1D_REFCLK5p
GXBL1D_TX_CH4n
GXBL1D_TX_CH4p
GXBL1D_RX_CH4n,GXBL1D_REFCLK4n
GXBL1D_RX_CH4p,GXBL1D_REFCLK4p
GXBL1D_TX_CH3n
GXBL1D_TX_CH3p
GXBL1D_RX_CH3n,GXBL1D_REFCLK3n
GXBL1D_RX_CH3p,GXBL1D_REFCLK3p
GXBL1D_TX_CH2n
GXBL1D_TX_CH2p
GXBL1D_RX_CH2n,GXBL1D_REFCLK2n
GXBL1D_RX_CH2p,GXBL1D_REFCLK2p
GXBL1D_TX_CH1n
GXBL1D_TX_CH1p
GXBL1D_RX_CH1n,GXBL1D_REFCLK1n
GXBL1D_RX_CH1p,GXBL1D_REFCLK1p
GXBL1D_TX_CH0n
GXBL1D_TX_CH0p
GXBL1D_RX_CH0n,GXBL1D_REFCLK0n
GXBL1D_RX_CH0p,GXBL1D_REFCLK0p
REFCLK_GXBL1D_CHBp
REFCLK_GXBL1D_CHBn
REFCLK_GXBL1C_CHTp
REFCLK_GXBL1C_CHTn
GXBL1C_TX_CH5n
GXBL1C_TX_CH5p
GXBL1C_RX_CH5n,GXBL1C_REFCLK5n
GXBL1C_RX_CH5p,GXBL1C_REFCLK5p
GXBL1C_TX_CH4n
GXBL1C_TX_CH4p
GXBL1C_RX_CH4n,GXBL1C_REFCLK4n
GXBL1C_RX_CH4p,GXBL1C_REFCLK4p
GXBL1C_TX_CH3n
GXBL1C_TX_CH3p
GXBL1C_RX_CH3n,GXBL1C_REFCLK3n
GXBL1C_RX_CH3p,GXBL1C_REFCLK3p
GXBL1C_TX_CH2n
GXBL1C_TX_CH2p
GXBL1C_RX_CH2n,GXBL1C_REFCLK2n
GXBL1C_RX_CH2p,GXBL1C_REFCLK2p
GXBL1C_TX_CH1n
GXBL1C_TX_CH1p
GXBL1C_RX_CH1n,GXBL1C_REFCLK1n
GXBL1C_RX_CH1p,GXBL1C_REFCLK1p
GXBL1C_TX_CH0n
GXBL1C_TX_CH0p
GXBL1C_RX_CH0n,GXBL1C_REFCLK0n
GXBL1C_RX_CH0p,GXBL1C_REFCLK0p
REFCLK_GXBL1C_CHBp
REFCLK_GXBL1C_CHBn
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
GPIO1_IO23,NAND_ADQ15,Trace_D3,EMAC2_RXD3,SPIM0_SS0_N,SPIS1_MISO,EMAC0_MDC,I2C_EMAC0_SCL
GPIO1_IO22,NAND_ADQ14,Trace_D2,EMAC2_RXD2,SPIM0_MISO,SPIS1_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA
GPIO1_IO21,NAND_ADQ13,Trace_D1,EMAC2_TXD3,SDMMC_DATA7,SPIM0_MOSI,SPIS1_MOSI,I2C_EMAC2_SCL
GPIO1_IO20,NAND_ADQ12,Trace_D0,EMAC2_TXD2,SDMMC_DATA6,SPIM0_CLK,SPIS1_CLK,I2C_EMAC2_SDA
GPIO1_IO19,NAND_ADQ11,Trace_CLK,EMAC2_RXD1,SDMMC_DATA5,SPIM0_SS0_N,EMAC1_MDC,I2C_EMAC1_SCL
GPIO1_IO18,NAND_ADQ10,EMAC2_RXD0,SDMMC_DATA4,SPIM0_MISO,EMAC1_MDIO,I2C_EMAC1_SDA
GPIO1_IO17,NAND_ADQ9,UART1_RTS_N,QSPI_SS3,EMAC2_TXD1,SDMMC_DATA3,SPIM0_SS1_N
GPIO1_IO16,NAND_ADQ8,UART1_CTS_N,QSPI_SS2,EMAC2_TXD0,SDMMC_DATA2
GPIO1_IO15,UART1_RX,Trace_CLK,EMAC2_RX_CTL,SDMMC_DATA1
GPIO1_IO14,NAND_CE_N,UART1_TX,EMAC2_RX_CLK,SDMMC_CCLK
GPIO1_IO13,NAND_RB,EMAC2_TX_CTL,SDMMC_CMD,I2C1_SCL
GPIO1_IO12,NAND_ALE,EMAC2_TX_CLK,SDMMC_DATA0,I2C1_SDA
GPIO1_IO11,NAND_ADQ7,EMAC1_RXD3,SPIS0_MISO,EMAC0_MDC,I2C_EMAC0_SCL
GPIO1_IO10,NAND_ADQ6,EMAC1_RXD2,SPIS0_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA
GPIO1_IO9,NAND_ADQ5,EMAC1_TXD3,SPIS0_MOSI,EMAC2_MDC,I2C_EMAC2_SCL
GPIO1_IO8,NAND_ADQ4,EMAC1_TXD2,SPIS0_CLK,EMAC2_MDIO,I2C_EMAC2_SDA
GPIO1_IO7,NAND_CLE,UART1_RX,EMAC1_RXD1,SPIS1_MISO,I2C1_SCL
GPIO1_IO6,NAND_ADQ3,UART1_TX,EMAC1_RXD0,SPIS1_SS0_N,I2C1_SDA
PLL_2L_CLKOUT1n,GPIO1_IO5,NAND_ADQ2,UART1_RTS_N,EMAC1_TXD1,SPIS1_MOSI
PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1,GPIO1_IO4,NAND_WP_N,UART1_CTS_N,EMAC1_TXD0,SPIM1_SS1_N,SPIS1_CLK
GPIO1_IO3,NAND_RE_N,UART0_RX,EMAC1_RX_CTL,SPIM1_SS0_N,I2C0_SCL
RZQ_2L,GPIO1_IO2,NAND_WE_N,UART0_TX,EMAC1_RX_CLK,SPIM1_MISO,I2C0_SDA
CLK_2L_1n,GPIO1_IO1,NAND_ADQ1,UART0_RTS_N,EMAC1_TX_CTL,SPIM1_MOSI
CLK_2L_1p,GPIO1_IO0,NAND_ADQ0,UART0_CTS_N,EMAC1_TX_CLK,SPIM1_CLK
CLK_2L_0n,GPIO0_IO23,NAND_ADQ15,UART0_RX,USB1_DATA7,EMAC0_RXD3,SPIM1_SS0_N,SPIS0_MISO,I2C0_SCL
CLK_2L_0p,GPIO0_IO22,NAND_ADQ14,UART0_TX,USB1_DATA6,EMAC0_RXD2,SPIM1_MISO,SPIS0_SS0_N,I2C0_SDA
GPIO0_IO21,NAND_ADQ13,UART0_RTS_N,USB1_DATA5,EMAC0_TXD3,SPIM1_MOSI,SPIS0_MOSI,I2C1_SCL
GPIO0_IO20,NAND_ADQ12,UART0_CTS_N,USB1_DATA4,EMAC0_TXD2,SPIM1_CLK,SPIS0_CLK,I2C1_SDA
PLL_2L_CLKOUT0n,GPIO0_IO19,NAND_ADQ11,USB1_DATA3,EMAC0_RXD1,SPIM1_SS1_N
PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0,GPIO0_IO18,NAND_ADQ10,USB1_DATA2,EMAC0_RXD0
GPIO0_IO17,NAND_ADQ9,USB1_NXT,EMAC0_TXD1
GPIO0_IO16,NAND_ADQ8,USB1_DATA1,EMAC0_TXD0
GPIO0_IO15,USB1_DATA0,EMAC0_RX_CTL
GPIO0_IO14,NAND_CE_N,USB1_DIR,EMAC0_RX_CLK
GPIO0_IO13,NAND_RB,USB1_STP,EMAC0_TX_CTL
GPIO0_IO12,NAND_ALE,USB1_CLK,EMAC0_TX_CLK
GPIO0_IO11,NAND_ADQ7,USB0_DATA7,SPIM1_SS0_N,SPIS1_MISO,EMAC0_MDC,I2C_EMAC0_SCL
GPIO0_IO10,NAND_ADQ6,USB0_DATA6,SPIM1_MISO,SPIS1_SS0_N,EMAC0_MDIO,I2C_EMAC0_SDA
GPIO0_IO9,NAND_ADQ5,USB0_DATA5,SDMMC_DATA7,SPIM1_MOSI,SPIS1_MOSI,EMAC1_MDC,I2C_EMAC1_SCL
GPIO0_IO8,NAND_ADQ4,USB0_DATA4,SDMMC_DATA6,SPIM1_CLK,SPIS1_CLK,EMAC1_MDIO,I2C_EMAC1_SDA
GPIO0_IO7,NAND_CLE,UART1_RX,USB0_DATA3,SDMMC_DATA5,SPIM0_SS0_N,EMAC2_MDC,I2C_EMAC2_SCL
GPIO0_IO6,NAND_ADQ3,UART1_TX,USB0_DATA2,SDMMC_DATA4,SPIM0_MISO,EMAC2_MDIO,I2C_EMAC2_SDA
GPIO0_IO5,NAND_ADQ2,UART1_RTS_N,QSPI_SS3,USB0_NXT,SDMMC_DATA3,SPIM0_MOSI,I2C0_SCL
GPIO0_IO4,NAND_WP_N,UART1_CTS_N,QSPI_SS2,USB0_DATA1,SDMMC_DATA2,SPIM0_CLK,I2C0_SDA
GPIO0_IO3,NAND_RE_N,UART0_RX,USB0_DATA0,SDMMC_DATA1,SPIS0_MISO,I2C1_SCL
GPIO0_IO2,NAND_WE_N,UART0_TX,USB0_DIR,SDMMC_CCLK,SPIS0_SS0_N,I2C1_SDA
GPIO0_IO1,NAND_ADQ1,UART0_RTS_N,USB0_STP,SDMMC_CMD,SPIM1_SS1_N,SPIS0_MOSI
GPIO0_IO0,NAND_ADQ0,UART0_CTS_N,USB0_CLK,SDMMC_DATA0,SPIM0_SS1_N,SPIS0_CLK
Pin List NF40
HPS Function (2)
HPS_DIRECT_SHARED_Q4_12
HPS_DIRECT_SHARED_Q4_11
HPS_DIRECT_SHARED_Q4_10
HPS_DIRECT_SHARED_Q4_9
HPS_DIRECT_SHARED_Q4_8
HPS_DIRECT_SHARED_Q4_7
HPS_DIRECT_SHARED_Q4_6
HPS_DIRECT_SHARED_Q4_5
HPS_DIRECT_SHARED_Q4_4
HPS_DIRECT_SHARED_Q4_3
HPS_DIRECT_SHARED_Q4_2
HPS_DIRECT_SHARED_Q4_1
HPS_DIRECT_SHARED_Q3_12
HPS_DIRECT_SHARED_Q3_11
HPS_DIRECT_SHARED_Q3_10
HPS_DIRECT_SHARED_Q3_9
HPS_DIRECT_SHARED_Q3_8
HPS_DIRECT_SHARED_Q3_7
HPS_DIRECT_SHARED_Q3_6
HPS_DIRECT_SHARED_Q3_5
HPS_DIRECT_SHARED_Q3_4
HPS_DIRECT_SHARED_Q3_3
HPS_DIRECT_SHARED_Q3_2
HPS_DIRECT_SHARED_Q3_1
HPS_DIRECT_SHARED_Q2_12
HPS_DIRECT_SHARED_Q2_11
HPS_DIRECT_SHARED_Q2_10
HPS_DIRECT_SHARED_Q2_9
HPS_DIRECT_SHARED_Q2_8
HPS_DIRECT_SHARED_Q2_7
HPS_DIRECT_SHARED_Q2_6
HPS_DIRECT_SHARED_Q2_5
HPS_DIRECT_SHARED_Q2_4
HPS_DIRECT_SHARED_Q2_3
HPS_DIRECT_SHARED_Q2_2
HPS_DIRECT_SHARED_Q2_1
HPS_DIRECT_SHARED_Q1_12
HPS_DIRECT_SHARED_Q1_11
HPS_DIRECT_SHARED_Q1_10
HPS_DIRECT_SHARED_Q1_9
HPS_DIRECT_SHARED_Q1_8
HPS_DIRECT_SHARED_Q1_7
HPS_DIRECT_SHARED_Q1_6
HPS_DIRECT_SHARED_Q1_5
HPS_DIRECT_SHARED_Q1_4
HPS_DIRECT_SHARED_Q1_3
HPS_DIRECT_SHARED_Q1_2
HPS_DIRECT_SHARED_Q1_1
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
DIFFIO2L_1n
DIFFIO2L_1p
DIFFIO2L_2n
DIFFIO2L_2p
DIFFIO2L_3n
DIFFIO2L_3p
DIFFIO2L_4n
DIFFIO2L_4p
DIFFIO2L_5n
DIFFIO2L_5p
DIFFIO2L_6n
DIFFIO2L_6p
DIFFIO2L_7n
DIFFIO2L_7p
DIFFIO2L_8n
DIFFIO2L_8p
DIFFIO2L_9n
DIFFIO2L_9p
DIFFIO2L_10n
DIFFIO2L_10p
DIFFIO2L_11n
DIFFIO2L_11p
DIFFIO2L_12n
DIFFIO2L_12p
DIFFIO2L_13n
DIFFIO2L_13p
DIFFIO2L_14n
DIFFIO2L_14p
DIFFIO2L_15n
DIFFIO2L_15p
DIFFIO2L_16n
DIFFIO2L_16p
DIFFIO2L_17n
DIFFIO2L_17p
DIFFIO2L_18n
DIFFIO2L_18p
DIFFIO2L_19n
DIFFIO2L_19p
DIFFIO2L_20n
DIFFIO2L_20p
DIFFIO2L_21n
DIFFIO2L_21p
DIFFIO2L_22n
DIFFIO2L_22p
DIFFIO2L_23n
DIFFIO2L_23p
DIFFIO2L_24n
DIFFIO2L_24p
LVDS2K_1n
LVDS2K_1p
LVDS2K_2n
LVDS2K_2p
LVDS2K_3n
LVDS2K_3p
LVDS2K_4n
LVDS2K_4p
LVDS2K_5n
LVDS2K_5p
Soft CDR Support
NF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
Yes
Yes
No
No
Yes
Yes
No
No
AE28
AF38
AF39
AD30
AD31
AG36
AG37
AE32
AE33
AH38
AH39
AF34
AF35
AJ36
AJ37
AF30
AF31
AK38
AK39
AG32
AG33
AL36
AL37
AH34
AH35
AG29
AG28
AJ29
AJ28
AM38
AM39
AH30
AH31
AN36
AN37
AJ32
AJ33
AP38
AP39
AK34
AK35
AP34
AP35
AK30
AK31
AR36
AR37
AL32
AL33
AT38
AT39
AM34
AM35
AL29
AL28
AN29
AN28
AT34
AT35
AM30
AM31
AU36
AU37
AN32
AN33
AV38
AV39
AP30
AP31
AV34
AV35
AR32
AR33
AW36
AW37
AT30
AT31
AW32
AW33
AU32
AU33
AR29
AR28
M21
M22
L22
K22
N22
N23
L23
K23
P20
N20
M20
L20
K20
K21
J23
H23
J19
J18
J20
J21
H21
H22
L19
K18
G22
F22
G19
F19
G21
G20
F20
E20
G17
F18
H19
H18
E22
E21
D20
D21
C18
C17
F17
E17
D19
C19
E18
D18
P25
N25
L26
K26
M25
L25
L24
K25
N24
M24
DQ0
DQ0
DQSn0
DQS0
DQ0
DQ0
DQSn1
DQS1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQSn2
DQS2
DQ2
DQ2
DQSn3
DQS3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQSn4
DQS4
DQ4
DQ4
DQSn5
DQS5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQSn6
DQS6
DQ6
DQ6
DQSn7
DQS7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQSn8
DQS8
DQ8
DQ8
DQSn9
DQS9
DQ9
DQ9
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
Page 20 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
VREF
Pin Name/Function
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
35
34
33
32
31
30
29
28
27
26
25
24
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
HPS Function (2)
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
PLL_2K_CLKOUT1n
PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1
RZQ_2K
CLK_2K_1n
CLK_2K_1p
CLK_2K_0n
CLK_2K_0p
PLL_2K_CLKOUT0n
PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0
PLL_2J_CLKOUT1n
PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1
RZQ_2J
CLK_2J_1n
CLK_2J_1p
CLK_2J_0n
CLK_2J_0p
PLL_2J_CLKOUT0n
PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0
PLL_2I_CLKOUT1n
PLL_2I_CLKOUT1p,PLL_2I_CLKOUT1,PLL_2I_FB1
RZQ_2I
CLK_2I_1n
CLK_2I_1p
DATA0
DATA1
DATA2
DATA3
DATA4
DATA5
DATA6
DATA7
DATA8
DATA9
DATA10
DATA11
DATA12
DATA13
DATA14
DATA15
DATA16
DATA17
DATA18
DATA19
nCEO
PLL_2A_CLKOUT1n
PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1
RZQ_2A
CLK_2A_1n
CLK_2A_1p
CLK_2A_0n
CLK_2A_0p
DATA20
DATA21
DATA22
DATA23
DATA24
DATA25
DATA26
DATA27
DATA28
DATA29
DATA30
DATA31
CLKUSR
PR_REQUEST
PR_READY
nPERSTL0
PR_DONE
nPERSTL1
PR_ERROR
PLL_2A_CLKOUT0n
PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0
CvP_CONFDONE
Pin List NF40
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS2K_6n
LVDS2K_6p
LVDS2K_7n
LVDS2K_7p
LVDS2K_8n
LVDS2K_8p
LVDS2K_9n
LVDS2K_9p
LVDS2K_10n
LVDS2K_10p
LVDS2K_11n
LVDS2K_11p
LVDS2K_12n
LVDS2K_12p
LVDS2K_13n
LVDS2K_13p
LVDS2K_14n
LVDS2K_14p
LVDS2K_15n
LVDS2K_15p
LVDS2K_16n
LVDS2K_16p
LVDS2K_17n
LVDS2K_17p
LVDS2K_18n
LVDS2K_18p
LVDS2K_19n
LVDS2K_19p
LVDS2K_20n
LVDS2K_20p
LVDS2K_21n
LVDS2K_21p
LVDS2K_22n
LVDS2K_22p
LVDS2K_23n
LVDS2K_23p
LVDS2K_24n
LVDS2K_24p
LVDS2J_1n
LVDS2J_1p
LVDS2J_2n
LVDS2J_2p
LVDS2J_3n
LVDS2J_3p
LVDS2J_4n
LVDS2J_4p
LVDS2J_5n
LVDS2J_5p
LVDS2J_6n
LVDS2J_6p
LVDS2J_7n
LVDS2J_7p
LVDS2J_8n
LVDS2J_8p
LVDS2J_9n
LVDS2J_9p
LVDS2J_10n
LVDS2J_10p
LVDS2J_11n
LVDS2J_11p
LVDS2J_12n
LVDS2J_12p
LVDS2J_13n
LVDS2J_13p
LVDS2J_14n
LVDS2J_14p
LVDS2J_15n
LVDS2J_15p
LVDS2J_16n
LVDS2J_16p
LVDS2J_17n
LVDS2J_17p
LVDS2J_18n
LVDS2J_18p
LVDS2J_19n
LVDS2J_19p
LVDS2J_20n
LVDS2J_20p
LVDS2J_21n
LVDS2J_21p
LVDS2J_22n
LVDS2J_22p
LVDS2J_23n
LVDS2J_23p
LVDS2J_24n
LVDS2J_24p
LVDS2I_7n
LVDS2I_7p
LVDS2I_8n
LVDS2I_8p
LVDS2I_9n
LVDS2I_9p
LVDS2I_10n
LVDS2I_10p
LVDS2I_11n
LVDS2I_11p
LVDS2I_12n
LVDS2I_12p
LVDS2A_1n
LVDS2A_1p
LVDS2A_2n
LVDS2A_2p
LVDS2A_3n
LVDS2A_3p
LVDS2A_4n
LVDS2A_4p
LVDS2A_5n
LVDS2A_5p
LVDS2A_6n
LVDS2A_6p
LVDS2A_7n
LVDS2A_7p
LVDS2A_8n
LVDS2A_8p
LVDS2A_9n
LVDS2A_9p
LVDS2A_10n
LVDS2A_10p
LVDS2A_11n
LVDS2A_11p
LVDS2A_12n
LVDS2A_12p
LVDS2A_13n
LVDS2A_13p
LVDS2A_14n
LVDS2A_14p
LVDS2A_15n
LVDS2A_15p
LVDS2A_16n
LVDS2A_16p
LVDS2A_17n
LVDS2A_17p
LVDS2A_18n
LVDS2A_18p
LVDS2A_19n
LVDS2A_19p
LVDS2A_20n
LVDS2A_20p
LVDS2A_21n
LVDS2A_21p
LVDS2A_22n
Soft CDR Support
NF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
J25
J26
J24
H24
E25
D25
F23
F24
G25
G26
F26
E26
G24
F25
D24
C24
E23
D23
C23
B22
B24
C25
C21
C22
C26
B26
A18
A17
B19
B20
A23
A24
A25
A26
B21
A22
A19
A20
AV26
AV27
AU27
AU28
AV28
AW28
AW25
AW26
AV24
AW24
AV23
AW23
AU25
AU26
AR26
AT26
AT23
AU24
AT24
AT25
AP25
AR25
AP23
AP24
AN26
AP26
AN23
AN24
AK26
AL26
AL25
AM25
AK23
AL23
AM24
AL24
AH25
AJ26
AH23
AH24
AJ23
AJ24
AJ25
AK25
AF25
AG25
AF24
AG24
AT22
AU22
AR22
AR23
AL22
AM22
AP21
AR21
AN22
AN21
AL20
AM21
AH18
AJ18
AH17
AJ16
AK17
AK16
AK18
AL17
AH19
AJ19
AL19
AL18
AM17
AN17
AM20
AM19
AM16
AN16
AP16
AR16
AN19
AP19
AN18
AP18
AR18
AT18
AR17
AT17
AT19
AU19
AT20
AU20
AU17
AU16
AP20
AR20
AV16
AW16
AV19
AV18
AV17
AW18
AV22
DQ9
DQ9
DQ10
DQ10
DQSn10
DQS10
DQ10
DQ10
DQSn11
DQS11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQSn12
DQS12
DQ12
DQ12
DQSn13
DQS13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQSn14
DQS14
DQ14
DQ14
DQSn15
DQS15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQSn16
DQS16
DQ16
DQ16
DQSn17
DQS17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQSn18
DQS18
DQ18
DQ18
DQSn19
DQS19
DQ19
DQ19
DQ19
DQ19
DQ20
DQ20
DQSn20
DQS20
DQ20
DQ20
DQSn21
DQS21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQSn22
DQS22
DQ22
DQ22
DQSn23
DQS23
DQ23
DQ23
DQ23
DQ23
DQ26
DQ26
DQSn26
DQS26
DQ26
DQ26
DQSn27
DQS27
DQ27
DQ27
DQ27
DQ27
DQ56
DQ56
DQSn56
DQS56
DQ56
DQ56
DQSn57
DQS57
DQ57
DQ57
DQ57
DQ57
DQ58
DQ58
DQSn58
DQS58
DQ58
DQ58
DQSn59
DQS59
DQ59
DQ59
DQ59
DQ59
DQ60
DQ60
DQSn60
DQS60
DQ60
DQ60
DQSn61
DQS61
DQ61
DQ61
DQ61
DQ61
DQ62
DQ62
DQSn62
DQS62
DQ62
DQ62
DQSn63
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQSn28/CQn28
DQS28/CQ28
DQ28
DQ28
DQ28
DQ28
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQSn29/CQn29
DQS29/CQ29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQSn30/CQn30
DQS30/CQ30
DQ30
DQ30
DQ30
DQ30
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQSn31/CQn31
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
Page 21 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
2A
2A
2A
2A
2A
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
VREF
Pin Name/Function
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
INIT_DONE
DEV_OE
CRC_ERROR
DEV_CLRn
PLL_3H_CLKOUT1n
PLL_3H_CLKOUT1p,PLL_3H_CLKOUT1,PLL_3H_FB1
RZQ_3H
CLK_3H_1n
CLK_3H_1p
CLK_3H_0n
CLK_3H_0p
PLL_3H_CLKOUT0n
PLL_3H_CLKOUT0p,PLL_3H_CLKOUT0,PLL_3H_FB0
PLL_3G_CLKOUT1n
PLL_3G_CLKOUT1p,PLL_3G_CLKOUT1,PLL_3G_FB1
RZQ_3G
CLK_3G_1n
CLK_3G_1p
CLK_3G_0n
CLK_3G_0p
PLL_3G_CLKOUT0n
PLL_3G_CLKOUT0p,PLL_3G_CLKOUT0,PLL_3G_FB0
PLL_3F_CLKOUT1n
PLL_3F_CLKOUT1p,PLL_3F_CLKOUT1,PLL_3F_FB1
RZQ_3F
CLK_3F_1n
CLK_3F_1p
CLK_3F_0n
CLK_3F_0p
PLL_3F_CLKOUT0n
PLL_3F_CLKOUT0p,PLL_3F_CLKOUT0,PLL_3F_FB0
Pin List NF40
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS2A_22p
LVDS2A_23n
LVDS2A_23p
LVDS2A_24n
LVDS2A_24p
LVDS3H_1n
LVDS3H_1p
LVDS3H_2n
LVDS3H_2p
LVDS3H_3n
LVDS3H_3p
LVDS3H_4n
LVDS3H_4p
LVDS3H_5n
LVDS3H_5p
LVDS3H_6n
LVDS3H_6p
LVDS3H_7n
LVDS3H_7p
LVDS3H_8n
LVDS3H_8p
LVDS3H_9n
LVDS3H_9p
LVDS3H_10n
LVDS3H_10p
LVDS3H_11n
LVDS3H_11p
LVDS3H_12n
LVDS3H_12p
LVDS3H_13n
LVDS3H_13p
LVDS3H_14n
LVDS3H_14p
LVDS3H_15n
LVDS3H_15p
LVDS3H_16n
LVDS3H_16p
LVDS3H_17n
LVDS3H_17p
LVDS3H_18n
LVDS3H_18p
LVDS3H_19n
LVDS3H_19p
LVDS3H_20n
LVDS3H_20p
LVDS3H_21n
LVDS3H_21p
LVDS3H_22n
LVDS3H_22p
LVDS3H_23n
LVDS3H_23p
LVDS3H_24n
LVDS3H_24p
LVDS3G_1n
LVDS3G_1p
LVDS3G_2n
LVDS3G_2p
LVDS3G_3n
LVDS3G_3p
LVDS3G_4n
LVDS3G_4p
LVDS3G_5n
LVDS3G_5p
LVDS3G_6n
LVDS3G_6p
LVDS3G_7n
LVDS3G_7p
LVDS3G_8n
LVDS3G_8p
LVDS3G_9n
LVDS3G_9p
LVDS3G_10n
LVDS3G_10p
LVDS3G_11n
LVDS3G_11p
LVDS3G_12n
LVDS3G_12p
LVDS3G_13n
LVDS3G_13p
LVDS3G_14n
LVDS3G_14p
LVDS3G_15n
LVDS3G_15p
LVDS3G_16n
LVDS3G_16p
LVDS3G_17n
LVDS3G_17p
LVDS3G_18n
LVDS3G_18p
LVDS3G_19n
LVDS3G_19p
LVDS3G_20n
LVDS3G_20p
LVDS3G_21n
LVDS3G_21p
LVDS3G_22n
LVDS3G_22p
LVDS3G_23n
LVDS3G_23p
LVDS3G_24n
LVDS3G_24p
LVDS3F_1n
LVDS3F_1p
LVDS3F_2n
LVDS3F_2p
LVDS3F_3n
LVDS3F_3p
LVDS3F_4n
LVDS3F_4p
LVDS3F_5n
LVDS3F_5p
LVDS3F_6n
LVDS3F_6p
LVDS3F_7n
LVDS3F_7p
LVDS3F_8n
LVDS3F_8p
LVDS3F_9n
LVDS3F_9p
LVDS3F_10n
LVDS3F_10p
LVDS3F_11n
LVDS3F_11p
LVDS3F_12n
LVDS3F_12p
LVDS3F_13n
LVDS3F_13p
LVDS3F_14n
LVDS3F_14p
LVDS3F_15n
LVDS3F_15p
LVDS3F_16n
LVDS3F_16p
LVDS3F_17n
LVDS3F_17p
LVDS3F_18n
LVDS3F_18p
LVDS3F_19n
LVDS3F_19p
LVDS3F_20n
LVDS3F_20p
Soft CDR Support
NF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
AW21
AW20
AW19
AU21
AV21
P15
P14
N14
M14
J14
J13
L15
L14
L13
L12
K13
K12
H14
G14
D14
C14
D13
C13
E13
E12
H13
H12
F14
F13
C12
C11
E11
D11
G12
F12
G10
F10
E10
D10
H11
G11
B10
A10
B9
A9
B12
B11
A13
A12
A8
A7
D9
C9
F8
E8
C7
B7
D8
C8
C6
B6
B5
A5
B4
A4
C4
C3
D3
C2
F7
E7
D5
D4
E6
D6
F5
E5
H9
H8
G9
F9
K8
J8
G6
G5
H7
G7
J6
H6
L10
K10
K11
J11
N13
M12
N11
M10
J10
J9
N12
M11
G4
F4
D1
C1
E2
E1
F3
E3
G2
F2
H2
G1
J5
J4
J1
H1
H4
H3
K2
K1
L3
L2
K3
J3
N7
N6
K6
K5
L7
K7
M7
M6
M4
L4
M5
L5
P10
N9
M9
N8
DQS63
DQ63
DQ63
DQ63
DQ63
DQ64
DQ64
DQSn64
DQS64
DQ64
DQ64
DQSn65
DQS65
DQ65
DQ65
DQ65
DQ65
DQ66
DQ66
DQSn66
DQS66
DQ66
DQ66
DQSn67
DQS67
DQ67
DQ67
DQ67
DQ67
DQ68
DQ68
DQSn68
DQS68
DQ68
DQ68
DQSn69
DQS69
DQ69
DQ69
DQ69
DQ69
DQ70
DQ70
DQSn70
DQS70
DQ70
DQ70
DQSn71
DQS71
DQ71
DQ71
DQ71
DQ71
DQ72
DQ72
DQSn72
DQS72
DQ72
DQ72
DQSn73
DQS73
DQ73
DQ73
DQ73
DQ73
DQ74
DQ74
DQSn74
DQS74
DQ74
DQ74
DQSn75
DQS75
DQ75
DQ75
DQ75
DQ75
DQ76
DQ76
DQSn76
DQS76
DQ76
DQ76
DQSn77
DQS77
DQ77
DQ77
DQ77
DQ77
DQ78
DQ78
DQSn78
DQS78
DQ78
DQ78
DQSn79
DQS79
DQ79
DQ79
DQ79
DQ79
DQ80
DQ80
DQSn80
DQS80
DQ80
DQ80
DQSn81
DQS81
DQ81
DQ81
DQ81
DQ81
DQ82
DQ82
DQSn82
DQS82
DQ82
DQ82
DQSn83
DQS83
DQ83
DQ83
DQ83
DQ83
DQ84
DQ84
DQSn84
DQS84
DQ84
DQ84
DQSn85
DQS85
DQ85
DQ85
DQ85
DQ85
DQ86
DQ86
DQSn86
DQS86
DQS31/CQ31
DQ31
DQ31
DQ31
DQ31
DQ32
DQ32
DQ32
DQ32
DQ32
DQ32
DQSn32/CQn32
DQS32/CQ32
DQ32
DQ32
DQ32
DQ32
DQ33
DQ33
DQ33
DQ33
DQ33
DQ33
DQSn33/CQn33
DQS33/CQ33
DQ33
DQ33
DQ33
DQ33
DQ34
DQ34
DQ34
DQ34
DQ34
DQ34
DQSn34/CQn34
DQS34/CQ34
DQ34
DQ34
DQ34
DQ34
DQ35
DQ35
DQ35
DQ35
DQ35
DQ35
DQSn35/CQn35
DQS35/CQ35
DQ35
DQ35
DQ35
DQ35
DQ36
DQ36
DQ36
DQ36
DQ36
DQ36
DQSn36/CQn36
DQS36/CQ36
DQ36
DQ36
DQ36
DQ36
DQ37
DQ37
DQ37
DQ37
DQ37
DQ37
DQSn37/CQn37
DQS37/CQ37
DQ37
DQ37
DQ37
DQ37
DQ38
DQ38
DQ38
DQ38
DQ38
DQ38
DQSn38/CQn38
DQS38/CQ38
DQ38
DQ38
DQ38
DQ38
DQ39
DQ39
DQ39
DQ39
DQ39
DQ39
DQSn39/CQn39
DQS39/CQ39
DQ39
DQ39
DQ39
DQ39
DQ40
DQ40
DQ40
DQ40
DQ40
DQ40
DQSn40/CQn40
DQS40/CQ40
DQ40
DQ40
DQ40
DQ40
DQ41
DQ41
DQ41
DQ41
DQ41
DQ41
DQSn41/CQn41
DQS41/CQ41
DQ41
DQ41
DQ41
DQ41
DQ42
DQ42
DQ42
DQ42
DQ42
DQ42
DQSn42/CQn42
DQS42/CQ42
DQ42
DQ42
DQ42
DQ42
DQ43
DQ43
DQ43
DQ43
DQ15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQSn16/CQn16
DQS16/CQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQSn17/CQn17
DQS17/CQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQSn18/CQn18
DQS18/CQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQSn19/CQn19
DQS19/CQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQSn20/CQn20
DQS20/CQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQSn21/CQn21
DQS21/CQ21
DQ21
DQ21
DQ21
DQ21
DQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
Page 22 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
3F
3F
3F
3F
3F
3F
3F
3F
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
VREF
Pin Name/Function
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
PLL_3E_CLKOUT1n
PLL_3E_CLKOUT1p,PLL_3E_CLKOUT1,PLL_3E_FB1
RZQ_3E
CLK_3E_1n
CLK_3E_1p
CLK_3E_0n
CLK_3E_0p
PLL_3E_CLKOUT0n
PLL_3E_CLKOUT0p,PLL_3E_CLKOUT0,PLL_3E_FB0
PLL_3D_CLKOUT1n
PLL_3D_CLKOUT1p,PLL_3D_CLKOUT1,PLL_3D_FB1
RZQ_3D
CLK_3D_1n
CLK_3D_1p
CLK_3D_0n
CLK_3D_0p
PLL_3D_CLKOUT0n
PLL_3D_CLKOUT0p,PLL_3D_CLKOUT0,PLL_3D_FB0
PLL_3C_CLKOUT1n
PLL_3C_CLKOUT1p,PLL_3C_CLKOUT1,PLL_3C_FB1
RZQ_3C
CLK_3C_1n
CLK_3C_1p
CLK_3C_0n
CLK_3C_0p
PLL_3C_CLKOUT0n
PLL_3C_CLKOUT0p,PLL_3C_CLKOUT0,PLL_3C_FB0
Pin List NF40
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS3F_21n
LVDS3F_21p
LVDS3F_22n
LVDS3F_22p
LVDS3F_23n
LVDS3F_23p
LVDS3F_24n
LVDS3F_24p
LVDS3E_1n
LVDS3E_1p
LVDS3E_2n
LVDS3E_2p
LVDS3E_3n
LVDS3E_3p
LVDS3E_4n
LVDS3E_4p
LVDS3E_5n
LVDS3E_5p
LVDS3E_6n
LVDS3E_6p
LVDS3E_7n
LVDS3E_7p
LVDS3E_8n
LVDS3E_8p
LVDS3E_9n
LVDS3E_9p
LVDS3E_10n
LVDS3E_10p
LVDS3E_11n
LVDS3E_11p
LVDS3E_12n
LVDS3E_12p
LVDS3E_13n
LVDS3E_13p
LVDS3E_14n
LVDS3E_14p
LVDS3E_15n
LVDS3E_15p
LVDS3E_16n
LVDS3E_16p
LVDS3E_17n
LVDS3E_17p
LVDS3E_18n
LVDS3E_18p
LVDS3E_19n
LVDS3E_19p
LVDS3E_20n
LVDS3E_20p
LVDS3E_21n
LVDS3E_21p
LVDS3E_22n
LVDS3E_22p
LVDS3E_23n
LVDS3E_23p
LVDS3E_24n
LVDS3E_24p
LVDS3D_1n
LVDS3D_1p
LVDS3D_2n
LVDS3D_2p
LVDS3D_3n
LVDS3D_3p
LVDS3D_4n
LVDS3D_4p
LVDS3D_5n
LVDS3D_5p
LVDS3D_6n
LVDS3D_6p
LVDS3D_7n
LVDS3D_7p
LVDS3D_8n
LVDS3D_8p
LVDS3D_9n
LVDS3D_9p
LVDS3D_10n
LVDS3D_10p
LVDS3D_11n
LVDS3D_11p
LVDS3D_12n
LVDS3D_12p
LVDS3D_13n
LVDS3D_13p
LVDS3D_14n
LVDS3D_14p
LVDS3D_15n
LVDS3D_15p
LVDS3D_16n
LVDS3D_16p
LVDS3D_17n
LVDS3D_17p
LVDS3D_18n
LVDS3D_18p
LVDS3D_19n
LVDS3D_19p
LVDS3D_20n
LVDS3D_20p
LVDS3D_21n
LVDS3D_21p
LVDS3D_22n
LVDS3D_22p
LVDS3D_23n
LVDS3D_23p
LVDS3D_24n
LVDS3D_24p
LVDS3C_1n
LVDS3C_1p
LVDS3C_2n
LVDS3C_2p
LVDS3C_3n
LVDS3C_3p
LVDS3C_4n
LVDS3C_4p
LVDS3C_5n
LVDS3C_5p
LVDS3C_6n
LVDS3C_6p
LVDS3C_7n
LVDS3C_7p
LVDS3C_8n
LVDS3C_8p
LVDS3C_9n
LVDS3C_9p
LVDS3C_10n
LVDS3C_10p
LVDS3C_11n
LVDS3C_11p
LVDS3C_12n
LVDS3C_12p
LVDS3C_13n
LVDS3C_13p
LVDS3C_14n
LVDS3C_14p
LVDS3C_15n
LVDS3C_15p
LVDS3C_16n
LVDS3C_16p
LVDS3C_17n
LVDS3C_17p
LVDS3C_18n
LVDS3C_18p
LVDS3C_19n
Soft CDR Support
NF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
R10
P9
R8
P8
R11
P11
L9
L8
M2
M1
N4
N3
R3
R2
N2
N1
R1
P1
P4
P3
P6
P5
T5
R5
U7
T7
U6
U5
V7
V6
W6
W5
U4
T4
T3
T2
U2
U1
V2
V1
W4
W3
V4
V3
U10
U9
V9
V8
T9
T8
W10
W9
V11
U11
R7
R6
W8
Y8
Y10
AA9
AB11
AA10
AA8
AA7
AB10
AB9
AB7
AC7
Y7
Y6
Y5
AA5
AD5
AD4
AE6
AE5
AC6
AD6
AB6
AB5
Y3
Y2
W1
Y1
AA4
AB4
AA3
AA2
AB2
AB1
AC4
AC3
AC1
AD1
AD3
AC2
AF2
AG2
AG1
AH1
AE2
AE1
AE3
AF3
AC9
AC8
AE11
AE10
AD9
AD8
AE8
AF8
AC11
AD10
AF10
AF9
AG4
AH4
AF5
AF4
AE7
AF7
AH3
AJ3
AG7
AH7
AG6
AG5
AH6
AJ5
AJ4
AK3
AJ6
AK6
AK5
AL5
AL4
AL3
AM4
AN3
AH2
DQ86
DQ86
DQSn87
DQS87
DQ87
DQ87
DQ87
DQ87
DQ88
DQ88
DQSn88
DQS88
DQ88
DQ88
DQSn89
DQS89
DQ89
DQ89
DQ89
DQ89
DQ90
DQ90
DQSn90
DQS90
DQ90
DQ90
DQSn91
DQS91
DQ91
DQ91
DQ91
DQ91
DQ92
DQ92
DQSn92
DQS92
DQ92
DQ92
DQSn93
DQS93
DQ93
DQ93
DQ93
DQ93
DQ94
DQ94
DQSn94
DQS94
DQ94
DQ94
DQSn95
DQS95
DQ95
DQ95
DQ95
DQ95
DQ96
DQ96
DQSn96
DQS96
DQ96
DQ96
DQSn97
DQS97
DQ97
DQ97
DQ97
DQ97
DQ98
DQ98
DQSn98
DQS98
DQ98
DQ98
DQSn99
DQS99
DQ99
DQ99
DQ99
DQ99
DQ100
DQ100
DQSn100
DQS100
DQ100
DQ100
DQSn101
DQS101
DQ101
DQ101
DQ101
DQ101
DQ102
DQ102
DQSn102
DQS102
DQ102
DQ102
DQSn103
DQS103
DQ103
DQ103
DQ103
DQ103
DQ104
DQ104
DQSn104
DQS104
DQ104
DQ104
DQSn105
DQS105
DQ105
DQ105
DQ105
DQ105
DQ106
DQ106
DQSn106
DQS106
DQ106
DQ106
DQSn107
DQS107
DQ107
DQ107
DQ107
DQ107
DQ108
DQ108
DQSn108
DQS108
DQ108
DQ108
DQSn109
DQS109
DQ109
DQ109
DQ109
DQ109
DQ110
DQ43
DQ43
DQSn43/CQn43
DQS43/CQ43
DQ43
DQ43
DQ43
DQ43
DQ44
DQ44
DQ44
DQ44
DQ44
DQ44
DQSn44/CQn44
DQS44/CQ44
DQ44
DQ44
DQ44
DQ44
DQ45
DQ45
DQ45
DQ45
DQ45
DQ45
DQSn45/CQn45
DQS45/CQ45
DQ45
DQ45
DQ45
DQ45
DQ46
DQ46
DQ46
DQ46
DQ46
DQ46
DQSn46/CQn46
DQS46/CQ46
DQ46
DQ46
DQ46
DQ46
DQ47
DQ47
DQ47
DQ47
DQ47
DQ47
DQSn47/CQn47
DQS47/CQ47
DQ47
DQ47
DQ47
DQ47
DQ48
DQ48
DQ48
DQ48
DQ48
DQ48
DQSn48/CQn48
DQS48/CQ48
DQ48
DQ48
DQ48
DQ48
DQ49
DQ49
DQ49
DQ49
DQ49
DQ49
DQSn49/CQn49
DQS49/CQ49
DQ49
DQ49
DQ49
DQ49
DQ50
DQ50
DQ50
DQ50
DQ50
DQ50
DQSn50/CQn50
DQS50/CQ50
DQ50
DQ50
DQ50
DQ50
DQ51
DQ51
DQ51
DQ51
DQ51
DQ51
DQSn51/CQn51
DQS51/CQ51
DQ51
DQ51
DQ51
DQ51
DQ52
DQ52
DQ52
DQ52
DQ52
DQ52
DQSn52/CQn52
DQS52/CQ52
DQ52
DQ52
DQ52
DQ52
DQ53
DQ53
DQ53
DQ53
DQ53
DQ53
DQSn53/CQn53
DQS53/CQ53
DQ53
DQ53
DQ53
DQ53
DQ54
DQ54
DQ54
DQ54
DQ54
DQ54
DQSn54/CQn54
DQS54/CQ54
DQ54
DQ54
DQ54
DQ54
DQ55
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQSn22/CQn22
DQS22/CQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQSn23/CQn23
DQS23/CQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQSn24/CQn24
DQS24/CQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQSn25/CQn25
DQS25/CQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQSn26/CQn26
DQS26/CQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQSn27/CQn27
DQS27/CQ27
DQ27
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQSn12/CQn12
DQS12/CQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
Page 23 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
VREF
Pin Name/Function
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
GND
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
GND
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
AS_DATA2
AS_DATA3
DCLK
HPS_CLK1
HPS_nPOR
HPS_nRST
GPIO2_IO0,NAND_ADQ0,SDMMC_DATA0,QSPI_CLK
GPIO2_IO1,NAND_ADQ1,SDMMC_CMD,QSPI_IO0
GPIO2_IO2,NAND_WE_N,SDMMC_CCLK,QSPI_SS0,BOOTSEL2
GPIO2_IO3,NAND_RE_N,SDMMC_DATA1,QSPI_IO1
GPIO2_IO4,NAND_ADQ2,SDMMC_DATA2,QSPI_IO2_WPN
GPIO2_IO5,NAND_ADQ3,SDMMC_DATA3,QSPI_IO3_HOLD
GPIO2_IO6,NAND_CLE,SDMMC_PWR_ENA,SPIM0_SS1_N,SPIS0_MISO,BOOTSEL1
GPIO2_IO7,NAND_ALE,QSPI_SS1,SPIM0_CLK,BOOTSEL0
Optional Function(s)
Configuration
Function
HPS Function (2)
PLL_3B_CLKOUT1n
PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1
RZQ_3B
CLK_3B_1n
CLK_3B_1p
CLK_3B_0n
CLK_3B_0p
PLL_3B_CLKOUT0n
PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0
PLL_3A_CLKOUT1n
PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1
RZQ_3A
CLK_3A_1n
CLK_3A_1p
CLK_3A_0n
CLK_3A_0p
PLL_3A_CLKOUT0n
PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
AS_DATA2
AS_DATA3
DCLK
HPS_CLK1
HPS_nPOR
HPS_nRST
HPS_DEDICATED_4
HPS_DEDICATED_5
BOOTSEL2/HPS_DEDICATED_6
HPS_DEDICATED_7
HPS_DEDICATED_8
HPS_DEDICATED_9
BOOTSEL1/HPS_DEDICATED_10
BOOTSEL0/HPS_DEDICATED_11
Pin List NF40
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS3C_19p
LVDS3C_20n
LVDS3C_20p
LVDS3C_21n
LVDS3C_21p
LVDS3C_22n
LVDS3C_22p
LVDS3C_23n
LVDS3C_23p
LVDS3C_24n
LVDS3C_24p
LVDS3B_1n
LVDS3B_1p
LVDS3B_2n
LVDS3B_2p
LVDS3B_3n
LVDS3B_3p
LVDS3B_4n
LVDS3B_4p
LVDS3B_5n
LVDS3B_5p
LVDS3B_6n
LVDS3B_6p
LVDS3B_7n
LVDS3B_7p
LVDS3B_8n
LVDS3B_8p
LVDS3B_9n
LVDS3B_9p
LVDS3B_10n
LVDS3B_10p
LVDS3B_11n
LVDS3B_11p
LVDS3B_12n
LVDS3B_12p
LVDS3B_13n
LVDS3B_13p
LVDS3B_14n
LVDS3B_14p
LVDS3B_15n
LVDS3B_15p
LVDS3B_16n
LVDS3B_16p
LVDS3B_17n
LVDS3B_17p
LVDS3B_18n
LVDS3B_18p
LVDS3B_19n
LVDS3B_19p
LVDS3B_20n
LVDS3B_20p
LVDS3B_21n
LVDS3B_21p
LVDS3B_22n
LVDS3B_22p
LVDS3B_23n
LVDS3B_23p
LVDS3B_24n
LVDS3B_24p
LVDS3A_1n
LVDS3A_1p
LVDS3A_2n
LVDS3A_2p
LVDS3A_3n
LVDS3A_3p
LVDS3A_4n
LVDS3A_4p
LVDS3A_5n
LVDS3A_5p
LVDS3A_6n
LVDS3A_6p
LVDS3A_7n
LVDS3A_7p
LVDS3A_8n
LVDS3A_8p
LVDS3A_9n
LVDS3A_9p
LVDS3A_10n
LVDS3A_10p
LVDS3A_11n
LVDS3A_11p
LVDS3A_12n
LVDS3A_12p
LVDS3A_13n
LVDS3A_13p
LVDS3A_14n
LVDS3A_14p
LVDS3A_15n
LVDS3A_15p
LVDS3A_16n
LVDS3A_16p
LVDS3A_17n
LVDS3A_17p
LVDS3A_18n
LVDS3A_18p
LVDS3A_19n
LVDS3A_19p
LVDS3A_20n
LVDS3A_20p
LVDS3A_21n
LVDS3A_21p
LVDS3A_22n
LVDS3A_22p
LVDS3A_23n
LVDS3A_23p
LVDS3A_24n
LVDS3A_24p
Soft CDR Support
NF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
AJ1
AK2
AK1
AN1
AM1
AR2
AR1
AL2
AM2
AN2
AP1
AH8
AJ8
AH9
AJ9
AF12
AG12
AG10
AG9
AG11
AH11
AJ11
AJ10
AK7
AL7
AM6
AN6
AK8
AL8
AM7
AN7
AM9
AN8
AK10
AL9
AM5
AN4
AP3
AR3
AP5
AP4
AP6
AR5
AU2
AU1
AT3
AT2
AT5
AT4
AR7
AR6
AU4
AV4
AV6
AW6
AU6
AU5
AW5
AW4
AU7
AV7
AT8
AT7
AT10
AT9
AV8
AW8
AU9
AV9
AW10
AW9
AP8
AR8
AU11
AU10
AN9
AP9
AP10
AR10
AR12
AT12
AP11
AR11
AL10
AM10
AK12
AK11
AL12
AM12
AM11
AN11
AL14
AL13
AN13
AN12
AJ15
AK15
AH13
AH12
AJ13
AK13
AF14
AG14
AH14
AJ14
AF15
AG15
AR15
AW14
AV13
AR13
AW15
AL15
AU15
AP15
AT15
AT14
AU12
AT13
AP14
AM14
AM15
AU14
AV12
AV14
AP13
AW11
AV11
AW13
AN14
G15
J15
K15
E16
H16
K16
G16
H17
F15
L17
N19
DQ110
DQSn110
DQS110
DQ110
DQ110
DQSn111
DQS111
DQ111
DQ111
DQ111
DQ111
DQ112
DQ112
DQSn112
DQS112
DQ112
DQ112
DQSn113
DQS113
DQ113
DQ113
DQ113
DQ113
DQ114
DQ114
DQSn114
DQS114
DQ114
DQ114
DQSn115
DQS115
DQ115
DQ115
DQ115
DQ115
DQ116
DQ116
DQSn116
DQS116
DQ116
DQ116
DQSn117
DQS117
DQ117
DQ117
DQ117
DQ117
DQ118
DQ118
DQSn118
DQS118
DQ118
DQ118
DQSn119
DQS119
DQ119
DQ119
DQ119
DQ119
DQ120
DQ120
DQSn120
DQS120
DQ120
DQ120
DQSn121
DQS121
DQ121
DQ121
DQ121
DQ121
DQ122
DQ122
DQSn122
DQS122
DQ122
DQ122
DQSn123
DQS123
DQ123
DQ123
DQ123
DQ123
DQ124
DQ124
DQSn124
DQS124
DQ124
DQ124
DQSn125
DQS125
DQ125
DQ125
DQ125
DQ125
DQ126
DQ126
DQSn126
DQS126
DQ126
DQ126
DQSn127
DQS127
DQ127
DQ127
DQ127
DQ127
DQ55
DQ55
DQ55
DQ55
DQ55
DQSn55/CQn55
DQS55/CQ55
DQ55
DQ55
DQ55
DQ55
DQ56
DQ56
DQ56
DQ56
DQ56
DQ56
DQSn56/CQn56
DQS56/CQ56
DQ56
DQ56
DQ56
DQ56
DQ57
DQ57
DQ57
DQ57
DQ57
DQ57
DQSn57/CQn57
DQS57/CQ57
DQ57
DQ57
DQ57
DQ57
DQ58
DQ58
DQ58
DQ58
DQ58
DQ58
DQSn58/CQn58
DQS58/CQ58
DQ58
DQ58
DQ58
DQ58
DQ59
DQ59
DQ59
DQ59
DQ59
DQ59
DQSn59/CQn59
DQS59/CQ59
DQ59
DQ59
DQ59
DQ59
DQ60
DQ60
DQ60
DQ60
DQ60
DQ60
DQSn60/CQn60
DQS60/CQ60
DQ60
DQ60
DQ60
DQ60
DQ61
DQ61
DQ61
DQ61
DQ61
DQ61
DQSn61/CQn61
DQS61/CQ61
DQ61
DQ61
DQ61
DQ61
DQ62
DQ62
DQ62
DQ62
DQ62
DQ62
DQSn62/CQn62
DQS62/CQ62
DQ62
DQ62
DQ62
DQ62
DQ63
DQ63
DQ63
DQ63
DQ63
DQ63
DQSn63/CQn63
DQS63/CQ63
DQ63
DQ63
DQ63
DQ63
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQSn28/CQn28
DQS28/CQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQSn29/CQn29
DQS29/CQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQSn30/CQn30
DQS30/CQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQSn31/CQn31
DQS31/CQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
Page 24 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
HPS
HPS
HPS
HPS
HPS
HPS
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GPIO2_IO8,NAND_RB,UART1_TX,SDMMC_DATA4,SPIM0_MOSI,EMAC1_MDIO,I2C_EMAC1_SDA
GPIO2_IO9,NAND_CE_N,UART1_RTS_N,SDMMC_DATA5,SPIM0_MISO,EMAC1_MDC,I2C_EMAC1_SCL
GPIO2_IO10,NAND_ADQ4,UART1_CTS_N,SDMMC_DATA6,SPIM0_SS0_N,EMAC2_MDIO,I2C_EMAC2_SDA
GPIO2_IO11,NAND_ADQ5,UART1_RX,SDMMC_DATA7,SPIS0_CLK,EMAC2_MDC,I2C_EMAC2_SCL
GPIO2_IO12,NAND_ADQ6,UART1_TX,QSPI_SS2,SPIS0_MOSI,EMAC0_MDIO,I2C_EMAC0_SDA
GPIO2_IO13,NAND_ADQ7,UART1_RX,QSPI_SS3,SPIS0_SS0_N,EMAC0_MDC,I2C_EMAC0_SCL
ADCGND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
HPS Function (2)
HPS_DEDICATED_12
HPS_DEDICATED_13
HPS_DEDICATED_14
HPS_DEDICATED_15
HPS_DEDICATED_16
HPS_DEDICATED_17
Pin List NF40
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
NF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
M19
E15
J16
L18
M17
K17
B17
A11
A16
A21
A27
A29
A30
A31
A34
A35
A38
A6
AA1
AA11
AA17
AA21
AA26
AA27
AA30
AA31
AA34
AA35
AA38
AA39
AB13
AB18
AB23
AB26
AB27
AB3
AB32
AB33
AB36
AB37
AB8
AC10
AC15
AC20
AC22
AC25
AC27
AC30
AC31
AC34
AC35
AC38
AC39
AD12
AD2
AD26
AD32
AD33
AD36
AD37
AE19
AE24
AE26
AE27
AE30
AE31
AE34
AE35
AE38
AE39
AE4
AE9
AF1
AF11
AF16
AF26
AF27
AF32
AF33
AF36
AF37
AF6
AG13
AG18
AG23
AG26
AG27
AG3
AG30
AG31
AG34
AG35
AG38
AG39
AH10
AH15
AH20
AH26
AH32
AH33
AH36
AH37
AJ12
AJ17
AJ2
AJ22
AJ27
AJ30
AJ31
AJ34
AJ35
AJ38
AJ39
AJ7
AK27
AK32
AK33
AK36
AK37
AK4
AL1
AL16
AL27
AL30
AL31
AL34
AL35
AL38
AL39
AM23
AM26
AM3
AM32
AM33
AM36
AM37
AN10
AN15
AN20
AN27
AN30
Page 25 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AS057-1.1
Copyright © 2015 Altera Corp
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
NF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AN31
AN34
AN35
AN38
AN39
AN5
AP12
AP2
AP27
AP32
AP33
AP36
AP37
AP7
AR14
AR19
AR27
AR30
AR31
AR34
AR35
AR38
AR39
AR4
AR9
AT1
AT11
AT16
AT27
AT28
AT29
AT32
AT33
AT36
AT37
AT6
AU13
AU18
AU23
AU29
AU3
AU30
AU31
AU34
AU35
AU38
AU39
AU8
AV10
AV15
AV20
AV25
AV31
AV32
AV33
AV36
AV37
AV5
AW12
AW17
AW22
AW27
AW29
AW31
AW34
AW35
AW38
AW7
B13
B18
B2
B23
B25
B27
B28
B29
B3
B32
B33
B36
B37
B8
C10
C15
C20
C27
C28
C29
C30
C31
C34
C35
C38
C39
C5
D12
D17
D2
D22
D26
D32
D33
D36
D37
D7
E14
E19
E27
E30
E31
E34
E35
E38
E39
E4
E9
F1
F11
F16
F21
F27
F32
F33
F36
F37
F6
G18
G23
G27
G3
G30
G31
G34
G35
G38
G39
H10
H15
H26
H32
H33
Pin List NF40
Page 26 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GNDSENSE
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
PT-10AS057-1.1
Copyright © 2015 Altera Corp
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
NF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
H36
H37
H5
J17
J2
J27
J30
J31
J34
J35
J38
J39
J7
K27
K32
K33
K36
K37
L1
L16
L21
L27
L30
L31
L34
L35
L38
L39
M13
M18
M23
M26
M3
M32
M33
M36
M37
N10
N15
N21
N26
N27
N30
N31
N34
N35
N38
N39
N5
P12
P17
P2
P26
P27
P32
P33
P36
P37
P7
R19
R24
R26
R27
R30
R31
R34
R35
R38
R39
R9
T1
T11
T16
T21
T26
T32
T33
T36
T37
U13
U18
U23
U27
U3
U30
U31
U34
U35
U38
U39
U8
V10
V15
V20
V25
V26
V27
V32
V33
V36
V37
W12
W17
W2
W22
W26
W27
W30
W31
W34
W35
W38
W39
W7
Y15
Y19
Y24
Y26
Y32
Y33
Y36
Y37
Y9
AA18
AA12
AA13
AA14
AA15
AA16
AA20
AA22
AA23
AA24
AA25
AB12
AB15
AB16
AB17
AB19
AB20
AB21
Pin List NF40
Page 27 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
2A
2I
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
DNU
DNU
DNU
DNU
DNU
VCCPGM
VCCPGM
TEMPDIODEn
TEMPDIODEp
VCCBAT
VCCA_PLL
VCCA_PLL
VCCIO2A
VCCIO2A
VCCIO2A
VCCIO2I
VCCIO2I
VCCIO2I
VCCIO2J
VCCIO2J
VCCIO2J
VCCIO2K
VCCIO2K
VCCIO2K
VCCIO2L
VCCIO2L
VCCIO2L
VCCIO3A
VCCIO3A
VCCIO3A
VCCIO3B
VCCIO3B
VCCIO3B
VCCIO3C
VCCIO3C
VCCIO3C
VCCIO3D
VCCIO3D
VCCIO3D
VCCIO3E
VCCIO3E
VCCIO3E
VCCIO3F
VCCIO3F
VCCIO3F
VCCIO3G
VCCIO3G
VCCIO3G
VCCIO3H
VCCIO3H
VCCIO3H
VCCIOREF_HPS
VCCIO_HPS
VREFB2AN0 VREFB2AN0
VREFB2IN0 VREFB2IN0
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
NF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AB22
AB24
AB25
AC12
AC13
AC18
AC23
AC24
AC26
AD13
AD17
AD18
AD19
AD21
AD22
AD23
AE12
AE13
AE14
AE15
AE16
AE17
AE21
AE22
AE25
AF21
AF22
P21
P23
R12
R13
R14
R15
R16
R17
R20
R21
R22
R23
R25
T12
T13
T18
T22
T25
U12
U14
U19
U24
U25
U26
V12
V13
V14
V16
V17
V18
V19
V21
V22
V23
V24
W13
W14
W20
W21
W23
W24
W25
Y14
Y16
Y17
Y20
Y25
AB14
AC14
AC16
AC17
AC19
AC21
U15
U16
U17
U20
U21
U22
AV29
AV30
AG16
AG17
AF17
AF18
AF19
B16
C16
AE18
W18
W19
AK19
AM18
AP17
AL21
AP22
AT21
AK24
AN25
AR24
E24
H25
K24
H20
J22
K19
AK14
AL11
AM13
AK9
AL6
AM8
AD7
AG8
AH5
AA6
AC5
Y4
R4
T6
V5
K4
L6
M8
G8
K9
L11
G13
J12
K14
N16
M16
AG19
AE23
Pin List NF40
Page 28 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
2J
2K
2L
3A
3B
3C
3D
3E
3F
3G
3H
Index within I/O Bank (1)
VREF
Pin Name/Function
VREFB2JN0
VREFB2KN0
VREFB2LN0
VREFB3AN0
VREFB3BN0
VREFB3CN0
VREFB3DN0
VREFB3EN0
VREFB3FN0
VREFB3GN0
VREFB3HN0
VREFB2JN0
VREFB2KN0
VREFB2LN0
VREFB3AN0
VREFB3BN0
VREFB3CN0
VREFB3DN0
VREFB3EN0
VREFB3FN0
VREFB3GN0
VREFB3HN0
VREFN_ADC
VREFP_ADC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCR_GXBL1C
VCCR_GXBL1C
VCCR_GXBL1D
VCCR_GXBL1D
VCCR_GXBL1E
VCCR_GXBL1E
VCCR_GXBL1F
VCCR_GXBL1F
VCCR_GXBL1G
VCCR_GXBL1G
VCCR_GXBL1H
VCCR_GXBL1H
VCCR_GXBL1I
VCCR_GXBL1I
VCCR_GXBL1J
VCCR_GXBL1J
VCCT_GXBL1C
VCCT_GXBL1C
VCCT_GXBL1D
VCCT_GXBL1D
VCCT_GXBL1E
VCCT_GXBL1E
VCCT_GXBL1F
VCCT_GXBL1F
VCCT_GXBL1G
VCCT_GXBL1G
VCCT_GXBL1H
VCCT_GXBL1H
VCCT_GXBL1I
VCCT_GXBL1I
VCCT_GXBL1J
VCCT_GXBL1J
RREF_BL
RREF_TL
VCCERAM
VCCERAM
VCCERAM
VCCERAM
VCCERAM
VCCERAM
VCCLSENSE
VCCL_HPS
VCCL_HPS
VCCL_HPS
VCCL_HPS
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCPLL_HPS
VSIGN_0
VSIGN_1
VSIGP_0
VSIGP_1
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
NF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AF23
P24
P22
AH16
AF13
AD11
Y11
W11
T10
P13
M15
D15
D16
A2
A3
AE20
AF20
AG20
AG21
AG22
AH21
AH22
AJ20
AJ21
AK20
AK21
AK22
AV1
AV2
AV3
AW2
AW3
B1
P19
W15
W16
AD27
AH27
AM27
D27
H27
M27
T27
Y27
AP28
AP29
AK28
AK29
AF28
AF29
AB28
AB29
V28
V29
P28
P29
K28
K29
F28
F29
AM28
AM29
AH28
AH29
AD28
AD29
Y28
Y29
T28
T29
M28
M29
H28
H29
D28
D29
AW30
A28
Y12
Y13
Y18
Y21
Y22
Y23
AA19
N17
P16
P18
R18
AD14
AD15
AD16
AD20
AD24
AD25
T14
T15
T17
T19
T20
T23
T24
N18
B15
B14
A15
A14
Notes:
(1) For more information about the external memory interface schemes of the pins with indices, refer to the
Arria10EMIF.xls
(2) For more information about the Hard Processor System functions of the corresponding pins, refer to the
Arria10HPS.xls
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Pin List NF40
Page 29 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1H
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1G
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1E
1E
Index within I/O Bank (1)
PT-10AS057-1.1
Copyright © 2015 Altera Corp
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
REFCLK_GXBL1H_CHTp
REFCLK_GXBL1H_CHTn
GXBL1H_TX_CH5n
GXBL1H_TX_CH5p
GXBL1H_RX_CH5n,GXBL1H_REFCLK5n
GXBL1H_RX_CH5p,GXBL1H_REFCLK5p
GXBL1H_TX_CH4n
GXBL1H_TX_CH4p
GXBL1H_RX_CH4n,GXBL1H_REFCLK4n
GXBL1H_RX_CH4p,GXBL1H_REFCLK4p
GXBL1H_TX_CH3n
GXBL1H_TX_CH3p
GXBL1H_RX_CH3n,GXBL1H_REFCLK3n
GXBL1H_RX_CH3p,GXBL1H_REFCLK3p
GXBL1H_TX_CH2n
GXBL1H_TX_CH2p
GXBL1H_RX_CH2n,GXBL1H_REFCLK2n
GXBL1H_RX_CH2p,GXBL1H_REFCLK2p
GXBL1H_TX_CH1n
GXBL1H_TX_CH1p
GXBL1H_RX_CH1n,GXBL1H_REFCLK1n
GXBL1H_RX_CH1p,GXBL1H_REFCLK1p
GXBL1H_TX_CH0n
GXBL1H_TX_CH0p
GXBL1H_RX_CH0n,GXBL1H_REFCLK0n
GXBL1H_RX_CH0p,GXBL1H_REFCLK0p
REFCLK_GXBL1H_CHBp
REFCLK_GXBL1H_CHBn
REFCLK_GXBL1G_CHTp
REFCLK_GXBL1G_CHTn
GXBL1G_TX_CH5n
GXBL1G_TX_CH5p
GXBL1G_RX_CH5n,GXBL1G_REFCLK5n
GXBL1G_RX_CH5p,GXBL1G_REFCLK5p
GXBL1G_TX_CH4n
GXBL1G_TX_CH4p
GXBL1G_RX_CH4n,GXBL1G_REFCLK4n
GXBL1G_RX_CH4p,GXBL1G_REFCLK4p
GXBL1G_TX_CH3n
GXBL1G_TX_CH3p
GXBL1G_RX_CH3n,GXBL1G_REFCLK3n
GXBL1G_RX_CH3p,GXBL1G_REFCLK3p
GXBL1G_TX_CH2n
GXBL1G_TX_CH2p
GXBL1G_RX_CH2n,GXBL1G_REFCLK2n
GXBL1G_RX_CH2p,GXBL1G_REFCLK2p
GXBL1G_TX_CH1n
GXBL1G_TX_CH1p
GXBL1G_RX_CH1n,GXBL1G_REFCLK1n
GXBL1G_RX_CH1p,GXBL1G_REFCLK1p
GXBL1G_TX_CH0n
GXBL1G_TX_CH0p
GXBL1G_RX_CH0n,GXBL1G_REFCLK0n
GXBL1G_RX_CH0p,GXBL1G_REFCLK0p
REFCLK_GXBL1G_CHBp
REFCLK_GXBL1G_CHBn
REFCLK_GXBL1F_CHTp
REFCLK_GXBL1F_CHTn
GXBL1F_TX_CH5n
GXBL1F_TX_CH5p
GXBL1F_RX_CH5n,GXBL1F_REFCLK5n
GXBL1F_RX_CH5p,GXBL1F_REFCLK5p
GXBL1F_TX_CH4n
GXBL1F_TX_CH4p
GXBL1F_RX_CH4n,GXBL1F_REFCLK4n
GXBL1F_RX_CH4p,GXBL1F_REFCLK4p
GXBL1F_TX_CH3n
GXBL1F_TX_CH3p
GXBL1F_RX_CH3n,GXBL1F_REFCLK3n
GXBL1F_RX_CH3p,GXBL1F_REFCLK3p
GXBL1F_TX_CH2n
GXBL1F_TX_CH2p
GXBL1F_RX_CH2n,GXBL1F_REFCLK2n
GXBL1F_RX_CH2p,GXBL1F_REFCLK2p
GXBL1F_TX_CH1n
GXBL1F_TX_CH1p
GXBL1F_RX_CH1n,GXBL1F_REFCLK1n
GXBL1F_RX_CH1p,GXBL1F_REFCLK1p
GXBL1F_TX_CH0n
GXBL1F_TX_CH0p
GXBL1F_RX_CH0n,GXBL1F_REFCLK0n
GXBL1F_RX_CH0p,GXBL1F_REFCLK0p
REFCLK_GXBL1F_CHBp
REFCLK_GXBL1F_CHBn
REFCLK_GXBL1E_CHTp
REFCLK_GXBL1E_CHTn
Dedicated Tx/Rx
Channel
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
K31
K30
A36
A37
B34
B35
B38
B39
D34
D35
C36
C37
G32
G33
D38
D39
F34
F35
E36
E37
J32
J33
F38
F39
H34
H35
M31
M30
P31
P30
G36
G37
L32
L33
H38
H39
K34
K35
J36
J37
N32
N33
K38
K39
M34
M35
L36
L37
R32
R33
M38
M39
P34
P35
T31
T30
V31
V30
N36
N37
T34
T35
P38
P39
U32
U33
R36
R37
V34
V35
T38
T39
W32
W33
U36
U37
W36
W37
V38
V39
Y34
Y35
Y31
Y30
AB31
AB30
Pin List KF40
Page 30 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
2L
2L
2L
2L
Index within I/O Bank (1)
47
46
45
44
PT-10AS057-1.1
Copyright © 2015 Altera Corp
VREF
Pin Name/Function
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
GXBL1E_TX_CH5n
GXBL1E_TX_CH5p
GXBL1E_RX_CH5n,GXBL1E_REFCLK5n
GXBL1E_RX_CH5p,GXBL1E_REFCLK5p
GXBL1E_TX_CH4n
GXBL1E_TX_CH4p
GXBL1E_RX_CH4n,GXBL1E_REFCLK4n
GXBL1E_RX_CH4p,GXBL1E_REFCLK4p
GXBL1E_TX_CH3n
GXBL1E_TX_CH3p
GXBL1E_RX_CH3n,GXBL1E_REFCLK3n
GXBL1E_RX_CH3p,GXBL1E_REFCLK3p
GXBL1E_TX_CH2n
GXBL1E_TX_CH2p
GXBL1E_RX_CH2n,GXBL1E_REFCLK2n
GXBL1E_RX_CH2p,GXBL1E_REFCLK2p
GXBL1E_TX_CH1n
GXBL1E_TX_CH1p
GXBL1E_RX_CH1n,GXBL1E_REFCLK1n
GXBL1E_RX_CH1p,GXBL1E_REFCLK1p
GXBL1E_TX_CH0n
GXBL1E_TX_CH0p
GXBL1E_RX_CH0n,GXBL1E_REFCLK0n
GXBL1E_RX_CH0p,GXBL1E_REFCLK0p
REFCLK_GXBL1E_CHBp
REFCLK_GXBL1E_CHBn
REFCLK_GXBL1D_CHTp
REFCLK_GXBL1D_CHTn
GXBL1D_TX_CH5n
GXBL1D_TX_CH5p
GXBL1D_RX_CH5n,GXBL1D_REFCLK5n
GXBL1D_RX_CH5p,GXBL1D_REFCLK5p
GXBL1D_TX_CH4n
GXBL1D_TX_CH4p
GXBL1D_RX_CH4n,GXBL1D_REFCLK4n
GXBL1D_RX_CH4p,GXBL1D_REFCLK4p
GXBL1D_TX_CH3n
GXBL1D_TX_CH3p
GXBL1D_RX_CH3n,GXBL1D_REFCLK3n
GXBL1D_RX_CH3p,GXBL1D_REFCLK3p
GXBL1D_TX_CH2n
GXBL1D_TX_CH2p
GXBL1D_RX_CH2n,GXBL1D_REFCLK2n
GXBL1D_RX_CH2p,GXBL1D_REFCLK2p
GXBL1D_TX_CH1n
GXBL1D_TX_CH1p
GXBL1D_RX_CH1n,GXBL1D_REFCLK1n
GXBL1D_RX_CH1p,GXBL1D_REFCLK1p
GXBL1D_TX_CH0n
GXBL1D_TX_CH0p
GXBL1D_RX_CH0n,GXBL1D_REFCLK0n
GXBL1D_RX_CH0p,GXBL1D_REFCLK0p
REFCLK_GXBL1D_CHBp
REFCLK_GXBL1D_CHBn
REFCLK_GXBL1C_CHTp
REFCLK_GXBL1C_CHTn
GXBL1C_TX_CH5n
GXBL1C_TX_CH5p
GXBL1C_RX_CH5n,GXBL1C_REFCLK5n
GXBL1C_RX_CH5p,GXBL1C_REFCLK5p
GXBL1C_TX_CH4n
GXBL1C_TX_CH4p
GXBL1C_RX_CH4n,GXBL1C_REFCLK4n
GXBL1C_RX_CH4p,GXBL1C_REFCLK4p
GXBL1C_TX_CH3n
GXBL1C_TX_CH3p
GXBL1C_RX_CH3n,GXBL1C_REFCLK3n
GXBL1C_RX_CH3p,GXBL1C_REFCLK3p
GXBL1C_TX_CH2n
GXBL1C_TX_CH2p
GXBL1C_RX_CH2n,GXBL1C_REFCLK2n
GXBL1C_RX_CH2p,GXBL1C_REFCLK2p
GXBL1C_TX_CH1n
GXBL1C_TX_CH1p
GXBL1C_RX_CH1n,GXBL1C_REFCLK1n
GXBL1C_RX_CH1p,GXBL1C_REFCLK1p
GXBL1C_TX_CH0n
GXBL1C_TX_CH0p
GXBL1C_RX_CH0n,GXBL1C_REFCLK0n
GXBL1C_RX_CH0p,GXBL1C_REFCLK0p
REFCLK_GXBL1C_CHBp
REFCLK_GXBL1C_CHBn
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
GPIO1_IO23,NAND_ADQ15,Trace_D3,EMAC2_RXD3 HPS_DIRECT_SHARDIFFIO2L_1n
GPIO1_IO22,NAND_ADQ14,Trace_D2,EMAC2_RXD2 HPS_DIRECT_SHARDIFFIO2L_1p
GPIO1_IO21,NAND_ADQ13,Trace_D1,EMAC2_TXD3 HPS_DIRECT_SHARDIFFIO2L_2n
GPIO1_IO20,NAND_ADQ12,Trace_D0,EMAC2_TXD2 HPS_DIRECT_SHARDIFFIO2L_2p
Pin List KF40
Dedicated Tx/Rx
Channel
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
No
No
Y38
Y39
AA32
AA33
AB38
AB39
AA36
AA37
AD38
AD39
AB34
AB35
AE36
AE37
AC32
AC33
AF38
AF39
AC36
AC37
AG36
AG37
AD34
AD35
AD31
AD30
AF31
AF30
AH38
AH39
AF34
AF35
AJ36
AJ37
AE32
AE33
AK38
AK39
AH34
AH35
AL36
AL37
AG32
AG33
AM38
AM39
AK34
AK35
AN36
AN37
AJ32
AJ33
AH31
AH30
AK31
AK30
AP38
AP39
AM34
AM35
AR36
AR37
AL32
AL33
AT38
AT39
AP34
AP35
AU36
AU37
AN32
AN33
AV38
AV39
AT34
AT35
AW36
AW37
AV34
AV35
AM31
AM30
C26
B26
B24
A24
DQ0
DQ0
DQSn0
DQS0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
Page 31 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
Index within I/O Bank (1)
VREF
Pin Name/Function
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Optional Function(s)
Configuration
HPS Function (2)
Non-Dedicated
Function
Tx/Rx Channel
GPIO1_IO19,NAND_ADQ11,Trace_CLK,EMAC2_RXDHPS_DIRECT_SHARDIFFIO2L_3n
GPIO1_IO18,NAND_ADQ10,EMAC2_RXD0,SDMMC_HPS_DIRECT_SHARDIFFIO2L_3p
GPIO1_IO17,NAND_ADQ9,UART1_RTS_N,QSPI_SS HPS_DIRECT_SHARDIFFIO2L_4n
GPIO1_IO16,NAND_ADQ8,UART1_CTS_N,QSPI_SS HPS_DIRECT_SHARDIFFIO2L_4p
GPIO1_IO15,UART1_RX,Trace_CLK,EMAC2_RX_CT HPS_DIRECT_SHARDIFFIO2L_5n
GPIO1_IO14,NAND_CE_N,UART1_TX,EMAC2_RX_CHPS_DIRECT_SHARDIFFIO2L_5p
GPIO1_IO13,NAND_RB,EMAC2_TX_CTL,SDMMC_C HPS_DIRECT_SHARDIFFIO2L_6n
GPIO1_IO12,NAND_ALE,EMAC2_TX_CLK,SDMMC_ HPS_DIRECT_SHARDIFFIO2L_6p
GPIO1_IO11,NAND_ADQ7,EMAC1_RXD3,SPIS0_MISHPS_DIRECT_SHARDIFFIO2L_7n
GPIO1_IO10,NAND_ADQ6,EMAC1_RXD2,SPIS0_SS HPS_DIRECT_SHARDIFFIO2L_7p
GPIO1_IO9,NAND_ADQ5,EMAC1_TXD3,SPIS0_MOSHPS_DIRECT_SHARDIFFIO2L_8n
GPIO1_IO8,NAND_ADQ4,EMAC1_TXD2,SPIS0_CLK HPS_DIRECT_SHARDIFFIO2L_8p
GPIO1_IO7,NAND_CLE,UART1_RX,EMAC1_RXD1,S HPS_DIRECT_SHARDIFFIO2L_9n
GPIO1_IO6,NAND_ADQ3,UART1_TX,EMAC1_RXD0, HPS_DIRECT_SHARDIFFIO2L_9p
PLL_2L_CLKOUT1n,GPIO1_IO5,NAND_ADQ2,UART HPS_DIRECT_SHARDIFFIO2L_10n
PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1 HPS_DIRECT_SHARDIFFIO2L_10p
GPIO1_IO3,NAND_RE_N,UART0_RX,EMAC1_RX_C HPS_DIRECT_SHARDIFFIO2L_11n
RZQ_2L,GPIO1_IO2,NAND_WE_N,UART0_TX,EMACHPS_DIRECT_SHARDIFFIO2L_11p
CLK_2L_1n,GPIO1_IO1,NAND_ADQ1,UART0_RTS_NHPS_DIRECT_SHARDIFFIO2L_12n
CLK_2L_1p,GPIO1_IO0,NAND_ADQ0,UART0_CTS_NHPS_DIRECT_SHARDIFFIO2L_12p
CLK_2L_0n,GPIO0_IO23,NAND_ADQ15,UART0_RX, HPS_DIRECT_SHARDIFFIO2L_13n
CLK_2L_0p,GPIO0_IO22,NAND_ADQ14,UART0_TX,UHPS_DIRECT_SHARDIFFIO2L_13p
GPIO0_IO21,NAND_ADQ13,UART0_RTS_N,USB1_D HPS_DIRECT_SHARDIFFIO2L_14n
GPIO0_IO20,NAND_ADQ12,UART0_CTS_N,USB1_D HPS_DIRECT_SHARDIFFIO2L_14p
PLL_2L_CLKOUT0n,GPIO0_IO19,NAND_ADQ11,USBHPS_DIRECT_SHARDIFFIO2L_15n
PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0 HPS_DIRECT_SHARDIFFIO2L_15p
GPIO0_IO17,NAND_ADQ9,USB1_NXT,EMAC0_TXD1HPS_DIRECT_SHARDIFFIO2L_16n
GPIO0_IO16,NAND_ADQ8,USB1_DATA1,EMAC0_TXHPS_DIRECT_SHARDIFFIO2L_16p
GPIO0_IO15,USB1_DATA0,EMAC0_RX_CTL
HPS_DIRECT_SHARDIFFIO2L_17n
GPIO0_IO14,NAND_CE_N,USB1_DIR,EMAC0_RX_C HPS_DIRECT_SHARDIFFIO2L_17p
GPIO0_IO13,NAND_RB,USB1_STP,EMAC0_TX_CTL HPS_DIRECT_SHARDIFFIO2L_18n
GPIO0_IO12,NAND_ALE,USB1_CLK,EMAC0_TX_CL HPS_DIRECT_SHARDIFFIO2L_18p
GPIO0_IO11,NAND_ADQ7,USB0_DATA7,SPIM1_SS0HPS_DIRECT_SHARDIFFIO2L_19n
GPIO0_IO10,NAND_ADQ6,USB0_DATA6,SPIM1_MISHPS_DIRECT_SHARDIFFIO2L_19p
GPIO0_IO9,NAND_ADQ5,USB0_DATA5,SDMMC_DAHPS_DIRECT_SHARDIFFIO2L_20n
GPIO0_IO8,NAND_ADQ4,USB0_DATA4,SDMMC_DAHPS_DIRECT_SHARDIFFIO2L_20p
GPIO0_IO7,NAND_CLE,UART1_RX,USB0_DATA3,SDHPS_DIRECT_SHARDIFFIO2L_21n
GPIO0_IO6,NAND_ADQ3,UART1_TX,USB0_DATA2,SHPS_DIRECT_SHARDIFFIO2L_21p
GPIO0_IO5,NAND_ADQ2,UART1_RTS_N,QSPI_SS3 HPS_DIRECT_SHARDIFFIO2L_22n
GPIO0_IO4,NAND_WP_N,UART1_CTS_N,QSPI_SS2HPS_DIRECT_SHARDIFFIO2L_22p
GPIO0_IO3,NAND_RE_N,UART0_RX,USB0_DATA0, HPS_DIRECT_SHARDIFFIO2L_23n
GPIO0_IO2,NAND_WE_N,UART0_TX,USB0_DIR,SD HPS_DIRECT_SHARDIFFIO2L_23p
GPIO0_IO1,NAND_ADQ1,UART0_RTS_N,USB0_STPHPS_DIRECT_SHARDIFFIO2L_24n
GPIO0_IO0,NAND_ADQ0,UART0_CTS_N,USB0_CLKHPS_DIRECT_SHARDIFFIO2L_24p
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
PLL_2K_CLKOUT1n
HPS_DDR
PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB HPS_DDR
HPS_DDR
RZQ_2K
HPS_DDR
CLK_2K_1n
HPS_DDR
CLK_2K_1p
HPS_DDR
CLK_2K_0n
HPS_DDR
CLK_2K_0p
HPS_DDR
HPS_DDR
HPS_DDR
PLL_2K_CLKOUT0n
HPS_DDR
PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
Pin List KF40
Dedicated Tx/Rx
Channel
LVDS2K_1n
LVDS2K_1p
LVDS2K_2n
LVDS2K_2p
LVDS2K_3n
LVDS2K_3p
LVDS2K_4n
LVDS2K_4p
LVDS2K_5n
LVDS2K_5p
LVDS2K_6n
LVDS2K_6p
LVDS2K_7n
LVDS2K_7p
LVDS2K_8n
LVDS2K_8p
LVDS2K_9n
LVDS2K_9p
LVDS2K_10n
LVDS2K_10p
LVDS2K_11n
LVDS2K_11p
LVDS2K_12n
LVDS2K_12p
LVDS2K_13n
LVDS2K_13p
LVDS2K_14n
LVDS2K_14p
LVDS2K_15n
LVDS2K_15p
LVDS2K_16n
LVDS2K_16p
LVDS2K_17n
LVDS2K_17p
LVDS2K_18n
LVDS2K_18p
LVDS2K_19n
LVDS2K_19p
LVDS2K_20n
LVDS2K_20p
LVDS2K_21n
LVDS2K_21p
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
B25
A25
E25
D25
E26
D26
C27
B27
D24
C24
A27
A28
D28
C28
B29
A29
B30
A30
D29
C29
G24
F24
M21
M22
J23
H23
J24
H24
L22
K22
G25
F25
L23
K23
M24
L24
F27
E27
H26
G26
K25
J25
M25
L25
F28
E28
C31
C32
D30
D31
F29
E30
G30
F30
L27
K27
E31
E32
H27
G27
L28
K28
H28
G29
K26
J26
M26
M27
U25
T25
R27
R28
R25
R26
P26
N26
N27
P28
V27
U27
T27
T28
V26
U26
W28
V28
DQ0
DQ0
DQSn1
DQS1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQSn2
DQS2
DQ2
DQ2
DQSn3
DQS3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQSn4
DQS4
DQ4
DQ4
DQSn5
DQS5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQSn6
DQS6
DQ6
DQ6
DQSn7
DQS7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQSn8
DQS8
DQ8
DQ8
DQSn9
DQS9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQSn10
DQS10
DQ10
DQ10
DQSn11
DQS11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQSn12
DQS12
DQ12
DQ12
DQSn13
DQS13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQSn14
DQS14
DQ14
DQ14
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
Page 32 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
2K
2K
2K
2K
2K
2K
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
PLL_2J_CLKOUT1n
HPS_DDR
PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1 HPS_DDR
HPS_DDR
RZQ_2J
HPS_DDR
CLK_2J_1n
HPS_DDR
CLK_2J_1p
HPS_DDR
CLK_2J_0n
HPS_DDR
CLK_2J_0p
HPS_DDR
HPS_DDR
HPS_DDR
PLL_2J_CLKOUT0n
HPS_DDR
PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0 HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
PLL_2I_CLKOUT1n
HPS_DDR
PLL_2I_CLKOUT1p,PLL_2I_CLKOUT1,PLL_2I_FB1 HPS_DDR
HPS_DDR
RZQ_2I
HPS_DDR
CLK_2I_1n
HPS_DDR
CLK_2I_1p
HPS_DDR
CLK_2I_0n
HPS_DDR
CLK_2I_0p
HPS_DDR
HPS_DDR
HPS_DDR
PLL_2I_CLKOUT0n
HPS_DDR
PLL_2I_CLKOUT0p,PLL_2I_CLKOUT0,PLL_2I_FB0 HPS_DDR
HPS_DDR
HPS_DDR
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
Pin List KF40
Dedicated Tx/Rx
Channel
LVDS2K_22n
LVDS2K_22p
LVDS2K_23n
LVDS2K_23p
LVDS2K_24n
LVDS2K_24p
LVDS2J_1n
LVDS2J_1p
LVDS2J_2n
LVDS2J_2p
LVDS2J_3n
LVDS2J_3p
LVDS2J_4n
LVDS2J_4p
LVDS2J_5n
LVDS2J_5p
LVDS2J_6n
LVDS2J_6p
LVDS2J_7n
LVDS2J_7p
LVDS2J_8n
LVDS2J_8p
LVDS2J_9n
LVDS2J_9p
LVDS2J_10n
LVDS2J_10p
LVDS2J_11n
LVDS2J_11p
LVDS2J_12n
LVDS2J_12p
LVDS2J_13n
LVDS2J_13p
LVDS2J_14n
LVDS2J_14p
LVDS2J_15n
LVDS2J_15p
LVDS2J_16n
LVDS2J_16p
LVDS2J_17n
LVDS2J_17p
LVDS2J_18n
LVDS2J_18p
LVDS2J_19n
LVDS2J_19p
LVDS2J_20n
LVDS2J_20p
LVDS2J_21n
LVDS2J_21p
LVDS2J_22n
LVDS2J_22p
LVDS2J_23n
LVDS2J_23p
LVDS2J_24n
LVDS2J_24p
LVDS2I_1n
LVDS2I_1p
LVDS2I_2n
LVDS2I_2p
LVDS2I_3n
LVDS2I_3p
LVDS2I_4n
LVDS2I_4p
LVDS2I_5n
LVDS2I_5p
LVDS2I_6n
LVDS2I_6p
LVDS2I_7n
LVDS2I_7p
LVDS2I_8n
LVDS2I_8p
LVDS2I_9n
LVDS2I_9p
LVDS2I_10n
LVDS2I_10p
LVDS2I_11n
LVDS2I_11p
LVDS2I_12n
LVDS2I_12p
LVDS2I_13n
LVDS2I_13p
LVDS2I_14n
LVDS2I_14p
LVDS2I_15n
LVDS2I_15p
LVDS2I_16n
LVDS2I_16p
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
Y27
Y28
Y25
W25
Y26
W26
E20
D20
G20
F20
E21
D21
F19
F18
G17
F17
C22
B22
H18
G19
D19
C19
C21
B21
B20
A20
B19
A19
A22
A23
E18
E17
A18
A17
D18
C18
C17
B17
B16
A15
K17
K16
D16
C16
J16
H17
K15
J15
M15
L15
H16
G16
G15
F15
AD26
AE26
AA27
AB27
AC28
AD28
AG26
AH26
AB25
AB26
AD25
AE25
AC26
AC27
AE27
AF27
AF25
AG25
AF28
AG27
AH27
AH28
AJ26
AK26
AN27
AN28
AK28
AL28
AP29
AP30
AP28
AR28
DQSn15
DQS15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQSn16
DQS16
DQ16
DQ16
DQSn17
DQS17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQSn18
DQS18
DQ18
DQ18
DQSn19
DQS19
DQ19
DQ19
DQ19
DQ19
DQ20
DQ20
DQSn20
DQS20
DQ20
DQ20
DQSn21
DQS21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQSn22
DQS22
DQ22
DQ22
DQSn23
DQS23
DQ23
DQ23
DQ23
DQ23
DQ24
DQ24
DQSn24
DQS24
DQ24
DQ24
DQSn25
DQS25
DQ25
DQ25
DQ25
DQ25
DQ26
DQ26
DQSn26
DQS26
DQ26
DQ26
DQSn27
DQS27
DQ27
DQ27
DQ27
DQ27
DQ28
DQ28
DQSn28
DQS28
DQ28
DQ28
DQSn29
DQS29
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQSn12/CQn12
DQS12/CQ12
DQ12
DQ12
DQ12
DQ12
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
Page 33 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2I
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2H
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
2G
Index within I/O Bank (1)
VREF
Pin Name/Function
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2IN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2HN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
VREFB2GN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
HPS_DDR
PLL_2H_CLKOUT1n
PLL_2H_CLKOUT1p,PLL_2H_CLKOUT1,PLL_2H_FB1
RZQ_2H
CLK_2H_1n
CLK_2H_1p
CLK_2H_0n
CLK_2H_0p
PLL_2H_CLKOUT0n
PLL_2H_CLKOUT0p,PLL_2H_CLKOUT0,PLL_2H_FB0
Dedicated Tx/Rx
Channel
LVDS2I_17n
LVDS2I_17p
LVDS2I_18n
LVDS2I_18p
LVDS2I_19n
LVDS2I_19p
LVDS2I_20n
LVDS2I_20p
LVDS2I_21n
LVDS2I_21p
LVDS2I_22n
LVDS2I_22p
LVDS2I_23n
LVDS2I_23p
LVDS2I_24n
LVDS2I_24p
DIFFIO2H_1n
DIFFIO2H_1p
DIFFIO2H_2n
DIFFIO2H_2p
DIFFIO2H_3n
DIFFIO2H_3p
DIFFIO2H_4n
DIFFIO2H_4p
DIFFIO2H_5n
DIFFIO2H_5p
DIFFIO2H_6n
DIFFIO2H_6p
DIFFIO2H_7n
DIFFIO2H_7p
DIFFIO2H_8n
DIFFIO2H_8p
DIFFIO2H_9n
DIFFIO2H_9p
DIFFIO2H_10n
DIFFIO2H_10p
DIFFIO2H_11n
DIFFIO2H_11p
DIFFIO2H_12n
DIFFIO2H_12p
DIFFIO2H_13n
DIFFIO2H_13p
DIFFIO2H_14n
DIFFIO2H_14p
DIFFIO2H_15n
DIFFIO2H_15p
DIFFIO2H_16n
DIFFIO2H_16p
DIFFIO2H_17n
DIFFIO2H_17p
DIFFIO2H_18n
DIFFIO2H_18p
DIFFIO2H_19n
DIFFIO2H_19p
DIFFIO2H_20n
DIFFIO2H_20p
DIFFIO2H_21n
DIFFIO2H_21p
DIFFIO2H_22n
DIFFIO2H_22p
DIFFIO2H_23n
DIFFIO2H_23p
DIFFIO2H_24n
DIFFIO2H_24p
LVDS2G_7n
LVDS2G_7p
LVDS2G_8n
LVDS2G_8p
LVDS2G_9n
LVDS2G_9p
LVDS2G_10n
LVDS2G_10p
LVDS2G_11n
LVDS2G_11p
LVDS2G_12n
LVDS2G_12p
LVDS2G_13n
LVDS2G_13p
LVDS2G_14n
LVDS2G_14p
LVDS2G_15n
LVDS2G_15p
LVDS2G_16n
LVDS2G_16p
LVDS2G_17n
LVDS2G_17p
PLL_2G_CLKOUT1n
PLL_2G_CLKOUT1p,PLL_2G_CLKOUT1,PLL_2G_FB1
RZQ_2G
CLK_2G_1n
CLK_2G_1p
CLK_2G_0n
CLK_2G_0p
PLL_2G_CLKOUT0n
PLL_2G_CLKOUT0p,PLL_2G_CLKOUT0,PLL_2G_FB0
Pin List KF40
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
AK27
AL27
AT30
AU30
AM26
AM27
AR30
AR31
AU31
AU32
AU29
AV29
AR32
AT32
AT28
AT29
AJ24
AJ25
AK25
AL25
AM25
AN26
AH23
AJ23
AK23
AL23
AP24
AP25
AL24
AM24
AP26
AR26
AN23
AN24
AR27
AT27
AR25
AT25
AP23
AR23
AW29
AW30
AU26
AU27
AV26
AV27
AV28
AW28
AT23
AT24
AW25
AW26
AU24
AU25
AV22
AW21
AV24
AW24
AV23
AW23
AT22
AU22
AU21
AV21
AL22
AM22
AN22
AP21
AK21
AK22
AM21
AN21
AR21
AR22
AH21
AJ21
AP20
AR20
AL20
AM20
AT20
AU20
AT19
AU19
AJ20
AK20
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQSn30
DQS30
DQ30
DQ30
DQSn31
DQS31
DQ31
DQ31
DQ31
DQ31
DQ32
DQ32
DQSn32
DQS32
DQ32
DQ32
DQSn33
DQS33
DQ33
DQ33
DQ33
DQ33
DQ34
DQ34
DQSn34
DQS34
DQ34
DQ34
DQSn35
DQS35
DQ35
DQ35
DQ35
DQ35
DQ36
DQ36
DQSn36
DQS36
DQ36
DQ36
DQSn37
DQS37
DQ37
DQ37
DQ37
DQ37
DQ38
DQ38
DQSn38
DQS38
DQ38
DQ38
DQSn39
DQS39
DQ39
DQ39
DQ39
DQ39
DQ42
DQ42
DQSn42
DQS42
DQ42
DQ42
DQSn43
DQS43
DQ43
DQ43
DQ43
DQ43
DQ44
DQ44
DQSn44
DQS44
DQ44
DQ44
DQSn45
DQS45
DQ45
DQ45
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQSn16/CQn16
DQS16/CQ16
DQ16
DQ16
DQ16
DQ16
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQSn17/CQn17
DQS17/CQ17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQSn18/CQn18
DQS18/CQ18
DQ18
DQ18
DQ18
DQ18
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQSn19/CQn19
DQS19/CQ19
DQ19
DQ19
DQ19
DQ19
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQSn21/CQn21
DQS21/CQ21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQSn22/CQn22
DQS22/CQ22
DQ22
DQ22
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
Page 34 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
2G
2G
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
Index within I/O Bank (1)
VREF
Pin Name/Function
13
12
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
VREFB2GN0
VREFB2GN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
DATA0
DATA1
DATA2
DATA3
DATA4
DATA5
DATA6
DATA7
DATA8
DATA9
DATA10
DATA11
DATA12
DATA13
DATA14
DATA15
DATA16
DATA17
PLL_2A_CLKOUT1n
DATA18
PLL_2A_CLKOUT1p,PLL_2A_CLDATA19
nCEO
RZQ_2A
CLK_2A_1n
DATA20
CLK_2A_1p
DATA21
CLK_2A_0n
DATA22
CLK_2A_0p
DATA23
DATA24
DATA25
PLL_2A_CLKOUT0n
DATA26
PLL_2A_CLKOUT0p,PLL_2A_CLDATA27
DATA28
DATA29
DATA30
DATA31
CLKUSR
PR_REQUEST
PR_READY
nPERSTL0
PR_DONE
nPERSTL1
PR_ERROR
CvP_CONFDONE
INIT_DONE
DEV_OE
CRC_ERROR
DEV_CLRn
PLL_3H_CLKOUT1n
PLL_3H_CLKOUT1p,PLL_3H_CLKOUT1,PLL_3H_FB1
RZQ_3H
CLK_3H_1n
CLK_3H_1p
CLK_3H_0n
CLK_3H_0p
PLL_3H_CLKOUT0n
PLL_3H_CLKOUT0p,PLL_3H_CLKOUT0,PLL_3H_FB0
Pin List KF40
Dedicated Tx/Rx
Channel
LVDS2G_18n
LVDS2G_18p
LVDS2A_1n
LVDS2A_1p
LVDS2A_2n
LVDS2A_2p
LVDS2A_3n
LVDS2A_3p
LVDS2A_4n
LVDS2A_4p
LVDS2A_5n
LVDS2A_5p
LVDS2A_6n
LVDS2A_6p
LVDS2A_7n
LVDS2A_7p
LVDS2A_8n
LVDS2A_8p
LVDS2A_9n
LVDS2A_9p
LVDS2A_10n
LVDS2A_10p
LVDS2A_11n
LVDS2A_11p
LVDS2A_12n
LVDS2A_12p
LVDS2A_13n
LVDS2A_13p
LVDS2A_14n
LVDS2A_14p
LVDS2A_15n
LVDS2A_15p
LVDS2A_16n
LVDS2A_16p
LVDS2A_17n
LVDS2A_17p
LVDS2A_18n
LVDS2A_18p
LVDS2A_19n
LVDS2A_19p
LVDS2A_20n
LVDS2A_20p
LVDS2A_21n
LVDS2A_21p
LVDS2A_22n
LVDS2A_22p
LVDS2A_23n
LVDS2A_23p
LVDS2A_24n
LVDS2A_24p
LVDS3H_1n
LVDS3H_1p
LVDS3H_2n
LVDS3H_2p
LVDS3H_3n
LVDS3H_3p
LVDS3H_4n
LVDS3H_4p
LVDS3H_5n
LVDS3H_5p
LVDS3H_6n
LVDS3H_6p
LVDS3H_7n
LVDS3H_7p
LVDS3H_8n
LVDS3H_8p
LVDS3H_9n
LVDS3H_9p
LVDS3H_10n
LVDS3H_10p
LVDS3H_11n
LVDS3H_11p
LVDS3H_12n
LVDS3H_12p
LVDS3H_13n
LVDS3H_13p
LVDS3H_14n
LVDS3H_14p
LVDS3H_15n
LVDS3H_15p
LVDS3H_16n
LVDS3H_16p
LVDS3H_17n
LVDS3H_17p
LVDS3H_18n
LVDS3H_18p
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
AN19
AP19
AP15
AP14
AH16
AJ16
AK17
AK16
AN16
AP16
AL17
AM17
AU14
AV14
AM16
AM15
AT14
AT13
AV13
AW13
AR16
AR15
AT15
AU15
AW15
AW14
AV16
AW16
AV17
AW18
AU17
AU16
AT18
AT17
AV19
AV18
AJ18
AK18
AW19
AW20
AN17
AP18
AL19
AL18
AH18
AJ19
AR18
AR17
AM19
AN18
H14
G14
L14
L13
K13
J14
J13
H13
F14
F13
P13
N13
B12
A12
E13
D13
C11
B11
C13
C12
F12
E12
E11
D11
N12
M12
H12
G12
L12
K12
K11
J11
H11
G11
E10
D10
DQ45
DQ45
DQ56
DQ56
DQSn56
DQS56
DQ56
DQ56
DQSn57
DQS57
DQ57
DQ57
DQ57
DQ57
DQ58
DQ58
DQSn58
DQS58
DQ58
DQ58
DQSn59
DQS59
DQ59
DQ59
DQ59
DQ59
DQ60
DQ60
DQSn60
DQS60
DQ60
DQ60
DQSn61
DQS61
DQ61
DQ61
DQ61
DQ61
DQ62
DQ62
DQSn62
DQS62
DQ62
DQ62
DQSn63
DQS63
DQ63
DQ63
DQ63
DQ63
DQ64
DQ64
DQSn64
DQS64
DQ64
DQ64
DQSn65
DQS65
DQ65
DQ65
DQ65
DQ65
DQ66
DQ66
DQSn66
DQS66
DQ66
DQ66
DQSn67
DQS67
DQ67
DQ67
DQ67
DQ67
DQ68
DQ68
DQSn68
DQS68
DQ68
DQ68
DQSn69
DQS69
DQ69
DQ69
DQ69
DQ69
DQ22
DQ22
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQSn28/CQn28
DQS28/CQ28
DQ28
DQ28
DQ28
DQ28
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQSn29/CQn29
DQS29/CQ29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQSn30/CQn30
DQS30/CQ30
DQ30
DQ30
DQ30
DQ30
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQSn31/CQn31
DQS31/CQ31
DQ31
DQ31
DQ31
DQ31
DQ32
DQ32
DQ32
DQ32
DQ32
DQ32
DQSn32/CQn32
DQS32/CQ32
DQ32
DQ32
DQ32
DQ32
DQ33
DQ33
DQ33
DQ33
DQ33
DQ33
DQSn33/CQn33
DQS33/CQ33
DQ33
DQ33
DQ33
DQ33
DQ34
DQ34
DQ34
DQ34
DQ34
DQ34
DQSn34/CQn34
DQS34/CQ34
DQ34
DQ34
DQ34
DQ34
DQSn11/CQn11
DQS11/CQ11
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQSn16/CQn16
DQS16/CQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQSn17/CQn17
DQS17/CQ17
DQ5
DQ5
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
Page 35 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3H
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3G
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
Index within I/O Bank (1)
VREF
Pin Name/Function
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3HN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3GN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
PLL_3G_CLKOUT1n
PLL_3G_CLKOUT1p,PLL_3G_CLKOUT1,PLL_3G_FB1
RZQ_3G
CLK_3G_1n
CLK_3G_1p
CLK_3G_0n
CLK_3G_0p
PLL_3G_CLKOUT0n
PLL_3G_CLKOUT0p,PLL_3G_CLKOUT0,PLL_3G_FB0
PLL_3F_CLKOUT1n
PLL_3F_CLKOUT1p,PLL_3F_CLKOUT1,PLL_3F_FB1
RZQ_3F
CLK_3F_1n
CLK_3F_1p
CLK_3F_0n
CLK_3F_0p
Pin List KF40
Dedicated Tx/Rx
Channel
LVDS3H_19n
LVDS3H_19p
LVDS3H_20n
LVDS3H_20p
LVDS3H_21n
LVDS3H_21p
LVDS3H_22n
LVDS3H_22p
LVDS3H_23n
LVDS3H_23p
LVDS3H_24n
LVDS3H_24p
LVDS3G_1n
LVDS3G_1p
LVDS3G_2n
LVDS3G_2p
LVDS3G_3n
LVDS3G_3p
LVDS3G_4n
LVDS3G_4p
LVDS3G_5n
LVDS3G_5p
LVDS3G_6n
LVDS3G_6p
LVDS3G_7n
LVDS3G_7p
LVDS3G_8n
LVDS3G_8p
LVDS3G_9n
LVDS3G_9p
LVDS3G_10n
LVDS3G_10p
LVDS3G_11n
LVDS3G_11p
LVDS3G_12n
LVDS3G_12p
LVDS3G_13n
LVDS3G_13p
LVDS3G_14n
LVDS3G_14p
LVDS3G_15n
LVDS3G_15p
LVDS3G_16n
LVDS3G_16p
LVDS3G_17n
LVDS3G_17p
LVDS3G_18n
LVDS3G_18p
LVDS3G_19n
LVDS3G_19p
LVDS3G_20n
LVDS3G_20p
LVDS3G_21n
LVDS3G_21p
LVDS3G_22n
LVDS3G_22p
LVDS3G_23n
LVDS3G_23p
LVDS3G_24n
LVDS3G_24p
LVDS3F_1n
LVDS3F_1p
LVDS3F_2n
LVDS3F_2p
LVDS3F_3n
LVDS3F_3p
LVDS3F_4n
LVDS3F_4p
LVDS3F_5n
LVDS3F_5p
LVDS3F_6n
LVDS3F_6p
LVDS3F_7n
LVDS3F_7p
LVDS3F_8n
LVDS3F_8p
LVDS3F_9n
LVDS3F_9p
LVDS3F_10n
LVDS3F_10p
LVDS3F_11n
LVDS3F_11p
LVDS3F_12n
LVDS3F_12p
LVDS3F_13n
LVDS3F_13p
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
G10
F10
B10
A10
D9
C9
D8
C8
B9
A9
A8
A7
P11
N11
M11
M10
N9
M9
R12
R11
T13
T12
R10
P10
L10
L9
K10
J10
J8
H8
G9
F9
J9
H9
L8
K8
A4
A3
C7
B7
C3
B4
D4
C4
C6
B6
E7
E6
B5
A5
F8
E8
D6
D5
F5
E5
G7
F7
H7
G6
P9
R8
T8
R7
U10
U9
T10
T9
U12
U11
V12
V11
K6
J6
L7
K7
N6
M6
P8
N8
N7
M7
L5
K5
F4
F3
DQ70
DQ70
DQSn70
DQS70
DQ70
DQ70
DQSn71
DQS71
DQ71
DQ71
DQ71
DQ71
DQ72
DQ72
DQSn72
DQS72
DQ72
DQ72
DQSn73
DQS73
DQ73
DQ73
DQ73
DQ73
DQ74
DQ74
DQSn74
DQS74
DQ74
DQ74
DQSn75
DQS75
DQ75
DQ75
DQ75
DQ75
DQ76
DQ76
DQSn76
DQS76
DQ76
DQ76
DQSn77
DQS77
DQ77
DQ77
DQ77
DQ77
DQ78
DQ78
DQSn78
DQS78
DQ78
DQ78
DQSn79
DQS79
DQ79
DQ79
DQ79
DQ79
DQ80
DQ80
DQSn80
DQS80
DQ80
DQ80
DQSn81
DQS81
DQ81
DQ81
DQ81
DQ81
DQ82
DQ82
DQSn82
DQS82
DQ82
DQ82
DQSn83
DQS83
DQ83
DQ83
DQ83
DQ83
DQ84
DQ84
DQ35
DQ35
DQ35
DQ35
DQ35
DQ35
DQSn35/CQn35
DQS35/CQ35
DQ35
DQ35
DQ35
DQ35
DQ36
DQ36
DQ36
DQ36
DQ36
DQ36
DQSn36/CQn36
DQS36/CQ36
DQ36
DQ36
DQ36
DQ36
DQ37
DQ37
DQ37
DQ37
DQ37
DQ37
DQSn37/CQn37
DQS37/CQ37
DQ37
DQ37
DQ37
DQ37
DQ38
DQ38
DQ38
DQ38
DQ38
DQ38
DQSn38/CQn38
DQS38/CQ38
DQ38
DQ38
DQ38
DQ38
DQ39
DQ39
DQ39
DQ39
DQ39
DQ39
DQSn39/CQn39
DQS39/CQ39
DQ39
DQ39
DQ39
DQ39
DQ40
DQ40
DQ40
DQ40
DQ40
DQ40
DQSn40/CQn40
DQS40/CQ40
DQ40
DQ40
DQ40
DQ40
DQ41
DQ41
DQ41
DQ41
DQ41
DQ41
DQSn41/CQn41
DQS41/CQ41
DQ41
DQ41
DQ41
DQ41
DQ42
DQ42
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQSn18/CQn18
DQS18/CQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQSn19/CQn19
DQS19/CQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ19
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQSn20/CQn20
DQS20/CQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQ21
DQ21
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
Page 36 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3F
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3E
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
Index within I/O Bank (1)
VREF
Pin Name/Function
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3FN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3EN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
PLL_3F_CLKOUT0n
PLL_3F_CLKOUT0p,PLL_3F_CLKOUT0,PLL_3F_FB0
PLL_3E_CLKOUT1n
PLL_3E_CLKOUT1p,PLL_3E_CLKOUT1,PLL_3E_FB1
RZQ_3E
CLK_3E_1n
CLK_3E_1p
CLK_3E_0n
CLK_3E_0p
PLL_3E_CLKOUT0n
PLL_3E_CLKOUT0p,PLL_3E_CLKOUT0,PLL_3E_FB0
Pin List KF40
Dedicated Tx/Rx
Channel
LVDS3F_14n
LVDS3F_14p
LVDS3F_15n
LVDS3F_15p
LVDS3F_16n
LVDS3F_16p
LVDS3F_17n
LVDS3F_17p
LVDS3F_18n
LVDS3F_18p
LVDS3F_19n
LVDS3F_19p
LVDS3F_20n
LVDS3F_20p
LVDS3F_21n
LVDS3F_21p
LVDS3F_22n
LVDS3F_22p
LVDS3F_23n
LVDS3F_23p
LVDS3F_24n
LVDS3F_24p
LVDS3E_1n
LVDS3E_1p
LVDS3E_2n
LVDS3E_2p
LVDS3E_3n
LVDS3E_3p
LVDS3E_4n
LVDS3E_4p
LVDS3E_5n
LVDS3E_5p
LVDS3E_6n
LVDS3E_6p
LVDS3E_7n
LVDS3E_7p
LVDS3E_8n
LVDS3E_8p
LVDS3E_9n
LVDS3E_9p
LVDS3E_10n
LVDS3E_10p
LVDS3E_11n
LVDS3E_11p
LVDS3E_12n
LVDS3E_12p
LVDS3E_13n
LVDS3E_13p
LVDS3E_14n
LVDS3E_14p
LVDS3E_15n
LVDS3E_15p
LVDS3E_16n
LVDS3E_16p
LVDS3E_17n
LVDS3E_17p
LVDS3E_18n
LVDS3E_18p
LVDS3E_19n
LVDS3E_19p
LVDS3E_20n
LVDS3E_20p
LVDS3E_21n
LVDS3E_21p
LVDS3E_22n
LVDS3E_22p
LVDS3E_23n
LVDS3E_23p
LVDS3E_24n
LVDS3E_24p
LVDS3D_1n
LVDS3D_1p
LVDS3D_2n
LVDS3D_2p
LVDS3D_3n
LVDS3D_3p
LVDS3D_4n
LVDS3D_4p
LVDS3D_5n
LVDS3D_5p
LVDS3D_6n
LVDS3D_6p
LVDS3D_7n
LVDS3D_7p
LVDS3D_8n
LVDS3D_8p
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
H6
G5
E3
D3
H3
H2
H4
G4
B2
A2
J5
J4
E2
E1
C2
B1
D1
C1
G2
F2
H1
G1
V8
V7
Y8
W8
Y11
Y10
W9
V9
W11
W10
Y13
Y12
T4
T3
U7
T7
U5
U4
R6
R5
U6
T5
W6
V6
M5
M4
P6
P5
L4
L3
K3
J3
N4
N3
R3
R2
P4
P3
L2
K2
N2
N1
R1
P1
K1
J1
M2
M1
U2
T2
W4
V4
Y1
W1
V3
V2
V1
U1
Y3
W3
AA10
AB9
Y7
Y6
DQSn84
DQS84
DQ84
DQ84
DQSn85
DQS85
DQ85
DQ85
DQ85
DQ85
DQ86
DQ86
DQSn86
DQS86
DQ86
DQ86
DQSn87
DQS87
DQ87
DQ87
DQ87
DQ87
DQ88
DQ88
DQSn88
DQS88
DQ88
DQ88
DQSn89
DQS89
DQ89
DQ89
DQ89
DQ89
DQ90
DQ90
DQSn90
DQS90
DQ90
DQ90
DQSn91
DQS91
DQ91
DQ91
DQ91
DQ91
DQ92
DQ92
DQSn92
DQS92
DQ92
DQ92
DQSn93
DQS93
DQ93
DQ93
DQ93
DQ93
DQ94
DQ94
DQSn94
DQS94
DQ94
DQ94
DQSn95
DQS95
DQ95
DQ95
DQ95
DQ95
DQ96
DQ96
DQSn96
DQS96
DQ96
DQ96
DQSn97
DQS97
DQ97
DQ97
DQ97
DQ97
DQ98
DQ98
DQSn98
DQS98
DQ42
DQ42
DQ42
DQ42
DQSn42/CQn42
DQS42/CQ42
DQ42
DQ42
DQ42
DQ42
DQ43
DQ43
DQ43
DQ43
DQ43
DQ43
DQSn43/CQn43
DQS43/CQ43
DQ43
DQ43
DQ43
DQ43
DQ44
DQ44
DQ44
DQ44
DQ44
DQ44
DQSn44/CQn44
DQS44/CQ44
DQ44
DQ44
DQ44
DQ44
DQ45
DQ45
DQ45
DQ45
DQ45
DQ45
DQSn45/CQn45
DQS45/CQ45
DQ45
DQ45
DQ45
DQ45
DQ46
DQ46
DQ46
DQ46
DQ46
DQ46
DQSn46/CQn46
DQS46/CQ46
DQ46
DQ46
DQ46
DQ46
DQ47
DQ47
DQ47
DQ47
DQ47
DQ47
DQSn47/CQn47
DQS47/CQ47
DQ47
DQ47
DQ47
DQ47
DQ48
DQ48
DQ48
DQ48
DQ48
DQ48
DQSn48/CQn48
DQS48/CQ48
DQ48
DQ48
DQ48
DQ48
DQ49
DQ49
DQ49
DQ49
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQSn21/CQn21
DQS21/CQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQSn22/CQn22
DQS22/CQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQSn23/CQn23
DQS23/CQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQSn24/CQn24
DQS24/CQ24
DQ24
DQ24
DQ24
DQ24
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
Page 37 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3B
3B
3B
3B
3B
3B
Index within I/O Bank (1)
VREF
Pin Name/Function
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
PLL_3D_CLKOUT1n
PLL_3D_CLKOUT1p,PLL_3D_CLKOUT1,PLL_3D_FB1
RZQ_3D
CLK_3D_1n
CLK_3D_1p
CLK_3D_0n
CLK_3D_0p
PLL_3D_CLKOUT0n
PLL_3D_CLKOUT0p,PLL_3D_CLKOUT0,PLL_3D_FB0
PLL_3C_CLKOUT1n
PLL_3C_CLKOUT1p,PLL_3C_CLKOUT1,PLL_3C_FB1
RZQ_3C
CLK_3C_1n
CLK_3C_1p
CLK_3C_0n
CLK_3C_0p
PLL_3C_CLKOUT0n
PLL_3C_CLKOUT0p,PLL_3C_CLKOUT0,PLL_3C_FB0
Pin List KF40
Dedicated Tx/Rx
Channel
LVDS3D_9n
LVDS3D_9p
LVDS3D_10n
LVDS3D_10p
LVDS3D_11n
LVDS3D_11p
LVDS3D_12n
LVDS3D_12p
LVDS3D_13n
LVDS3D_13p
LVDS3D_14n
LVDS3D_14p
LVDS3D_15n
LVDS3D_15p
LVDS3D_16n
LVDS3D_16p
LVDS3D_17n
LVDS3D_17p
LVDS3D_18n
LVDS3D_18p
LVDS3D_19n
LVDS3D_19p
LVDS3D_20n
LVDS3D_20p
LVDS3D_21n
LVDS3D_21p
LVDS3D_22n
LVDS3D_22p
LVDS3D_23n
LVDS3D_23p
LVDS3D_24n
LVDS3D_24p
LVDS3C_1n
LVDS3C_1p
LVDS3C_2n
LVDS3C_2p
LVDS3C_3n
LVDS3C_3p
LVDS3C_4n
LVDS3C_4p
LVDS3C_5n
LVDS3C_5p
LVDS3C_6n
LVDS3C_6p
LVDS3C_7n
LVDS3C_7p
LVDS3C_8n
LVDS3C_8p
LVDS3C_9n
LVDS3C_9p
LVDS3C_10n
LVDS3C_10p
LVDS3C_11n
LVDS3C_11p
LVDS3C_12n
LVDS3C_12p
LVDS3C_13n
LVDS3C_13p
LVDS3C_14n
LVDS3C_14p
LVDS3C_15n
LVDS3C_15p
LVDS3C_16n
LVDS3C_16p
LVDS3C_17n
LVDS3C_17p
LVDS3C_18n
LVDS3C_18p
LVDS3C_19n
LVDS3C_19p
LVDS3C_20n
LVDS3C_20p
LVDS3C_21n
LVDS3C_21p
LVDS3C_22n
LVDS3C_22p
LVDS3C_23n
LVDS3C_23p
LVDS3C_24n
LVDS3C_24p
LVDS3B_1n
LVDS3B_1p
LVDS3B_2n
LVDS3B_2p
LVDS3B_3n
LVDS3B_3p
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
AB11
AB10
AA7
AB7
AA9
AA8
AA12
AB12
Y5
W5
AB6
AB5
AA2
Y2
AA4
AA3
AA5
AB4
AB1
AC1
AC6
AD5
AD4
AD3
AB2
AC2
AC4
AC3
AD1
AE1
AE3
AE2
AH1
AJ1
AF3
AF2
AG2
AG1
AH3
AH2
AG4
AH4
AE5
AF4
AJ4
AJ3
AM2
AM1
AK2
AK1
AN2
AN1
AL4
AL3
AK3
AL2
AE6
AF5
AH6
AJ5
AG6
AG5
AE7
AF7
AJ6
AK5
AC7
AD6
AF8
AG7
AD10
AD9
AC9
AC8
AD8
AE8
AC11
AD11
AD13
AC12
AR3
AR2
AP1
AR1
AN4
AN3
DQ98
DQ98
DQSn99
DQS99
DQ99
DQ99
DQ99
DQ99
DQ100
DQ100
DQSn100
DQS100
DQ100
DQ100
DQSn101
DQS101
DQ101
DQ101
DQ101
DQ101
DQ102
DQ102
DQSn102
DQS102
DQ102
DQ102
DQSn103
DQS103
DQ103
DQ103
DQ103
DQ103
DQ104
DQ104
DQSn104
DQS104
DQ104
DQ104
DQSn105
DQS105
DQ105
DQ105
DQ105
DQ105
DQ106
DQ106
DQSn106
DQS106
DQ106
DQ106
DQSn107
DQS107
DQ107
DQ107
DQ107
DQ107
DQ108
DQ108
DQSn108
DQS108
DQ108
DQ108
DQSn109
DQS109
DQ109
DQ109
DQ109
DQ109
DQ110
DQ110
DQSn110
DQS110
DQ110
DQ110
DQSn111
DQS111
DQ111
DQ111
DQ111
DQ111
DQ112
DQ112
DQSn112
DQS112
DQ112
DQ112
DQ49
DQ49
DQSn49/CQn49
DQS49/CQ49
DQ49
DQ49
DQ49
DQ49
DQ50
DQ50
DQ50
DQ50
DQ50
DQ50
DQSn50/CQn50
DQS50/CQ50
DQ50
DQ50
DQ50
DQ50
DQ51
DQ51
DQ51
DQ51
DQ51
DQ51
DQSn51/CQn51
DQS51/CQ51
DQ51
DQ51
DQ51
DQ51
DQ52
DQ52
DQ52
DQ52
DQ52
DQ52
DQSn52/CQn52
DQS52/CQ52
DQ52
DQ52
DQ52
DQ52
DQ53
DQ53
DQ53
DQ53
DQ53
DQ53
DQSn53/CQn53
DQS53/CQ53
DQ53
DQ53
DQ53
DQ53
DQ54
DQ54
DQ54
DQ54
DQ54
DQ54
DQSn54/CQn54
DQS54/CQ54
DQ54
DQ54
DQ54
DQ54
DQ55
DQ55
DQ55
DQ55
DQ55
DQ55
DQSn55/CQn55
DQS55/CQ55
DQ55
DQ55
DQ55
DQ55
DQ56
DQ56
DQ56
DQ56
DQ56
DQ56
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQSn25/CQn25
DQS25/CQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQSn26/CQn26
DQS26/CQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQSn27/CQn27
DQS27/CQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQSn12/CQn12
DQS12/CQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
Page 38 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
Index within I/O Bank (1)
VREF
Pin Name/Function
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
PLL_3B_CLKOUT1n
PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1
RZQ_3B
CLK_3B_1n
CLK_3B_1p
CLK_3B_0n
CLK_3B_0p
PLL_3B_CLKOUT0n
PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0
PLL_3A_CLKOUT1n
PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1
RZQ_3A
CLK_3A_1n
CLK_3A_1p
CLK_3A_0n
CLK_3A_0p
PLL_3A_CLKOUT0n
PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0
Pin List KF40
Dedicated Tx/Rx
Channel
LVDS3B_4n
LVDS3B_4p
LVDS3B_5n
LVDS3B_5p
LVDS3B_6n
LVDS3B_6p
LVDS3B_7n
LVDS3B_7p
LVDS3B_8n
LVDS3B_8p
LVDS3B_9n
LVDS3B_9p
LVDS3B_10n
LVDS3B_10p
LVDS3B_11n
LVDS3B_11p
LVDS3B_12n
LVDS3B_12p
LVDS3B_13n
LVDS3B_13p
LVDS3B_14n
LVDS3B_14p
LVDS3B_15n
LVDS3B_15p
LVDS3B_16n
LVDS3B_16p
LVDS3B_17n
LVDS3B_17p
LVDS3B_18n
LVDS3B_18p
LVDS3B_19n
LVDS3B_19p
LVDS3B_20n
LVDS3B_20p
LVDS3B_21n
LVDS3B_21p
LVDS3B_22n
LVDS3B_22p
LVDS3B_23n
LVDS3B_23p
LVDS3B_24n
LVDS3B_24p
LVDS3A_1n
LVDS3A_1p
LVDS3A_2n
LVDS3A_2p
LVDS3A_3n
LVDS3A_3p
LVDS3A_4n
LVDS3A_4p
LVDS3A_5n
LVDS3A_5p
LVDS3A_6n
LVDS3A_6p
LVDS3A_7n
LVDS3A_7p
LVDS3A_8n
LVDS3A_8p
LVDS3A_9n
LVDS3A_9p
LVDS3A_10n
LVDS3A_10p
LVDS3A_11n
LVDS3A_11p
LVDS3A_12n
LVDS3A_12p
LVDS3A_13n
LVDS3A_13p
LVDS3A_14n
LVDS3A_14p
LVDS3A_15n
LVDS3A_15p
LVDS3A_16n
LVDS3A_16p
LVDS3A_17n
LVDS3A_17p
LVDS3A_18n
LVDS3A_18p
LVDS3A_19n
LVDS3A_19p
LVDS3A_20n
LVDS3A_20p
LVDS3A_21n
LVDS3A_21p
LVDS3A_22n
LVDS3A_22p
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
AT3
AT2
AU2
AU1
AP4
AP3
AL5
AM4
AR5
AT4
AM6
AM5
AP6
AR6
AM7
AN7
AN6
AP5
AH8
AH7
AH9
AJ8
AK7
AK6
AK8
AL7
AL9
AL8
AE11
AE10
AJ10
AJ9
AG10
AG9
AF10
AF9
AF13
AE12
AF12
AG11
AG12
AH11
AT5
AU5
AU4
AV4
AV2
AV1
AW5
AW4
AV6
AW6
AV3
AW3
AN8
AP8
AU6
AV7
AR8
AR7
AT9
AT8
AV8
AW8
AT7
AU7
AL10
AM9
AP10
AR10
AN9
AP9
AM11
AM10
AN11
AP11
AH12
AJ11
AM12
AN12
AK13
AL13
AK11
AK10
AK12
AL12
DQSn113
DQS113
DQ113
DQ113
DQ113
DQ113
DQ114
DQ114
DQSn114
DQS114
DQ114
DQ114
DQSn115
DQS115
DQ115
DQ115
DQ115
DQ115
DQ116
DQ116
DQSn116
DQS116
DQ116
DQ116
DQSn117
DQS117
DQ117
DQ117
DQ117
DQ117
DQ118
DQ118
DQSn118
DQS118
DQ118
DQ118
DQSn119
DQS119
DQ119
DQ119
DQ119
DQ119
DQ120
DQ120
DQSn120
DQS120
DQ120
DQ120
DQSn121
DQS121
DQ121
DQ121
DQ121
DQ121
DQ122
DQ122
DQSn122
DQS122
DQ122
DQ122
DQSn123
DQS123
DQ123
DQ123
DQ123
DQ123
DQ124
DQ124
DQSn124
DQS124
DQ124
DQ124
DQSn125
DQS125
DQ125
DQ125
DQ125
DQ125
DQ126
DQ126
DQSn126
DQS126
DQ126
DQ126
DQSn127
DQS127
DQSn56/CQn56
DQS56/CQ56
DQ56
DQ56
DQ56
DQ56
DQ57
DQ57
DQ57
DQ57
DQ57
DQ57
DQSn57/CQn57
DQS57/CQ57
DQ57
DQ57
DQ57
DQ57
DQ58
DQ58
DQ58
DQ58
DQ58
DQ58
DQSn58/CQn58
DQS58/CQ58
DQ58
DQ58
DQ58
DQ58
DQ59
DQ59
DQ59
DQ59
DQ59
DQ59
DQSn59/CQn59
DQS59/CQ59
DQ59
DQ59
DQ59
DQ59
DQ60
DQ60
DQ60
DQ60
DQ60
DQ60
DQSn60/CQn60
DQS60/CQ60
DQ60
DQ60
DQ60
DQ60
DQ61
DQ61
DQ61
DQ61
DQ61
DQ61
DQSn61/CQn61
DQS61/CQ61
DQ61
DQ61
DQ61
DQ61
DQ62
DQ62
DQ62
DQ62
DQ62
DQ62
DQSn62/CQn62
DQS62/CQ62
DQ62
DQ62
DQ62
DQ62
DQ63
DQ63
DQ63
DQ63
DQ63
DQ63
DQSn63/CQn63
DQS63/CQ63
DQ28
DQ28
DQ28
DQ28
DQSn28/CQn28
DQS28/CQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQSn29/CQn29
DQS29/CQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQSn30/CQn30
DQS30/CQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQSn31/CQn31
DQS31/CQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
Page 39 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
3A
3A
3A
3A
Index within I/O Bank (1)
VREF
3
2
1
0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
HPS
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Pin Name/Function
Optional Function(s)
Configuration
HPS Function (2)
Non-Dedicated
Function
Tx/Rx Channel
IO
IO
IO
IO
GND
TDO
TDO
TMS
TMS
TRST
TRST
TCK
TCK
TDI
TDI
MSEL0
MSEL0
MSEL1
MSEL1
MSEL2
MSEL2
nIO_PULLUP
nIO_PULLUP
nSTATUS
nSTATUS
CONF_DONE
CONF_DONE
GND
nCONFIG
nCONFIG
nCE
nCE
nCSO0
nCSO0
nCSO1
nCSO1
nCSO2
nCSO2
AS_DATA0,ASDO
AS_DATA0,ASDO
AS_DATA1
AS_DATA1
AS_DATA2
AS_DATA2
AS_DATA3
AS_DATA3
DCLK
DCLK
HPS_CLK1
HPS_CLK1
HPS_nPOR
HPS_nPOR
HPS_nRST
HPS_nRST
GPIO2_IO0,NAND_ADQ0,SDMMC_DATA0,QSPI_CLK
HPS_DEDICATED_4
GPIO2_IO1,NAND_ADQ1,SDMMC_CMD,QSPI_IO0
HPS_DEDICATED_5
GPIO2_IO2,NAND_WE_N,SDMMC_CCLK,QSPI_SS0,BOOTSEL2
BOOTSEL2/HPS_DEDICATED_6
GPIO2_IO3,NAND_RE_N,SDMMC_DATA1,QSPI_IO1
HPS_DEDICATED_7
GPIO2_IO4,NAND_ADQ2,SDMMC_DATA2,QSPI_IO2_WPN
HPS_DEDICATED_8
GPIO2_IO5,NAND_ADQ3,SDMMC_DATA3,QSPI_IO3_HOLD
HPS_DEDICATED_9
GPIO2_IO6,NAND_CLE,SDMMC_PWR_ENA,SPIM0_SS1_N,SPIS0_MISO,BOOTSEL1
BOOTSEL1/HPS_DEDICATED_10
GPIO2_IO7,NAND_ALE,QSPI_SS1,SPIM0_CLK,BOOTSEL0
BOOTSEL0/HPS_DEDICATED_11
GPIO2_IO8,NAND_RB,UART1_TX,SDMMC_DATA4,SPIM0_MOSI,EMAC1_MDIO,I2C_EMAC1_SDA HPS_DEDICATED_12
GPIO2_IO9,NAND_CE_N,UART1_RTS_N,SDMMC_DATA5,SPIM0_MISO,EMAC1_MDC,I2C_EMAC1 HPS_DEDICATED_13
GPIO2_IO10,NAND_ADQ4,UART1_CTS_N,SDMMC_DATA6,SPIM0_SS0_N,EMAC2_MDIO,I2C_EMAHPS_DEDICATED_14
GPIO2_IO11,NAND_ADQ5,UART1_RX,SDMMC_DATA7,SPIS0_CLK,EMAC2_MDC,I2C_EMAC2_SCLHPS_DEDICATED_15
GPIO2_IO12,NAND_ADQ6,UART1_TX,QSPI_SS2,SPIS0_MOSI,EMAC0_MDIO,I2C_EMAC0_SDA
HPS_DEDICATED_16
GPIO2_IO13,NAND_ADQ7,UART1_RX,QSPI_SS3,SPIS0_SS0_N,EMAC0_MDC,I2C_EMAC0_SCL HPS_DEDICATED_17
ADCGND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
Pin List KF40
Dedicated Tx/Rx
Channel
LVDS3A_23n
LVDS3A_23p
LVDS3A_24n
LVDS3A_24p
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
Yes
Yes
AH13
AJ13
AH14
AJ14
AJ15
AR11
AU12
AU9
AL14
AR12
AM14
AP13
AN14
AK15
AV9
AU10
AL15
AT10
AN13
AW9
AU11
AW10
AT12
AR13
AV11
AV12
AW11
E22
K21
J21
J18
F22
K18
E23
G21
H21
H22
H19
D23
C23
F23
G22
J19
L20
C14
A11
A16
A21
A26
A31
A33
A34
A35
A38
A6
AA1
AA16
AA21
AA26
AA28
AA34
AA35
AA38
AA39
AB13
AB18
AB23
AB28
AB29
AB3
AB32
AB33
AB36
AB37
AC15
AC20
AC29
AC34
AC35
AC38
AC39
AC5
AD12
AD17
AD2
AD22
DQ127
DQ127
DQ127
DQ127
DQ63
DQ63
DQ63
DQ63
DQ31
DQ31
DQ31
DQ31
DQ15
DQ15
DQ15
DQ15
Page 40 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Dedicated Tx/Rx
Channel
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AD29
AD32
AD33
AD36
AD37
AE14
AE19
AE24
AE28
AE34
AE35
AE38
AE39
AE4
AE9
AF1
AF16
AF21
AF29
AF32
AF33
AF36
AF37
AG13
AG18
AG23
AG28
AG29
AG3
AG34
AG35
AG38
AG39
AG8
AH15
AH20
AH25
AH29
AH32
AH33
AH36
AH37
AH5
AJ17
AJ2
AJ22
AJ27
AJ28
AJ34
AJ35
AJ38
AJ39
AJ7
AK14
AK29
AK32
AK33
AK36
AK37
AK4
AL1
AL26
AL29
AL34
AL35
AL38
AL39
AL6
AM28
AM29
AM3
AM32
AM33
AM36
AM37
AM8
AN10
AN15
AN29
AN30
AN31
AN34
AN35
AN38
AN39
AN5
Pin List KF40
Page 41 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Dedicated Tx/Rx
Channel
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AP12
AP17
AP2
AP27
AP31
AP32
AP33
AP36
AP37
AP7
AR14
AR19
AR24
AR29
AR33
AR34
AR35
AR38
AR39
AR4
AR9
AT1
AT11
AT16
AT21
AT26
AT31
AT33
AT36
AT37
AT6
AU13
AU18
AU23
AU28
AU3
AU33
AU34
AU35
AU38
AU39
AU8
AV10
AV15
AV20
AV25
AV30
AV33
AV36
AV37
AV5
AW12
AW17
AW2
AW22
AW27
AW31
AW33
AW34
AW35
AW38
AW7
B13
B18
B23
B28
B3
B31
B32
B33
B36
B37
B8
C10
C15
C20
C25
C30
C33
C34
C35
C38
C39
C5
D12
D17
Pin List KF40
Page 42 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Dedicated Tx/Rx
Channel
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
D2
D22
D27
D32
D33
D36
D37
D7
E14
E19
E24
E29
E33
E34
E35
E38
E39
E4
E9
F1
F11
F21
F26
F31
F32
F33
F36
F37
F6
G18
G23
G28
G3
G31
G34
G35
G38
G39
H10
H20
H29
H30
H31
H32
H33
H36
H37
H5
J2
J27
J28
J34
J35
J38
J39
J7
K19
K29
K32
K33
K36
K37
K4
L1
L11
L16
L21
L26
L29
L34
L35
L38
L39
L6
M13
M18
M23
M28
M29
M3
M32
M33
M36
M37
M8
N15
Pin List KF40
Page 43 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GNDSENSE
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Dedicated Tx/Rx
Channel
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
N20
N25
N28
N34
N35
N38
N39
N5
P12
P17
P2
P22
P29
P32
P33
P36
P37
R14
R19
R24
R29
R34
R35
R38
R39
R4
T1
T16
T21
T29
T32
T33
T36
T37
T6
U13
U18
U23
U28
U3
U34
U35
U38
U39
U8
V15
V20
V29
V32
V33
V36
V37
V5
W12
W17
W2
W22
W27
W29
W34
W35
W38
W39
Y14
Y19
Y24
Y29
Y32
Y33
Y36
Y37
Y4
AE16
AA14
AA15
AA17
AA18
AA19
AA20
AA22
AA23
AA24
AB14
AB15
AB16
AB17
Pin List KF40
Page 44 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Dedicated Tx/Rx
Channel
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AB19
AB20
AB21
AB22
AB24
AC17
AC18
AC22
AD14
AD18
AD19
AD20
AD21
AD23
AD24
AE18
AE20
AE21
AE22
AE23
AF14
AF17
AF18
AF19
AF20
AF22
AF23
AF24
AG21
N18
N22
P14
P15
P16
P18
P19
P20
P21
P23
P24
R15
R16
R17
R18
R20
R21
R22
R23
T14
T15
T17
T18
T19
T20
T22
T23
T24
U16
U20
U21
V14
V16
V17
V18
V19
V21
V22
V23
V24
W15
W16
W18
W20
W21
W23
W24
Y17
Y21
AC14
AC16
AC19
AC21
AC23
AC24
U14
U15
Pin List KF40
Page 45 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
2A
2G
2H
2I
2J
2K
2L
3A
3B
3C
3D
3E
3F
3G
3H
PT-10AS057-1.1
Copyright © 2015 Altera Corp
VREF
VREFB2AN0
VREFB2GN0
VREFB2HN0
VREFB2IN0
VREFB2JN0
VREFB2KN0
VREFB2LN0
VREFB3AN0
VREFB3BN0
VREFB3CN0
VREFB3DN0
VREFB3EN0
VREFB3FN0
VREFB3GN0
VREFB3HN0
Pin Name/Function
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
VCCPT
VCCPT
VCCPT
VCCPT
DNU
DNU
DNU
DNU
DNU
VCCPGM
VCCPGM
TEMPDIODEn
TEMPDIODEp
VCCBAT
VCCA_PLL
VCCA_PLL
VCCIO2A
VCCIO2A
VCCIO2A
VCCIO2G
VCCIO2G
VCCIO2G
VCCIO2H
VCCIO2H
VCCIO2H
VCCIO2I
VCCIO2I
VCCIO2I
VCCIO2J
VCCIO2J
VCCIO2J
VCCIO2K
VCCIO2K
VCCIO2K
VCCIO2L
VCCIO2L
VCCIO2L
VCCIO3A
VCCIO3A
VCCIO3A
VCCIO3B
VCCIO3B
VCCIO3B
VCCIO3C
VCCIO3C
VCCIO3C
VCCIO3D
VCCIO3D
VCCIO3D
VCCIO3E
VCCIO3E
VCCIO3E
VCCIO3F
VCCIO3F
VCCIO3F
VCCIO3G
VCCIO3G
VCCIO3G
VCCIO3H
VCCIO3H
VCCIO3H
VCCIOREF_HPS
VCCIO_HPS
VREFB2AN0
VREFB2GN0
VREFB2HN0
VREFB2IN0
VREFB2JN0
VREFB2KN0
VREFB2LN0
VREFB3AN0
VREFB3BN0
VREFB3CN0
VREFB3DN0
VREFB3EN0
VREFB3FN0
VREFB3GN0
VREFB3HN0
VREFN_ADC
VREFP_ADC
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
VCCH_GXBL
Dedicated Tx/Rx
Channel
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
U17
U19
U22
U24
AV31
AV32
AD15
AE15
AD16
AG17
AH17
B14
B15
AG16
W14
W19
AK19
AL16
AM18
AL21
AN20
AP22
AK24
AM23
AN25
AC25
AD27
AF26
F16
H15
J17
P27
T26
V25
H25
J22
K24
AJ12
AL11
AM13
AF11
AH10
AK9
AC10
AD7
AF6
AA11
AA6
AB8
V10
W7
Y9
P7
R9
T11
G8
K9
N10
G13
J12
K14
J20
K20
AH19
AH22
AH24
AA25
M16
P25
M20
AG14
AE13
AC13
AA13
W13
V13
R13
M14
A14
A13
AA29
AE29
AJ29
J29
N29
U29
Pin List KF40
Page 46 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Bank
Number
Index within I/O Bank (1)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
HPS Function (2)
Non-Dedicated
Tx/Rx Channel
VCCR_GXBL1C
VCCR_GXBL1C
VCCR_GXBL1D
VCCR_GXBL1D
VCCR_GXBL1E
VCCR_GXBL1E
VCCR_GXBL1F
VCCR_GXBL1F
VCCR_GXBL1G
VCCR_GXBL1G
VCCR_GXBL1H
VCCR_GXBL1H
VCCT_GXBL1C
VCCT_GXBL1C
VCCT_GXBL1D
VCCT_GXBL1D
VCCT_GXBL1E
VCCT_GXBL1E
VCCT_GXBL1F
VCCT_GXBL1F
VCCT_GXBL1G
VCCT_GXBL1G
VCCT_GXBL1H
VCCT_GXBL1H
RREF_BL
RREF_TL
VCCERAM
VCCERAM
VCCERAM
VCCERAM
VCCERAM
VCCERAM
VCCLSENSE
VCCL_HPS
VCCL_HPS
VCCL_HPS
VCCL_HPS
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCPLL_HPS
VSIGN_0
VSIGN_1
VSIGP_0
VSIGP_1
Dedicated Tx/Rx
Channel
Soft CDR Support
KF40
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AL30
AL31
AG30
AG31
AC30
AC31
W30
W31
R30
R31
L30
L31
AJ30
AJ31
AE30
AE31
AA30
AA31
U30
U31
N30
N31
J30
J31
AW32
A32
Y15
Y16
Y18
Y20
Y22
Y23
AE17
L17
L18
L19
M17
AF15
AG15
AG19
AG20
AG22
AG24
N14
N16
N17
N19
N21
N23
N24
M19
D15
E16
D14
E15
Notes:
(1) For more information about the external memory interface schemes of the pins with indices, refer to the
Arria10EMIF.xls
(2) For more information about the Hard Processor System functions of the corresponding pins, refer to the
Arria10HPS.xls
PT-10AS057-1.1
Copyright © 2015 Altera Corp
Pin List KF40
Page 47 of 48
Pin Information for the Arria®10 10AS057 Device
Version 1.1
Version Number
Date
1.0
1.1
9/26/2014
12/30/2015
PT-10AS057-1.1
Copyright © 2015 Altera Corp.
Changes Made
Initial release.
Removed the CM_PLL_CLK pins.
Revision History
Page 48 of 48
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement