Pin-Outs

Pin-Outs
®
Pin Information for the Arria 10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VREF
Pin Name/Function
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
REFCLK_GXBL1D_CHTp
REFCLK_GXBL1D_CHTn
GXBL1D_TX_CH5n
GXBL1D_TX_CH5p
GXBL1D_RX_CH5n,GXBL1D_REFCLK5n
GXBL1D_RX_CH5p,GXBL1D_REFCLK5p
GXBL1D_TX_CH4n
GXBL1D_TX_CH4p
GXBL1D_RX_CH4n,GXBL1D_REFCLK4n
GXBL1D_RX_CH4p,GXBL1D_REFCLK4p
GXBL1D_TX_CH3n
GXBL1D_TX_CH3p
GXBL1D_RX_CH3n,GXBL1D_REFCLK3n
GXBL1D_RX_CH3p,GXBL1D_REFCLK3p
GXBL1D_TX_CH2n
GXBL1D_TX_CH2p
GXBL1D_RX_CH2n,GXBL1D_REFCLK2n
GXBL1D_RX_CH2p,GXBL1D_REFCLK2p
GXBL1D_TX_CH1n
GXBL1D_TX_CH1p
GXBL1D_RX_CH1n,GXBL1D_REFCLK1n
GXBL1D_RX_CH1p,GXBL1D_REFCLK1p
GXBL1D_TX_CH0n
GXBL1D_TX_CH0p
GXBL1D_RX_CH0n,GXBL1D_REFCLK0n
GXBL1D_RX_CH0p,GXBL1D_REFCLK0p
REFCLK_GXBL1D_CHBp
REFCLK_GXBL1D_CHBn
REFCLK_GXBL1C_CHTp
REFCLK_GXBL1C_CHTn
GXBL1C_TX_CH5n
GXBL1C_TX_CH5p
GXBL1C_RX_CH5n,GXBL1C_REFCLK5n
GXBL1C_RX_CH5p,GXBL1C_REFCLK5p
GXBL1C_TX_CH4n
GXBL1C_TX_CH4p
GXBL1C_RX_CH4n,GXBL1C_REFCLK4n
GXBL1C_RX_CH4p,GXBL1C_REFCLK4p
GXBL1C_TX_CH3n
GXBL1C_TX_CH3p
GXBL1C_RX_CH3n,GXBL1C_REFCLK3n
GXBL1C_RX_CH3p,GXBL1C_REFCLK3p
GXBL1C_TX_CH2n
GXBL1C_TX_CH2p
GXBL1C_RX_CH2n,GXBL1C_REFCLK2n
GXBL1C_RX_CH2p,GXBL1C_REFCLK2p
GXBL1C_TX_CH1n
GXBL1C_TX_CH1p
GXBL1C_RX_CH1n,GXBL1C_REFCLK1n
GXBL1C_RX_CH1p,GXBL1C_REFCLK1p
GXBL1C_TX_CH0n
GXBL1C_TX_CH0p
GXBL1C_RX_CH0n,GXBL1C_REFCLK0n
GXBL1C_RX_CH0p,GXBL1C_REFCLK0p
REFCLK_GXBL1C_CHBp
REFCLK_GXBL1C_CHBn
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
DIFFIO2L_1n
DIFFIO2L_1p
DIFFIO2L_2n
DIFFIO2L_2p
DIFFIO2L_3n
DIFFIO2L_3p
DIFFIO2L_4n
DIFFIO2L_4p
DIFFIO2L_5n
DIFFIO2L_5p
DIFFIO2L_6n
DIFFIO2L_6p
DIFFIO2L_7n
DIFFIO2L_7p
DIFFIO2L_8n
DIFFIO2L_8p
DIFFIO2L_9n
DIFFIO2L_9p
DIFFIO2L_10n
DIFFIO2L_10p
DIFFIO2L_11n
DIFFIO2L_11p
DIFFIO2L_12n
DIFFIO2L_12p
DIFFIO2L_13n
DIFFIO2L_13p
DIFFIO2L_14n
DIFFIO2L_14p
DIFFIO2L_15n
DIFFIO2L_15p
DIFFIO2L_16n
DIFFIO2L_16p
DIFFIO2L_17n
DIFFIO2L_17p
DIFFIO2L_18n
DIFFIO2L_18p
DIFFIO2L_19n
DIFFIO2L_19p
DIFFIO2L_20n
DIFFIO2L_20p
DIFFIO2L_21n
DIFFIO2L_21p
DIFFIO2L_22n
DIFFIO2L_22p
DIFFIO2L_23n
DIFFIO2L_23p
DIFFIO2L_24n
DIFFIO2L_24p
PLL_2L_CLKOUT1n
PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1
RZQ_2L
CLK_2L_1n
CLK_2L_1p
CLK_2L_0n
CLK_2L_0p
PLL_2L_CLKOUT0n
PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0
LVDS2K_1n
LVDS2K_1p
LVDS2K_2n
LVDS2K_2p
LVDS2K_3n
LVDS2K_3p
LVDS2K_4n
LVDS2K_4p
LVDS2K_5n
LVDS2K_5p
LVDS2K_6n
LVDS2K_6p
LVDS2K_7n
LVDS2K_7p
LVDS2K_8n
LVDS2K_8p
LVDS2K_9n
LVDS2K_9p
LVDS2K_10n
PLL_2K_CLKOUT1n
Pin List F27
Soft CDR Support
F27
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
L22
L21
C25
C26
B23
B24
E25
E26
D23
D24
G25
G26
F23
F24
J25
J26
H23
H24
L25
L26
K23
K24
N25
N26
M23
M24
N22
N21
R22
R21
R25
R26
P23
P24
U25
U26
T23
T24
W25
W26
V23
V24
AA25
AA26
Y23
Y24
AC25
AC26
AB23
AB24
AE25
AE26
AD23
AD24
U22
U21
E5
E4
D5
D4
E7
E6
F4
F3
G5
G4
F8
F7
E9
D9
E11
E10
C8
C7
D8
D7
D10
C10
C6
C5
B6
A6
B5
A4
B8
A7
B10
B9
B4
B3
A9
A8
D3
D2
C3
C2
C1
B1
A3
A2
E2
E1
F2
F1
H18
G18
F16
E16
F17
E17
G19
G20
F18
F19
E14
E15
C20
C21
E19
D19
D17
D18
E20
DQ0
DQ0
DQSn0
DQS0
DQ0
DQ0
DQSn1
DQS1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQSn2
DQS2
DQ2
DQ2
DQSn3
DQS3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQSn4
DQS4
DQ4
DQ4
DQSn5
DQS5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQSn6
DQS6
DQ6
DQ6
DQSn7
DQS7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQSn8
DQS8
DQ8
DQ8
DQSn9
DQS9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQSn10
DQS10
DQ10
DQ10
DQSn11
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
Page 1 of 37
®
Pin Information for the Arria 10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1
Configuration
Function
RZQ_2K
CLK_2K_1n
CLK_2K_1p
CLK_2K_0n
CLK_2K_0p
PLL_2K_CLKOUT0n
PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0
PLL_2J_CLKOUT1n
PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1
RZQ_2J
CLK_2J_1n
CLK_2J_1p
CLK_2J_0n
CLK_2J_0p
PLL_2J_CLKOUT0n
PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0
DATA0
DATA1
DATA2
DATA3
DATA4
DATA5
DATA6
DATA7
DATA8
DATA9
DATA10
DATA11
DATA12
DATA13
DATA14
DATA15
DATA16
DATA17
DATA18
DATA19
nCEO
PLL_2A_CLKOUT1n
PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1
RZQ_2A
CLK_2A_1n
CLK_2A_1p
CLK_2A_0n
CLK_2A_0p
DATA20
DATA21
DATA22
DATA23
DATA24
DATA25
DATA26
DATA27
DATA28
DATA29
DATA30
DATA31
CLKUSR
PR_REQUEST
PR_READY
nPERSTL0
PR_DONE
nPERSTL1
PR_ERROR
PLL_2A_CLKOUT0n
PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0
CvP_CONFDONE
INIT_DONE
DEV_OE
Pin List F27
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS2K_10p
LVDS2K_11n
LVDS2K_11p
LVDS2K_12n
LVDS2K_12p
LVDS2K_13n
LVDS2K_13p
LVDS2K_14n
LVDS2K_14p
LVDS2K_15n
LVDS2K_15p
LVDS2K_16n
LVDS2K_16p
LVDS2K_17n
LVDS2K_17p
LVDS2K_18n
LVDS2K_18p
LVDS2K_19n
LVDS2K_19p
LVDS2K_20n
LVDS2K_20p
LVDS2K_21n
LVDS2K_21p
LVDS2K_22n
LVDS2K_22p
LVDS2K_23n
LVDS2K_23p
LVDS2K_24n
LVDS2K_24p
LVDS2J_1n
LVDS2J_1p
LVDS2J_2n
LVDS2J_2p
LVDS2J_3n
LVDS2J_3p
LVDS2J_4n
LVDS2J_4p
LVDS2J_5n
LVDS2J_5p
LVDS2J_6n
LVDS2J_6p
LVDS2J_7n
LVDS2J_7p
LVDS2J_8n
LVDS2J_8p
LVDS2J_9n
LVDS2J_9p
LVDS2J_10n
LVDS2J_10p
LVDS2J_11n
LVDS2J_11p
LVDS2J_12n
LVDS2J_12p
LVDS2J_13n
LVDS2J_13p
LVDS2J_14n
LVDS2J_14p
LVDS2J_15n
LVDS2J_15p
LVDS2J_16n
LVDS2J_16p
LVDS2J_17n
LVDS2J_17p
LVDS2J_18n
LVDS2J_18p
LVDS2J_19n
LVDS2J_19p
LVDS2J_20n
LVDS2J_20p
LVDS2J_21n
LVDS2J_21p
LVDS2J_22n
LVDS2J_22p
LVDS2J_23n
LVDS2J_23p
LVDS2J_24n
LVDS2J_24p
LVDS2A_1n
LVDS2A_1p
LVDS2A_2n
LVDS2A_2p
LVDS2A_3n
LVDS2A_3p
LVDS2A_4n
LVDS2A_4p
LVDS2A_5n
LVDS2A_5p
LVDS2A_6n
LVDS2A_6p
LVDS2A_7n
LVDS2A_7p
LVDS2A_8n
LVDS2A_8p
LVDS2A_9n
LVDS2A_9p
LVDS2A_10n
LVDS2A_10p
LVDS2A_11n
LVDS2A_11p
LVDS2A_12n
LVDS2A_12p
LVDS2A_13n
LVDS2A_13p
LVDS2A_14n
LVDS2A_14p
LVDS2A_15n
LVDS2A_15p
LVDS2A_16n
LVDS2A_16p
LVDS2A_17n
LVDS2A_17p
LVDS2A_18n
LVDS2A_18p
LVDS2A_19n
LVDS2A_19p
LVDS2A_20n
LVDS2A_20p
LVDS2A_21n
LVDS2A_21p
LVDS2A_22n
LVDS2A_22p
LVDS2A_23n
LVDS2A_23p
Soft CDR Support
F27
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
D20
F21
E21
C18
B18
C16
C17
D14
D15
B16
A16
A17
A18
C15
B15
B19
A19
D13
D12
C13
B13
B14
A14
A13
A12
C12
C11
B11
A11
W18
W19
Y21
AA21
Y19
Y20
W17
Y17
AA17
AB16
Y16
AA16
AB20
AB21
AC20
AC21
AA18
AB18
AA19
AB19
AD19
AD20
AC18
AD18
AE19
AF19
AB15
AC15
AF17
AF18
AD17
AE17
AC16
AC17
AE16
AF16
AE10
AF9
AF12
AF11
AE15
AE14
AD15
AD14
AE12
AE11
AF13
AF14
AE5
AE4
AD9
AE9
AD7
AE7
AF4
AF3
AE6
AF6
AF8
AF7
AC8
AD8
AC10
AD10
AB6
AB5
AC7
AC6
AB10
AB9
AC5
AD5
Y14
AA14
AD13
AD12
W15
Y15
AB14
AB13
AB11
AC11
AC13
AC12
AA9
AB8
W9
W8
AA13
AA12
AA8
AA7
W10
Y9
DQS11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQSn12
DQS12
DQ12
DQ12
DQSn13
DQS13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQSn14
DQS14
DQ14
DQ14
DQSn15
DQS15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQSn16
DQS16
DQ16
DQ16
DQSn17
DQS17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQSn18
DQS18
DQ18
DQ18
DQSn19
DQS19
DQ19
DQ19
DQ19
DQ19
DQ20
DQ20
DQSn20
DQS20
DQ20
DQ20
DQSn21
DQS21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQSn22
DQS22
DQ22
DQ22
DQSn23
DQS23
DQ23
DQ23
DQ23
DQ23
DQ24
DQ24
DQSn24
DQS24
DQ24
DQ24
DQSn25
DQS25
DQ25
DQ25
DQ25
DQ25
DQ26
DQ26
DQSn26
DQS26
DQ26
DQ26
DQSn27
DQS27
DQ27
DQ27
DQ27
DQ27
DQ28
DQ28
DQSn28
DQS28
DQ28
DQ28
DQSn29
DQS29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQSn30
DQS30
DQ30
DQ30
DQSn31
DQS31
DQ31
DQ31
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQSn12/CQn12
DQS12/CQ12
DQ12
DQ12
DQ12
DQ12
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
Page 2 of 37
®
Pin Information for the Arria 10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
2A
2A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
VREFB2AN0
VREFB2AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
GND
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
GND
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
AS_DATA2
AS_DATA3
DCLK
ADCGND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
Optional Function(s)
Configuration
Function
CRC_ERROR
DEV_CLRn
PLL_3A_CLKOUT1n
PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1
RZQ_3A
CLK_3A_1n
CLK_3A_1p
CLK_3A_0n
CLK_3A_0p
PLL_3A_CLKOUT0n
PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
AS_DATA2
AS_DATA3
DCLK
Pin List F27
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS2A_24n
LVDS2A_24p
LVDS3A_1n
LVDS3A_1p
LVDS3A_2n
LVDS3A_2p
LVDS3A_3n
LVDS3A_3p
LVDS3A_4n
LVDS3A_4p
LVDS3A_5n
LVDS3A_5p
LVDS3A_6n
LVDS3A_6p
LVDS3A_7n
LVDS3A_7p
LVDS3A_8n
LVDS3A_8p
LVDS3A_9n
LVDS3A_9p
LVDS3A_10n
LVDS3A_10p
LVDS3A_11n
LVDS3A_11p
LVDS3A_12n
LVDS3A_12p
LVDS3A_13n
LVDS3A_13p
LVDS3A_14n
LVDS3A_14p
LVDS3A_15n
LVDS3A_15p
LVDS3A_16n
LVDS3A_16p
LVDS3A_17n
LVDS3A_17p
LVDS3A_18n
LVDS3A_18p
LVDS3A_19n
LVDS3A_19p
LVDS3A_20n
LVDS3A_20p
LVDS3A_21n
LVDS3A_21p
LVDS3A_22n
LVDS3A_22p
LVDS3A_23n
LVDS3A_23p
LVDS3A_24n
LVDS3A_24p
Soft CDR Support
F27
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
AA11
Y10
K4
J4
H6
H5
K5
J5
M4
L4
H3
G3
N5
M5
J3
H2
K2
J2
H1
G1
L2
K1
M1
L1
M3
L3
P5
R5
T3
U3
P4
P3
N3
N2
U5
U4
R4
T4
T2
T1
U1
V1
P2
N1
R2
R1
V3
V2
W3
W2
AD4
AA1
AC1
AA6
Y1
AE1
Y2
AA3
AA2
W5
AD3
AB1
W4
Y5
AA4
AE2
AC3
AB4
Y4
AD2
AC2
AB3
AF2
J7
H11
J10
K11
K12
L12
M11
J12
A10
A15
A20
A22
A23
A24
A25
A5
AA10
AA20
AA22
AA23
AA24
AA5
AB2
AB22
AB25
AB26
AB7
AC14
AC19
AC22
AC23
AC24
AC4
AC9
AD1
AD11
AD16
AD21
AD22
AD25
AD26
AD6
AE13
AE18
AE20
AE21
AE22
AE23
AE24
AE3
DQ31
DQ31
DQ56
DQ56
DQSn56
DQS56
DQ56
DQ56
DQSn57
DQS57
DQ57
DQ57
DQ57
DQ57
DQ58
DQ58
DQSn58
DQS58
DQ58
DQ58
DQSn59
DQS59
DQ59
DQ59
DQ59
DQ59
DQ60
DQ60
DQSn60
DQS60
DQ60
DQ60
DQSn61
DQS61
DQ61
DQ61
DQ61
DQ61
DQ62
DQ62
DQSn62
DQS62
DQ62
DQ62
DQSn63
DQS63
DQ63
DQ63
DQ63
DQ63
DQ15
DQ15
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQSn28/CQn28
DQS28/CQ28
DQ28
DQ28
DQ28
DQ28
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQSn29/CQn29
DQS29/CQ29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQSn30/CQn30
DQS30/CQ30
DQ30
DQ30
DQ30
DQ30
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQSn31/CQn31
DQS31/CQ31
DQ31
DQ31
DQ31
DQ31
DQ7
DQ7
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ3
DQ3
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
Page 3 of 37
®
Pin Information for the Arria 10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F27
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
AE8
AF10
AF15
AF20
AF24
AF25
AF5
B12
B17
B2
B20
B21
B22
B25
B26
B7
C14
C19
C22
C23
C24
C4
D1
D21
D22
D25
D26
D6
E13
E22
E23
E24
E3
F10
F20
F22
F25
F26
F5
G12
G17
G2
G21
G22
G23
G24
G7
H14
H19
H22
H25
H26
H4
H9
J1
J11
J16
J20
J21
J22
J23
J24
J6
K13
K18
K25
K26
K3
K8
L10
L15
L20
L23
L24
L5
M12
M17
M2
M20
M25
M26
M7
N14
N19
N20
N23
N24
N4
N9
P1
P11
P16
P25
P26
P6
R13
R18
R20
R23
R24
R8
T10
T15
T20
T25
T26
U12
U17
U20
U23
U24
U7
V14
V19
V20
GND
GND
GND
GND
GND
GND
V21
V22
V25
V26
V4
V9
Pin List F27
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Page 4 of 37
®
Pin Information for the Arria 10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
2A
2J
2K
2L
3A
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GNDSENSE
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCCPT
VCCPT
VCCPT
VCCPT
DNU
DNU
DNU
DNU
DNU
VCCPGM
VCCPGM
TEMPDIODEn
TEMPDIODEp
VCCBAT
VCCA_PLL
VCCA_PLL
VCCIO2A
VCCIO2A
VCCIO2A
VCCIO2J
VCCIO2J
VCCIO2J
VCCIO2K
VCCIO2K
VCCIO2K
VCCIO2L
VCCIO2L
VCCIO2L
VCCIO3A
VCCIO3A
VCCIO3A
VREFB2AN0 VREFB2AN0
VREFB2JN0 VREFB2JN0
VREFB2KN0 VREFB2KN0
VREFB2LN0 VREFB2LN0
VREFB3AN0 VREFB3AN0
VREFN_ADC
VREFP_ADC
NC
NC
NC
NC
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F27
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
W1
W11
W21
W22
W23
W24
W6
Y22
Y25
Y26
Y3
Y8
R10
K10
K15
K16
K17
K9
L13
L14
L17
L18
L8
L9
M10
M13
M14
M16
M8
N10
N12
N15
N16
N17
N18
N8
P12
P13
P14
P17
P18
P8
P9
R14
R15
R17
T12
T13
T14
T17
T18
T8
T9
U10
U11
U13
U14
U15
U16
U18
U8
U9
L11
L16
T11
T16
AF21
AF22
W7
Y7
Y6
V11
V12
J8
J9
V10
N11
N13
AA15
AB12
Y13
AB17
W16
Y18
D16
E18
F15
C9
D11
E8
R3
T5
U2
V15
V17
H17
E12
R6
G6
F6
G13
G11
H10
F12
Pin List F27
Page 5 of 37
®
Pin Information for the Arria 10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
VCCH_GXBL
VCCH_GXBL
VCCR_GXBL1C
VCCR_GXBL1C
VCCR_GXBL1D
VCCR_GXBL1D
VCCT_GXBL1C
VCCT_GXBL1C
VCCT_GXBL1D
VCCT_GXBL1D
RREF_BL
RREF_TL
VCCERAM
VCCERAM
VCCLSENSE
VCCP
VCCP
VCCP
VCCP
VCCP
VSIGN_0
VSIGN_1
VSIGP_0
VSIGP_1
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F27
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
G16
F14
G15
G14
G10
H13
J15
J13
F13
F11
J14
H15
H16
H12
H20
H21
H7
J17
J18
J19
K14
K19
K6
K7
L19
L6
L7
M18
M19
M6
N6
N7
P19
P7
R19
R7
T19
T6
T7
U19
U6
V13
V16
V18
V5
V6
V7
V8
W12
W13
W14
W20
Y11
Y12
K20
P20
T21
T22
M21
M22
P21
P22
K21
K22
AF23
A21
P10
P15
R11
M15
M9
R12
R16
R9
H8
G9
G8
F9
Notes:
(1) For more information about pin definition and pin connection guidelines, refer to the
Arria 10 GT, GX, and SX Device Family Pin Connection Guidelines.
(2) For more information about the external memory interface schemes of the pins with indices, refer to the
Arria10EMIF.xls
(3) For more information about the Hard Processor System functions of the corresponding pins, refer to the
Arria10HPS.xls
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Pin List F27
Page 6 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2K
2K
2K
2K
2K
Index within I/O Bank (2)
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
PT-10AX032-1.0
Copyright © 2015 Altera Corp
VREF
Pin Name/Function
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
REFCLK_GXBL1D_CHTp
REFCLK_GXBL1D_CHTn
GXBL1D_TX_CH5n
GXBL1D_TX_CH5p
GXBL1D_RX_CH5n,GXBL1D_REFCLK5n
GXBL1D_RX_CH5p,GXBL1D_REFCLK5p
GXBL1D_TX_CH4n
GXBL1D_TX_CH4p
GXBL1D_RX_CH4n,GXBL1D_REFCLK4n
GXBL1D_RX_CH4p,GXBL1D_REFCLK4p
GXBL1D_TX_CH3n
GXBL1D_TX_CH3p
GXBL1D_RX_CH3n,GXBL1D_REFCLK3n
GXBL1D_RX_CH3p,GXBL1D_REFCLK3p
GXBL1D_TX_CH2n
GXBL1D_TX_CH2p
GXBL1D_RX_CH2n,GXBL1D_REFCLK2n
GXBL1D_RX_CH2p,GXBL1D_REFCLK2p
GXBL1D_TX_CH1n
GXBL1D_TX_CH1p
GXBL1D_RX_CH1n,GXBL1D_REFCLK1n
GXBL1D_RX_CH1p,GXBL1D_REFCLK1p
GXBL1D_TX_CH0n
GXBL1D_TX_CH0p
GXBL1D_RX_CH0n,GXBL1D_REFCLK0n
GXBL1D_RX_CH0p,GXBL1D_REFCLK0p
REFCLK_GXBL1D_CHBp
REFCLK_GXBL1D_CHBn
REFCLK_GXBL1C_CHTp
REFCLK_GXBL1C_CHTn
GXBL1C_TX_CH5n
GXBL1C_TX_CH5p
GXBL1C_RX_CH5n,GXBL1C_REFCLK5n
GXBL1C_RX_CH5p,GXBL1C_REFCLK5p
GXBL1C_TX_CH4n
GXBL1C_TX_CH4p
GXBL1C_RX_CH4n,GXBL1C_REFCLK4n
GXBL1C_RX_CH4p,GXBL1C_REFCLK4p
GXBL1C_TX_CH3n
GXBL1C_TX_CH3p
GXBL1C_RX_CH3n,GXBL1C_REFCLK3n
GXBL1C_RX_CH3p,GXBL1C_REFCLK3p
GXBL1C_TX_CH2n
GXBL1C_TX_CH2p
GXBL1C_RX_CH2n,GXBL1C_REFCLK2n
GXBL1C_RX_CH2p,GXBL1C_REFCLK2p
GXBL1C_TX_CH1n
GXBL1C_TX_CH1p
GXBL1C_RX_CH1n,GXBL1C_REFCLK1n
GXBL1C_RX_CH1p,GXBL1C_REFCLK1p
GXBL1C_TX_CH0n
GXBL1C_TX_CH0p
GXBL1C_RX_CH0n,GXBL1C_REFCLK0n
GXBL1C_RX_CH0p,GXBL1C_REFCLK0p
REFCLK_GXBL1C_CHBp
REFCLK_GXBL1C_CHBn
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
DIFFIO2L_1n
DIFFIO2L_1p
DIFFIO2L_2n
DIFFIO2L_2p
DIFFIO2L_3n
DIFFIO2L_3p
DIFFIO2L_4n
DIFFIO2L_4p
DIFFIO2L_5n
DIFFIO2L_5p
DIFFIO2L_6n
DIFFIO2L_6p
DIFFIO2L_7n
DIFFIO2L_7p
DIFFIO2L_8n
DIFFIO2L_8p
DIFFIO2L_9n
DIFFIO2L_9p
DIFFIO2L_10n
DIFFIO2L_10p
DIFFIO2L_11n
DIFFIO2L_11p
DIFFIO2L_12n
DIFFIO2L_12p
DIFFIO2L_13n
DIFFIO2L_13p
DIFFIO2L_14n
DIFFIO2L_14p
DIFFIO2L_15n
DIFFIO2L_15p
DIFFIO2L_16n
DIFFIO2L_16p
DIFFIO2L_17n
DIFFIO2L_17p
DIFFIO2L_18n
DIFFIO2L_18p
DIFFIO2L_19n
DIFFIO2L_19p
DIFFIO2L_20n
DIFFIO2L_20p
DIFFIO2L_21n
DIFFIO2L_21p
DIFFIO2L_22n
DIFFIO2L_22p
DIFFIO2L_23n
DIFFIO2L_23p
DIFFIO2L_24n
DIFFIO2L_24p
PLL_2L_CLKOUT1n
PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1
RZQ_2L
CLK_2L_1n
CLK_2L_1p
CLK_2L_0n
CLK_2L_0p
PLL_2L_CLKOUT0n
PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0
LVDS2K_1n
LVDS2K_1p
LVDS2K_2n
LVDS2K_2p
LVDS2K_3n
Pin List F29
Soft CDR Support F29
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
Yes
Yes
No
N24
N23
E27
E28
D25
D26
G27
G28
F25
F26
J27
J28
H25
H26
L27
L28
K25
K26
N27
N28
M25
M26
R27
R28
P25
P26
R24
R23
U24
U23
U27
U28
T25
T26
W27
W28
V25
V26
AA27
AA28
Y25
Y26
AC27
AC28
AB25
AB26
AE27
AE28
AD25
AD26
AG27
AG28
AF25
AF26
W24
W23
H16
H17
J19
J18
K17
J17
F18
F17
H18
G18
G19
G20
E21
D22
E23
D23
F22
E22
C22
C23
G21
F21
G23
F23
H23
J23
K21
J20
H22
J22
H21
H20
K20
K19
K22
K23
D18
D19
E17
E16
F19
E19
E20
D20
C16
C17
D17
C18
B8
B9
C10
B10
C11
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
DQ0
DQ0
DQSn0
DQS0
DQ0
DQ0
DQSn1
DQS1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQSn2
DQS2
DQ2
DQ2
DQSn3
DQS3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQSn4
DQS4
DQ4
DQ4
DQSn5
DQS5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQSn6
DQS6
DQ6
DQ6
DQSn7
DQS7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQSn8
DQS8
DQ8
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
Page 7 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
Index within I/O Bank (2)
VREF
Pin Name/Function
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Optional Function(s)
Configuration
Function
PLL_2K_CLKOUT1n
PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1
RZQ_2K
CLK_2K_1n
CLK_2K_1p
CLK_2K_0n
CLK_2K_0p
PLL_2K_CLKOUT0n
PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0
PLL_2J_CLKOUT1n
PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1
RZQ_2J
CLK_2J_1n
CLK_2J_1p
CLK_2J_0n
CLK_2J_0p
PLL_2J_CLKOUT0n
PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0
DATA0
DATA1
DATA2
DATA3
DATA4
DATA5
DATA6
DATA7
DATA8
DATA9
DATA10
DATA11
DATA12
DATA13
DATA14
DATA15
DATA16
DATA17
Pin List F29
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS2K_3p
LVDS2K_4n
LVDS2K_4p
LVDS2K_5n
LVDS2K_5p
LVDS2K_6n
LVDS2K_6p
LVDS2K_7n
LVDS2K_7p
LVDS2K_8n
LVDS2K_8p
LVDS2K_9n
LVDS2K_9p
LVDS2K_10n
LVDS2K_10p
LVDS2K_11n
LVDS2K_11p
LVDS2K_12n
LVDS2K_12p
LVDS2K_13n
LVDS2K_13p
LVDS2K_14n
LVDS2K_14p
LVDS2K_15n
LVDS2K_15p
LVDS2K_16n
LVDS2K_16p
LVDS2K_17n
LVDS2K_17p
LVDS2K_18n
LVDS2K_18p
LVDS2K_19n
LVDS2K_19p
LVDS2K_20n
LVDS2K_20p
LVDS2K_21n
LVDS2K_21p
LVDS2K_22n
LVDS2K_22p
LVDS2K_23n
LVDS2K_23p
LVDS2K_24n
LVDS2K_24p
LVDS2J_1n
LVDS2J_1p
LVDS2J_2n
LVDS2J_2p
LVDS2J_3n
LVDS2J_3p
LVDS2J_4n
LVDS2J_4p
LVDS2J_5n
LVDS2J_5p
LVDS2J_6n
LVDS2J_6p
LVDS2J_7n
LVDS2J_7p
LVDS2J_8n
LVDS2J_8p
LVDS2J_9n
LVDS2J_9p
LVDS2J_10n
LVDS2J_10p
LVDS2J_11n
LVDS2J_11p
LVDS2J_12n
LVDS2J_12p
LVDS2J_13n
LVDS2J_13p
LVDS2J_14n
LVDS2J_14p
LVDS2J_15n
LVDS2J_15p
LVDS2J_16n
LVDS2J_16p
LVDS2J_17n
LVDS2J_17p
LVDS2J_18n
LVDS2J_18p
LVDS2J_19n
LVDS2J_19p
LVDS2J_20n
LVDS2J_20p
LVDS2J_21n
LVDS2J_21p
LVDS2J_22n
LVDS2J_22p
LVDS2J_23n
LVDS2J_23p
LVDS2J_24n
LVDS2J_24p
LVDS2A_1n
LVDS2A_1p
LVDS2A_2n
LVDS2A_2p
LVDS2A_3n
LVDS2A_3p
LVDS2A_4n
LVDS2A_4p
LVDS2A_5n
LVDS2A_5p
LVDS2A_6n
LVDS2A_6p
LVDS2A_7n
LVDS2A_7p
LVDS2A_8n
LVDS2A_8p
LVDS2A_9n
LVDS2A_9p
Soft CDR Support F29
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
DQ8
DQSn9
DQS9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQSn10
DQS10
DQ10
DQ10
DQSn11
DQS11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQSn12
DQS12
DQ12
DQ12
DQSn13
DQS13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQSn14
DQS14
DQ14
DQ14
DQSn15
DQS15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQSn16
DQS16
DQ16
DQ16
DQSn17
DQS17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQSn18
DQS18
DQ18
DQ18
DQSn19
DQS19
DQ19
DQ19
DQ19
DQ19
DQ20
DQ20
DQSn20
DQS20
DQ20
DQ20
DQSn21
DQS21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQSn22
DQS22
DQ22
DQ22
DQSn23
DQS23
DQ23
DQ23
DQ23
DQ23
DQ24
DQ24
DQSn24
DQS24
DQ24
DQ24
DQSn25
DQS25
DQ25
DQ25
DQ25
DQ25
DQ26
DQ26
DQSn26
DQS26
DQ26
DQ26
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQSn12/CQn12
DQS12/CQ12
DQ12
DQ12
DQ12
DQ12
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
C12
A8
A9
D8
C8
D10
D9
A16
A17
A18
A19
C15
B16
B18
B19
C20
B20
E15
D15
A23
A24
C21
B21
B23
B24
A26
A27
A22
A21
B25
B26
E14
D14
D13
C13
B15
B14
B13
A14
A13
A12
B11
A11
AG9
AG10
AH17
AH18
AH15
AH16
AH10
AH11
AG11
AH12
AG13
AH13
Y21
AA21
W21
W20
AB19
AB18
Y17
AA17
Y19
Y20
AA19
AA18
AB20
AC20
AH20
AH21
AB21
AC21
AE21
AF21
AG21
AH22
AG20
AG19
AF23
AG23
AD23
AE23
AA22
AA23
AB23
AC23
AE22
AF22
AC22
AD22
AE10
AE11
AE14
AE15
AD15
AE16
AD12
AE12
AF11
AF12
AD14
AD13
AF19
AG18
AF18
AF17
AF14
AF13
Page 8 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3B
3B
3B
3B
3B
3B
3B
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
PLL_2A_CLKOUT1n
PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Configuration
Function
DATA18
DATA19
nCEO
RZQ_2A
CLK_2A_1n
CLK_2A_1p
CLK_2A_0n
CLK_2A_0p
DATA20
DATA21
DATA22
DATA23
DATA24
DATA25
DATA26
DATA27
DATA28
DATA29
DATA30
DATA31
CLKUSR
PR_REQUEST
PR_READY
nPERSTL0
PR_DONE
nPERSTL1
PR_ERROR
PLL_2A_CLKOUT0n
PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0
CvP_CONFDONE
INIT_DONE
DEV_OE
CRC_ERROR
DEV_CLRn
PLL_3D_CLKOUT1n
PLL_3D_CLKOUT1p,PLL_3D_CLKOUT1,PLL_3D_FB1
RZQ_3D
CLK_3D_1n
CLK_3D_1p
CLK_3D_0n
CLK_3D_0p
PLL_3D_CLKOUT0n
PLL_3D_CLKOUT0p,PLL_3D_CLKOUT0,PLL_3D_FB0
PLL_3C_CLKOUT1n
PLL_3C_CLKOUT1p,PLL_3C_CLKOUT1,PLL_3C_FB1
RZQ_3C
CLK_3C_1n
CLK_3C_1p
CLK_3C_0n
CLK_3C_0p
PLL_3C_CLKOUT0n
PLL_3C_CLKOUT0p,PLL_3C_CLKOUT0,PLL_3C_FB0
Pin List F29
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS2A_10n
LVDS2A_10p
LVDS2A_11n
LVDS2A_11p
LVDS2A_12n
LVDS2A_12p
LVDS2A_13n
LVDS2A_13p
LVDS2A_14n
LVDS2A_14p
LVDS2A_15n
LVDS2A_15p
LVDS2A_16n
LVDS2A_16p
LVDS2A_17n
LVDS2A_17p
LVDS2A_18n
LVDS2A_18p
LVDS2A_19n
LVDS2A_19p
LVDS2A_20n
LVDS2A_20p
LVDS2A_21n
LVDS2A_21p
LVDS2A_22n
LVDS2A_22p
LVDS2A_23n
LVDS2A_23p
LVDS2A_24n
LVDS2A_24p
LVDS3D_7n
LVDS3D_7p
LVDS3D_8n
LVDS3D_8p
LVDS3D_9n
LVDS3D_9p
LVDS3D_10n
LVDS3D_10p
LVDS3D_11n
LVDS3D_11p
LVDS3D_12n
LVDS3D_12p
LVDS3D_13n
LVDS3D_13p
LVDS3D_14n
LVDS3D_14p
LVDS3D_15n
LVDS3D_15p
LVDS3D_16n
LVDS3D_16p
LVDS3D_17n
LVDS3D_17p
LVDS3D_18n
LVDS3D_18p
LVDS3C_1n
LVDS3C_1p
LVDS3C_2n
LVDS3C_2p
LVDS3C_3n
LVDS3C_3p
LVDS3C_4n
LVDS3C_4p
LVDS3C_5n
LVDS3C_5p
LVDS3C_6n
LVDS3C_6p
LVDS3C_7n
LVDS3C_7p
LVDS3C_8n
LVDS3C_8p
LVDS3C_9n
LVDS3C_9p
LVDS3C_10n
LVDS3C_10p
LVDS3C_11n
LVDS3C_11p
LVDS3C_12n
LVDS3C_12p
LVDS3C_13n
LVDS3C_13p
LVDS3C_14n
LVDS3C_14p
LVDS3C_15n
LVDS3C_15p
LVDS3C_16n
LVDS3C_16p
LVDS3C_17n
LVDS3C_17p
LVDS3C_18n
LVDS3C_18p
LVDS3C_19n
LVDS3C_19p
LVDS3C_20n
LVDS3C_20p
LVDS3C_21n
LVDS3C_21p
LVDS3C_22n
LVDS3C_22p
LVDS3C_23n
LVDS3C_23p
LVDS3C_24n
LVDS3C_24p
LVDS3B_1n
LVDS3B_1p
LVDS3B_2n
LVDS3B_2p
LVDS3B_3n
LVDS3B_3p
LVDS3B_4n
Soft CDR Support F29
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
DQSn27
DQS27
DQ27
DQ27
DQ27
DQ27
DQ28
DQ28
DQSn28
DQS28
DQ28
DQ28
DQSn29
DQS29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQSn30
DQS30
DQ30
DQ30
DQSn31
DQS31
DQ31
DQ31
DQ31
DQ31
DQ34
DQ34
DQSn34
DQS34
DQ34
DQ34
DQSn35
DQS35
DQ35
DQ35
DQ35
DQ35
DQ36
DQ36
DQSn36
DQS36
DQ36
DQ36
DQSn37
DQS37
DQ37
DQ37
DQ37
DQ37
DQ40
DQ40
DQSn40
DQS40
DQ40
DQ40
DQSn41
DQS41
DQ41
DQ41
DQ41
DQ41
DQ42
DQ42
DQSn42
DQS42
DQ42
DQ42
DQSn43
DQS43
DQ43
DQ43
DQ43
DQ43
DQ44
DQ44
DQSn44
DQS44
DQ44
DQ44
DQSn45
DQS45
DQ45
DQ45
DQ45
DQ45
DQ46
DQ46
DQSn46
DQS46
DQ46
DQ46
DQSn47
DQS47
DQ47
DQ47
DQ47
DQ47
DQ48
DQ48
DQSn48
DQS48
DQ48
DQ48
DQSn49
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQSn17/CQn17
DQS17/CQ17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQSn18/CQn18
DQS18/CQ18
DQ18
DQ18
DQ18
DQ18
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQSn20/CQn20
DQS20/CQ20
DQ20
DQ20
DQ20
DQ20
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQSn21/CQn21
DQS21/CQ21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQSn22/CQn22
DQS22/CQ22
DQ22
DQ22
DQ22
DQ22
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQSn23/CQn23
DQS23/CQ23
DQ23
DQ23
DQ23
DQ23
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQSn24/CQn24
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
AE20
AE19
AF16
AG16
AG15
AG14
AA16
AB16
AD19
AD20
AC17
AC16
AC18
AD18
AD17
AE17
Y15
Y16
AA11
AB11
AA14
AB14
AB15
AC15
AB13
AC13
AA13
AA12
AC11
AC12
J9
K9
G9
F9
L8
L9
J8
H8
F7
F6
F8
G8
D7
C7
A7
A6
E7
E6
C6
C5
B6
B5
E5
D5
H7
H6
N8
N7
K6
L6
H5
G4
J7
K7
M8
L7
P8
P9
P7
N6
R7
R6
J5
K5
M6
M5
P5
N5
G6
G5
C3
B3
B4
A4
E4
F4
A3
A2
D4
D3
C2
D2
E2
F2
F3
G3
J4
H3
B1
C1
E1
F1
P4
P3
T9
T8
T7
T6
R5
Page 9 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
Index within I/O Bank (2)
VREF
Pin Name/Function
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
GND
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
GND
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Optional Function(s)
Configuration
Function
PLL_3B_CLKOUT1n
PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1
RZQ_3B
CLK_3B_1n
CLK_3B_1p
CLK_3B_0n
CLK_3B_0p
PLL_3B_CLKOUT0n
PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0
PLL_3A_CLKOUT1n
PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1
RZQ_3A
CLK_3A_1n
CLK_3A_1p
CLK_3A_0n
CLK_3A_0p
PLL_3A_CLKOUT0n
PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
Pin List F29
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS3B_4p
LVDS3B_5n
LVDS3B_5p
LVDS3B_6n
LVDS3B_6p
LVDS3B_7n
LVDS3B_7p
LVDS3B_8n
LVDS3B_8p
LVDS3B_9n
LVDS3B_9p
LVDS3B_10n
LVDS3B_10p
LVDS3B_11n
LVDS3B_11p
LVDS3B_12n
LVDS3B_12p
LVDS3B_13n
LVDS3B_13p
LVDS3B_14n
LVDS3B_14p
LVDS3B_15n
LVDS3B_15p
LVDS3B_16n
LVDS3B_16p
LVDS3B_17n
LVDS3B_17p
LVDS3B_18n
LVDS3B_18p
LVDS3B_19n
LVDS3B_19p
LVDS3B_20n
LVDS3B_20p
LVDS3B_21n
LVDS3B_21p
LVDS3B_22n
LVDS3B_22p
LVDS3B_23n
LVDS3B_23p
LVDS3B_24n
LVDS3B_24p
LVDS3A_1n
LVDS3A_1p
LVDS3A_2n
LVDS3A_2p
LVDS3A_3n
LVDS3A_3p
LVDS3A_4n
LVDS3A_4p
LVDS3A_5n
LVDS3A_5p
LVDS3A_6n
LVDS3A_6p
LVDS3A_7n
LVDS3A_7p
LVDS3A_8n
LVDS3A_8p
LVDS3A_9n
LVDS3A_9p
LVDS3A_10n
LVDS3A_10p
LVDS3A_11n
LVDS3A_11p
LVDS3A_12n
LVDS3A_12p
LVDS3A_13n
LVDS3A_13p
LVDS3A_14n
LVDS3A_14p
LVDS3A_15n
LVDS3A_15p
LVDS3A_16n
LVDS3A_16p
LVDS3A_17n
LVDS3A_17p
LVDS3A_18n
LVDS3A_18p
LVDS3A_19n
LVDS3A_19p
LVDS3A_20n
LVDS3A_20p
LVDS3A_21n
LVDS3A_21p
LVDS3A_22n
LVDS3A_22p
LVDS3A_23n
LVDS3A_23p
LVDS3A_24n
LVDS3A_24p
Soft CDR Support F29
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
DQS49
DQ49
DQ49
DQ49
DQ49
DQ50
DQ50
DQSn50
DQS50
DQ50
DQ50
DQSn51
DQS51
DQ51
DQ51
DQ51
DQ51
DQ52
DQ52
DQSn52
DQS52
DQ52
DQ52
DQSn53
DQS53
DQ53
DQ53
DQ53
DQ53
DQ54
DQ54
DQSn54
DQS54
DQ54
DQ54
DQSn55
DQS55
DQ55
DQ55
DQ55
DQ55
DQ56
DQ56
DQSn56
DQS56
DQ56
DQ56
DQSn57
DQS57
DQ57
DQ57
DQ57
DQ57
DQ58
DQ58
DQSn58
DQS58
DQ58
DQ58
DQSn59
DQS59
DQ59
DQ59
DQ59
DQ59
DQ60
DQ60
DQSn60
DQS60
DQ60
DQ60
DQSn61
DQS61
DQ61
DQ61
DQ61
DQ61
DQ62
DQ62
DQSn62
DQS62
DQ62
DQ62
DQSn63
DQS63
DQ63
DQ63
DQ63
DQ63
DQS24/CQ24
DQ24
DQ24
DQ24
DQ24
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQSn25/CQn25
DQS25/CQ25
DQ25
DQ25
DQ25
DQ25
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQSn26/CQn26
DQS26/CQ26
DQ26
DQ26
DQ26
DQ26
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQSn27/CQn27
DQS27/CQ27
DQ27
DQ27
DQ27
DQ27
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQSn28/CQn28
DQS28/CQ28
DQ28
DQ28
DQ28
DQ28
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQSn29/CQn29
DQS29/CQ29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQSn30/CQn30
DQS30/CQ30
DQ30
DQ30
DQ30
DQ30
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQSn31/CQn31
DQS31/CQ31
DQ31
DQ31
DQ31
DQ31
DQ12
DQ12
DQ12
DQSn12/CQn12
DQS12/CQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
R4
U5
T4
V8
U8
M4
M3
L4
K4
N3
N2
J3
H2
J2
K2
L3
L2
M1
N1
G1
H1
P2
R2
T3
T2
K1
L1
R1
T1
U4
U3
U1
V1
V7
U6
V6
V5
V2
W2
V3
W3
Y4
W4
W7
W8
Y6
Y7
Y5
W5
Y2
Y1
AA8
AA9
AB4
AC5
AA1
AB1
AB5
AB6
AB3
AA2
AA4
AA3
AA7
AA6
AC3
AD3
AF2
AE1
AC2
AC1
AD2
AE2
AF1
AG1
AF3
AG3
AH3
AH2
AD4
AE4
AC7
AC6
AE6
AF6
AF4
AG4
AD5
AE5
AB10
W10
AH6
AF8
Y9
AC10
AE7
AD7
AB8
AD8
AF7
AG8
AD10
AC8
AB9
AH8
AH7
AF9
AE9
AG6
Page 10 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
CSS
CSS
CSS
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
AS_DATA2
AS_DATA3
DCLK
AS_DATA2
AS_DATA3
DCLK
ADCGND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AX032-1.0
Copyright © 2015 Altera Corp
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support F29
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AG5
AH5
AD9
G10
J13
H13
K14
L13
L14
M13
J14
A10
A15
A20
A25
A5
AA10
AA24
AA25
AA26
AB17
AB2
AB22
AB24
AB27
AB28
AB7
AC24
AC25
AC26
AC4
AC9
AD1
AD11
AD16
AD21
AD24
AD27
AD28
AD6
AE13
AE18
AE24
AE25
AE26
AE3
AE8
AF10
AF15
AF20
AF24
AF27
AF28
AF5
AG12
AG17
AG2
AG22
AG24
AG25
AG26
AG7
AH14
AH19
AH26
AH27
AH4
AH9
B17
B2
B22
B27
B28
B7
C19
C24
C25
C26
C27
C4
C9
D1
D11
D16
D21
D24
D27
D28
D6
E13
E24
E25
E26
E3
E8
F10
F20
F24
F27
Pin List F29
Page 11 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AX032-1.0
Copyright © 2015 Altera Corp
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support F29
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
F28
F5
G12
G17
G2
G22
G24
G25
G26
H14
H24
H27
H28
H4
J1
J11
J16
J21
J24
J25
J26
J6
K13
K24
K27
K28
K3
L10
L15
L20
L21
L22
L23
L24
L25
L26
M12
M17
M2
M21
M27
M28
N14
N19
N21
N22
N25
N26
N4
N9
P1
P11
P16
P21
P22
P27
P28
R13
R18
R21
R22
R25
R26
R3
R8
T10
T15
T20
T21
T27
T28
U12
U17
U2
U21
U22
U25
U26
V14
V19
V21
V22
V27
V28
V9
W1
W11
W16
W22
W25
W26
Pin List F29
Page 12 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GNDSENSE
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCCPT
VCCPT
VCCPT
VCCPT
DNU
DNU
DNU
DNU
DNU
VCCPGM
VCCPGM
TEMPDIODEn
TEMPDIODEp
VCCBAT
VCCA_PLL
VCCA_PLL
VCCIO2A
VCCIO2A
VCCIO2A
VCCIO2J
VCCIO2J
VCCIO2J
VCCIO2K
VCCIO2K
VCCIO2K
VCCIO2L
VCCIO2L
VCCIO2L
PT-10AX032-1.0
Copyright © 2015 Altera Corp
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support F29
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Y13
Y22
Y23
Y24
Y27
Y28
Y3
T12
L11
L12
L16
L17
L18
L19
M10
M11
M15
M16
M19
M20
N10
N12
N13
N15
N16
N18
N20
P10
P12
P14
P17
P18
P19
P20
R10
R11
R14
R15
R16
R19
R20
T11
T14
T16
T17
T18
T19
U10
U14
U15
U18
U19
U20
V10
V11
V13
V15
V16
V17
V20
W12
W18
W19
M14
M18
V12
V18
AH23
AH24
Y11
Y12
Y10
W14
Y14
H10
H11
W13
P13
P15
AA15
AB12
AC14
AA20
AC19
Y18
B12
C14
F15
E18
H19
K18
Pin List F29
Page 13 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
2A
2J
2K
2L
3A
3B
3C
3D
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
VCCIO3A
VCCIO3A
VCCIO3A
VCCIO3B
VCCIO3B
VCCIO3B
VCCIO3C
VCCIO3C
VCCIO3C
VCCIO3D
VCCIO3D
VCCIO3D
VREFB2AN0 VREFB2AN0
VREFB2JN0 VREFB2JN0
VREFB2KN0 VREFB2KN0
VREFB2LN0 VREFB2LN0
VREFB3AN0 VREFB3AN0
VREFB3BN0 VREFB3BN0
VREFB3CN0VREFB3CN0
VREFB3DN0VREFB3DN0
VREFN_ADC
VREFP_ADC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
VCCH_GXBL
VCCH_GXBL
VCCR_GXBL1C
VCCR_GXBL1C
VCCR_GXBL1D
VCCR_GXBL1D
VCCT_GXBL1C
VCCT_GXBL1C
VCCT_GXBL1D
VCCT_GXBL1D
RREF_BL
RREF_TL
VCCERAM
VCCERAM
VCCLSENSE
VCCP
VCCP
VCCP
VCCP
VCCP
VSIGN_0
VSIGN_1
VSIGP_0
VSIGP_1
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support F29
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AA5
W6
Y8
T5
U7
V4
L5
M7
P6
G7
H9
K8
W15
W17
E9
K16
W9
U9
R9
M9
J10
K10
G14
K11
K12
F12
G16
D12
J12
H12
F14
G13
J15
H15
F16
E12
G15
K15
F13
M22
T22
V23
V24
P23
P24
T23
T24
M23
M24
AH25
C28
R12
R17
T13
N11
N17
U11
U13
U16
E11
G11
E10
F11
Notes:
(1) For more information about pin definition and pin connection guidelines, refer to the
Arria 10 GT, GX, and SX Device Family Pin Connection Guidelines.
(2) For more information about the external memory interface schemes of the pins with indices, refer to the
Arria10EMIF.xls
(3) For more information about the Hard Processor System functions of the corresponding pins, refer to the
Arria10HPS.xls
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Pin List F29
Page 14 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
2L
2L
2L
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
47
46
45
REFCLK_GXBL1F_CHTp
REFCLK_GXBL1F_CHTn
GXBL1F_TX_CH5n
GXBL1F_TX_CH5p
GXBL1F_RX_CH5n,GXBL1F_REFCLK5n
GXBL1F_RX_CH5p,GXBL1F_REFCLK5p
GXBL1F_TX_CH4n
GXBL1F_TX_CH4p
GXBL1F_RX_CH4n,GXBL1F_REFCLK4n
GXBL1F_RX_CH4p,GXBL1F_REFCLK4p
GXBL1F_TX_CH3n
GXBL1F_TX_CH3p
GXBL1F_RX_CH3n,GXBL1F_REFCLK3n
GXBL1F_RX_CH3p,GXBL1F_REFCLK3p
GXBL1F_TX_CH2n
GXBL1F_TX_CH2p
GXBL1F_RX_CH2n,GXBL1F_REFCLK2n
GXBL1F_RX_CH2p,GXBL1F_REFCLK2p
GXBL1F_TX_CH1n
GXBL1F_TX_CH1p
GXBL1F_RX_CH1n,GXBL1F_REFCLK1n
GXBL1F_RX_CH1p,GXBL1F_REFCLK1p
GXBL1F_TX_CH0n
GXBL1F_TX_CH0p
GXBL1F_RX_CH0n,GXBL1F_REFCLK0n
GXBL1F_RX_CH0p,GXBL1F_REFCLK0p
REFCLK_GXBL1F_CHBp
REFCLK_GXBL1F_CHBn
REFCLK_GXBL1E_CHTp
REFCLK_GXBL1E_CHTn
GXBL1E_TX_CH5n
GXBL1E_TX_CH5p
GXBL1E_RX_CH5n,GXBL1E_REFCLK5n
GXBL1E_RX_CH5p,GXBL1E_REFCLK5p
GXBL1E_TX_CH4n
GXBL1E_TX_CH4p
GXBL1E_RX_CH4n,GXBL1E_REFCLK4n
GXBL1E_RX_CH4p,GXBL1E_REFCLK4p
GXBL1E_TX_CH3n
GXBL1E_TX_CH3p
GXBL1E_RX_CH3n,GXBL1E_REFCLK3n
GXBL1E_RX_CH3p,GXBL1E_REFCLK3p
GXBL1E_TX_CH2n
GXBL1E_TX_CH2p
GXBL1E_RX_CH2n,GXBL1E_REFCLK2n
GXBL1E_RX_CH2p,GXBL1E_REFCLK2p
GXBL1E_TX_CH1n
GXBL1E_TX_CH1p
GXBL1E_RX_CH1n,GXBL1E_REFCLK1n
GXBL1E_RX_CH1p,GXBL1E_REFCLK1p
GXBL1E_TX_CH0n
GXBL1E_TX_CH0p
GXBL1E_RX_CH0n,GXBL1E_REFCLK0n
GXBL1E_RX_CH0p,GXBL1E_REFCLK0p
REFCLK_GXBL1E_CHBp
REFCLK_GXBL1E_CHBn
REFCLK_GXBL1D_CHTp
REFCLK_GXBL1D_CHTn
GXBL1D_TX_CH5n
GXBL1D_TX_CH5p
GXBL1D_RX_CH5n,GXBL1D_REFCLK5n
GXBL1D_RX_CH5p,GXBL1D_REFCLK5p
GXBL1D_TX_CH4n
GXBL1D_TX_CH4p
GXBL1D_RX_CH4n,GXBL1D_REFCLK4n
GXBL1D_RX_CH4p,GXBL1D_REFCLK4p
GXBL1D_TX_CH3n
GXBL1D_TX_CH3p
GXBL1D_RX_CH3n,GXBL1D_REFCLK3n
GXBL1D_RX_CH3p,GXBL1D_REFCLK3p
GXBL1D_TX_CH2n
GXBL1D_TX_CH2p
GXBL1D_RX_CH2n,GXBL1D_REFCLK2n
GXBL1D_RX_CH2p,GXBL1D_REFCLK2p
GXBL1D_TX_CH1n
GXBL1D_TX_CH1p
GXBL1D_RX_CH1n,GXBL1D_REFCLK1n
GXBL1D_RX_CH1p,GXBL1D_REFCLK1p
GXBL1D_TX_CH0n
GXBL1D_TX_CH0p
GXBL1D_RX_CH0n,GXBL1D_REFCLK0n
GXBL1D_RX_CH0p,GXBL1D_REFCLK0p
REFCLK_GXBL1D_CHBp
REFCLK_GXBL1D_CHBn
REFCLK_GXBL1C_CHTp
REFCLK_GXBL1C_CHTn
GXBL1C_TX_CH5n
GXBL1C_TX_CH5p
GXBL1C_RX_CH5n,GXBL1C_REFCLK5n
GXBL1C_RX_CH5p,GXBL1C_REFCLK5p
GXBL1C_TX_CH4n
GXBL1C_TX_CH4p
GXBL1C_RX_CH4n,GXBL1C_REFCLK4n
GXBL1C_RX_CH4p,GXBL1C_REFCLK4p
GXBL1C_TX_CH3n
GXBL1C_TX_CH3p
GXBL1C_RX_CH3n,GXBL1C_REFCLK3n
GXBL1C_RX_CH3p,GXBL1C_REFCLK3p
GXBL1C_TX_CH2n
GXBL1C_TX_CH2p
GXBL1C_RX_CH2n,GXBL1C_REFCLK2n
GXBL1C_RX_CH2p,GXBL1C_REFCLK2p
GXBL1C_TX_CH1n
GXBL1C_TX_CH1p
GXBL1C_RX_CH1n,GXBL1C_REFCLK1n
GXBL1C_RX_CH1p,GXBL1C_REFCLK1p
GXBL1C_TX_CH0n
GXBL1C_TX_CH0p
GXBL1C_RX_CH0n,GXBL1C_REFCLK0n
GXBL1C_RX_CH0p,GXBL1C_REFCLK0p
REFCLK_GXBL1C_CHBp
REFCLK_GXBL1C_CHBn
VREFB2LN0 IO
VREFB2LN0 IO
VREFB2LN0 IO
Optional Function(s)
Configuration
Function
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
DIFFIO2L_1n
DIFFIO2L_1p
DIFFIO2L_2n
Pin List F34
Dedicated Tx/Rx
Channel
Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
No
M28
M27
B31
B32
C29
C30
D31
D32
E29
E30
F31
F32
G29
G30
H31
H32
J29
J30
C33
C34
K31
K32
E33
E34
L29
L30
P28
P27
T28
T27
G33
G34
M31
M32
J33
J34
N29
N30
L33
L34
P31
P32
N33
N34
R29
R30
R33
R34
T31
T32
U33
U34
U29
U30
V28
V27
Y28
Y27
W33
W34
V31
V32
AA33
AA34
W29
W30
AC33
AC34
Y31
Y32
AE33
AE34
AA29
AA30
AG33
AG34
AB31
AB32
AJ33
AJ34
AC29
AC30
AB28
AB27
AD28
AD27
AL33
AL34
AD31
AD32
AN33
AN34
AE29
AE30
AH31
AH32
AF31
AF32
AK31
AK32
AG29
AG30
AM31
AM32
AJ29
AJ30
AP31
AP32
AL29
AL30
AF28
AF27
D19
C19
B20
DQ0
DQ0
DQSn0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
Page 15 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
PLL_2L_CLKOUT1n
PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1
RZQ_2L
CLK_2L_1n
CLK_2L_1p
CLK_2L_0n
CLK_2L_0p
PLL_2L_CLKOUT0n
PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
DIFFIO2L_2p
DIFFIO2L_3n
DIFFIO2L_3p
DIFFIO2L_4n
DIFFIO2L_4p
DIFFIO2L_5n
DIFFIO2L_5p
DIFFIO2L_6n
DIFFIO2L_6p
DIFFIO2L_7n
DIFFIO2L_7p
DIFFIO2L_8n
DIFFIO2L_8p
DIFFIO2L_9n
DIFFIO2L_9p
DIFFIO2L_10n
DIFFIO2L_10p
DIFFIO2L_11n
DIFFIO2L_11p
DIFFIO2L_12n
DIFFIO2L_12p
DIFFIO2L_13n
DIFFIO2L_13p
DIFFIO2L_14n
DIFFIO2L_14p
DIFFIO2L_15n
DIFFIO2L_15p
DIFFIO2L_16n
DIFFIO2L_16p
DIFFIO2L_17n
DIFFIO2L_17p
DIFFIO2L_18n
DIFFIO2L_18p
DIFFIO2L_19n
DIFFIO2L_19p
DIFFIO2L_20n
DIFFIO2L_20p
DIFFIO2L_21n
DIFFIO2L_21p
DIFFIO2L_22n
DIFFIO2L_22p
DIFFIO2L_23n
DIFFIO2L_23p
DIFFIO2L_24n
DIFFIO2L_24p
Dedicated Tx/Rx
Channel
LVDS2K_1n
LVDS2K_1p
LVDS2K_2n
LVDS2K_2p
LVDS2K_3n
LVDS2K_3p
LVDS2K_4n
LVDS2K_4p
LVDS2K_5n
LVDS2K_5p
LVDS2K_6n
LVDS2K_6p
LVDS2K_7n
LVDS2K_7p
LVDS2K_8n
LVDS2K_8p
LVDS2K_9n
LVDS2K_9p
LVDS2K_10n
LVDS2K_10p
LVDS2K_11n
LVDS2K_11p
LVDS2K_12n
LVDS2K_12p
LVDS2K_13n
LVDS2K_13p
LVDS2K_14n
LVDS2K_14p
LVDS2K_15n
LVDS2K_15p
LVDS2K_16n
LVDS2K_16p
LVDS2K_17n
LVDS2K_17p
LVDS2K_18n
LVDS2K_18p
LVDS2K_19n
LVDS2K_19p
LVDS2K_20n
LVDS2K_20p
LVDS2K_21n
LVDS2K_21p
LVDS2K_22n
LVDS2K_22p
LVDS2K_23n
LVDS2K_23p
LVDS2K_24n
LVDS2K_24p
LVDS2J_1n
LVDS2J_1p
LVDS2J_2n
LVDS2J_2p
LVDS2J_3n
LVDS2J_3p
LVDS2J_4n
LVDS2J_4p
LVDS2J_5n
LVDS2J_5p
LVDS2J_6n
LVDS2J_6p
LVDS2J_7n
LVDS2J_7p
LVDS2J_8n
LVDS2J_8p
LVDS2J_9n
LVDS2J_9p
LVDS2J_10n
LVDS2J_10p
LVDS2J_11n
LVDS2J_11p
PLL_2K_CLKOUT1n
PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1
RZQ_2K
CLK_2K_1n
CLK_2K_1p
CLK_2K_0n
CLK_2K_0p
PLL_2K_CLKOUT0n
PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0
PLL_2J_CLKOUT1n
PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1
RZQ_2J
Pin List F34
Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
B21
A21
B22
A20
A19
B18
A18
D17
C18
D20
C20
C22
D22
E19
F19
D21
E21
F20
G20
E18
E17
H19
J19
G17
F18
H18
G18
F21
G21
H17
J17
H20
J20
M20
L20
L19
K19
J21
K21
L21
M21
L18
K18
M18
M17
C23
B23
A26
B26
B27
C27
D24
C24
A25
B25
A24
A23
C25
D25
D26
E26
F23
E22
D27
E27
F24
F25
E24
E23
F26
G26
J22
H22
H23
H24
G25
H25
G22
G23
G27
H27
K22
K23
M23
L23
J26
J27
J25
K25
J24
K24
L24
M24
AD25
AE24
AH27
AJ27
AH26
AJ26
AF25
AG25
AH25
AJ25
AD24
AC24
AM27
AN27
AP27
AP26
AK26
AK27
AM26
AM25
AN25
AP25
DQS0
DQ0
DQ0
DQSn1
DQS1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQSn2
DQS2
DQ2
DQ2
DQSn3
DQS3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQSn4
DQS4
DQ4
DQ4
DQSn5
DQS5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQSn6
DQS6
DQ6
DQ6
DQSn7
DQS7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQSn8
DQS8
DQ8
DQ8
DQSn9
DQS9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQSn10
DQS10
DQ10
DQ10
DQSn11
DQS11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQSn12
DQS12
DQ12
DQ12
DQSn13
DQS13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQSn14
DQS14
DQ14
DQ14
DQSn15
DQS15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQSn16
DQS16
DQ16
DQ16
DQSn17
DQS17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQSn18
DQS18
DQ18
DQ18
DQSn19
DQS19
DQ19
DQ19
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
Page 16 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
CLK_2J_1n
CLK_2J_1p
CLK_2J_0n
CLK_2J_0p
Configuration
Function
PLL_2J_CLKOUT0n
PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0
DATA0
DATA1
DATA2
DATA3
DATA4
DATA5
DATA6
DATA7
DATA8
DATA9
DATA10
DATA11
DATA12
DATA13
DATA14
DATA15
DATA16
DATA17
DATA18
DATA19
nCEO
PLL_2A_CLKOUT1n
PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1
RZQ_2A
CLK_2A_1n
CLK_2A_1p
CLK_2A_0n
CLK_2A_0p
DATA20
DATA21
DATA22
DATA23
DATA24
DATA25
DATA26
DATA27
DATA28
DATA29
DATA30
DATA31
CLKUSR
PR_REQUEST
PR_READY
nPERSTL0
PR_DONE
nPERSTL1
PR_ERROR
PLL_2A_CLKOUT0n
PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0
CvP_CONFDONE
INIT_DONE
DEV_OE
CRC_ERROR
DEV_CLRn
PLL_3D_CLKOUT1n
PLL_3D_CLKOUT1p,PLL_3D_CLKOUT1,PLL_3D_FB1
RZQ_3D
CLK_3D_1n
CLK_3D_1p
CLK_3D_0n
CLK_3D_0p
PLL_3D_CLKOUT0n
PLL_3D_CLKOUT0p,PLL_3D_CLKOUT0,PLL_3D_FB0
Pin List F34
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS2J_12n
LVDS2J_12p
LVDS2J_13n
LVDS2J_13p
LVDS2J_14n
LVDS2J_14p
LVDS2J_15n
LVDS2J_15p
LVDS2J_16n
LVDS2J_16p
LVDS2J_17n
LVDS2J_17p
LVDS2J_18n
LVDS2J_18p
LVDS2J_19n
LVDS2J_19p
LVDS2J_20n
LVDS2J_20p
LVDS2J_21n
LVDS2J_21p
LVDS2J_22n
LVDS2J_22p
LVDS2J_23n
LVDS2J_23p
LVDS2J_24n
LVDS2J_24p
LVDS2A_1n
LVDS2A_1p
LVDS2A_2n
LVDS2A_2p
LVDS2A_3n
LVDS2A_3p
LVDS2A_4n
LVDS2A_4p
LVDS2A_5n
LVDS2A_5p
LVDS2A_6n
LVDS2A_6p
LVDS2A_7n
LVDS2A_7p
LVDS2A_8n
LVDS2A_8p
LVDS2A_9n
LVDS2A_9p
LVDS2A_10n
LVDS2A_10p
LVDS2A_11n
LVDS2A_11p
LVDS2A_12n
LVDS2A_12p
LVDS2A_13n
LVDS2A_13p
LVDS2A_14n
LVDS2A_14p
LVDS2A_15n
LVDS2A_15p
LVDS2A_16n
LVDS2A_16p
LVDS2A_17n
LVDS2A_17p
LVDS2A_18n
LVDS2A_18p
LVDS2A_19n
LVDS2A_19p
LVDS2A_20n
LVDS2A_20p
LVDS2A_21n
LVDS2A_21p
LVDS2A_22n
LVDS2A_22p
LVDS2A_23n
LVDS2A_23p
LVDS2A_24n
LVDS2A_24p
LVDS3D_1n
LVDS3D_1p
LVDS3D_2n
LVDS3D_2p
LVDS3D_3n
LVDS3D_3p
LVDS3D_4n
LVDS3D_4p
LVDS3D_5n
LVDS3D_5p
LVDS3D_6n
LVDS3D_6p
LVDS3D_7n
LVDS3D_7p
LVDS3D_8n
LVDS3D_8p
LVDS3D_9n
LVDS3D_9p
LVDS3D_10n
LVDS3D_10p
LVDS3D_11n
LVDS3D_11p
LVDS3D_12n
LVDS3D_12p
LVDS3D_13n
LVDS3D_13p
LVDS3D_14n
LVDS3D_14p
LVDS3D_15n
LVDS3D_15p
LVDS3D_16n
LVDS3D_16p
LVDS3D_17n
LVDS3D_17p
LVDS3D_18n
LVDS3D_18p
LVDS3D_19n
LVDS3D_19p
LVDS3D_20n
LVDS3D_20p
LVDS3D_21n
Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
AL26
AL27
AP24
AN24
AL25
AL24
AP22
AP21
AN22
AM22
AN23
AM23
AP20
AN20
AE23
AF24
AG23
AF23
AK24
AJ24
AH24
AH23
AK23
AL23
AK22
AJ22
AK13
AL13
AP17
AP16
AP15
AN15
AM13
AN13
AP12
AN12
AP14
AN14
AN18
AM18
AN17
AM17
AK14
AL14
AM16
AL16
AL18
AK18
AL15
AM15
AH19
AH18
AH14
AJ14
AH17
AG17
AK17
AJ17
AH15
AJ15
AK16
AJ16
AE17
AE16
AF16
AG16
AE18
AD19
AE19
AF19
AG18
AF18
AD17
AC17
R9
T9
T8
U8
U7
V7
T10
U10
V8
V9
W9
W10
P9
N9
P7
N7
R7
R8
M8
N8
L8
K7
P6
R6
L6
K6
M7
M6
L5
M5
J5
J4
N5
N4
K4
L4
M3
M2
N3
N2
K3
DQ19
DQ19
DQ20
DQ20
DQSn20
DQS20
DQ20
DQ20
DQSn21
DQS21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQSn22
DQS22
DQ22
DQ22
DQSn23
DQS23
DQ23
DQ23
DQ23
DQ23
DQ24
DQ24
DQSn24
DQS24
DQ24
DQ24
DQSn25
DQS25
DQ25
DQ25
DQ25
DQ25
DQ26
DQ26
DQSn26
DQS26
DQ26
DQ26
DQSn27
DQS27
DQ27
DQ27
DQ27
DQ27
DQ28
DQ28
DQSn28
DQS28
DQ28
DQ28
DQSn29
DQS29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQSn30
DQS30
DQ30
DQ30
DQSn31
DQS31
DQ31
DQ31
DQ31
DQ31
DQ32
DQ32
DQSn32
DQS32
DQ32
DQ32
DQSn33
DQS33
DQ33
DQ33
DQ33
DQ33
DQ34
DQ34
DQSn34
DQS34
DQ34
DQ34
DQSn35
DQS35
DQ35
DQ35
DQ35
DQ35
DQ36
DQ36
DQSn36
DQS36
DQ36
DQ36
DQSn37
DQS37
DQ37
DQ37
DQ37
DQ37
DQ38
DQ38
DQSn38
DQS38
DQ38
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQSn12/CQn12
DQS12/CQ12
DQ12
DQ12
DQ12
DQ12
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQSn16/CQn16
DQS16/CQ16
DQ16
DQ16
DQ16
DQ16
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQSn17/CQn17
DQS17/CQ17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQSn18/CQn18
DQS18/CQ18
DQ18
DQ18
DQ18
DQ18
DQ19
DQ19
DQ19
DQ19
DQ19
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
Page 17 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
3D
3D
3D
3D
3D
3D
3D
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
PLL_3C_CLKOUT1n
PLL_3C_CLKOUT1p,PLL_3C_CLKOUT1,PLL_3C_FB1
RZQ_3C
CLK_3C_1n
CLK_3C_1p
CLK_3C_0n
CLK_3C_0p
PLL_3C_CLKOUT0n
PLL_3C_CLKOUT0p,PLL_3C_CLKOUT0,PLL_3C_FB0
PLL_3B_CLKOUT1n
PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1
RZQ_3B
CLK_3B_1n
CLK_3B_1p
CLK_3B_0n
CLK_3B_0p
PLL_3B_CLKOUT0n
PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0
Pin List F34
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS3D_21p
LVDS3D_22n
LVDS3D_22p
LVDS3D_23n
LVDS3D_23p
LVDS3D_24n
LVDS3D_24p
LVDS3C_1n
LVDS3C_1p
LVDS3C_2n
LVDS3C_2p
LVDS3C_3n
LVDS3C_3p
LVDS3C_4n
LVDS3C_4p
LVDS3C_5n
LVDS3C_5p
LVDS3C_6n
LVDS3C_6p
LVDS3C_7n
LVDS3C_7p
LVDS3C_8n
LVDS3C_8p
LVDS3C_9n
LVDS3C_9p
LVDS3C_10n
LVDS3C_10p
LVDS3C_11n
LVDS3C_11p
LVDS3C_12n
LVDS3C_12p
LVDS3C_13n
LVDS3C_13p
LVDS3C_14n
LVDS3C_14p
LVDS3C_15n
LVDS3C_15p
LVDS3C_16n
LVDS3C_16p
LVDS3C_17n
LVDS3C_17p
LVDS3C_18n
LVDS3C_18p
LVDS3C_19n
LVDS3C_19p
LVDS3C_20n
LVDS3C_20p
LVDS3C_21n
LVDS3C_21p
LVDS3C_22n
LVDS3C_22p
LVDS3C_23n
LVDS3C_23p
LVDS3C_24n
LVDS3C_24p
LVDS3B_1n
LVDS3B_1p
LVDS3B_2n
LVDS3B_2p
LVDS3B_3n
LVDS3B_3p
LVDS3B_4n
LVDS3B_4p
LVDS3B_5n
LVDS3B_5p
LVDS3B_6n
LVDS3B_6p
LVDS3B_7n
LVDS3B_7p
LVDS3B_8n
LVDS3B_8p
LVDS3B_9n
LVDS3B_9p
LVDS3B_10n
LVDS3B_10p
LVDS3B_11n
LVDS3B_11p
LVDS3B_12n
LVDS3B_12p
LVDS3B_13n
LVDS3B_13p
LVDS3B_14n
LVDS3B_14p
LVDS3B_15n
LVDS3B_15p
LVDS3B_16n
LVDS3B_16p
LVDS3B_17n
LVDS3B_17p
LVDS3B_18n
LVDS3B_18p
LVDS3B_19n
LVDS3B_19p
LVDS3B_20n
LVDS3B_20p
LVDS3B_21n
LVDS3B_21p
LVDS3B_22n
LVDS3B_22p
LVDS3B_23n
LVDS3B_23p
LVDS3B_24n
LVDS3B_24p
LVDS3A_1n
LVDS3A_1p
LVDS3A_2n
LVDS3A_2p
LVDS3A_3n
LVDS3A_3p
LVDS3A_4n
LVDS3A_4p
LVDS3A_5n
LVDS3A_5p
LVDS3A_6n
LVDS3A_6p
Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
L3
J2
J1
K2
K1
L1
M1
R4
T4
P5
P4
R3
T3
T6
T5
U5
U6
V4
V5
R2
P2
P1
R1
V3
U3
T1
U1
U2
V2
W2
W1
Y7
Y6
Y9
Y8
W5
W4
W7
W6
AA9
AA8
AA6
AA5
Y4
Y3
AA4
AA3
AB3
AB2
AC2
AC3
Y2
Y1
AA1
AB1
AB11
AB10
AD1
AD2
AD4
AE4
AB7
AB8
AB5
AB6
AC5
AC4
AC7
AD7
AD6
AD5
AC10
AC9
AD9
AC8
AE7
AE6
AD11
AD10
AE3
AE2
AF5
AG5
AF3
AF4
AE1
AF1
AF6
AG6
AG3
AH3
AG2
AG1
AH2
AJ1
AH4
AJ4
AK3
AK4
AJ2
AK2
AK1
AL1
AE9
AF9
AE8
AF8
AH9
AH10
AF10
AG10
AG11
AF11
AE11
AE12
DQ38
DQSn39
DQS39
DQ39
DQ39
DQ39
DQ39
DQ40
DQ40
DQSn40
DQS40
DQ40
DQ40
DQSn41
DQS41
DQ41
DQ41
DQ41
DQ41
DQ42
DQ42
DQSn42
DQS42
DQ42
DQ42
DQSn43
DQS43
DQ43
DQ43
DQ43
DQ43
DQ44
DQ44
DQSn44
DQS44
DQ44
DQ44
DQSn45
DQS45
DQ45
DQ45
DQ45
DQ45
DQ46
DQ46
DQSn46
DQS46
DQ46
DQ46
DQSn47
DQS47
DQ47
DQ47
DQ47
DQ47
DQ48
DQ48
DQSn48
DQS48
DQ48
DQ48
DQSn49
DQS49
DQ49
DQ49
DQ49
DQ49
DQ50
DQ50
DQSn50
DQS50
DQ50
DQ50
DQSn51
DQS51
DQ51
DQ51
DQ51
DQ51
DQ52
DQ52
DQSn52
DQS52
DQ52
DQ52
DQSn53
DQS53
DQ53
DQ53
DQ53
DQ53
DQ54
DQ54
DQSn54
DQS54
DQ54
DQ54
DQSn55
DQS55
DQ55
DQ55
DQ55
DQ55
DQ56
DQ56
DQSn56
DQS56
DQ56
DQ56
DQSn57
DQS57
DQ57
DQ57
DQ57
DQ57
DQ19
DQSn19/CQn19
DQS19/CQ19
DQ19
DQ19
DQ19
DQ19
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQSn20/CQn20
DQS20/CQ20
DQ20
DQ20
DQ20
DQ20
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQSn21/CQn21
DQS21/CQ21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQSn22/CQn22
DQS22/CQ22
DQ22
DQ22
DQ22
DQ22
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQSn23/CQn23
DQS23/CQ23
DQ23
DQ23
DQ23
DQ23
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQSn24/CQn24
DQS24/CQ24
DQ24
DQ24
DQ24
DQ24
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQSn25/CQn25
DQS25/CQ25
DQ25
DQ25
DQ25
DQ25
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQSn26/CQn26
DQS26/CQ26
DQ26
DQ26
DQ26
DQ26
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQSn27/CQn27
DQS27/CQ27
DQ27
DQ27
DQ27
DQ27
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQSn28/CQn28
DQS28/CQ28
DQ28
DQ28
DQ28
DQ28
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQSn12/CQn12
DQS12/CQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
Page 18 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
11
10
9
8
7
6
5
4
3
2
1
0
Optional Function(s)
Configuration
Function
PLL_3A_CLKOUT1n
PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1
RZQ_3A
CLK_3A_1n
CLK_3A_1p
CLK_3A_0n
CLK_3A_0p
PLL_3A_CLKOUT0n
PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
GND
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
GND
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
AS_DATA2
AS_DATA3
DCLK
ADCGND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
AS_DATA2
AS_DATA3
DCLK
Pin List F34
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS3A_7n
LVDS3A_7p
LVDS3A_8n
LVDS3A_8p
LVDS3A_9n
LVDS3A_9p
LVDS3A_10n
LVDS3A_10p
LVDS3A_11n
LVDS3A_11p
LVDS3A_12n
LVDS3A_12p
LVDS3A_13n
LVDS3A_13p
LVDS3A_14n
LVDS3A_14p
LVDS3A_15n
LVDS3A_15p
LVDS3A_16n
LVDS3A_16p
LVDS3A_17n
LVDS3A_17p
LVDS3A_18n
LVDS3A_18p
Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
AG8
AH8
AG7
AH7
AK8
AK7
AH5
AJ5
AJ6
AJ7
AK9
AJ9
AL4
AL5
AK6
AL6
AL3
AM3
AM2
AM1
AM5
AM6
AN4
AP4
DQ58
DQ58
DQSn58
DQS58
DQ58
DQ58
DQSn59
DQS59
DQ59
DQ59
DQ59
DQ59
DQ60
DQ60
DQSn60
DQS60
DQ60
DQ60
DQSn61
DQS61
DQ61
DQ61
DQ61
DQ61
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQSn29/CQn29
DQS29/CQ29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQSn30/CQn30
DQS30/CQ30
DQ30
DQ30
DQ30
DQ30
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
LVDS3A_19n
LVDS3A_19p
LVDS3A_20n
LVDS3A_20p
LVDS3A_21n
LVDS3A_21p
LVDS3A_22n
LVDS3A_22p
LVDS3A_23n
LVDS3A_23p
LVDS3A_24n
LVDS3A_24p
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
AN5
AP5
AP6
AP7
AM8
AN8
AN9
AP9
AL8
AL9
AM7
AN7
AE13
AJ12
AL10
AL11
AH12
AH13
AG15
AG13
AG12
AE14
AM11
AM12
AP11
AF13
AF14
AN10
AM10
AP10
AJ11
AK12
AK11
AF15
AJ10
A14
K16
J16
L15
L16
M15
M16
J15
A12
A17
A22
A27
A28
A30
A31
A32
A33
A7
AA12
AA17
AA2
AA22
AA25
AA26
AA31
AA32
AB19
AB26
AB29
AB30
AB33
AB34
AB4
AC1
AC11
AC16
AC25
AC31
AC32
AD13
AD18
AD21
AD23
DQ62
DQ62
DQSn62
DQS62
DQ62
DQ62
DQSn63
DQS63
DQ63
DQ63
DQ63
DQ63
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQSn31/CQn31
DQS31/CQ31
DQ31
DQ31
DQ31
DQ31
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
Page 19 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AX032-1.0
Copyright © 2015 Altera Corp
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AD26
AD29
AD3
AD30
AD33
AD34
AE15
AE26
AE31
AE32
AE5
AF2
AF26
AF29
AF30
AF33
AF34
AF7
AG14
AG19
AG26
AG27
AG28
AG31
AG32
AG4
AH1
AH11
AH21
AH28
AH29
AH30
AH33
AH34
AH6
AJ13
AJ18
AJ28
AJ3
AJ31
AJ32
AJ8
AK10
AK25
AK28
AK29
AK30
AK33
AK34
AK5
AL12
AL17
AL2
AL22
AL28
AL31
AL32
AL7
AM14
AM19
AM24
AM28
AM29
AM30
AM33
AM34
AM4
AM9
AN11
AN16
AN21
AN26
AN30
AN31
AN32
AN6
AP13
AP18
AP23
AP28
AP30
AP33
AP8
B14
B19
B2
B24
B28
B29
B30
B33
B34
B4
B9
C1
C11
C16
C21
Pin List F34
Page 20 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AX032-1.0
Copyright © 2015 Altera Corp
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
C26
C28
C31
C32
C6
D13
D18
D23
D28
D29
D3
D30
D33
D34
D8
E10
E15
E20
E25
E28
E31
E32
E5
F2
F27
F28
F29
F30
F33
F34
F7
G14
G28
G31
G32
G4
G9
H1
H16
H21
H26
H28
H29
H30
H33
H34
H6
J28
J3
J31
J32
J8
K15
K20
K26
K27
K28
K29
K30
K33
K34
K5
L12
L17
L2
L22
L25
L31
L32
L7
M14
M19
M25
M26
M29
M30
M33
M34
M4
N1
N21
N26
N31
N32
N6
P13
P18
P23
P26
P29
P3
P30
P33
P34
R10
R15
R20
R25
Pin List F34
Page 21 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GNDSENSE
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
PT-10AX032-1.0
Copyright © 2015 Altera Corp
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
R31
R32
R5
T12
T17
T2
T22
T26
T29
T30
T33
T34
U14
U19
U24
U26
U31
U32
U4
V1
V11
V16
V21
V25
V26
V29
V30
V33
V34
V6
W13
W18
W23
W25
W3
W31
W32
Y10
Y15
Y20
Y25
Y26
Y29
Y30
Y33
Y34
Y18
AA11
AA13
AA16
AA18
AA19
AA23
AA24
AB12
AB13
AB14
AB17
AB18
AB21
AB23
AB24
AB25
AC18
AC21
N12
N13
N16
N17
N18
N23
N24
N25
P11
P12
P14
P17
P22
P24
P25
R11
R12
R13
R14
R16
R17
R18
R19
R21
R22
R23
R24
T11
T13
T19
T20
T21
T23
Pin List F34
Page 22 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCCPT
VCCPT
VCCPT
VCCPT
2A
2J
2K
2L
3A
3B
3C
3D
PT-10AX032-1.0
Copyright © 2015 Altera Corp
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
T24
T25
U11
U12
U15
U16
U20
U21
U25
V12
V13
V14
V15
V17
V18
V19
V20
V22
V23
V24
W11
W12
W14
W15
W16
W17
W19
W20
W21
W22
W24
Y11
Y12
Y13
Y14
Y16
Y19
Y21
Y22
Y23
Y24
AA14
AA15
AA20
AA21
VCCPT
VCCPT
VCCPT
VCCPT
VCCPT
DNU
DNU
DNU
DNU
DNU
VCCPGM
VCCPGM
TEMPDIODEn
TEMPDIODEp
VCCBAT
VCCA PLL
VCCA PLL
VCCIO2A
VCCIO2A
VCCIO2A
VCCIO2J
VCCIO2J
VCCIO2J
VCCIO2K
VCCIO2K
VCCIO2K
VCCIO2L
VCCIO2L
VCCIO2L
VCCIO3A
VCCIO3A
VCCIO3A
VCCIO3B
VCCIO3B
VCCIO3B
VCCIO3C
VCCIO3C
VCCIO3C
VCCIO3D
VCCIO3D
VCCIO3D
VREFB2AN0 VREFB2AN0
VREFB2JN0 VREFB2JN0
VREFB2KN0 VREFB2KN0
VREFB2LN0 VREFB2LN0
VREFB3AN0 VREFB3AN0
VREFB3BN0 VREFB3BN0
VREFB3CN0VREFB3CN0
VREFB3DN0VREFB3DN0
VREFN ADC
VREFP ADC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
P15
P16
P19
P20
P21
AN28
AN29
AC13
AC14
AC15
AD15
AD16
C14
D14
AD14
T16
T18
AF17
AH16
AK15
AE25
AG24
AJ23
F22
G24
J23
F17
G19
J18
AE10
AF12
AG9
AB9
AC6
AD8
AA7
W8
Y5
P8
T7
U9
AC19
AC23
M22
K17
AD12
AC12
AA10
V10
B13
A13
B16
K14
L14
B15
C17
D15
B17
D16
A16
G15
E16
G16
Pin List F34
Page 23 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
PT-10AX032-1.0
Copyright © 2015 Altera Corp
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
A15
C15
F16
F15
H15
AP19
AN19
AL19
AK19
AJ21
AK21
AM21
AL21
AM20
AL20
AJ19
AJ20
A2
AC20
AC22
AD20
AD22
AE22
AF20
AF21
AG20
AG21
AG22
AH20
AH22
AN1
AN2
AN3
M12
P10
AE21
J13
H11
F12
N11
M9
K10
AK20
AF22
AE20
AP2
AP3
B1
C2
T14
T15
D5
C5
B5
A5
A3
A4
D4
C4
D6
D7
B6
A6
C7
B7
D9
C9
E8
E9
C8
B8
A10
A11
A8
A9
D11
D10
C10
B10
B11
B12
F11
E11
C12
C13
D12
E12
G12
G11
H12
J12
K12
K13
E13
F13
G13
H13
L13
M13
N10
M10
M11
L11
K8
J7
J6
H7
L9
L10
K9
J9
G1
F1
H5
H4
Pin List F34
Page 24 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
VCCH GXBL
VCCH GXBL
VCCH GXBL
VCCH GXBL
VCCR GXBL1C
VCCR GXBL1C
VCCR GXBL1D
VCCR GXBL1D
VCCR GXBL1E
VCCR GXBL1E
VCCR GXBL1F
VCCR GXBL1F
VCCT GXBL1C
VCCT GXBL1C
VCCT GXBL1D
VCCT GXBL1D
VCCT GXBL1E
VCCT GXBL1E
VCCT GXBL1F
VCCT GXBL1F
RREF BL
RREF TL
VCCERAM
VCCERAM
VCCERAM
VCCERAM
VCCERAM
VCCLSENSE
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VSIGN 0
VSIGN 1
VSIGP 0
VSIGP 1
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F34
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
G2
G3
E1
D1
H3
H2
G5
G6
F6
F5
F3
E3
E2
D2
E7
E6
F4
E4
C3
B3
G8
G7
H9
H8
J10
H10
F8
F9
G10
F10
K11
J11
AC26
L26
R26
W26
AE27
AE28
AA27
AA28
U27
U28
N27
N28
AC27
AC28
W27
W28
R27
R28
L27
L28
AP29
A29
U13
U17
U18
U22
U23
Y17
AB15
AB16
AB20
AB22
N14
N15
N19
N20
N22
F14
J14
E14
H14
Notes:
(1) For more information about pin definition and pin connection guidelines, refer to the
Arria 10 GT, GX, and SX Device Family Pin Connection Guidelines.
(2) For more information about the external memory interface schemes of the pins with indices, refer to the
Arria10EMIF.xls
(3) For more information about the Hard Processor System functions of the corresponding pins, refer to the
Arria10HPS.xls
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Pin List F34
Page 25 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1F
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1E
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1D
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
1C
2L
2L
2L
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
47
46
45
REFCLK_GXBL1F_CHTp
REFCLK_GXBL1F_CHTn
GXBL1F_TX_CH5n
GXBL1F_TX_CH5p
GXBL1F_RX_CH5n,GXBL1F_REFCLK5n
GXBL1F_RX_CH5p,GXBL1F_REFCLK5p
GXBL1F_TX_CH4n
GXBL1F_TX_CH4p
GXBL1F_RX_CH4n,GXBL1F_REFCLK4n
GXBL1F_RX_CH4p,GXBL1F_REFCLK4p
GXBL1F_TX_CH3n
GXBL1F_TX_CH3p
GXBL1F_RX_CH3n,GXBL1F_REFCLK3n
GXBL1F_RX_CH3p,GXBL1F_REFCLK3p
GXBL1F_TX_CH2n
GXBL1F_TX_CH2p
GXBL1F_RX_CH2n,GXBL1F_REFCLK2n
GXBL1F_RX_CH2p,GXBL1F_REFCLK2p
GXBL1F_TX_CH1n
GXBL1F_TX_CH1p
GXBL1F_RX_CH1n,GXBL1F_REFCLK1n
GXBL1F_RX_CH1p,GXBL1F_REFCLK1p
GXBL1F_TX_CH0n
GXBL1F_TX_CH0p
GXBL1F_RX_CH0n,GXBL1F_REFCLK0n
GXBL1F_RX_CH0p,GXBL1F_REFCLK0p
REFCLK_GXBL1F_CHBp
REFCLK_GXBL1F_CHBn
REFCLK_GXBL1E_CHTp
REFCLK_GXBL1E_CHTn
GXBL1E_TX_CH5n
GXBL1E_TX_CH5p
GXBL1E_RX_CH5n,GXBL1E_REFCLK5n
GXBL1E_RX_CH5p,GXBL1E_REFCLK5p
GXBL1E_TX_CH4n
GXBL1E_TX_CH4p
GXBL1E_RX_CH4n,GXBL1E_REFCLK4n
GXBL1E_RX_CH4p,GXBL1E_REFCLK4p
GXBL1E_TX_CH3n
GXBL1E_TX_CH3p
GXBL1E_RX_CH3n,GXBL1E_REFCLK3n
GXBL1E_RX_CH3p,GXBL1E_REFCLK3p
GXBL1E_TX_CH2n
GXBL1E_TX_CH2p
GXBL1E_RX_CH2n,GXBL1E_REFCLK2n
GXBL1E_RX_CH2p,GXBL1E_REFCLK2p
GXBL1E_TX_CH1n
GXBL1E_TX_CH1p
GXBL1E_RX_CH1n,GXBL1E_REFCLK1n
GXBL1E_RX_CH1p,GXBL1E_REFCLK1p
GXBL1E_TX_CH0n
GXBL1E_TX_CH0p
GXBL1E_RX_CH0n,GXBL1E_REFCLK0n
GXBL1E_RX_CH0p,GXBL1E_REFCLK0p
REFCLK_GXBL1E_CHBp
REFCLK_GXBL1E_CHBn
REFCLK_GXBL1D_CHTp
REFCLK_GXBL1D_CHTn
GXBL1D_TX_CH5n
GXBL1D_TX_CH5p
GXBL1D_RX_CH5n,GXBL1D_REFCLK5n
GXBL1D_RX_CH5p,GXBL1D_REFCLK5p
GXBL1D_TX_CH4n
GXBL1D_TX_CH4p
GXBL1D_RX_CH4n,GXBL1D_REFCLK4n
GXBL1D_RX_CH4p,GXBL1D_REFCLK4p
GXBL1D_TX_CH3n
GXBL1D_TX_CH3p
GXBL1D_RX_CH3n,GXBL1D_REFCLK3n
GXBL1D_RX_CH3p,GXBL1D_REFCLK3p
GXBL1D_TX_CH2n
GXBL1D_TX_CH2p
GXBL1D_RX_CH2n,GXBL1D_REFCLK2n
GXBL1D_RX_CH2p,GXBL1D_REFCLK2p
GXBL1D_TX_CH1n
GXBL1D_TX_CH1p
GXBL1D_RX_CH1n,GXBL1D_REFCLK1n
GXBL1D_RX_CH1p,GXBL1D_REFCLK1p
GXBL1D_TX_CH0n
GXBL1D_TX_CH0p
GXBL1D_RX_CH0n,GXBL1D_REFCLK0n
GXBL1D_RX_CH0p,GXBL1D_REFCLK0p
REFCLK_GXBL1D_CHBp
REFCLK_GXBL1D_CHBn
REFCLK_GXBL1C_CHTp
REFCLK_GXBL1C_CHTn
GXBL1C_TX_CH5n
GXBL1C_TX_CH5p
GXBL1C_RX_CH5n,GXBL1C_REFCLK5n
GXBL1C_RX_CH5p,GXBL1C_REFCLK5p
GXBL1C_TX_CH4n
GXBL1C_TX_CH4p
GXBL1C_RX_CH4n,GXBL1C_REFCLK4n
GXBL1C_RX_CH4p,GXBL1C_REFCLK4p
GXBL1C_TX_CH3n
GXBL1C_TX_CH3p
GXBL1C_RX_CH3n,GXBL1C_REFCLK3n
GXBL1C_RX_CH3p,GXBL1C_REFCLK3p
GXBL1C_TX_CH2n
GXBL1C_TX_CH2p
GXBL1C_RX_CH2n,GXBL1C_REFCLK2n
GXBL1C_RX_CH2p,GXBL1C_REFCLK2p
GXBL1C_TX_CH1n
GXBL1C_TX_CH1p
GXBL1C_RX_CH1n,GXBL1C_REFCLK1n
GXBL1C_RX_CH1p,GXBL1C_REFCLK1p
GXBL1C_TX_CH0n
GXBL1C_TX_CH0p
GXBL1C_RX_CH0n,GXBL1C_REFCLK0n
GXBL1C_RX_CH0p,GXBL1C_REFCLK0p
REFCLK_GXBL1C_CHBp
REFCLK_GXBL1C_CHBn
VREFB2LN0 IO
VREFB2LN0 IO
VREFB2LN0 IO
Optional Function(s)
Configuration
Function
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
DIFFIO2L_1n
DIFFIO2L_1p
DIFFIO2L_2n
Pin List F35
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
No
R26
R25
M31
M32
M27
M28
N33
N34
N29
N30
P31
P32
P27
P28
R33
R34
R29
R30
T31
T32
T27
T28
U33
U34
U29
U30
U26
U25
W26
W25
V31
V32
V27
V28
W33
W34
W29
W30
Y31
Y32
Y27
Y28
AA33
AA34
AA29
AA30
AB31
AB32
AB27
AB28
AC33
AC34
AC29
AC30
AA26
AA25
AC26
AC25
AD31
AD32
AD27
AD28
AE33
AE34
AE29
AE30
AF31
AF32
AF27
AF28
AG33
AG34
AG29
AG30
AH31
AH32
AH27
AH28
AJ33
AJ34
AJ29
AJ30
AE26
AE25
AG26
AG25
AK31
AK32
AL29
AL30
AL33
AL34
AN29
AN30
AM31
AM32
AK27
AK28
AN33
AN34
AM27
AM28
AP31
AP32
AN25
AN26
AP27
AP28
AL25
AL26
AJ26
AJ25
C13
B13
A14
DQ0
DQ0
DQSn0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
Page 26 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2L
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2K
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2LN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2KN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
PLL_2L_CLKOUT1n
PLL_2L_CLKOUT1p,PLL_2L_CLKOUT1,PLL_2L_FB1
RZQ_2L
CLK_2L_1n
CLK_2L_1p
CLK_2L_0n
CLK_2L_0p
PLL_2L_CLKOUT0n
PLL_2L_CLKOUT0p,PLL_2L_CLKOUT0,PLL_2L_FB0
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
DIFFIO2L_2p
DIFFIO2L_3n
DIFFIO2L_3p
DIFFIO2L_4n
DIFFIO2L_4p
DIFFIO2L_5n
DIFFIO2L_5p
DIFFIO2L_6n
DIFFIO2L_6p
DIFFIO2L_7n
DIFFIO2L_7p
DIFFIO2L_8n
DIFFIO2L_8p
DIFFIO2L_9n
DIFFIO2L_9p
DIFFIO2L_10n
DIFFIO2L_10p
DIFFIO2L_11n
DIFFIO2L_11p
DIFFIO2L_12n
DIFFIO2L_12p
DIFFIO2L_13n
DIFFIO2L_13p
DIFFIO2L_14n
DIFFIO2L_14p
DIFFIO2L_15n
DIFFIO2L_15p
DIFFIO2L_16n
DIFFIO2L_16p
DIFFIO2L_17n
DIFFIO2L_17p
DIFFIO2L_18n
DIFFIO2L_18p
DIFFIO2L_19n
DIFFIO2L_19p
DIFFIO2L_20n
DIFFIO2L_20p
DIFFIO2L_21n
DIFFIO2L_21p
DIFFIO2L_22n
DIFFIO2L_22p
DIFFIO2L_23n
DIFFIO2L_23p
DIFFIO2L_24n
DIFFIO2L_24p
Dedicated Tx/Rx
Channel
LVDS2K_1n
LVDS2K_1p
LVDS2K_2n
LVDS2K_2p
LVDS2K_3n
LVDS2K_3p
LVDS2K_4n
LVDS2K_4p
LVDS2K_5n
LVDS2K_5p
LVDS2K_6n
LVDS2K_6p
LVDS2K_7n
LVDS2K_7p
LVDS2K_8n
LVDS2K_8p
LVDS2K_9n
LVDS2K_9p
LVDS2K_10n
LVDS2K_10p
LVDS2K_11n
LVDS2K_11p
LVDS2K_12n
LVDS2K_12p
LVDS2K_13n
LVDS2K_13p
LVDS2K_14n
LVDS2K_14p
LVDS2K_15n
LVDS2K_15p
LVDS2K_16n
LVDS2K_16p
LVDS2K_17n
LVDS2K_17p
LVDS2K_18n
LVDS2K_18p
LVDS2K_19n
LVDS2K_19p
LVDS2K_20n
LVDS2K_20p
LVDS2K_21n
LVDS2K_21p
LVDS2K_22n
LVDS2K_22p
LVDS2K_23n
LVDS2K_23p
LVDS2K_24n
LVDS2K_24p
LVDS2J_1n
LVDS2J_1p
LVDS2J_2n
LVDS2J_2p
LVDS2J_3n
LVDS2J_3p
LVDS2J_4n
LVDS2J_4p
LVDS2J_5n
LVDS2J_5p
LVDS2J_6n
LVDS2J_6p
LVDS2J_7n
LVDS2J_7p
LVDS2J_8n
LVDS2J_8p
LVDS2J_9n
LVDS2J_9p
LVDS2J_10n
LVDS2J_10p
LVDS2J_11n
LVDS2J_11p
PLL_2K_CLKOUT1n
PLL_2K_CLKOUT1p,PLL_2K_CLKOUT1,PLL_2K_FB1
RZQ_2K
CLK_2K_1n
CLK_2K_1p
CLK_2K_0n
CLK_2K_0p
PLL_2K_CLKOUT0n
PLL_2K_CLKOUT0p,PLL_2K_CLKOUT0,PLL_2K_FB0
PLL_2J_CLKOUT1n
PLL_2J_CLKOUT1p,PLL_2J_CLKOUT1,PLL_2J_FB1
RZQ_2J
Pin List F35
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
A13
D14
C14
D12
C12
F13
E13
F14
E14
G17
G16
F16
F15
D15
C15
E16
D16
B16
A16
B15
A15
E12
E11
C9
C8
D11
D10
C10
B10
E9
D9
B12
B11
A6
A5
B7
B6
A9
A8
A11
A10
C7
B8
A4
A3
K22
J22
J19
J20
K18
K17
K21
J21
H22
G23
G21
G22
J17
H17
G20
F20
H20
H19
F21
E21
E22
E23
H18
G18
D19
C19
F19
E19
D20
C20
D21
D22
F18
E18
C22
C23
E17
D17
C18
B18
B20
A20
B21
A21
C17
B17
A18
A19
AN19
AP19
AM21
AL21
AG22
AH23
AM17
AN17
AP17
AP16
AM18
AN18
AF21
AF20
AD21
AE21
AF19
AF18
AE18
AE17
AE22
AD22
DQS0
DQ0
DQ0
DQSn1
DQS1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQSn2
DQS2
DQ2
DQ2
DQSn3
DQS3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQSn4
DQS4
DQ4
DQ4
DQSn5
DQS5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQSn6
DQS6
DQ6
DQ6
DQSn7
DQS7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQSn8
DQS8
DQ8
DQ8
DQSn9
DQS9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQSn10
DQS10
DQ10
DQ10
DQSn11
DQS11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQSn12
DQS12
DQ12
DQ12
DQSn13
DQS13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQSn14
DQS14
DQ14
DQ14
DQSn15
DQS15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQSn16
DQS16
DQ16
DQ16
DQSn17
DQS17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQSn18
DQS18
DQ18
DQ18
DQSn19
DQS19
DQ19
DQ19
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQSn0/CQn0
DQS0/CQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ0
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQSn1/CQn1
DQS1/CQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ1
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
Page 27 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2J
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
2A
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
3D
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2JN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB2AN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
CLK_2J_1n
CLK_2J_1p
CLK_2J_0n
CLK_2J_0p
Configuration
Function
PLL_2J_CLKOUT0n
PLL_2J_CLKOUT0p,PLL_2J_CLKOUT0,PLL_2J_FB0
DATA0
DATA1
DATA2
DATA3
DATA4
DATA5
DATA6
DATA7
DATA8
DATA9
DATA10
DATA11
DATA12
DATA13
DATA14
DATA15
DATA16
DATA17
DATA18
DATA19
nCEO
PLL_2A_CLKOUT1n
PLL_2A_CLKOUT1p,PLL_2A_CLKOUT1,PLL_2A_FB1
RZQ_2A
CLK_2A_1n
CLK_2A_1p
CLK_2A_0n
CLK_2A_0p
DATA20
DATA21
DATA22
DATA23
DATA24
DATA25
DATA26
DATA27
DATA28
DATA29
DATA30
DATA31
CLKUSR
PR_REQUEST
PR_READY
nPERSTL0
PR_DONE
nPERSTL1
PR_ERROR
PLL_2A_CLKOUT0n
PLL_2A_CLKOUT0p,PLL_2A_CLKOUT0,PLL_2A_FB0
CvP_CONFDONE
INIT_DONE
DEV_OE
CRC_ERROR
DEV_CLRn
PLL_3D_CLKOUT1n
PLL_3D_CLKOUT1p,PLL_3D_CLKOUT1,PLL_3D_FB1
RZQ_3D
CLK_3D_1n
CLK_3D_1p
CLK_3D_0n
CLK_3D_0p
PLL_3D_CLKOUT0n
PLL_3D_CLKOUT0p,PLL_3D_CLKOUT0,PLL_3D_FB0
Pin List F35
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS2J_12n
LVDS2J_12p
LVDS2J_13n
LVDS2J_13p
LVDS2J_14n
LVDS2J_14p
LVDS2J_15n
LVDS2J_15p
LVDS2J_16n
LVDS2J_16p
LVDS2J_17n
LVDS2J_17p
LVDS2J_18n
LVDS2J_18p
LVDS2J_19n
LVDS2J_19p
LVDS2J_20n
LVDS2J_20p
LVDS2J_21n
LVDS2J_21p
LVDS2J_22n
LVDS2J_22p
LVDS2J_23n
LVDS2J_23p
LVDS2J_24n
LVDS2J_24p
LVDS2A_1n
LVDS2A_1p
LVDS2A_2n
LVDS2A_2p
LVDS2A_3n
LVDS2A_3p
LVDS2A_4n
LVDS2A_4p
LVDS2A_5n
LVDS2A_5p
LVDS2A_6n
LVDS2A_6p
LVDS2A_7n
LVDS2A_7p
LVDS2A_8n
LVDS2A_8p
LVDS2A_9n
LVDS2A_9p
LVDS2A_10n
LVDS2A_10p
LVDS2A_11n
LVDS2A_11p
LVDS2A_12n
LVDS2A_12p
LVDS2A_13n
LVDS2A_13p
LVDS2A_14n
LVDS2A_14p
LVDS2A_15n
LVDS2A_15p
LVDS2A_16n
LVDS2A_16p
LVDS2A_17n
LVDS2A_17p
LVDS2A_18n
LVDS2A_18p
LVDS2A_19n
LVDS2A_19p
LVDS2A_20n
LVDS2A_20p
LVDS2A_21n
LVDS2A_21p
LVDS2A_22n
LVDS2A_22p
LVDS2A_23n
LVDS2A_23p
LVDS2A_24n
LVDS2A_24p
LVDS3D_1n
LVDS3D_1p
LVDS3D_2n
LVDS3D_2p
LVDS3D_3n
LVDS3D_3p
LVDS3D_4n
LVDS3D_4p
LVDS3D_5n
LVDS3D_5p
LVDS3D_6n
LVDS3D_6p
LVDS3D_7n
LVDS3D_7p
LVDS3D_8n
LVDS3D_8p
LVDS3D_9n
LVDS3D_9p
LVDS3D_10n
LVDS3D_10p
LVDS3D_11n
LVDS3D_11p
LVDS3D_12n
LVDS3D_12p
LVDS3D_13n
LVDS3D_13p
LVDS3D_14n
LVDS3D_14p
LVDS3D_15n
LVDS3D_15p
LVDS3D_16n
LVDS3D_16p
LVDS3D_17n
LVDS3D_17p
LVDS3D_18n
LVDS3D_18p
LVDS3D_19n
LVDS3D_19p
LVDS3D_20n
LVDS3D_20p
LVDS3D_21n
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
AH18
AG18
AK23
AL23
AN20
AM20
AJ22
AH22
AJ20
AJ21
AP20
AP21
AK22
AK21
AL19
AL20
AJ17
AK17
AG20
AG21
AH20
AH19
AL18
AK18
AK19
AJ19
AE14
AF13
AN14
AP14
AM13
AN13
AG12
AH12
AG11
AF11
AG10
AF10
AP12
AP11
AN12
AM12
AK9
AL9
AP10
AN10
AM11
AL11
AL10
AM10
AL16
AM16
AD10
AE11
AN15
AP15
AL15
AM15
AE12
AE13
AL14
AL13
AG13
AH13
AJ11
AJ10
AK14
AJ14
AK13
AK12
AJ12
AK11
AH10
AJ9
K8
L8
K9
J9
L10
L9
H8
H9
K7
K6
L6
L5
J7
J6
H7
G7
G8
F8
D7
D6
G6
G5
E6
E7
F6
F5
J5
J4
H5
H4
E4
E3
F4
F3
G3
G2
E2
E1
H3
H2
J1
DQ19
DQ19
DQ20
DQ20
DQSn20
DQS20
DQ20
DQ20
DQSn21
DQS21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQSn22
DQS22
DQ22
DQ22
DQSn23
DQS23
DQ23
DQ23
DQ23
DQ23
DQ24
DQ24
DQSn24
DQS24
DQ24
DQ24
DQSn25
DQS25
DQ25
DQ25
DQ25
DQ25
DQ26
DQ26
DQSn26
DQS26
DQ26
DQ26
DQSn27
DQS27
DQ27
DQ27
DQ27
DQ27
DQ28
DQ28
DQSn28
DQS28
DQ28
DQ28
DQSn29
DQS29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQSn30
DQS30
DQ30
DQ30
DQSn31
DQS31
DQ31
DQ31
DQ31
DQ31
DQ32
DQ32
DQSn32
DQS32
DQ32
DQ32
DQSn33
DQS33
DQ33
DQ33
DQ33
DQ33
DQ34
DQ34
DQSn34
DQS34
DQ34
DQ34
DQSn35
DQS35
DQ35
DQ35
DQ35
DQ35
DQ36
DQ36
DQSn36
DQS36
DQ36
DQ36
DQSn37
DQS37
DQ37
DQ37
DQ37
DQ37
DQ38
DQ38
DQSn38
DQS38
DQ38
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQSn12/CQn12
DQS12/CQ12
DQ12
DQ12
DQ12
DQ12
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ15
DQ15
DQ15
DQ15
DQ16
DQ16
DQ16
DQ16
DQ16
DQ16
DQSn16/CQn16
DQS16/CQ16
DQ16
DQ16
DQ16
DQ16
DQ17
DQ17
DQ17
DQ17
DQ17
DQ17
DQSn17/CQn17
DQS17/CQ17
DQ17
DQ17
DQ17
DQ17
DQ18
DQ18
DQ18
DQ18
DQ18
DQ18
DQSn18/CQn18
DQS18/CQ18
DQ18
DQ18
DQ18
DQ18
DQ19
DQ19
DQ19
DQ19
DQ19
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQSn8/CQn8
DQS8/CQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ8
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQSn9/CQn9
DQS9/CQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ2
DQ2
DQ2
DQ2
DQSn2/CQn2
DQS2/CQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ2
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQSn3/CQn3
DQS3/CQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ3
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQSn4/CQn4
DQS4/CQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
Page 28 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
3D
3D
3D
3D
3D
3D
3D
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3C
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3B
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
47
46
45
44
43
42
41
40
39
38
37
36
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3DN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3CN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3BN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
Optional Function(s)
Configuration
Function
PLL_3C_CLKOUT1n
PLL_3C_CLKOUT1p,PLL_3C_CLKOUT1,PLL_3C_FB1
RZQ_3C
CLK_3C_1n
CLK_3C_1p
CLK_3C_0n
CLK_3C_0p
PLL_3C_CLKOUT0n
PLL_3C_CLKOUT0p,PLL_3C_CLKOUT0,PLL_3C_FB0
PLL_3B_CLKOUT1n
PLL_3B_CLKOUT1p,PLL_3B_CLKOUT1,PLL_3B_FB1
RZQ_3B
CLK_3B_1n
CLK_3B_1p
CLK_3B_0n
CLK_3B_0p
PLL_3B_CLKOUT0n
PLL_3B_CLKOUT0p,PLL_3B_CLKOUT0,PLL_3B_FB0
Pin List F35
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS3D_21p
LVDS3D_22n
LVDS3D_22p
LVDS3D_23n
LVDS3D_23p
LVDS3D_24n
LVDS3D_24p
LVDS3C_1n
LVDS3C_1p
LVDS3C_2n
LVDS3C_2p
LVDS3C_3n
LVDS3C_3p
LVDS3C_4n
LVDS3C_4p
LVDS3C_5n
LVDS3C_5p
LVDS3C_6n
LVDS3C_6p
LVDS3C_7n
LVDS3C_7p
LVDS3C_8n
LVDS3C_8p
LVDS3C_9n
LVDS3C_9p
LVDS3C_10n
LVDS3C_10p
LVDS3C_11n
LVDS3C_11p
LVDS3C_12n
LVDS3C_12p
LVDS3C_13n
LVDS3C_13p
LVDS3C_14n
LVDS3C_14p
LVDS3C_15n
LVDS3C_15p
LVDS3C_16n
LVDS3C_16p
LVDS3C_17n
LVDS3C_17p
LVDS3C_18n
LVDS3C_18p
LVDS3C_19n
LVDS3C_19p
LVDS3C_20n
LVDS3C_20p
LVDS3C_21n
LVDS3C_21p
LVDS3C_22n
LVDS3C_22p
LVDS3C_23n
LVDS3C_23p
LVDS3C_24n
LVDS3C_24p
LVDS3B_1n
LVDS3B_1p
LVDS3B_2n
LVDS3B_2p
LVDS3B_3n
LVDS3B_3p
LVDS3B_4n
LVDS3B_4p
LVDS3B_5n
LVDS3B_5p
LVDS3B_6n
LVDS3B_6p
LVDS3B_7n
LVDS3B_7p
LVDS3B_8n
LVDS3B_8p
LVDS3B_9n
LVDS3B_9p
LVDS3B_10n
LVDS3B_10p
LVDS3B_11n
LVDS3B_11p
LVDS3B_12n
LVDS3B_12p
LVDS3B_13n
LVDS3B_13p
LVDS3B_14n
LVDS3B_14p
LVDS3B_15n
LVDS3B_15p
LVDS3B_16n
LVDS3B_16p
LVDS3B_17n
LVDS3B_17p
LVDS3B_18n
LVDS3B_18p
LVDS3B_19n
LVDS3B_19p
LVDS3B_20n
LVDS3B_20p
LVDS3B_21n
LVDS3B_21p
LVDS3B_22n
LVDS3B_22p
LVDS3B_23n
LVDS3B_23p
LVDS3B_24n
LVDS3B_24p
LVDS3A_1n
LVDS3A_1p
LVDS3A_2n
LVDS3A_2p
LVDS3A_3n
LVDS3A_3p
LVDS3A_4n
LVDS3A_4p
LVDS3A_5n
LVDS3A_5p
LVDS3A_6n
LVDS3A_6p
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
J2
K4
K3
F1
G1
K2
K1
L3
L4
N8
M8
M6
M5
M1
L1
M3
M2
M7
N7
P7
P6
T6
R6
T5
U5
U1
T1
U3
U2
T4
T3
R4
P4
P5
N5
N4
N3
N2
P2
P1
R1
R3
R2
U8
U7
R8
R7
T10
T9
R9
T8
P10
P9
N10
N9
W6
W5
V3
V4
V2
W2
Y4
W4
U6
V5
W1
Y1
V9
V8
W7
V7
Y9
W9
Y8
AA8
V10
W10
Y7
Y6
AA6
AA5
AB6
AB5
Y3
Y2
AA4
AA3
AB3
AB2
AA1
AB1
AA10
AA9
AC8
AC7
AB8
AB7
AC9
AB10
AC5
AC4
AC3
AC2
AD6
AD7
AE1
AE2
AE3
AE4
AD4
AD5
AD1
AD2
AF1
AG1
DQ38
DQSn39
DQS39
DQ39
DQ39
DQ39
DQ39
DQ40
DQ40
DQSn40
DQS40
DQ40
DQ40
DQSn41
DQS41
DQ41
DQ41
DQ41
DQ41
DQ42
DQ42
DQSn42
DQS42
DQ42
DQ42
DQSn43
DQS43
DQ43
DQ43
DQ43
DQ43
DQ44
DQ44
DQSn44
DQS44
DQ44
DQ44
DQSn45
DQS45
DQ45
DQ45
DQ45
DQ45
DQ46
DQ46
DQSn46
DQS46
DQ46
DQ46
DQSn47
DQS47
DQ47
DQ47
DQ47
DQ47
DQ48
DQ48
DQSn48
DQS48
DQ48
DQ48
DQSn49
DQS49
DQ49
DQ49
DQ49
DQ49
DQ50
DQ50
DQSn50
DQS50
DQ50
DQ50
DQSn51
DQS51
DQ51
DQ51
DQ51
DQ51
DQ52
DQ52
DQSn52
DQS52
DQ52
DQ52
DQSn53
DQS53
DQ53
DQ53
DQ53
DQ53
DQ54
DQ54
DQSn54
DQS54
DQ54
DQ54
DQSn55
DQS55
DQ55
DQ55
DQ55
DQ55
DQ56
DQ56
DQSn56
DQS56
DQ56
DQ56
DQSn57
DQS57
DQ57
DQ57
DQ57
DQ57
DQ19
DQSn19/CQn19
DQS19/CQ19
DQ19
DQ19
DQ19
DQ19
DQ20
DQ20
DQ20
DQ20
DQ20
DQ20
DQSn20/CQn20
DQS20/CQ20
DQ20
DQ20
DQ20
DQ20
DQ21
DQ21
DQ21
DQ21
DQ21
DQ21
DQSn21/CQn21
DQS21/CQ21
DQ21
DQ21
DQ21
DQ21
DQ22
DQ22
DQ22
DQ22
DQ22
DQ22
DQSn22/CQn22
DQS22/CQ22
DQ22
DQ22
DQ22
DQ22
DQ23
DQ23
DQ23
DQ23
DQ23
DQ23
DQSn23/CQn23
DQS23/CQ23
DQ23
DQ23
DQ23
DQ23
DQ24
DQ24
DQ24
DQ24
DQ24
DQ24
DQSn24/CQn24
DQS24/CQ24
DQ24
DQ24
DQ24
DQ24
DQ25
DQ25
DQ25
DQ25
DQ25
DQ25
DQSn25/CQn25
DQS25/CQ25
DQ25
DQ25
DQ25
DQ25
DQ26
DQ26
DQ26
DQ26
DQ26
DQ26
DQSn26/CQn26
DQS26/CQ26
DQ26
DQ26
DQ26
DQ26
DQ27
DQ27
DQ27
DQ27
DQ27
DQ27
DQSn27/CQn27
DQS27/CQ27
DQ27
DQ27
DQ27
DQ27
DQ28
DQ28
DQ28
DQ28
DQ28
DQ28
DQSn28/CQn28
DQS28/CQ28
DQ28
DQ28
DQ28
DQ28
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ9
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQSn10/CQn10
DQS10/CQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ10
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQSn11/CQn11
DQS11/CQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ11
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQSn12/CQn12
DQS12/CQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ12
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQSn13/CQn13
DQS13/CQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ13
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQSn14/CQn14
DQS14/CQ14
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ4
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQSn5/CQn5
DQS5/CQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ5
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQSn6/CQn6
DQS6/CQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ6
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
Page 29 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
3A
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
CSS
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
VREFB3AN0
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
IO
11
10
9
8
7
6
5
4
3
2
1
0
Optional Function(s)
Configuration
Function
PLL_3A_CLKOUT1n
PLL_3A_CLKOUT1p,PLL_3A_CLKOUT1,PLL_3A_FB1
RZQ_3A
CLK_3A_1n
CLK_3A_1p
CLK_3A_0n
CLK_3A_0p
PLL_3A_CLKOUT0n
PLL_3A_CLKOUT0p,PLL_3A_CLKOUT0,PLL_3A_FB0
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
VREFB3AN0 IO
GND
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
GND
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
AS_DATA2
AS_DATA3
DCLK
ADCGND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
TDO
TMS
TRST
TCK
TDI
MSEL0
MSEL1
MSEL2
nIO_PULLUP
nSTATUS
CONF_DONE
nCONFIG
nCE
nCSO0
nCSO1
nCSO2
AS_DATA0,ASDO
AS_DATA1
AS_DATA2
AS_DATA3
DCLK
Pin List F35
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
LVDS3A_7n
LVDS3A_7p
LVDS3A_8n
LVDS3A_8p
LVDS3A_9n
LVDS3A_9p
LVDS3A_10n
LVDS3A_10p
LVDS3A_11n
LVDS3A_11p
LVDS3A_12n
LVDS3A_12p
LVDS3A_13n
LVDS3A_13p
LVDS3A_14n
LVDS3A_14p
LVDS3A_15n
LVDS3A_15p
LVDS3A_16n
LVDS3A_16p
LVDS3A_17n
LVDS3A_17p
LVDS3A_18n
LVDS3A_18p
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
AG2
AH2
AE6
AF6
AF4
AF5
AF3
AG3
AJ1
AJ2
AE8
AE7
AG5
AG6
AK1
AK2
AH3
AH4
AK3
AL3
AL1
AM1
AJ4
AK4
DQ58
DQ58
DQSn58
DQS58
DQ58
DQ58
DQSn59
DQS59
DQ59
DQ59
DQ59
DQ59
DQ60
DQ60
DQSn60
DQS60
DQ60
DQ60
DQSn61
DQS61
DQ61
DQ61
DQ61
DQ61
DQ29
DQ29
DQ29
DQ29
DQ29
DQ29
DQSn29/CQn29
DQS29/CQ29
DQ29
DQ29
DQ29
DQ29
DQ30
DQ30
DQ30
DQ30
DQ30
DQ30
DQSn30/CQn30
DQS30/CQ30
DQ30
DQ30
DQ30
DQ30
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ14
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQSn15/CQn15
DQS15/CQ15
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQSn7/CQn7
DQS7/CQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
LVDS3A_19n
LVDS3A_19p
LVDS3A_20n
LVDS3A_20p
LVDS3A_21n
LVDS3A_21p
LVDS3A_22n
LVDS3A_22p
LVDS3A_23n
LVDS3A_23p
LVDS3A_24n
LVDS3A_24p
No
No
Yes
Yes
No
No
Yes
Yes
No
No
Yes
Yes
AG7
AH7
AH5
AJ5
AE9
AF9
AF8
AG8
AJ6
AK6
AJ7
AK7
AN9
AM6
AK8
AP5
AL6
AM5
AN8
AL5
AL4
AH9
AL8
AN7
AM8
AP9
AH8
AP7
AM7
AP6
AN3
AP2
AN2
AP4
AN5
D1
J12
H13
J14
K12
K13
K14
J15
A12
A17
A2
A22
A24
A27
A28
A31
A32
A33
A7
AA12
AA17
AA2
AA22
AA23
AA24
AA27
AA28
AA31
AA32
AA7
AB14
AB19
AB23
AB29
AB30
AB33
AB34
AB9
AC1
AC11
AC16
AC21
AC23
DQ62
DQ62
DQSn62
DQS62
DQ62
DQ62
DQSn63
DQS63
DQ63
DQ63
DQ63
DQ63
DQ31
DQ31
DQ31
DQ31
DQ31
DQ31
DQSn31/CQn31
DQS31/CQ31
DQ31
DQ31
DQ31
DQ31
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ15
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
DQ7
Page 30 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AX032-1.0
Copyright © 2015 Altera Corp
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AC24
AC27
AC28
AC31
AC32
AC6
AD13
AD18
AD23
AD24
AD29
AD3
AD30
AD33
AD34
AE10
AE23
AE24
AE27
AE28
AE31
AE32
AF17
AF2
AF23
AF29
AF30
AF33
AF34
AG23
AG24
AG27
AG28
AG31
AG32
AG4
AH1
AH21
AH24
AH29
AH30
AH33
AH34
AH6
AJ13
AJ18
AJ23
AJ24
AJ27
AJ28
AJ3
AJ31
AJ32
AJ8
AK10
AK15
AK20
AK24
AK25
AK26
AK29
AK30
AK33
AK34
AK5
AL12
AL17
AL2
AL22
AL24
AL27
AL28
AL31
AL32
AL7
AM14
AM19
AM2
AM22
AM23
AM24
AM25
AM26
AM29
AM3
AM30
AM33
AM34
AM4
AM9
AN1
AN11
AN16
AN21
AN24
AN27
AN28
AN31
Pin List F35
Page 31 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AX032-1.0
Copyright © 2015 Altera Corp
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
AN32
AN4
AN6
AP13
AP18
AP22
AP24
AP25
AP26
AP29
AP3
AP30
AP33
AP8
B1
B14
B19
B2
B22
B23
B24
B25
B26
B29
B3
B30
B33
B34
B4
B9
C1
C11
C16
C24
C27
C28
C31
C32
C6
D23
D24
D25
D26
D29
D3
D30
D33
D34
D8
E10
E24
E27
E28
E31
E32
E5
F17
F2
F22
F23
F29
F30
F33
F34
F7
G14
G19
G24
G27
G28
G31
G32
G9
H1
H11
H16
H21
H23
H24
H29
H30
H33
H34
H6
J13
J18
J23
J24
J27
J28
J31
J32
J8
K10
K15
K20
K23
K29
Pin List F35
Page 32 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
PT-10AX032-1.0
Copyright © 2015 Altera Corp
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
K30
K33
K34
L12
L17
L2
L22
L23
L24
L27
L28
L31
L32
L7
M14
M19
M23
M24
M29
M30
M33
M34
M9
N1
N11
N16
N21
N23
N24
N27
N28
N31
N32
N6
P13
P18
P23
P29
P30
P33
P34
P8
R10
R15
R20
R23
R24
R27
R28
R31
R32
T12
T17
T2
T22
T23
T24
T29
T30
T33
T34
T7
U14
U19
U23
U24
U27
U28
U31
U32
U4
U9
V1
V11
V16
V21
V23
V29
V30
V33
V34
V6
W13
W18
W23
W24
W27
W28
W31
W32
W8
Y10
Y15
Y20
Y23
Y24
Y29
Y30
Pin List F35
Page 33 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
GND
GND
GNDSENSE
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
Y33
Y34
Y17
AA15
AA16
AA18
AA21
AB15
AB16
AB17
AB21
AB22
AC14
AC15
AC17
AC18
AC19
AC20
AC22
AD15
AD16
AD17
AD19
AD20
L11
L13
L14
L15
L16
L18
L19
L20
L21
M11
M12
M13
M15
M16
M17
M18
M20
M21
M22
N14
N15
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCCPT
VCCPT
VCCPT
VCCPT
N17
N20
N22
P11
P15
P16
P17
P21
P22
R11
R12
R13
R14
R16
R17
R18
R19
R21
R22
T11
T13
T14
T15
T16
T18
T19
T20
T21
U11
U12
U16
U17
U20
U22
V12
V15
V17
V18
V19
V20
V22
W11
W12
W14
W15
W16
W17
W19
W20
W21
W22
Y11
Y12
Y13
Y14
Y18
Y19
Y21
Y22
AA13
AA14
AA19
AA20
Pin List F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
Page 34 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
2A
2J
2K
2L
3A
3B
3C
3D
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
VCCPT
VCCPT
VCCPT
VCCPT
DNU
DNU
DNU
DNU
DNU
VCCPGM
VCCPGM
TEMPDIODEn
TEMPDIODEp
VCCBAT
VCCA PLL
VCCA PLL
VCCIO2A
VCCIO2A
VCCIO2A
VCCIO2J
VCCIO2J
VCCIO2J
VCCIO2K
VCCIO2K
VCCIO2K
VCCIO2L
VCCIO2L
VCCIO2L
VCCIO3A
VCCIO3A
VCCIO3A
VCCIO3B
VCCIO3B
VCCIO3B
VCCIO3C
VCCIO3C
VCCIO3C
VCCIO3D
VCCIO3D
VCCIO3D
VREFB2AN0 VREFB2AN0
VREFB2JN0 VREFB2JN0
VREFB2KN0 VREFB2KN0
VREFB2LN0 VREFB2LN0
VREFB3AN0 VREFB3AN0
VREFB3BN0 VREFB3BN0
VREFB3CN0VREFB3CN0
VREFB3DN0VREFB3DN0
VREFN ADC
VREFP ADC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
P12
P14
P19
P20
AN22
AP23
AD11
AC10
AD12
AC12
AC13
D2
C2
AB11
V13
V14
AF12
AG9
AH11
AE20
AF22
AG19
C21
D18
E20
D13
E15
F12
AD8
AE5
AF7
AB4
W3
Y5
M4
P3
R5
G4
J3
K5
AD14
AE19
K19
G15
AD9
AA11
U10
M10
D5
D4
H10
H12
F11
J11
F9
G11
E8
J10
G10
H15
G13
K16
K11
F10
J16
G12
H14
AG16
AH15
AK16
AJ16
AF15
AF16
AG17
AH17
AJ15
AH14
AF14
AG15
AE16
AH16
AG14
AE15
F26
F25
K26
K25
H26
H25
M26
M25
J25
J26
E30
E29
E34
E33
C30
C29
D32
D31
D28
D27
C34
C33
B28
B27
B32
B31
E26
E25
A30
A29
C26
C25
Pin List F35
Page 35 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Note (1)
Bank
Number
Index within I/O Bank (2)
VREF
Pin Name/Function
Optional Function(s)
Configuration
Function
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
VCCH GXBL
VCCH GXBL
VCCH GXBL
VCCH GXBL
VCCH GXBL
VCCH GXBL
VCCR GXBL1C
VCCR GXBL1C
VCCR GXBL1D
VCCR GXBL1D
VCCR GXBL1E
VCCR GXBL1E
VCCR GXBL1F
VCCR GXBL1F
VCCT GXBL1C
VCCT GXBL1C
VCCT GXBL1D
VCCT GXBL1D
VCCT GXBL1E
VCCT GXBL1E
VCCT GXBL1F
VCCT GXBL1F
RREF BL
RREF TL
VCCERAM
VCCERAM
VCCERAM
VCCERAM
VCCLSENSE
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VCCP
VSIGN 0
VSIGN 1
VSIGP 0
VSIGP 1
HPS Function (3)
Non-Dedicated
Tx/Rx Channel
Dedicated Tx/Rx
Channel
Soft CDR Support
F35
DQS for X4
DQS for X8/X9
DQS for X16/X18
DQS for X32/X36
A26
A25
G25
G26
N25
N26
L30
L29
L34
L33
K28
K27
K32
K31
J30
J29
J34
J33
H28
H27
H32
H31
G30
G29
G34
G33
F28
F27
F32
F31
L25
L26
AB24
AF24
F24
K24
P24
V24
AH25
AH26
AD25
AD26
Y25
Y26
T25
T26
AF25
AF26
AB25
AB26
V25
V26
P25
P26
AN23
A23
U13
U15
U18
U21
Y16
AB12
AB13
AB18
AB20
N12
N13
N18
N19
C4
B5
C3
C5
Notes:
(1) For more information about pin definition and pin connection guidelines, refer to the
Arria 10 GT, GX, and SX Device Family Pin Connection Guidelines.
(2) For more information about the external memory interface schemes of the pins with indices, refer to the
Arria10EMIF.xls
(3) For more information about the Hard Processor System functions of the corresponding pins, refer to the
Arria10HPS.xls
PT-10AX032-1.0
Copyright © 2015 Altera Corp
Pin List F35
Page 36 of 37
Pin Information for the Arria®10 10AX032 Device
Version 1.0
Version Number
Date
1.0
8/20/2015
PT-10AX032-1.0
Copyright © 2015 Altera Corp.
Changes Made
Initial release.
Revision History
Page 37 of 37
Was this manual useful for you? yes no
Thank you for your participation!

* Your assessment is very important for improving the work of artificial intelligence, which forms the content of this project

Download PDF

advertisement